


ČESKÁ A SLOVENSKÁ
FEDERATIVNÍ
REPUBLIKA
(19)



FEDERÁLNI ÚŘAD
PRO VYNÁLEZY

PATENTOVÝ SPIS 275 655

(11) Číslo dokumentu :

275 655

(13) Druh dokumentu : B6

(51) Int. Cl. 5 :

H 03 M 9/00

(21) Číslo přihlášky : 5929-89.E

(22) Přihlášeno : 19 10 89

(30) Prioritní data :

(40) Zveřejněno : 11 06 91

(47) Uděleno : 20 12 91

(24) Oznámeno udělení ve Věstníku : 18 03 92

(73) Majitel patentu : ŠTAV TECHNICKEJ KYBERNETIKY SAV, BRATISLAVA


HLUCHÝ LADISLAV ing. CSc., BRATISLAVA (CS)
CIRLIN BORIS ing. CSc., LENINGRAD (SU)

(72) Původce vynálezu : GAŽI BRUNO ing., BRATISLAVA,
PAŽUROVÁ TATIANA RNDr., BANSKÁ BYSTRICA,
KOŠUK KAROL ing., BRATISLAVA (CS)

(54) Název vynálezu : Zapojenie na prevod paralelného formátu
znaku na sériovú postupnosť bitov

(57) Anotace :

Účelom zapojenia na prevod paralelného formátu znaku na sériovú postupnosť bitov je, aby bolo nezávislé na rýchlosťi stavebných elektronických prvkov, čím sa umožní realizovať to isté zapojenie rôznymi technológiami. Uvedeného účelu sa dosiahne pomocou zapojenia základného i-bloku (B_i) vysielača s režimom prepisu i-teho informačného bitu do bunky vyrovnávajúceho registra vysielača a s režimom nastavenia zreteľaného sériového prenosu. Základný i-blok (B_i) pozostáva z bunky (BVRV) vyrovnávajúceho registra vysielača, bunky (BZV) zreteľania vysielača, bunky (BVR) riadenia vysielača. Riešenie môže nájsť uplatnenie v počítačových systémoch, napr. pri realizácii rýchlych sériových prepojení voľne viazaných multiprocesorov, rýchlych sériových kanálov počítačov, ako možný variant náhrady paralelných kanálov v počítačoch s rýchlymi sériovými kanálmi a taktiež ako rýchly sériový kanál (vstavaný) v jednočipových mikropočítačoch.



Vynález sa týka zapojenia na prevod paralelného formátu znaku na sériovú postupnosť bitov. Realizácia zapojenia formou integrovaného obvodu reprezentuje rýchly asynchronný sériový vysielač.

Doposiaľ je rýchlosť sériového vysielania v súčasných špičkových integrovaných obvodoch ohrazená princípom zapojenia, ktorého činnosť je synchrónna (riadenie je realizované pomocou hodín). Komunikačný protokol sériového vysielania má na každý "byte" nadbytočné bity kvôli synchronnému spôsobu prijímania, čím sa znižuje prenosová rýchlosť užitočnej informácie. Predstaviteľom takého typu vysielania je zapojenie sériového vysielača mikroprocesora typu transputer, v ktorom prenosová rýchlosť 20 Mbit/s sa dosahuje vďaka špičkovej technológii 1,5 u CMOS. Prenosová rýchlosť užitočnej informácie vysielača uvedeného mikroprocesora je 12 až 15 Mbit/s (podľa typu prenosu "simplex" alebo "duplex").

Uvedené nedostatky v podstatnej miere odstraňuje zapojenie na prevod paralelného formátu znaku na sériovú postupnosť bitov podľa vynálezu, ktorého podstata spočíva v tom, že prvé signálové vstupy zapojenia ako výstupy z údajovej zbernice sú totožné s prvými vstupmi bloku riadenia pripojenia na štandardné zbernicové systémy a zároveň sú pripojené na prvé vstupy základných i-blokov pre $i=1, n-2, \dots, 0$, druhé signálové vstupy zapojenia platnosti údajových bitov na zbernicu a nulovania sú totožné s druhými vstupmi i-blokov, druhý signálový vstup zapojenia platnosti údajových bitov na zbernicu je pripojený na vstup prvého logického člena typu invertor, tretí signálový vstup zapojenia ako potvrdenie prijatia údajového bitu prijímačom je pripojený na prvy vstup nultého bloku zo strany sériového kanála, výstupy bloku riadenia pripojenia na štandardné zbernicové systémy sú totožné so štvrtými vstupmi i-blokov, signálový výstup žiadosti o nový n-bitový znak je prým výstupom zapojenia, druhý signálový výstup zapojenia ako vstup sériového kanála je pripojený na prvy výstup nultého bloku zo strany sériového kanála, tretí signálový výstup zapojenia ako vstup sériového kanála je pripojený na druhý výstup nultého bloku zo strany sériového kanála, výstup prvého logického člena typu invertor je pripojený na prvy vstup dvojvstupového logického člena typu NAND a na tretí vstup bloku riadenia pripojenia na štandardné zbernicové systémy, výstup $n-1$ -ho bloku je pripojený na druhý vstup dvojvstupového logického člena signálovým výstupom ukončenia zápisu $n-1$ -ho údajového bitu do bunky zrežazenia $n-1$ -ho bloku, výstup dvojvstupového logického člena je pripojený na tretie vstupy zápisu do buniek vyrovňávajúceho registra i-blokov a na vstup druhého logického člena typu invertor, výstup druhého logického člena typu invertor je pripojený na štvrtý vstup bloku riadenia pripojenia na štandardné zbernicové systémy. Druhý výstup nultého bloku zo strany sériového kanála je pripojený na vstup tretieho logického člena typu invertor signálovým výstupom pripravenosti vysielania, výstup tretieho logického člena typu invertor je pripojený na piaty vstup bloku riadenia pripojenia na štandardné zbernicové systémy, výstupy buniek vyrovňávajúcich registrov i-blokov sú pripojené na druhé vstupy bloku riadenia pripojenia na štandardné zbernicové systémy, prým vstup i-bloku je pripojený na prým vstup $i+1$ -ho bloku signálovým výstupom prvej vnútornej sériovej linky pre $i=0, 1, \dots, n-2$, druhý vstup i-bloku je pripojený na druhý výstup $i+1$ -ho bloku signálovým výstupom druhej vnútornej sériovej linky, tretí vstup i-bloku je pripojený na tretí výstup $i+1$ -ho bloku signálovým výstupom podmienky nastavenia režimu zápisu z bunky vyrovňávajúceho registra do bunky zrežazenia bloku, Prvý výstup i-bloku je pripojený na prým výstup $i+1$ -ho bloku signálovým výstupom žiadosti o údajový bit z $i+1$ -ho bloku, druhý výstup i-bloku je pripojený na druhý výstup $i+1$ -ho bloku signálovým výstupom nastavenia režimu zrežazenia i-bloku, pričom prýme signálové vstupy i-bloku pre $i=0, 1, \dots, n-1$ sú pripojené na vstupy bunky vyrovňávajúceho registra vysielača, výstupy bunky vyrovňáva-

júceho registra vysielača sú pripojené na druhé vstupy bunky zreteženia vysielača signálovými výstupmi pamäťania logickej hodnoty, druhé signálové vstupy sú pripojené na prvé vstupy bunky zreteženia vysielača, výstupy bunky riadenia vysielača sú pripojené na tretie vstupy bunky zreteženia vysielača, prvé výstupy bunky zreteženia vysielača sú pripojené na výstupy i-bloku, druhý výstup bunky zreteženia vysielača je pripojený na druhý vstup bunky riadenia vysielača, tretie signálové vstupy i-bloku sú pripojené na prvé vstupy bunky riadenia vysielača.

Výhody navrhnutého zapojenia sú v tom, že to isté zapojenie môže byť realizované rôznymi technológiami vzhľadom na jeho nezávislosť od rýchlosťi stavebných elektronických prvkov (synchrónne zapojenie je závislé na toleranciach rýchlosťných parametrov stavebných prvkov, z čoho vyplýva i voľba frekvencie hodín). Realizáciou zapojenia technológiou (4-5) μ CMOS sa dosiahne porovnatelná prenosová rýchlosť s rýchlosťou vysielača mikroprocesora typu "transputer", ktorý je realizovaný technológiou 1,5 μ CMOS (výsledky logickej simulácie). Realizáciu zapojenia technológiou 1,5 μ CMOS sa dosihne niekoľkonásobné zvýšenie prenosovej rýchlosťi oproti rýchlosťi "transputera".

Na pripojených výkresoch na obr. 1 je zapojenie na prevod paralelného formátu znaku (n-bitového) na sériovú postupnosť bitov, ďalej zapojenie označované ako n-bitový sériový asynchronný vysielač (n-SAV). Na obr. 2 je zapojenie základného bloku n-SAV, na obr. 3 je uvedený časový priebeh významných signálov z logickej simulácie. Zapojenie n-SAV na obr. 1 pozostáva zo základných i-blokov B_i pre $i=0,1,\dots,n-1$ a bloku BC riadenia pripojenia na štandardné zbernicové systémy, základný blok na obr. 2 pozostáva z troch buniek: z bunky B_{RV} vyrovňávajúceho registra vysielača, z bunky BRV riadenia vysielača a z bunky BZV zreteženia vysielača.

Prvé signálové vstupy x_i zapojenia ako výstupy z údajovej zbernice sú totožné s prvými vstupmi x_i bloku BC riadenia pripojenia na štandardné zbernicové systémy a zároveň sú pripojený na prvé vstupy XI základných i-blokov B_i pre $i = 0, 1, \dots, n-1$, druhé signálové vstupy $DAVX$, RES zapojenia platnosti údajových bitov na zbernicu a nulovanie sú totožné s druhými vstupmi $DAVX$, RES i-blokov B_i , druhý signálový vstup $DAVX$ zapojenia platnosti údajových bitov na zbernicu je pripojený na vstup prvého logického člena $N1$ typu invertor, tretí signálový vstup $CHACK$ zapojenia ako potvrdenie prijatia údajového bitu prijímačom je pripojený na prvy vstup $ACKI-S$ nultého bloku B_0 zo strany sériového kanála, výstupy Y , \bar{Y} bloku BC riadenia pripojenia na štandardné zbernicové systémy sú totožné so štvrtými vstupmi Y , \bar{Y} i-blokov B_i , signálový výstup Y žiadosti o nový n-bitový znak je prvým výstupom zapojenia, druhý signálový výstup $CH1$ zapojenia ako vstup sériového kanála je pripojený na prvy výstup $AO-S$ nultého bloku B_0 zo strany sériového kanála, tretí signálový výstup CHO zapojenia ako vstup sériového kanála je pripojený na druhý výstup $BO-S$ nultého bloku B_0 zo strany sériového kanála, výstup prvého logického člena $N1$ typu invertor je pripojený na prvy vstup dvojvstupového logického člena $A1$ typu NAND a na tretí vstup $DAVX$ bloku BC riadenia pripojenia na štandardné zbernicové systémy, výstup $Q0-P$ n-1-ho bloku B_{n-1} je pripojený na druhý vstup dvojvstupového logického člena $A1$ signálovým výstupom Q_{n-1} ukončenia zápisu n-1-ho údajového bitu do bunky zreteženia n-1-ho bloku B_{n-1} , výstup dvojvstupového logického člena $A1$ je pripojený na tretie vstupy W zápisu do buniek vyrovňávajúceho registra i-blokov B_i a na vstup druhého logického člena $N2$ typu invertor, výstup druhého logického člena $N2$ typu invertor je pripojený na štvrtý vstup W bloku BC riadenia pripojenia na štandardné zbernicové systémy, druhý výstup $Q0-S$ nultého bloku B_0 zo strany sériového kanála je pripojený na vstup tretieho logického člena $N3$ typu invertor signálovým výstupom Q

pripravenosti vysielania, výstup tretieho logického člena N3 typu invertor je pripojený na piaty vstup Ø bloku BC riadenia pripojenia na štandardné zbernicové systémy, výstupy buniek vyrovňávajúcich registrov E i-blokov B_i sú pripojené na druhé vstupy E_i bloku BC riadenia pripojenia na štandardné zbernicové systémy, prvý vstup AI-P i-bloku B_i je pripojený na prvý výstup A0-S i+1-ho bloku B_{i+1} signálovým vstupom prvej vnútornej sériovej linky a_{i+1} pre $i=0, 1, \dots, n-2$, druhý vstup BI-P i-bloku B_i je pripojený na druhý výstup B0-S i+1-ho bloku B_{i+1} signálovým vstupom druhej vnútornej sériovej linky b_{i+1}, tretí vstup QI-P i-bloku je pripojený na tretí výstup Q0-S i+1-ho bloku B_{i+1} signálovým vstupom Q_{i+1} podmienky nastavenia režimu zápisu z bunky vyrovňávajúceho registra do bunky zrežazenia i+1-ho bloku B_{i+1}, prvý výstup ACKO-P i-bloku B_i je pripojený na prvý vstup ACKI-S i+1-ho bloku B_{i+1} signálovým výstupom ACK_i žiadosti o údajový bit z i+1-ho bloku B_{i+1}, druhý výstup Q0-P i-bloku B_i je pripojený na druhý výstup QI-S i+1-ho bloku B_{i+1} signálovým výstupom Q_i nastavenia režimu zrežazenia i-bloku B_i, pričom prvé signálové vstupy W, XI, V i-bloku B_i pre $i = 0, 1, \dots, n-1$ sú pripojené na vstupy W, XI, V bunky BVRV vyrovňávajúceho registra vysielača, výstupy E0, E1 bunky BVRV vyrovňávajúceho registra vysielača sú pripojené na druhé vstupy E1, E1 bunky BZV zrežazenia vysielača, druhé signálové vstupy AI-P, BI-P, ACKI-S, QI-S, V, RES sú pripojené na prvé vstupy AI, BI, ACKI, QI-BZ, V, RES bunky BZV zrežazenia vysielača, výstupy Q0, Q0 bunky BRV riadenia vysielača sú pripojené na tretie vstupy QI, QI, bunky BZV zrežazenia vysielača, prvé výstupy A0, B0, ACKO bunky BZV zrežazenia vysielača sú pripojené na výstupy A0-S, B0-S, ACKO-P i-bloku B_i, druhý výstup ACKO bunky BZV zrežazenia vysielača je pripojený na druhý vstup ACKI bunky BRV riadenia vysielača, tretie signálové vstupy QI-P, DAVX, RES i-bloku B_i sú pripojené na prvé vstupy QI-BRV, DAVX, RES bunky BRV riadenia vysielača.

Každý i-blok B_i pre $i=1, 2, \dots, n-2$ má svojho predchodcu (signály označené s P) a následníka (signály označené s S), prvý blok má len svojho následníka, posledný má len svojho predchôdca, po aktivovaní signálu RES $\rightarrow 1$ / \rightarrow reprezentuje zmenu do hodnoty/bunka BZV zrežazenia vysielača a bunka BRV riadenia vysielača prechádzajú do počatočného stavu: ACKO-P $\rightarrow 0$, Q0-P $\rightarrow 1$, Q0-S $\rightarrow 0$, logické hodnoty posledných dvoch signálov reprezentujú stav zrežazeného režimu BZV (režim pre umožnenie prenosu údajového bitu z predchádzajúcej BZV); ak RES $\rightarrow 0$, ACKO-P $\rightarrow 1$ (žiadosť o údajový bit z predchádzajúcej BZV), do bunky BVRV sa zapíše údajový bit XI (v prípade i-tého bloku reprezentuje XI i-ty údajový bit), ak V=1 (žiadosť o nový znak) a W $\rightarrow 1$ (zapisovací signál), pô zápis na jednom z výstupných signálov E, E sa aktívuje úroveň "H" (úroveň "H" na E reprezentuje zapamätanú logickú hodnotu 1 a na E zapamätanú logickú hodnotu 0). Signál W $\rightarrow 1$ ak DAVX $\rightarrow 1$ (DAVX=1 reprezentuje platnosť údajových bitov na zbernicu) a v prípade QI-P $\rightarrow 1$ (QI-P=1 je podmienkou nastavenia BZV do režimu zápisu z BVRV) sa aktívujú Q0-P $\rightarrow 0$ a Q0-S $\rightarrow 1$ a ak V=1 a QI-S $\rightarrow 1$ (QI-S=1 je podmienka, že nasledujúca BZV je v zrežazenom režime (prechádza BZV do režimu zápisu z BVRV). Po zápisu do BZV (aktívuje sa úroveň "H" na jednom z dvoch výstupných signálov A0-S, B0-S), ACKO-P $\rightarrow 0$, ACKO-P $\rightarrow 1$, následne Q0-P $\rightarrow 1$, Q0-S $\rightarrow 0$ a BZV opäť prechádza do zrežazeného režimu, v ktorom zostáva až kým sa neaktívuje nový signál DAVX $\rightarrow 1$. Ďalšia činnosť n-SAV vyplýva opäť z obr. 1, v prípade V=1 môže sa aktivoval vstupný signál DAVX $\rightarrow 1$ a následne W $\rightarrow 1$, po zápisu údajových bitov do buniek BVRV, V $\rightarrow 0$ podľa vztahu (1)

$$V = \overline{W} \wedge \bigwedge_{i=0}^{n-1} \overline{E_i} + V / \overline{DAVX} + \overline{0} / + V \bigvee_{i=0}^{n-1} x_i E_i \quad (1)$$

kde $\prod_{i=0}^{n-1} \overline{E_i} = 1$ reprezentuje "prazdny" vyrovnávajúci register

$\underline{0} = 1$ pripravenie n-SAV uskutočniť sériové vysielanie

$\sum_{i=0}^{n-1} x_i \overline{E_i} = 0$ zápis n-bitového znaku do buniek vyrovnávajúceho registra

Vzťah (1) interpretuje blok BC.

Po aktivovaní DAVX $\rightarrow 1$ postupne sa aktivujú signály $\overline{Q}_{n-1} \rightarrow 1 \Rightarrow Q_{n-2} \rightarrow 1 \Rightarrow \dots \Rightarrow \overline{Q}_0 \rightarrow 1$ / \Rightarrow reprezentuje následné aktivovanie/, ktoré sú podmienkou pre nastavenie buniek BZV do režimu zápisu z buniek BVRV. $\underline{0} = \overline{Q}_0 = 1$ reprezentuje pripravenosť n-SAV pre sériové vysielanie. V prípade, že prijímač je pripravený prijať sériovú informáciu na linkách CH1 a CHO (linkou CH1) je prenášaná logická hodnota 1 a linkou CHO logická hodnota 0) CHACK $\rightarrow 1$, čo spôsobí aktivovanie jedného zo signálov CH1, CHO do hodnoty 1 $\Rightarrow ACK_0 \rightarrow 0 \Rightarrow Q_0 \rightarrow 1$ (bunka BZV nulbloku B0 je v zreteženom režime) a Q0 na vstupe QI-S prvého bloku B1 prepne bunku BZV prvého bloku B1 do režimu zápisu z BVRV a tak umožní prípravu ďalšieho údajového bitu na vysielanie. Súčasne s vysielaním údajového bitu na linkách CH1 a CHO sa pripravuje "pauza" pre vysielanie (úroveň "L" na a1 a b1) pre rozlíšenie ďalšieho údajového bitu, "Pauza" sa vysiela ak CHACK $\rightarrow 0$, súčasne s vysielaním "pauzy" sa pripravuje na vysielanie ďalší údajový bit a teda ak CHACK $\rightarrow 1$ aktivuje sa vysielanie ďalšieho údajového bitu, to znamená, že počas vysielania "pauzy" sa aktivuje signál ACK0 $\rightarrow 1$, ktorý na vstupe ACKI-S prvého bloku B1 umožní aktivovanie jedného z dvoch signálov a1, b1 do hodnoty 1, teda postupne sa aktivujú signály:

Ak ACKi-1 = 1, Qi-1 = 1, $\overline{Q_i} = 1 \Rightarrow a_i = E_i, b_i = \overline{E_i}$ (t.j. aktivuje sa jeden z dvoch signálov a1 $\rightarrow 1$ alebo b1 $\rightarrow 1$) $\Rightarrow ACK_i \rightarrow 0 \Rightarrow Q_i \rightarrow 1 \Rightarrow$ ak a1 = 0, b1 = 0) "pauza" na a1, b1 $\Rightarrow a_{i-1} = a_i, b_{i-1} = b_i \Rightarrow a_i \rightarrow 0$ alebo b1 $\rightarrow 0$ ("pauza" na a1, b1) $\Rightarrow ACK_i \rightarrow 1$, pre $i = 1, 2, \dots, n-1$.

Na obr. 3 sú časové priebehy významných signálov vysieláča: $x_0 = x/0/$, $x_1 = x/1/$, $x_2 = x/2/$, DAVX, REQ=V, CH1, CHO, CHACK, pre názornosť je uvedené vysielanie troch trojbitových slov x2 x1 x0: 000, 001, 010.

Vynález môže nájsť uplatnenie v počítačových systémoch (pri realizovanom zapojení formou integrovaného obvodu podľa obr. 1, 2), napr. pri realizácii rýchlych sériových prepojení voľne viazaných multiprocesorov, rýchlych sériových kanálov počítačov, ako možný variant nahrady paralelných kanálov v počítačoch s rýchlymi sériovými kanálmi a taktiež ako rýchly sériový kanál (vstavaný) v jednočipových mikropočítačoch.


P A T E N T O V É N Á R U K Y

Zapojenie na prevod paralelného formátu znaku na sériovú postupnosť bitov, vyznačujúce sa tým, že prvé signálové vstupy (x_i) zapojenia ako výstupy z údajovej zbernice sú totožné s prvými vstupmi (x_i) bloku (BC) riadenia pripojenia na štandardné zbernicové systémy a zároveň sú pripojené na prvé vstupy (XI) základných i-blokov (B_i) pre $i = 0, 1, \dots, n-1$, druhé signálové vstupy (DAVX, RES) zapojenia platnosti údajových bitov na zbernicu a nulovania sú totožné s druhými vstupmi (DAVX, RES) i-blokov (B_i), druhý signálový vstup (DAVX) zapojenia platnosti údajových bitov na zbernicu je pripojený na vstup prvého logického člena (N1) typu invertor, tretí signálový vstup (CHACK) zapojenia ako potvrdenie prijatia údajového bitu prijímačom je pripojený na prvy vstup (ACKI-S) nultého bloku (B_0) zo strany sériového kanála, výstupy (V, \bar{V}) bloku (BC) riadenia pripojenia na štandardné zbernicové systémy sú totožné so štvrtými vstupmi (V, \bar{V}) i-blokov (B_i), signálový výstup (V) žiadosti o nový n-bitový znak je prvým výstupom zapojenia, druhý signálový výstup (CH1) zapojenia ako vstup sériového kanála je pripojený na prvy výstup (AO-S) nultého bloku (B_0) zo strany sériového kanála, tretí signálový výstup (CH0) zapojenia ako vstup sériového kanála je pripojený na druhý výstup (BO-S) nultého bloku (B_0) zo strany sériového kanála, výstup prvého logického člena (N1) typu invertor je pripojený na prvy vstup dvojvstupového logického člena (A1) typu NAND a na tretí vstup (DAVX) bloku (BC) riadenia pripojenia na štandardné zbernicové systémy, výstup (QO-P) n-1-ho bloku (B_{n-1}) je pripojený na druhý vstup dvojvstupového logického člena (A1) signálovým výstupom (Q_{n-1}) ukončenia zápisu n-1-ho údajového bitu do bunky zrežazenia n-1-ho bloku (B_{n-1}), výstup dvojvstupového logického člena (A1) je pripojený na tretie vstupy (W) zápisu do buniek vyrovnávajúceho registra i-blokov (B_i) a na vstup druhého logického člena (N2) typu invertor, výstup druhého logického člena (N2) typu invertor je pripojený na štvrtý výstup (W) bloku (BC) riadenia pripojenia na štandardné zbernicové systémy, druhý výstup (QO-S) nultého bloku (B_0) zo strany sériového kanála je pripojený na vstup tretieho logického člena (N3) typu invertor signálovým výstupom (0) pripravenosti vysielania, výstup tretieho logického člena (N3) typu invertor je pripojený na piaty vstup ($\bar{0}$) bloku (BC) riadenia pripojenia na štandardné zbernicové systémy, výstupy buniek vyrovnávajúcich registrov (\bar{E}) i-blokov (B_i) sú pripojené na druhé vstupy (\bar{E}_i) bloku (BC) riadenia pripojenia na štandardné zbernicové systémy, prvy vstup (AI-P) i-bloku (B_i) je pripojený na prvy výstup (AO-S) $i+1$ -ho bloku (B_{i+1}) signálovým vstupom prvej vnútornej sériovej linky (a_{i+1}) pre $i = 0, 1, \dots, n-2$, druhý vstup (BI-P) i-bloku (B_i) je pripojený na druhý výstup (BO-S) $i+1$ -ho bloku (B_{i+1}) signálovým vstupom druhej vnútornej sériovej linky (b_{i+1}), tretí vstup (QI-P) i-bloku je pripojený na tretí výstup (QO-S) $i+1$ -ho bloku (B_{i+1}) signálovým vstupom (Q_{i+1}) podmienky nastavenia režimu zápisu z bunky vyrovnávajúceho registra do bunky zrežazenia $i+1$ -ho bloku (B_{i+1}), prvy výstup (ACKO-P) i-bloku (B_i) je pripojený na prvy vstup (ACKI-S) $i+1$ -ho bloku (B_{i+1}) signálovým výstupom (ACK_i) žiadosti o údajový bit z $i+1$ -ho bloku (B_{i+1}), druhý výstup (QO-P) i-bloku (B_i) je pripojený na druhý vstup (QI-S) $i+1$ -ho bloku (B_{i+1}) signálovým výstupom (Q_i) nastavenia režimu zrežazenia i-bloku (B_i), pričom prvé signálové vstupy (W, XI, V) i-bloku (B_i) pre $i = 0, 1, \dots, n-1$ sú pripojení na vstupy (W, XI, VI) bunky (BVRV) vyrovnávajúceho registra vysielača, výstupy (E0, $\bar{E}0$) bunky (BVRV) vyrovnávajúceho registra vysielača sú pripojené na druhé vstupy (EI, $\bar{E}I$) bunky (BZV) zrežazenia vysielača, druhé signálové vstupy (AI-P, BI-P, ACKI-S, QI-S, \bar{V} , RES) sú pripojené na prvé vstupy (AI, BT, ACKI, QI-BZ, $\bar{V}I$, RES) bunky (BZV) zrežazenia vysielača, výstupy (Q0, $\bar{Q}0$) bunky (BRV) ria-


denia vysielača sú pripojené na tretie vstupy (QI, \overline{QI}) bunky (BZV) zreteženia vysielača, prvé výstupy (AO, BO, ACKO) bunky (BZV) zreteženia vysielača sú pripojené na výstupy (AO-S, BO-S, ACKO-P) i-bloku (B_i), druhý výstup (\overline{ACKO}) bunky (BZV) zreteženia vysielača je pripojený na druhý vstup (\overline{ACKI}) bunky (BRV) riadenia vysielača, tretie signálové vstupy ($\overline{QI-P}$, DAVX, RES) i-bloku (B_i) sú pripojené na prvé vstupy ($\overline{QI-BRV}$, DAVX, RES) bunky (BRV) riadenia vysielača.

3 výkresy

CS 275655 B6




CS 275655 B6



Observe

CS 275655 B6



Obr. 3.