(19) **日本国特許庁(JP)**

(12)公表特許公報(A)

(11)特許出願公表番号

特表2004-530243 (P2004-530243A)


(43) 公表日 平成16年9月30日 (2004.9.30)

(51) Int.C1. ⁷	F I			テーマコード	(参考)
G11C 29/00	G11C	29/00 €	671Q	2G132	
GO1R 31/28	G11C	11/34	341D	5B015	
G 1 1 C 11/401	G11C	11/34	371A	5 L 1 O 6	
G 1 1 C 11/413	GO1R	31/28	В	5MO24	
	GO1R	31/28	V		
		審査部	青求 未請求	予備審査請求 有	(全 42 頁)
(21) 出願番号	特願2002-578510 (P2002-578510)	(71) 出願人	591003943		
(86) (22) 出願日	平成14年3月8日 (2002.3.8)		インテル・	コーポレーション	
(85) 翻訳文提出日	平成15年9月30日 (2003.9.30)		アメリカ台	衆国 95052	カリフォル
(86) 国際出願番号	PCT/US2002/007340		ニア州・サ	トンタクララ・ミッ	ション カレ
(87) 国際公開番号	W02002/080183		ッジ ブー	-レバード・220	O
(87) 国際公開日	平成14年10月10日 (2002.10.10)	(74) 代理人	100064621		
(31) 優先権主張番号	09/823, 642		弁理士 山	川 政樹	
(32) 優先日	平成13年3月30日 (2001.3.30)	(72) 発明者	トリップ,	マイケル	
(33) 優先権主張国	米国 (US)		アメリカ台	*衆国・97116	・オレゴン州
			・フォレス	、トーグローブ・ス .	カイ レーン
			· 532		
		(72) 発明者	•		
				衆国・94587	
				ニコオン シテイ・	デル ベイル
			プレイス	30574	
				最	終頁に続く

(54) 【発明の名称】メモリセルの構造試験

(57)【要約】

第1及び第2のメモリセルを第1及び第2のビット線に それぞれ結合し、前記第1及び第2のビット線を介して 前記第1及び第2のメモリセルからデータを読み込み、 前記第1及び第2のビット線の電圧レベルを比較するこ とを含むメモリセルを試験するための装置及び方法。



【特許請求の範囲】

【請求項1】

第1のビット線に結合された第1のメモリセルと、

第2のビット線に結合された第2のメモリセルと、

前記第1及び第2のメモリセルに結合され、該第1及び第2のメモリセルへのアクセスを可能にするアドレスデコーダと、

前記第1及び第2のビット線に結合され、前記第1のビット線上の前記第1のメモリセルから及び前記第2のビット線上の前記第2のメモリセルからデータが出力されたときに、前記第1のビット線の電圧レベルを前記第2のビット線の電圧レベルと比較するコンパレータ回路と、

を備える装置。

【請求項2】

前記アドレスデコーダがメモリアドレスの部分をデコードすることを特徴とする請求項 1 に記載の装置。

【請求項3】

前記 第 1 及び 第 2 の メモリ セル が ダイナミック R A M の メモリセル で あることを 特 徴 と する 請 求 項 1 に 記 載 の 装 置 。

【請求項4】

前記第 1 及び第 2 のメモリセルがスタティック R A M のメモリセルであることを特徴とする請求項 1 に記載の装置。

【請求項5】

前記コンパレータ回路が前記第1のビット線に結合された第1の入力と、前記第2のビット線に結合された第2の入力とを備えたシングルコンパレータからなることを特徴とする請求項1に記載の装置。

【請求項6】

前記コンパレータの出力は、前記第1のビット線の電圧レベルが前記第2のビット線の電圧レベルと実質的に異なることを示す表示を記憶するようにラッチに結合されていることを特徴とする請求項5に記載の装置。

【請求項7】

前記ラッチのトリガされる時間が調整可能であることを特徴とする請求項6に記載の装置

【請求項8】

前記第1のビット線の電圧レベルが前記第2のビット線の電圧レベルと実質的に異なることを示す表示が生じる時は何時でも、該表示をラッチするようにトリガされるスティッキーラッチであることを特徴とする請求項6に記載の装置。

【請求項9】

前記コンパレータ回路が、

前記第1のビット線に結合された第1の入力と前記第2のビット線に結合された第2の入力とを有する減算回路と、

前記減算回路の出力に結合された第1のコンパレータと、

前記減算回路の出力に結合された第2のコンパレータと

を含むことを特徴とする請求項1に記載の装置。

【請求項10】

前記第1のコンパレータの出力が、前記第1のビット線と前記第2のビット線の間の電圧レベルの差が第1の基準電圧を超えることを示す表示を記憶するように第1のラッチに結合され、

前記第2のコンパレータの出力が、前記第1のビット線と前記第2のビット線の間の電圧レベルの差が第2の基準電圧を下回ることを示す表示を記憶するように第2のラッチに結合される

ことを特徴とする請求項9に記載の装置。

10

20

30

【請求項11】

前記第1及び第2の基準電圧が調整可能であることを特徴とする請求項10に記載の装置

(3)

【請求項12】

前 記 第 1 及 び 第 2 の ラ ッ チ の ト リ ガ さ れ る 時 間 が 調 整 可 能 で あ る こ と を 特 徴 と す る 請 求 項 10に記載の装置。

【請求項13】

前 記 第 1 及 び 第 2 の ラ ッ チ が 、 ス テ ィ ッ キ ー ラ ッ チ で あ り 、 そ の 結 果 、 前 記 第 1 の ラ ッ チ は、前記第1及び第2のビット線間の電圧レベルの差が前記第1の基準電圧を超えたこと を 示 す あ ら ゆ る 表 示 も ラ ッ チ し 、 前 記 第 2 の ラ ッ チ は 、 前 記 第 1 及 び 第 2 の ビ ッ ト 線 間 の 電圧レベルの差が前記第2の基準電圧を下回ったことを示すあらゆる表示をもラッチする ことを特徴とする請求項10に記載の装置。

【請求項14】

第1及び第2のメモリセルに同じ値を書き込み、

第1のメモリセルを第1のビット線に結合し、

第2のメモリセルを第2のビット線に結合し、

前 記 第 1 及 び 第 2 の ビ ッ ト 線 を コ ン パ レ ー タ 回 路 の 入 力 に 結 合 し 、

前記第1のビット線を介して前記第1のメモリセルから、及び前記第2のビット線を介し て前記第2のメモリセルから同じ値を読み出し、

前記第1及び第2のビット線の電圧レベルを比較する

ことを含む方法。

【請求項15】

前 記 第 1 の ビッ ト 線 の 電 圧 レ ベ ル が 前 記 第 2 の ビ ッ ト 線 の 電 圧 レ ベ ル と 実 質 的 に 異 な る こ とを示す、前記コンパレータ回路からの表示をラッチすることを更に含む請求項14に記 載の方法。

【請求項16】

前記第1のビット線と前記第2のビット線間の電圧レベルの差が実質的である程度を設定 することを更に含む請求項14に記載の方法。

【請求項17】

メモリアレイ内のコンパレータ回路であって、

前 記 メ モ リ ア レ イ 内 の 第 1 の メ モ リ セ ル に 結 合 さ れ た 第 1 の ビ ッ ト 線 に 結 合 さ れ た 第 1 の 入力と、

前 記 メ モ リ ア レ イ 内 の 第 2 の メ モ リ セ ル に 結 合 さ れ た 第 2 の ビ ッ ト 線 に 結 合 さ れ た 第 2 の 入力と、

スティッキーラッチに結合された出力と、

を備えるコンパレータ回路。

【請求項18】

前 記 コ ン パ レ ー タ 回 路 が 、 前 記 第 2 の ビ ッ ト 線 を 切 り 離 し て 、 前 記 メ モ リ ア レ イ 内 の 前 記 第 1 のメモリセルに結合された第 3 のビット線を接続するマルチプレク

サに結合されていることを特徴とする請求項17に記載のコンパレータ回路。

【発明の詳細な説明】

【技術分野】

[00001]

本発明は、従来の機能試験で可能であった以上にメモリアレイ試験を迅速化する構造的試 験手法の利用に関する。

【背景技術】

[00002]

多 く の 電 子 デ バ イ ス に 通 常 使 用 さ れ る メ モ リ ア レ イ が 、 益 々 密 集 し て パ ッ ケ - ジ 化 さ れ る につれ、試験は急激に複雑になり、そのため個々のセル及び他のメモリアレイ部品を完全 に試験するのに時間を要するようになった。その結果、製造時の試験工程は完了するまで 20

30

40

長くかかるようになり、発見された不良をデバッグするための作業時間も長くなる。

【発明の開示】

【発明が解決しようとする課題】

[0003]

当該技術分野における一般的な方法では、メモリアレイ内のメモリセルに対して、種々の値の組み合わせを書き込み及びメモリから読み出す機能試験を採用している。しかしながら、メモリアレイ内のメモリセルの行及び列のサイズが両方とも増大し続けており、メモリセルを適切に試験するために要求される書き込み及び読み出し動作の数が急激に増大し、これにより、このような試験を実施するために必要な時間量においても急激な増加を引き起こしている。これは、部品の製造スループットと試験適用範囲の完全性との間のトレードオフの増加に関連する問題を促進することになり、不良のメモリアレイが消費者に渡る危険性が増大する。

[0004]

また、このような機能的試験は不良の原因を追跡するために必要な情報の多くを提供しない。セルが最後に書き込まれたもの以外の値を返したことを検出したとき、その検査の結果は、アドレスデコーダの不良か、データラッチの不良か、データラインの不良か、メモリセルの不良か、あるいはドライバの不良であるかについての表示を提供しない。従って、後続の製造を改善することができるように、及びメモリアレイのサイズが増大し続けるに伴って、これらの追加の試験を行うために必要とされる時間も増大する、メモリアレイ内の不良を分離するための別の試験が必要である。

【課題を解決するための手段】

[0005]

本発明は、一般に利用可能な DRAM及び SRAM ICの場合のように、ダイナミックにかつランダムにアクセス可能な、行及び列で編成されたメモリセルのアレイが存在するメモリアレイに関する。しかしながら、当業者には理解されるように、本発明は、限定ではないが、消去可能な ROM IC、プログラマブル・ロジックデバイス、及びマイクロプロセッサ内のアレイに編成される構成要素を含む、他の回路のアレイにも適用可能である。

【発明を実施するための最良の形態】

[0006]

本発明の目的、特徴、及び利点は、以下の詳細な説明によって当業者には理解されるであるう。

説明の目的のための以下の詳細な説明において、本発明を完全に理解するために多くの詳細が記載される。しかしながら、本発明を実施するためにこれらの具体的な詳細が必要でないことは当業者には明らかであろう。

[0007]

図1は本発明の一実施形態のプロック図である。メモリアレイ100は、上半部分110、下半部分112、複数のワード線(ワード線130と132を含む)を介して上半部分110と下半部分112の両方に接続されたアドレスデコーダ120、コンパレータ回路140、及びラッチ142を含むように示されている。上半部分110及び下半部分112内には、ビット線170及び172はそれぞれ接続されたメモリセル160及び162がそれぞれある。ビット線170及び172は、次いでコンパレータ回路140の入力に接続され、該コンパレータ回路は次にラッチ142に接続される。本発明の説明を明確にするために、上半部分110にはメモリセル160とビット線170だけが示され、下半部分112にはメモリセル162とビット線172だけが示されている。しかしながら、当業者には良く知られているように、典型的なメモリアレイには多くのビット線があり、それぞれのビット線にはこれに接続された多くのメモリセルがある。

[0008]

メモリアレイ100の通常の動作の間、アドレスデコーダ120はメモリアドレスの部分をデコードし、アドレスデコーダ120を上半部分110と下半部分112とに接続する

20

30

40

20

30

40

50

ワード線の適切なものをオンにして、上半部分110と下半部分112内の適切なメモリセルにアクセスできるようにする。実行されているメモリの動作に応じて、上半部分110と下半部分112内のメモリセルに対し、メモリセルが接続されているビット線を介してデータが書き込まれ及び読み込まれる。例えば、両方のメモリセル160及び162に関連するメモリアドレスに対する書き込み動作の間、アドレスデコーダ120はメモリアドレスの部分をデコードし、ワード線130と132とをオンにして、ビット線170及び172を介してメモリセル160と162にアクセスできるようにする。

[0009]

本発明の一実施形態において、メモリセル160と162は、最初に各メモリセル160及び162にそれぞれビット線170及び172を介して同一のデータを書き込む5cで表って試験される。次に、ビット線170及び172は、それぞれVcc又はVssが1~10は、メモリセル160及び162に関連するメモリアドレスの部分をデコードする。次に、メモリセル160及び162に関連するメモリアドレスの部分をデコードする。72に、メモリセル160及び162は、該メモリセルのデータをビット線170及び172の電圧を記して、メモリセル160及び162は、該メモリセルのデータをビット線170及び172の電圧が実質的に同じであるかどつかを示すカー実施形態において、ラッチ142は、試験中に1つ又はそれ以上の所定時間でトリガされて、ビット線170及び172上でそれぞれ高から低へのサンプルを示す波形例180及び182の進行中の時間でトリガされて、ビット線170及び170と172日である。一実施形態において、ラッチ142は、ビット線170及び170を捕えることできる。別の実施形態において、ラッチ142は、ビット線170及び172上の電圧ができる。別の実施形態において、ラッチ142は、ビット線170及び172上の電圧ができる。スティッキーラッチ」として実現することができる。

[0010]

メモリアレイの通常の使用においてメモリセルを読み込むときに、ビット線を高電圧状態にプリチャージすることは一般的な方法である。従って、本発明の一実施形態において、メモリセルの試験は、メモリセルを読むときにビット線が高い状態にだけチャージされた状態で行われることになろう。しかしながら、通常用いられるメモリセルの設計によれば、プリチャージを高い状態にだけに制限すると、過度の漏れ又は他の条件に関して、メモリセルの回路の半分しか試験されない結果となる。従って本発明の別の実施形態では、ビット線が高い状態と低い状態の両方にプリチャージされた試験も含まれる。

[0011]

メモリセル160及び162を試験するためにコンパレータ回路140を使用することは、全く同一に設計されたビット線に接続された全く同一に設計されたメモリセルは、高い状態又は低い状態のいずれでも実質的に同じ割合で、これらのメモリセルに関連するドット線の電圧を駆動できなければならないという仮定に基づく。要するに、両方のビット線170及び172上で見られる波形(波形例180及び182のような)は実質的に見えるべきである。また、コンパレータ回路のこのような使用は、メモリアレイ100のプロセス変動又は他の欠陥により、上半部分110と下半部分112の両方に対しており、そのため両方のメモリセル160と162が、ビット線170及び172上に見られる結果として生じたずれとリカる波形が、実質的に同じに見えるようになる程同じ様態で欠陥があることになるようにない。換言すれば、粉塵や製造プロセスのエラーのような不純物は、上半部分110と下半部分112の両方に対して同様の影響を持たないことが想定され、その結果、本発明によって実行される試験では、上半部分110と下半部分112間の任意のメモリセルペア間に差が無いことを示すことになる。

[0012]

メモリアレイ 1 0 0 は、バッファ及び他の関連回路が中央に配置され、ビット線をより短くしてビット線に対してより望ましい電気特性を与えるように、当業者には周知の一般的な方法により上半部分 1 1 0 と下半部分 1 1 2 に分割されている。本発明は、この一般的

30

40

50

な方法の利点を生かして同じ中央配置を使用し、隣接するビット線の電気特性を比較するコンパレータ140のような中央配置のコンパレータ回路を設ける。しかしながら、当業者には明らかなように、このメモリアレイ100の上半部分110と下半部分112への分割は、本発明の実施には必ずしも必要ではない。本発明は、多くの他のレイアウト又はメモリアレイを含む構成要素の配置を用いて実施することができる。

[0013]

図 2 は本発明の別の実施形態のブロック図である。メモリアレイ 2 0 0 は、実質的に図 1 のメモリアレイ 1 0 0 と同等であり、図 2 の参照符号 2 x x のアイテムは、図 1 の参照符号 1 x x のアイテムに相当するようになっている。メモリアレイ 1 0 0 に対応して、メモリアレイ 2 0 0 は、ワード線 2 3 0 によって上半部分 2 1 0 内でメモリセル 2 6 0 に結合され、ワード線 2 3 2 によって下半部分 2 1 2 内でメモリセル 2 6 2 に結合されたアドレスデコーダ 2 2 0 を備えている。

[0014]

しかしながら、1つのビット線だけに各々が接続されたメモリセル160及び162と違って、メモリセル260及び262は各々1組のビット線(ビット線270と274、及びビット線272と276にそれぞれ)に接続されている。一実施形態において、各ビット線の組は各メモリセルと共に使用され、1ビットのデータとその補数を各メモリセルに書き込み、かつ読み出す。この実施形態では、1ビットのデータとその補数を読み込むために、各組のビット線をセンスアンプ上の異なる入力の組に経路付けることは一般的な方法である。しかしながら、別の実施形態では、各メモリセルに対してデータを書き込み及びセルから読み出すことが2つ(又はそれ以上)の完全に独立した経路を提供するために、2本(又は1本)のビット線が使用される。この実施形態におけるビット線のこの使用は、マルチポートメモリ構成要素が多くはこの方法で実装される結果であることが多い。

[0015]

メモリセル 2 6 0 及び 2 6 2 の各々に接続されたビット線の組を有する目的に関係なく、図 1 のメモリアレイ 1 0 0 のビット線 1 7 0 及び 1 7 2 に相当する方法で、ビット線 2 7 0 及び 2 7 2 はコンパレータ回路 2 4 0 の入力に接続され、ビット線 2 7 4 及び 2 7 6 はコンパレータ回路 2 4 4 の入力に接続される。また図 1 に対応して、コンパレータ回路 2 4 0 と 2 4 4 はラッチ 2 4 2 と 2 4 6 に接続される。

[0016]

デ ー タ 及 び そ の 補 数 を 運 ぶ ビ ッ ト 線 の 組 を 使 用 し て メ モ リ セ ル に 書 き 込 み 及 び セ ル か ら 読 み出す本発明の実施形態において、メモリセル260及び262は、最初に、ビット線2 7 0 と 2 7 2 及びビット線 2 7 2 と 2 7 6 をそれぞれ介して、各メモリセル 2 6 0 及び 2 62に同じデータを書き込むことによって試験される。次に、ビット線270~276が 、高い電圧状態か又は低い電圧状態のいずれかにプリチャージされる。次いで、アドレス デコーダ 2 2 0 は、メモリセル 2 6 0 及び 2 6 2 に関連するメモリアドレスの部分をデコ ードする。次に、メモリセル260及び262は、そのデータをビット線270と274 、及びビット線272と276にそれぞれ出力する。コンパレータ回路240は、ビット 線 2 7 0 と 2 7 2 の 電 圧 を 連 続 し て 比 較 し て 、 ビ ッ ト 線 2 7 0 と 2 7 2 の 電 圧 が 実 質 的 に 同じであるかどうかを示す信号を連続して発生させるシングル・コンパレータである。コ ンパレータ回路244は、ビット線274及び276の電圧に関して同様のことを行う。 一 実 施 形 態 に お い て 、 ラ ッ チ 2 4 2 及 び 2 4 6 は 、 試 験 中 に 1 つ 又 は そ れ 以 上 の 所 定 時 間 でトリガされて、これらの時間にコンパレータ回路240及び244の出力状態を捕える ことができる。別の実施形態において、ラッチ242及び246はそれぞれ、これらに関 連するビット線上の電圧が実質的に異なったことを示す、これらが接続されたコンパレー 夕回路からの信号のどのような発生をもラッチして記憶する「スティッキーラッチ」とし て実装することができる。

[0 0 1 7]

更に、データ及びその補数を運ぶビット線の組を使用してメモリセルへ書き込み及びセルから読み出し、メモリセルからの読み出しにセンスアンプを使用する実施形態においては

30

40

50

、そのセンスアンプを、メモリセルを試験するためのコンパレータ回路として使用されるコンパレータとして機能させるように構成することができる。これは、別々のビット線を必要に応じて選択的に接続し又は切り離すマルチプレクサを使用することによって達成することができ、これによりセンスアンプがこれら2つの機能のいずれか一方を実行することが可能となる。或いは、別の実施形態では、センスアンプとコンパレータは別個の構成要素のままであってもよい。

[0018]

メモリセルの各々に取り付けられたビット線のいずれかを使用して、メモリセルに個別に書き込み及びセルから読み出すことができる本発明の別の実施形態においては、マルチポートメモリの場合のように、メモリセルは上述とほぼ同じ方法で試験される。しかしながら、メモリ260及び262の書き込み機能に欠陥がないことを保証するために、各メモリ260及び262の試験は2回実行され、最初にビット線270及び272を使用してメモリセル260及び262にそれぞれ同じデータを書き込み、次に同様にビット線274及び276を使用して行われる。

[0019]

図3は本発明の更に別の実施形態のブロック図である。メモリアレイ300は図2のメモリアレイ200と実質的に同じであり、コンパレータ回路とこれに関連するラッチを除いて、図3の参照符号3××のアイテムは図2の番号2××のアイテムに相当するようになっている。メモリアレイ200に対応して、メモリアレイ300は、ワード線330によって上半部分310内でメモリセル360に結合され、ワード線332によって下半部分312内でメモリセル362に結合されたアドレスデコーダ320を備えている。同様にメモリアレイ200に対応して、メモリセル360はビット線370及び372に結合され、メモリセル362はビット線372及び376に結合される。

[0020]

図2に示された実施形態と違って、図3のコンパレータ回路は、それぞれ減算回路と1組のコンパレータから構成される。ビット線370及び372は減算回路390の入力に接続される。減算回路390は、ビット線372の一方の電圧レベルからビット線370の他方の電圧レベルを減算し、正又は負のいずれかの電圧出力とする減算の結果として生じる差を表す電圧を出力する。次に、この減算回路390の出力は、コンパレータ340及び341の各々2つの入力の一方に接続される。これに対して、ビット線374及び376は減算回路392の入力に接続され、減算回路392の出力はコンパレータ344及び345の入力は、高電圧レベル基準+vrefに接続され、コンパレータ341及び345の各々の他方の入力は、低電圧レベル基準-vrefに接続される。コンパレータ340、入力に接続される。

[0 0 2 1]

メモリアレイ300のメモリセルが、1組のビット線を用いて書き込み及び読み出すようになっているか、又は各セルに接続された2つのビット線の各々が、個別に書き込み及び362の試験は、図2のメモリセル260及び262に関して上に記載された方法とほぼに実行される。しかしながら、図3に示されるように各々が減算回路と1組のコンパレータの構成は、比較されている1組のビット線の電圧が「ロータからなる話コンパレータの構成は、比較されている1組のビット線の電圧が「ロータなる程度を制御するより大きな能力をもたらす。より正確には、イアスし、に異なる程度を制御するより大きな能力をもたらす。より正確には、イアスし、にカータ340又は344のいずれかが機能不良を示す信号を出力する前に、ビット線370及び372の電圧レベルを調整可能な程度まで異なるる場合には、コンパレータ340と372間の電圧レベルの差が大きくなり・Vrefを超える場合には、コンパレータ344

20

30

40

50

はラッチ346に対して・vrefを下回ったことを示す信号を出力する。

[0022]

図4は本発明の一実施形態のフローチャートである。400からスタートし、410において、メモリアレイの1組のメモリセルに同じ値を書き込む。420において、この2つのメモリセルの各々から、対応するビット線の組をコンパレータ回路の入力に接続する。一実施形態において、ここでは各メモリセルが1つのビット線だけに接続されており、これは420において2つのビット線の各々をシングルコンパレータ回路の入力に接続することを意味する。或いは、各メモリセルを2つのビット線に接続する別の実施形態では、420において、1つのメモリセルからの各ビット線を、別のメモリセルからの対応するビット線と共にコンパレータ回路に接続する。

[0023]

430において、メモリセルの組の各々からこの同じ値を読み出し、コンパレータ回路に接続されたビット線の各対応する組を比較する。対応するビット線の組の間で電圧レベルが実質的に異なる場合には、次に460において故障が検出される。しかしながら、対応するビット線の組の間で電圧レベルに実質的な差がない場合には、メモリセルの組と、及びこれらが接続されたビット線とのこの試験は450において合格となる。

[0024]

図5は本発明の別の実施形態のフローチャートである。メモリアレイにおけるメモリセルの試験は500からスタートする。510において、メモリアレイの1組のメモリセルに同じ値を書き込み、520において、メモリセルの組の各メモリセルに結合された対応するビット線の組をコンパレータ回路の入力に接続する。次に530において、メモリセルの組から該同じ値を読み出し、対応するビット線の組の電圧レベルを比較する。540において、対応するビット線の組の電圧レベルに実質的な差が検出された場合、550において、実質的な差を検出したことをラッチする。しかしながら、このような実質的な差が540で検出されたかどうかに関係なく、560において、試験されるべきメモリセルがもう存在しない場合には、試験は終了する。さもなければ、510において、メモリセルのもう別の組に対して試験を繰り返す。

[0025]

一実施例として、図1と図5の両方を様々に参照すると、510において、ビット線170及び172をそれぞれ使用して同じ値をメモリセル160及び162に書き込む。520において、ビット線170及び172をコンパレータ回路140の入力に接続する。530において、ビット線170及び172をそれぞれ使用して、メモリセル160及び162の両方に書き込まれた同じデータをメモリセル160及び162から読み出し、コンパレータ回路140を使用してビット線170及び172の電圧レベルを比較する。コンパレータ回路140が、ビット線170及び172間の実質的な電圧差を検出すると、ラッチ142によってこの事実の表示をラッチする。560において更にメモリセルが試験され場合には、次に510において、別の同じ値の組を別のメモリセルの組に書き込む。或いは、同じデータを読み出す一方の試験では高電圧状態にプリチャージし、同じデータを読み出す他方の試験では低電圧状態にプリチャージするビット線170及び172を用いて、メモリセル160及び162に対して試験を繰り返すことができる。

[0 0 2 6]

別の実施例として、図2と図5の両方を様々に参照すると、メモリセル260及び262をビット線の組を用いて書き込み及び読み出す場合、特にビット線270及び272をデータの書き込み及び読み出しに使用する場合には、ビット線274及び276をデータの補数の書き込み及び読み出しに使用する。510において、同じデータをメモリセル260及び262に書き込むためにビット線270及び276を使用して、同じ値をメモリセル260及び262に書き込み、一方ではビット線274及び276を使用して、ビット線270及び276をは100人力に接続し、ビット線274及び276はコンパレータ回路240の入力に接続し、ビット線274及び276はコンパレータ回路244の入力に接続する。530において、メモリセル26

30

40

50

○から読み出すためにビット線 2 7 0 及び 2 7 4 を使用し、メモリセル 2 6 2 から読み出すためにビット線 2 7 2 及び 2 7 6 を使用して、メモリセル 2 6 0 及び 2 6 2 の両方に書き込まれた同じデータと補数とを読み出す。コンパレータ回路 2 4 0 がデータを読み出している間に、ビット線 2 7 0 と 2 7 2 との間に実質的な電圧差を検出すると、ラッチ 2 4 2 によってこの事実の表示をラッチする。これに対して、コンパレータ回路 2 4 4 がデータの補数を読み出している間に、ビット線 2 7 4 と 2 7 6 との間の実質的な電圧差を検出すると、ラッチ 2 4 4 によってこの事実の表示をラッチする。 5 6 0 において、更にメモリセルを試験する場合には、次に 5 1 0 において、別の同じ値の組を別のメモリセルの組に書き込む。或いは、一方の試験においては高い状態にプリチャージし、他方の試験においては低い状態にプリチャージするビット線 2 7 0、 2 7 2、 2 7 4、 及び 2 7 6 を用いて、メモリセル 2 6 0 及び 2 6 2 に対して試験を繰り返すことができる。

[0027]

図6は、本発明の更に別の実施形態のフローチャートである。ビット線の組を使用していまかり、大き書き込み及び読み出すメモリセルの同方のビットを書き込み及び読み出すメモリセルに同りである。610において、メモリセルに結合された、データの対応するビット線の組をエリセルに接続する。次に630において、コンパレータ回路によって使用される電圧基準を設定する。640においるで、メモリセルの組から同じ値を読み出し、データ及びその補数の対応するビット線の組の電圧レベルに実質的なりにおいて、対応するビット線の組の電圧レベルに実質的ながら、このような実質的な差が650において、実質的などうかに関係なく、630において、試験されるべきメモリセルがもう存在しない場合には、試験は終了するにないないできる。の間に高いプリチャージの両方でビット線を試験するとが望ましい場合には、試験を繰り返すことができる。

[0028]

実 施 例 と し て 、 図 3 と 図 6 の 両 方 を 様 々 に 参 照 す る と 、 セ ル 3 6 0 及 び 3 6 2 を ビ ッ ト 線 の組を用いて書き込み及び読み出す場合、特にビット線370及び372をデータの書き 込 み 及 び 読 み 出 し に 使 用 す る 場 合 に は 、 ビ ッ ト 線 3 7 4 及 び 3 7 6 を デ ー タ の 補 数 の 書 き 込み及び読み出しに使用する。610において、同じデータをメモリセル360及び36 2 にそれぞれ書き込むために、ビット線370及び372を使用して、メモリセル360 及び362に同じ値を書き込み、一方ではビット線374及び376を使用して、メモリ セル360及び362にそれぞれ同じ補数データを書き込む。620において、ビット線 3 7 0 及 び 3 7 2 を 減 算 回 路 3 9 0 の 入力 に 接 続 し 、 該 減 算 回 路 は コ ン パ レ ー タ 3 4 0 及 び 3 4 1 と共にコンパレータ回路を構成する。これに対して、ビット線 3 7 4 及び 3 7 6 を 減 算 回 路 3 9 2 の 入 力 に 接 続 し 、 該 減 算 回 路 は コ ン パ レ ー タ 3 4 4 及 び 3 4 5 と 共 に コ ンパレータ回路を構成する。630において、コンパレータ340及び341の入力に結 合された電圧基準 + vrefと、コンパレータ344及び345の入力に結合された電圧 基 準 - v r e f を 両 方 と も 設 定 す る 。 6 4 0 に お い て 、 以 前 に メ モ リ セ ル 3 6 0 及 び 3 6 2に書き込まれた同じデータ及びそのデータの補数を、メモリセル360から読み出すた め に ビ ッ ト 線 3 7 0 及 び 3 7 4 を 用 い て 読 み 出 し 、 メ モ リ セ ル 3 6 2 か ら 読 み 出 す た め に ビット線 3 7 2 及び 3 7 6 を用いて読み出す。 6 5 0 において、対応するビット線 3 7 0 及び 3 7 2 、又はビット線 3 7 4 及び 3 7 6 の組の電圧レベルに実質的な差が検出された 場合、 6 6 0 において、ラッチ 3 4 2 、 3 4 3 、 3 4 6 、又は 3 4 7 の適切な 1 つによっ て、この発生がラッチされる。

[0029]

より具体的には、減算回路 3 9 0 は、ビット線 3 7 0 の電圧をビット線 3 7 2 の電圧から減算し、結果として生じる差を表す電圧をコンパレータ 3 4 0 及び 3 4 1 の両方の入力に出力する。ビット線 3 7 0 及び 3 7 2 間の電圧レベルに差がある場合、減算器回路 3 9 0

の出力は、ビット線370又は372のいずれの電圧レベルが高いかによって、負又は正のいずれかである非ゼロ電圧レベルとなる。コンパレータ340は減算回路390からのこの出力を比較し、出力の電圧レベルが + v r e f より高い場合、ラッチ342によってこのことの表示がラッチされる。同様に、コンパレータ341は減算回路390からの出力を比較し、出力の電圧レベルが - v r e f より低い場合、ラッチ343によってこのことの表示がラッチされる。これに対して、減算回路392は、ビット線374及び376の電圧レベル間の差を表す出力をコンパレータ344及び345の入力に与え、次に、該コンパレータは、それぞれ + v r e f 及び - v r e f に対してこの出力を比較し、この出力レベルが + v r e f よりも高いか、又は - v r e f よりも低いかのを示す表示をそれぞれラッチ346及び347によってラッチする。

[0030]

670において、更にメモリセルを試験する場合には、次に610において、別の同じ値の組を別のメモリセルの組に書き込む。或いは、一方の試験においては高い状態にプリチャージし、他方の試験においては低い状態にプリチャージするビット線370、372、374、及び376を用いて、メモリセル360及び362に対して試験を繰り返すことができる。

[0031]

本発明を好適な実施形態に関連して説明してきた。前述の説明に照らして、種々の代替、変更、変形、及び使用が当業者には理解されるであろうことは明白である。本発明が電子デバイスの他の機能に支援されて実施することができることは当業者によって理解されるであろう。

[0032]

本発明の実施例の実施形態は、ひとつにはビット線によってアクセス可能なメモリアレイの内容で説明されている。しかしながら、本発明は広範な電子デバイス、マイクロエレクトロニクスデバイス、及びマイクロメカニカルデバイスに適用可能である。

【図面の簡単な説明】

[0033]


- 【図1】本発明の一実施形態のブロック図である。
- 【図2】本発明の別の実施形態のブロック図である。
- 【図3】本発明の更に別の実施形態のブロック図である。
- 【図4】本発明の一実施形態のフローチャートである。
- 【図5】本発明の別の実施形態のフローチャートである。
- 【図6】本発明の更に別の実施形態のフローチャートである。


10

30

【図1】


【図2】






【図3】


【図4】



【図5】



【図6】



【国際公開パンフレット】

(12) INTERNATIONAL APPLICATION PUBLISHED UNDER THE PATENT COOPERATION TREATY (PCT)

(19) World Intellectual Property Organization International Bureau



(43) International Publication Date 10 October 2002 (10.10.2002)

PCT

(10) International Publication Number WO 02/080183 A2

(51) International Patent Classification7: G11C 29/00 (21) International Application Number: PCT/US02/07340	(81) Designated States (national): AE, AG, Al., AM, AT, AU, AZ, BA, BB, BG, BR, BY, BZ, CA, CII, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, ES, FI, GB, GD, GE, GII, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KP, KR, KZ, LC.
(22) International Filing Date: 8 March 2002 (08.03.2002) (25) Filing Language: English	LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NO, NZ, OM, PH, PL, PT, RO, RU, SD, SE, SG, SI, SK, SL, TJ, TM, TN, TR, TT, TZ, UA, UG, UZ, VN, YU, ZA, ZM, ZW.
(26) Publication Language: English (30) Priority Data:	(84) Designated States (regional): ARIPO patent (GII, GM, KL; LS, MW, MZ, SD, SL, SZ, TZ, UG, ZM, ZW), Burasian patent (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM),
09/823,642 30 March 2001 (30,03,2001) US (71) Applicant: INTEL CORPORATION [US/US]; 2200 Mission College Boulevard, Santa Clara, CA 95052 (US).	Buropean patient (AT, BE, CH, CY, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE, TR), OAPI patent (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).

(72) Inventors: TRIPP, Michael; 532 Sky Lane, Forest Grove, OR 97116 (US). MAK, Tak; 30574 Del Valle Place, Union City, CA 94587 (US). SPICA, Michael; 1166 SE 54th Avenue, Hilbsboro, OR 97123 (US). (74) Agents (MLIE, Michael, J.; Blakely, Sokoloff, Taylor & Zafman, 7th floor, 12400 Wilshire Boulevard, Los Angeles, CA 30025 et al. (US).

Published:

without international search report and to be republished upon receipt of that report entirely in electronic form (except for this front page) and available upon request from the International Bureau

70 (54) Title: MEMORY CELL STRUCTURAL TEST

(57) Abstract: An apparatus and method for testing memory cells comprising coupling a first and a second memory cell to a first and a second bit lines, respectively, reading data from the first and second memory cells through the first and second bit lines, and comparing the voltage levels of the first and second bit lines.

PCT/US02/07340

MEMORY CELL STRUCTURAL TEST

FIELD OF THE INVENTION

The present invention is related to the use of structural testing techniques to speed the testing of a memory array beyond what is possible with conventional functional tests.

ART BACKGROUND

15

As memory arrays commonly used in many electronic devices become increasingly larger and more densely packed, the test complexity increases exponentially, and so does the time required to thoroughly test the individual cells and other memory array components. As a result, manufacturing test processes take increasing longer to complete, as do efforts to debug the faults that are found.

Common practice within the art is to make use of functional tests wherein various combinations of values are written to and read back from memory cells within a memory array. However, as both the rows and columns of memory cells within memory arrays continue to increase in size, the number of write and read operations required to adequately test the memory cells increases exponentially, and causes a corresponding exponential increase in the amount of time required to carry out such tests. This has prompted questions about engaging in making increasing tradeoffs between manufacturing throughput of parts and thoroughness of test coverage, increasing the likelihood that faulty memory arrays will be passed on to customers.

Such functional tests also do not provide much in the way of information needed to trace the source of the failure. In essence, when it is found that a cell has returned a value other than what was last written to it, this result doesn't not provide an indication as to whether it was an address decoder fault, a data latch

WO 02/080183 PCT/US02/07340

fault, a data line fault, a memory cell fault or a driver fault. Therefore, further tests are needed to isolate the fault within the memory array so that subsequent manufacturing yields may be improved, and as memory arrays continue to increase in size, the length of time required to perform these additional tests also increases.

BRIEF DESCRIPTION OF THE DRAWINGS

The objects, features, and advantages of the present invention will be apparent to one skilled in the art in view of the following detailed description in which:

Figure 1 is a block diagram of one embodiment of the present invention.

Figure 2 is a block diagram of another embodiment of the present invention.

Figure 3 is a block diagram of still another embodiment of the present is invention.

Figure 4 is a flow chart of one embodiment of the present invention.

Figure 5 is a flow chart of another embodiment of the present invention.

Figure 6 is a flow chart of still another embodiment of the present invention.

DETAILED DESCRIPTION

In the following description, for purposes of explanation, numerous details are set forth in order to provide a thorough understanding of the present invention. However, it will be apparent to one skilled in the art that these specific details are not required in order to practice the present invention.

The present invention concerns memory arrays in which there exists an array of memory cells organized in rows and columns, wherein the memory cells are dynamically and randomly accessible, as in the case of commonly available DRAM and SRAM ICs. However, as those skilled in the art will appreciate, the

PCT/US02/07340

present invention is also applicable to arrays of other circuits, including but not limited to, erasable ROM ICs, programmable logic devices and components organized into arrays within microprocessors.

Figure 1 is a block diagram of one embodiment of the present invention.

Memory array 100 is depicted as comprised of top half 110, bottom half 112, address decoder 120 connected to both top half 110 and bottom half 112 via a plurality of word lines (including word lines 130 and 132), comparator circuit 140, and latch 142. Within top half 110 and bottom half 112 are memory cells 160 and 162, respectively, connected to bit lines 170 and 172, respectively. Bit lines 170 and 172 are in turn connected to the inputs of comparator circuit 140, which is in turn connected to latch 142. For purposes of clarity in discussing of the present invention, only memory cell 160 and bit line 170 are shown in top half 100, and only memory cell 162 and bit line 172 are shown in bottom half 112. However, as known by those skilled in the art, a typical memory array will have many bit lines, each of which will have many memory cells connected to it.

During normal operation of memory array 100, address decoder 120 decodes part of a memory address and turns on appropriate ones of the word lines connecting address decoder 120 with top half 110 and bottom half 112 to enable access to appropriate memory cells within top half 110 and bottom half 112. Depending on the memory operation being performed, data is either written to or read from memory cells in top half 110 and bottom half 112 via the bit lines to which they are connected. For example, during a write operation to a memory address associated with both memory cells 160 and 162, address decoder 120 decodes part of the memory address and turns on word lines 130 and 132 to enable access to memory cells 160 and 162 through bit lines 170 and 172, respectively.

In one embodiment of the present invention, memory cells 160 and 162 are tested by first writing identical data to each of memory cells 160 and 162 through

WO 02/080183 PCT/US02/07340

bit lines 170 and 172, respectively. Bit lines 170 and 172 are then precharged to either a high voltage state or a low voltage state, commonly referred to as Vcc or Vss, respectively. Address decoder 120 then decodes part of a memory address associated with memory cells 160 and 162. Memory cells 160 and 162 then output their data onto bit lines 170 and 172, respectively. Comparator circuit 140 is a single comparator that continuously compares the voltages on bit lines 170 and 172, and continuously generates a signal indicating whether or not the voltages on bit lines 170 and 172 are substantially similar. In one embodiment, latch 142 may be triggered at one or more predetermined times during the test to capture the state of the output of comparator circuit 140 at such times, such as example times t1 and t2 during the progress of example waveforms 180 and 182 showing sample high-to-low transitions on bit lines 170 and 172, respectively. In another embodiment, latch 142 could be implemented as a "sticky latch" that latches and stores any occurrence of a signal from comparator circuit 140 indicating that the voltages on bit lines 170 and 172 became substantially different.

It is common practice when reading memory cells during normal use of a memory array to precharge the bit lines to a high voltage state. Therefore, in one embodiment of the present invention, the testing of the memory cells would be carried out with the bit lines being charged only to a high state when reading the memory cells. However, due to commonly used memory cell designs, limiting precharging to only a high state would result in as much as half of the circuitry of a memory cell not being tested for excessive leakage or other conditions. Therefore, another embodiment of the present invention would entail testing with the bit lines precharged to both high and low states.

The use of comparator circuit 140 to test memory cells 160 and 162 is based on the assumption that identically designed memory cells connected to identically designed bit lines should be able to drive the voltages of their associated bit lines either high or low at a substantially similar rate. In short, the waveforms seen on

WO 02/080183 PCT/US02/07340

both bit lines 170 and 172 (such as example waveforms 180 and 182) should look substantially similar. This use of a comparator circuit is also based on the assumption of it being highly unlikely that a process variation or other defect in memory array 100 will result in identical faults to both top half 110 and bottom half 112, and so it is highly unlikely that both memory cells 160 and 162 will be defective in ways similar enough that the resulting errant waveforms seen on bit lines 170 and 172 will look substantially the same. In other words, it is presumed that an impurity, such as a dust particle or a fabrication process error, will not have identical effects on both top half 110 and bottom half 112 such that tests carried out in accordance with the present invention will reveal no differences between any pair of memory cells between top half 110 and bottom half 112.

Memory array 100 is shown as split into top half 110 and bottom half 112 in accordance with a common practice known to those skilled in the art so that buffers and other associated circuitry may be centrally located, and allowing the bit lines to be kept short to give the bit lines more desirable electrical characteristics. The present invention takes advantage of this common practice to make use of the same central location provided to centrally locate comparator circuits, such as comparator 140, to compare the electrical characteristics of adjacent bit lines. However, as will also be clear to those skilled in the art, this split of memory array 100 into top half 110 and bottom half 112 is not necessary to the practice of the present invention. The present invention may be practiced with numerous other layouts or placements of the components comprising a memory array.

Figure 2 is a block diagram of another embodiment of the present invention. Memory array 200 is substantially similar to memory array 100 of Figure 1, and items numbered with 2xx numbers in Figure 2 are meant to correspond to items numbered with 1xx numbers in Figure 1. In a manner corresponding to memory array 100, memory array 200 is comprised of address

PCT/US02/07340

WO 02/080183

15

decoder 220, coupled to memory cell 260 within top half 210 by word line 230, and coupled to memory cell 262 within bottom half 212 by word line 232.

However, unlike memory cells 160 and 162, which were each connected to only one bit line, memory cells 260 and 262 are each connected to a pair of bit lines (bit lines 270 and 274, and bit lines 272 and 276, respectively). In one embodiment, pairs of bit lines are used with each memory cell to write and read both a bit of data and its compliment to and from each memory cell. In this embodiment, it would be common practice to route each pair of bit lines to a pair of differential inputs on sense amplifiers for reading a bit of data and its compliment. However, in an alternate embodiment, two (or more) bit lines are used to provide two (or more) entirely independent routes by which data may be written to or read from each memory cell. This use of the bit lines in this alternate embodiment would often reflects the way in which a multiple port memory component is often implemented.

Regardless of the purpose for having a pair of bit lines connected to each of memory cells 260 and 262, in a manner that corresponds to bit lines 170 and 172 of memory array 100 of Figure 1, bit lines 270 and 272 are connected to the inputs of comparator circuit 240, and bit lines 274 and 276 are connected to the inputs of comparator circuit 244. Also corresponding to Figure 1, the outputs of comparator circuits 240 and 244 are connected to latches 242 and 246.

In an embodiment of the present invention where memory cells are written to and read from using pairs of bit lines that carry data and its compliment, memory cells 260 and 262 are tested by first writing identical data to each of memory cells 260 and 262 through bit lines 270 and 274, and bit lines 272 and 276, respectively. Bit lines 270 through 276 are then precharged to either a high voltage state or a low voltage state. Address decoder 220 then decodes part of a memory address associated with memory cells 260 and 262. Memory cells 260 and 262 then output their data onto bit lines 270 and 274, and bit lines 272 and

WO 02/080183 PCT/US02/07340

276, respectively. Comparator circuit 240 is a single comparator that continuously compares the voltages on bit lines 270 and 272, and continuously generates a signal indicating whether or not the voltages on bit lines 270 and 272 are substantially similar. Comparator circuit 244 does the same with the voltages on bit lines 274 and 276. In one embodiment, latches 242 and 246 may be triggered at one or more predetermined times during the test to capture the state of the output of comparator circuits 240 and 244 at those times. In another embodiment, latches 242 and 246 could each be implemented as a "sticky latch" that latches and stores any occurrence of a signal from the comparator circuits to which they are connected indicating that voltages on their associated bit lines became substantially different.

Furthermore, in an embodiment where memory cells are written to and read from using pairs of bit lines to carry data and its compliment and sense amplifiers are used in reading from memory cells, the sense amplifiers could also be configured to serve as the comparators used as the comparator circuits to test the memory cells. This could be accomplished through the use of multiplexers to selectively connect and disconnect different ones of the bit lines as needed to allow the sense amplifiers to perform one or the other of these two functions. Otherwise, in an alternate embodiment, the sense amplifiers and the comparators could remain separate components.

In an alternate embodiment of the present invention where memory cells may be independently written to or read from using either of the bit lines attached to each of the memory cells, as in the case of a multiple port memory, the memory cells are tested in much the same manner just described. However, to ensure that the function of writing memory cells 260 and 262 is free of defects, the testing of each of memory cells 260 and 262 would be carried out twice, first using bit lines 270 and 272 to write identical data to memory cells 260 and 262, respectively, and then again using bit lines 274 and 276.

PCT/US02/07340

Figure 3 is a block diagram of yet another embodiment of the present invention. Memory array 300 is substantially similar to memory array 200 of Figure 2, and items numbered with 3xx numbers in Figure 3 are meant to correspond to items numbered with 2xx numbers in Figure 2, with exception of the comparator circuits and their associated latches. In a manner corresponding to memory array 200, memory array 300 is comprised of address decoder 320, coupled to memory cell 360 within top half 310 by word line 330, and coupled to memory cell 362 within bottom half 312 by word line 332. Also in a manner corresponding to memory array 200, memory cell 360 is coupled to bit lines 370 and 374, and memory cell 362 is coupled to bit lines 372 and 376.

Unlike the embodiment depicted in Figure 2, the comparator circuits of Figure 3 are each comprised of a subtracting circuit and a pair of comparators. Bit lines 370 and 372 are connected to the inputs of subtracting circuit 390. Subtracting circuits 390 subtracts the voltage level of one of bit lines 370 from the voltage level of the other of bit lines 372, and outputs a voltage that represents the difference resulting from the subtraction, which could be either a positive or negative voltage output. This output of subtracting circuit 390 is, in turn, connected to one of the two inputs on each of comparators 340 and 341. Correspondingly, bit lines 374 and 376 are connected to the inputs of subtracting circuit 392, and the output of subtracting circuit 392 is connected to one of the two inputs on each of comparators 344 and 345. The other input on each of comparators 340 and 344 are connected to a high voltage level reference, +vref, and correspondingly, the other input on each of comparators 341 and 345 are $\,$ connected to a low voltage reference, -vref. The outputs of comparators 340, 341, 344 and 345 are connected to the inputs of latches 342, 343, 346 and 347, respectively.

Regardless of whether the memory cells of memory array 300 are written to and read from with a pair of bit lines, or each of the two bit lines connected to

PCT/US02/07340

each cell are meant to be used to perform independent read and write operations, the testing of memory cells 360 and 362 of memory array 300 is carried out in much the same way as was described above for memory cells 260 and 262 in Figure 2. However, the configuration of comparator circuits that are each comprised of a subtracting circuit and a pair of comparators as shown in Figure 3 affords greater ability to control the degree to which the voltages on pairs of bit lines that are being compared may differ from each other. More precisely, by adjusting +vref and -vref, comparators 340 and 344 can be biased to allow the voltage levels on bit lines 370 and 372 to differ to a degree that is adjustable before either comparator 340 or 344 outputs a signal indicating a malfunction. If the difference in voltage levels between bit lines 370 and 372 is such that it rises above +vref, then comparator 340 will output a signal indicating so to latch 342, and if the difference in voltages levels between bit lines 370 and 372 is such that it drops below -vref, then comparator 344 will output a signal indicating so to latch 346.

Figure 4 is a flow chart of one embodiment of the present invention. Starting at 400, identical values are written to a pair of memory cells in a memory array at 410. At 420, corresponding pairs of bit lines from each of the two memory cells are connected to the inputs of a comparator circuit. In one embodiment, where each memory cell is connected to only one bit line, this would mean that each of the two bit lines would be connected to the inputs of a single comparator circuit at 420. Alternatively, in another embodiment where each memory cell is connected to two bit lines, then each bit line from one memory cell is connected to a comparator circuit along with a corresponding bit line from the other memory cell at 420.

At 430, the identical values are read back from each of the pair of memory cells, and each corresponding pair of bit lines connected to a comparator circuit are compared. If the voltage levels differ substantially between a corresponding pair of bit lines, then a failure is found at 460. However, if there are no

PCT/US02/07340

WO 02/080183

substantially differing voltage levels between corresponding pairs of bit lines, then this test of the pair of memory cells and the bit lines to which they are connected passes at 450.

Figure 5 is a flow chart of another embodiment of the present invention. The testing of memory cells in a memory array starts at 500. At 510, identical values are written to a pair of memory cells in a memory array, and at 520, corresponding pairs of bit lines coupled to each memory cell in the pair of memory cells are connected to the inputs of a comparator circuit. Then, at 530, the identical values are read back from the pair of memory cells, and the voltage levels of the corresponding pairs of bit lines are compared. If, at 540, a substantial difference is found in the voltage levels in a corresponding pair of bit lines, then the fact that a substantial difference was found is latched at 550, However, regardless of whether such a substantial difference was found at 540, the test ends if there are no more memory cells to be tested at 560. Otherwise, the test is repeated for another pair of memory cells at 510.

By way of one example, referring variously to both Figures 1 and 5, at 510, identical values are written to memory cells 160 and 162, using bit lines 170 and 172, respectively. At 520, bit lines 170 and 172 are connected to the inputs of comparator circuit 140. At 530, the identical data written to both memory cells 160 and 162 is read back from memory cells 160 and 162, using bit lines 170 and 172, respectively, and the voltage levels on bit lines 170 and 172 are compared using comparator circuit 140. If comparator circuit 140 detects a substantial difference in voltage between bit lines 170 and 172, then an indication of this fact is latched by latch 142. If, at 560, more memory cells are to be tested, then at 510, another pair of identical values are written to another pair of memory cells. Alternatively, the test may be repeated for memory cells 160 and 162, with bit lines 170 and 172 being pre-charged to a high state for one test of reading back the

PCT/US02/07340

identical data, and then being pre-charged to a low state for another reading back of the identical data.

By way of another example, referring variously to both Figures 2 and 5, where memory cells 260 and 262 are written to and read from with pairs of bit lines, and specifically, where bit lines 270 and 272 are used to write and read data, while bit lines 274 and 276 are used to write and read the compliments of the data. At 510, identical values are written to memory cells 260 and 262, using bit lines 270 and 272 to write identical data to memory cells 260 and 262, respectively, while bit lines 274 and 276 are used to write identical compliment data to memory cells 260 and 262, respectively. At 520, bit lines 270 and 272 are connected to the inputs of comparator circuit 240, and bit lines 274 and 276 are connected to the inputs of comparator circuit 244. At 530, the identical data and compliments written to both memory cells 260 and 262 is read back using bit lines 270 and 274 to read back from memory cell 260, and bit lines 272 and 276 to read back from memory cell 262. If comparator circuit 240 detects a substantial difference in voltage between bit lines 270 and 272 while reading back the data, then an indication of this fact is latched by latch 242. Correspondingly, if comparator circuit 244 detects a substantial difference in voltage between bit lines 274 and 276 while reading back compliment data, then an indication of this fact is latched by latch 244. If, at 560, more memory cells are to be tested, then at 510, another pair of identical values are written to another pair of memory cells. Alternatively, the test may be repeated for memory cells 260 and 262, with bit lines 270, 272, 274 and 276 being pre-charged to a high state for one test, and then being pre-charged to a low state for the other test.

Figure 6 is a flow chart of still another embodiment of the present invention. The testing of memory cells using pairs of bit lines to read and write both bits of data and their compliments in a memory array starts at 600. At 610, identical values are written to a pair of memory cells in a memory array, and at

PCT/US02/07340

WO 02/080183

620, corresponding ones of bit lines for data and complimentary data that are coupled to each memory cell in the pair of memory cells are connected to the inputs of comparator circuits. Then, at 630, voltage references used by the comparator circuits are set. At 640, the identical values are read back from the pair of memory cells, and the voltage levels of the corresponding pairs of bit lines for data and their compliments are compared. If, at 650, a substantial difference is found in the voltage levels in a corresponding pair of bit lines, then the fact that a substantial difference was found is latched at 660, However, regardless of whether such a substantial difference was found at 650, the test ends if there are no more memory cells to be tested at 670. Otherwise, the test is repeated for another pair of memory cells at 610. Alternatively, the test may also be repeated if it is desired to test the bit lines with both a high and a low pre-charging during the reading back of the identical data.

By way of example, referring variously to both Figures 3 and 6, where memory cells 360 and 362 are written to and read from with pairs of bit lines, and specifically, where bit lines 370 and 372 are used to write and read data, while bit lines 374 and 376 are used to write and read the compliments of the data. At 610, identical values are written to memory cells 360 and 362, using bit lines 370 and 372 to write identical data to memory cells 360 and 362, respectively, while bit lines 374 and 376 are used to write identical compliment data to memory cells 360 and 362, respectively. At 620, bit lines 370 and 372 are connected to the inputs of subtracting circuit 390, which together with comparators 340 and 341, comprise a comparator circuit. Correspondingly, bit lines 374 and 376 are connected to the inputs of subtracting circuit 392, which together with comparators 344 and 345, also comprise a comparator circuit. At 630, voltage reference +vref, which is coupled to inputs of comparators 340 and 341, and voltage reference -vref, which is coupled to inputs of comparators 340 and 345, are both set. At 640, the identical data and compliments of that data earlier written to both memory cells 360 and

WO 02/080183 PCT/US02/07340

362 is read back, using bit lines 370 and 374 to read back from memory cell 360, and bit lines 372 and 376 to read back from memory cell 262. At 650, if a substantial difference was found in the voltage levels of corresponding pairs of bit lines 370 and 372 or bit lines 374 and 376, then at 660, the occurrence of this is latched by the appropriate one of latches 342, 343, 346 or 347.

More specifically, subtractor circuit 390 subtracts the voltage on bit line 370 from bit line 372, and outputs a voltage representing the resulting difference to the inputs of both comparators 340 and 341. If there is a difference in the voltage levels between bit lines 370 and 372, then the output of subtractor circuit 390 will be a non-zero voltage level that will be either negative or positive depending on which of bit lines 370 or 372 have the higher voltage level. Comparator 340 compares this output from subtracting circuit 390, if the voltage level of the output is higher than +vref, then an indication that this is so is latched by latch 342. Similarly, comparator 341 compares the output from subtracting circuit 390, and if the voltage level of the output is lower than -vref, then an indication that this is so is latched by latch 343. Correspondingly, subtracting circuit 392 provides an output representing the difference between the voltage levels of bit lines 374 and 376 to the inputs of comparators 344 and 345, which in turn, compare this output to +vref and -vref, respectively, and any indication that the voltage level of this output has risen above +vref or dropped below -vref is latched by latches 346 and 347, respectively.

If, at 670, more memory cells are to be tested, then at 610, another pair of identical values are written to another pair of memory cells. Alternatively, the test may be repeated for memory cells 360 and 362, with bit lines 370, 372, 374 and 376 being pre-charged to a high state for one test, and then being pre-charged to a low state for the other test.

The invention has been described in conjunction with the preferred embodiment. It is evident that numerous alternatives, modifications, variations

PCT/US02/07340

and uses will be apparent to those skilled in the art in light of the foregoing description. It will be understood by those skilled in the art, that the present invention may be practiced in support of other functions in an electronic device.

The example embodiments of the present invention are described in the

context of an array of memory cells accessible, in part, by bit lines. However, the

present invention is applicable to a variety of electronic, microelectronic and

micromechanical devices.

PCT/US02/07340

CLAIMS

What is claimed is:

- An apparatus, comprising:
- a first memory cell coupled to a first bit line;
- a second memory cell coupled to a second bit line;
 - an address decoder coupled to the first and second memory cells to enable access to the first and second memory cells; and
- a comparator circuit coupled to the first and second bit lines to compare the
 voltage level on the first bit line with the voltage level on the second bit at a time
 when data is output from the first memory cell on the first bit line and from the
 second memory cell on the second bit line.
 - 2. The apparatus of claim 1, wherein the address decoder decodes part of a memory address.
- The apparatus of claim 1, wherein the first and second memory cells
 are dynamic RAM memory cells.
 - 4. The apparatus of claim 1, wherein the first and second memory cells are static RAM memory cells.
- The apparatus of claim 1, wherein the comparator circuit is
 comprised of a single comparator with a first input coupled to the first bit line and
 a second input coupled to the second bit line.
 - 6. The apparatus of claim 5, wherein the output of the comparator is coupled to a latch to store an indication that the voltage level on the first bit line differs substantially from the voltage level on the second bit line.

PCT/US02/07340

- 7. The apparatus of claim 6, wherein the time at which the latch is triggered is adjustable.
- 8. The apparatus of claim 6, wherein the latch is a sticky latch that is triggered to latch an indication that the voltage level on the first bit line differs substantially from the voltage level on the second bit line at any time that such an indication takes place.
- 9. The apparatus of claim 1, wherein the comparator circuit is comprised of:

a subtracting circuit with a first input coupled to the first bit line and a second input coupled to the second bit line;

a first comparator coupled to the output of the subtracting circuit; and a second comparator coupled to the output of the subtracting circuit.

10. The apparatus of claim 9, wherein:

the output of the first comparator is coupled to a first latch to store an

indication that difference in voltage levels between the first bit line and the second
bit line has risen above a first reference voltage; and

the output of the second comparator is coupled to a second latch to store an indication that the difference in voltage levels between the first bit line and the second bit line has dropped below a second reference voltage.

20

- The apparatus of claim 10, wherein the first and second reference voltages are adjustable.
 - $12. \hspace{0.5cm} \mbox{The apparatus of claim 10, wherein the time at which the first and second latches are triggered is adjustable.}$

PCT/US02/07340

The apparatus of claim 10, wherein the first and second latches are sticky latches such that the first latch will latch any indication that the differences in voltage level between the first and second bit lines has risen above the first voltage reference and the second latch will latch any indication that the
 differences in voltage level between the first and second bit lines has dropped below the second reference voltage.

14. A method, comprising: writing identical values to the first and second memory cells; coupling a first memory cell to a first bit line; coupling a second memory cell to a second bit line; coupling the first and second bit lines to inputs of a comparator circuit; reading the identical values from the first memory cell through the first bit line and from the second memory cell through the second bit line; comparing the voltage levels on the first and second bit lines.

15


- 15. The method of claim 14, further comprising latching an indication from the comparator circuit that the voltage level of the first bit line differs substantially from the voltage level of the second bit line.
- The method of claim 14, further comprising setting the degree to
 which the difference in voltage levels between the first bit line and the second bit
 line is substantial.
 - A comparator circuit in a memory array comprising:
 a first input coupled to a first bit line that is coupled to a first memory cell in the memory array;

PCT/US02/07340

a second input coupled to a second bit line that is coupled to a second memory cell in the memory array; and an output coupled to a sticky latch.

18. The comparator circuit of claim 17, wherein the comparator circuit is
 5 coupled to a multiplexer to disconnect the second bit line, and to connect a third bit line that is coupled the first memory cell in the memory array.

PCT/US02/07340



PCT/US02/07340





FIG. 2

WO 02/080183 PCT/US02/07340



PCT/US02/07340




FIG. 4

PCT/US02/07340

5/6





FIG. 5

PCT/US02/07340

6/6



【国際公開パンフレット(コレクトバージョン)】

(12) INTERNATIONAL APPLICATION PUBLISHED UNDER THE PATENT COOPERATION TREATY (PCT)

(19) World Intellectual Property Organization
International Bureau



(43) International Publication Date 10 October 2002 (10.10.2002)


PCT

WO 02/080183 A3

- (51) International Patent Classification': G11C 29/00 (74) Agents: MALLIE, Michael, J.; Blakely, Sokolofi, Taylor & Zafman, 7th floor, 12400 Wilshire Boulevard, Los Angeles, CA 90025 et al. (UP) 40025 france and Carlo Agents.

[Continued on next page]

(54) Title: MEMORY CELL STRUCTURAL TEST



(57) Abstract: An apparatus and method for festing memory cells comprising coupling a first and a second memory cell to a first and a second bit lines, respectively, reading data from the first and second memory cells through the first and second bit lines, and comparing the voltage levels of the first and second bit lines.

A3 WO 02/080183

WO 02/080183 A3

Published:
— with international search report

(88) Date of publication of the international search report: $$17\ April\ 2003$

For two-letter codes and other abbreviations, refer to the "Guid-ance Notes on Codes and Abbreviations" appearing at the begin-ning of each regular issue of the PCT Gazette.

【国際調査報告】

	INTERNATIONAL SEARCH REPO	ORT	PCT/US 02	lication No /07340
A. CLASSI IPC 7	FICATION OF SUBJECT MATTER G11C29/00		L	
According to	o International Patent Classification (IPC) or to both national classifica	dion and IPC		
	SEARCHED			
IPC 7	commentation searched (classification system followed by dessification ${\tt G11C}$	n symbols)		
Documenta	tion searched other than minimum documentation to the extent that s	uch documents are inc	luded in the fields s	parched
Electronic d	ata base consulted during the international search (name of data base	se and, where practica	l, search terms used)
EPO-In	ternal, PAJ			
C. DOCUM	ENTS CONSIDERED TO BE RELEVANT			
Category *	Citation of document, with indication, where appropriate, of the re-	evant passages		Relevant to claim No.
A	DE 199 08 513 A (SAMSUNG ELECTRON LTD) 2 December 1999 (1999-12-02) abstract column 4, line 35 - line 47; figu			1,14,15, 17
A	US 6 064 601 A (KIM BYUNG-CHUL E 16 May 2000 (2000-05-16) column 1, line 50 -column 2, line figures 2,3			2,3
А	US 5 894 445 A (KOBAYASHI TATSUJI 13 April 1999 (1999-04-13) column 2, line 14 - line 37; figu			1-18
]	her documents are listed in the continuation of box C.	X Patent family	r members are listed	ìn annex.
"A" docum consid "E" earlier filling o "I." docum which citatio "O" docum other	and defining the general state of the art which is not tended to be of particular relevance document but published on or effer the international act althoir may thour would be on policity claim(s) or is clear to establish the publication date of another no other special reason (as specially and making to an orall disclosure, usa, exhibition or attributions to be international time date to the machine to the properties of the properties of the properties of the properties of the act naturing to an orall disclosure, usa, exhibition or and properties of the properties of the properties of the properties of the properties of the properties of the properties of the properties of the properties of the properties of the properties the properties of the p	invention "X" document of particionnot be consictinvolve an inventionament of particionnot be consictious document is compart to consictious document is compart to consictinuo document is comparticionnot because document in the consistency of the con	nd not in conflict with not the principle or the cular relevance; the de- lered hovel or canno- ive step when the do- sular relevance; the de- tered to involve an in- bined with one or ma- bination being obvio	the application but every underlying the stained invention the considered to cument is taken alone latimed invention step when the reachers when the reachers with dout-us to a person skilled
	actual completion of the international search		f the international se	arch report
1	0 January 2003	20/01/	2003	
Name and	mailing address of the ISA European Patent Office, P.B. 5816 Patentian 2 N.I. – 2280 NH Rijswijk Tet. (+31-70) 340-2040, Tx. 31 651 epo nl, Fax: (431-70) 340-3016	Authorized officer Wolff,	N	

Tel. (+31-70) 540-2040, Fax: (+31-70) 340-3016 Form FCT/ISA/210 (second sheet) (July 1992)

INTER	RNATIONAL SEARCH		_	02/07340
Patent document cited in search report	Publication date	Patent fami member(s	ly	Publication date
DE 19908513	A 02-12-1999	DE 199085 GB 23378 JP 20000116 TW 4469 US 64217	24 A ,B 95 A 56 B	02-12-1999 01-12-1999 14-01-2000 21-07-2001 16-07-2002
US 6064601	A 16-05-2000	KR 2693 JP 112038	19 B1 96 A	16-10-2000 30-07-1999
US 5894445	A 13-04-1999	JP 103081	00 A	17-11-1998

フロントページの続き

(81)指定国 AP(GH,GM,KE,LS,MW,MZ,SD,SL,SZ,TZ,UG,ZM,ZW),EA(AM,AZ,BY,KG,KZ,MD,RU,TJ,TM),EP(AT,BE,CH,CY,DE,DK,ES,FI,FR,GB,GR,IE,IT,LU,MC,NL,PT,SE,TR),OA(BF,BJ,CF,CG,CI,CM,GA,GN,GQ,GW,ML,MR,NE,SN,TD,TG),AE,AG,AL,AM,AT,AU,AZ,BA,BB,BG,BR,BY,BZ,CA,CH,CN,CO,CR,CU,CZ,DE,DK,DM,DZ,EC,EE,ES,FI,GB,GD,GE,GH,GM,HR,HU,ID,IL,IN,IS,JP,KE,KG,KP,KR,KZ,LC,LK,LR,LS,LT,LU,LV,MA,MD,MG,MK,MN,MW,MX,MZ,NO,NZ,OM,PH,PL,PT,RO,RU,SD,SE,SG,SI,SK,SL,TJ,TM,TN,TR,TT,TZ,UA,UG,UZ,VN,YU,ZA,ZM,ZW

(72)発明者 スパイカ,マイケル

アメリカ合衆国・97123・オレゴン州・ヒルズボロ・サウスイースト 54ティエイチ アベニュ・1166

Fターム(参考) 2G132 AA08 AK09 AL09 AL11

5B015 JJ21 RR05

5L106 AA01 AA02 DD04 DD06

5M024 AA50 MM10 PP01 PP02 PP10