

【公報種別】特許法第 17 条の 2 の規定による補正の掲載

【部門区分】第 7 部門第 3 区分

【発行日】平成20年12月4日(2008.12.4)

【公開番号】特開2006-279918(P2006-279918A)

【公開日】平成18年10月12日(2006.10.12)

【年通号数】公開・登録公報2006-040

【出願番号】特願2005-320938(P2005-320938)

【国際特許分類】

H 0 3 K 19/0185 (2006.01)

H 0 3 K 17/687 (2006.01)

G 0 9 G 3/20 (2006.01)

G 0 9 G 3/36 (2006.01)

【F I】

H 0 3 K 19/00 1 0 1 B

H 0 3 K 17/687 F

G 0 9 G 3/20 6 2 1 L

G 0 9 G 3/20 6 1 1 A

G 0 9 G 3/20 6 1 1 H

G 0 9 G 3/20 6 2 1 A

G 0 9 G 3/20 6 2 2 E

G 0 9 G 3/20 6 2 3 H

G 0 9 G 3/36

【手続補正書】

【提出日】平成20年10月17日(2008.10.17)

【手続補正 1】

【補正対象書類名】特許請求の範囲

【補正対象項目名】全文

【補正方法】変更

【補正の内容】

【特許請求の範囲】

【請求項 1】

入力信号をレベルシフトして出力するレベルシフト回路であって、

第 1 のノードの電圧に応じてオンまたはオフし、当該電圧が第 1 のしきい値のときにオンとオフとを切り換え、当該オンのとき、レベルシフト信号の出力端子へ第 1 の電圧を出力する第 1 のスイッチと、

第 2 のノードの電圧に応じてオンまたはオフし、当該電圧が第 2 のしきい値のときにオンとオフとを切り換え、当該オンのとき、上記出力端子へ第 2 の電圧を出力する第 2 のスイッチと、

一方の端子に第 1 の入力信号を入力し、他方の端子が上記第 1 のノードに接続される第 1 のキャパシタと、

一方の端子に第 2 の入力信号を入力し、他方の端子が上記第 2 のノードに接続される第 2 のキャパシタと、

所定の期間において、上記第 1 のノードの電圧を上記第 1 のしきい値に設定し、上記第 2 のノードの電圧を上記第 2 のしきい値に設定し、当該所定の期間の後、上記第 1 のノードおよび上記第 2 のノードをフローティング状態にする電圧設定回路と

を有するレベルシフト回路。

【請求項 2】

上記第 1 のしきい値および上記第 2 のしきい値は、上記第 1 の電圧から上記第 2 の電圧

までの範囲に含まれており、

上記第1のスイッチは、上記第1のノードの電圧が上記第1のしきい値に対して上記第2の電圧側にある場合にオンし、上記第1の電圧側にある場合にオフし、

上記第2のスイッチは、上記第2のノードの電圧が上記第2のしきい値に対して上記第1の電圧側にある場合にオンし、上記第2の電圧側にある場合にオフし、

上記電圧設定回路は、第1の期間において、上記第1のノードの電圧が上記第1のしきい値に対して上記第2の電圧側にあるように上記第1のキャパシタを充電し、当該充電後の第2の期間において、オン状態の上記第1のスイッチから出力される電圧を上記第1のノードに供給し、第3の期間において、上記第2のノードの電圧が上記第2のしきい値に対して上記第1の電圧側にあるように上記第2のキャパシタを充電し、当該充電後の第4の期間において、オン状態の上記第2のスイッチから出力される電圧を上記第2のノードに供給する、

請求項1に記載のレベルシフト回路。

【請求項3】

上記電圧設定回路は、上記第2の期間において上記第1のスイッチがオフした後、上記第3の期間における上記第2のキャパシタの充電を行う、

請求項2に記載のレベルシフト回路。

【請求項4】

上記電圧設定回路は、上記第1の期間において、上記第2のノードの電圧が上記第2のしきい値に対して上記第2の電圧側にあるように上記第2のキャパシタを充電する、

請求項3に記載のレベルシフト回路。

【請求項5】

上記電圧設定回路は、

上記第1の期間において、上記第1のしきい値に対して上記第2の電圧側にある所定の電圧を上記第1のノードに供給する第1の電圧供給回路と、

上記第2の期間において、オンのときに上記第1の電圧が出力される上記第1のスイッチの一方の端子と上記第1のノードとを接続する第3のスイッチと、

上記第3の期間において、上記第2のしきい値に対して上記第1の電圧側にある所定の電圧を上記第2のノードに供給する第2の電圧供給回路と、

上記第4の期間において、オンのときに上記第2の電圧が出力される上記第2のスイッチの一方の端子と上記第2のノードとを接続する第4のスイッチと

を含む、

請求項3に記載のレベルシフト回路。

【請求項6】

上記電圧設定回路は、上記第1の期間、上記第2の期間、上記第3の期間および上記第4の期間において、上記第1のスイッチと上記出力端子とを遮断する、および/または、上記第2のスイッチと上記出力端子とを遮断する、

請求項3に記載のレベルシフト回路。

【請求項7】

上記電圧設定回路は、上記第1の期間および上記第2の期間において、上記第1のスイッチと上記出力端子とを遮断し、上記第2のスイッチと上記出力端子とを接続し、上記第3の期間および上記第4の期間において、上記第1のスイッチと上記出力端子とを接続し、上記第2のスイッチと上記出力端子とを遮断する、

請求項3に記載のレベルシフト回路。

【請求項8】

上記電圧設定回路は、上記第1の期間および上記第2の期間の少なくとも一部と上記第3の期間および上記第4の期間の少なくとも一部とが重なる第5の期間において、上記第1のスイッチと上記出力端子とを遮断する、および/または、上記第2のスイッチと上記出力端子とを遮断する、

請求項2に記載のレベルシフト回路。

【請求項 9】

上記電圧設定回路は、

上記第 1 の期間において、上記第 1 のしきい値に対して上記第 2 の電圧側にある所定の電圧を上記第 1 のノードに供給する第 1 の電圧供給回路と、

上記第 1 の期間および上記第 2 の期間において、オンのときに上記第 1 の電圧が出力される上記第 1 のスイッチの一方の端子と上記第 1 のノードとを接続する第 3 のスイッチと、

上記第 3 の期間において、上記第 2 のしきい値に対して上記第 1 の電圧側にある所定の電圧を上記第 2 のノードに供給する第 2 の電圧供給回路と、

上記第 3 の期間および上記第 4 の期間において、オンのときに上記第 2 の電圧が出力される上記第 2 のスイッチの一方の端子と上記第 2 のノードとを接続する第 4 のスイッチと、

上記第 1 の期間および上記第 2 の期間において上記第 1 のスイッチと上記出力端子とを遮断し、上記第 3 の期間および上記第 4 の期間において上記第 2 のスイッチと上記出力端子とを遮断する第 5 のスイッチと

を含む、

請求項 2 に記載のレベルシフト回路。

【請求項 10】

上記電圧設定回路は、

上記第 1 の期間において、上記第 1 のしきい値に対して上記第 2 の電圧側にある所定の電圧を上記第 1 のノードに供給する第 1 の電圧供給回路と、

上記第 2 の期間において、オンのときに上記第 1 の電圧が出力される上記第 1 のスイッチの一方の端子と上記第 1 のノードとを接続する第 3 のスイッチと、

上記第 3 の期間において、上記第 2 のしきい値に対して上記第 1 の電圧側にある所定の電圧を上記第 2 のノードに供給する第 2 の電圧供給回路と、

上記第 4 の期間において、オンのときに上記第 2 の電圧が出力される上記第 2 のスイッチの一方の端子と上記第 2 のノードとを接続する第 4 のスイッチと

を含み、

上記第 3 のスイッチは、

上記第 1 のスイッチに接続される第 1 端子と、上記第 1 のノードに接続される第 2 端子と、当該第 1 端子と当該第 2 端子との間の導通状態を制御する電圧を入力する制御端子とを有する第 1 スイッチ素子と、

上記第 1 スイッチ素子の制御端子と第 1 端子との間に接続される第 1 容量素子と、

上記第 1 スイッチ素子をオンまたはオフに駆動する電圧を入力する第 1 駆動入力ノードと、

上記第 1 駆動入力ノードと上記第 1 スイッチ素子の制御端子との間に接続され、上記第 1 スイッチ素子をオンに駆動する電圧が上記第 1 駆動入力ノードに入力されている状態で、上記第 1 スイッチ素子の制御端子の電圧が上記第 1 の電圧と上記第 2 の電圧との間の所定のしきい値に対して上記第 2 の電圧側にある場合にオンし、当該しきい値に対して上記第 1 の電圧側にある場合にオフする第 2 スイッチ素子と

を含み、

上記第 4 のスイッチは、

上記第 2 のスイッチに接続される第 1 端子と、上記第 2 のノードに接続される第 2 端子と、当該第 1 端子と当該第 2 端子との間の導通状態を制御する電圧を入力する制御端子とを有する第 3 スイッチ素子と、

上記第 3 スイッチ素子の制御端子と第 1 端子との間に接続される第 2 容量素子と、

上記第 3 スイッチ素子をオンまたはオフに駆動する電圧を入力する第 2 駆動入力ノードと、

上記第 2 駆動入力ノードと上記第 3 スイッチ素子の制御端子との間に接続され、上記第 3 スイッチ素子をオンに駆動する電圧が上記第 2 駆動入力ノードに入力されている状態

で、上記第 3 スイッチ素子の制御端子の電圧が上記第 1 の電圧と上記第 2 の電圧との間の所定のしきい値に対して上記第 1 の電圧側にある場合にオンし、当該しきい値に対して上記第 2 の電圧側にある場合にオフする第 4 スイッチ素子と

を含む、

請求項 2 に記載のレベルシフト回路。

【請求項 1 1】

上記出力端子からレベルシフト信号を出力する期間において、第 3 の電圧から第 4 の電圧までの電圧を有する入力信号を上記第 1 の入力信号および上記第 2 の入力信号として上記第 1 のキャパシタおよび上記第 2 のキャパシタに入力する第 1 の入力回路と、

上記電圧設定回路が上記第 1 のノードおよび上記第 2 のノードの電圧設定を行う期間において、上記第 3 の電圧から上記第 4 の電圧までの範囲に含まれる所定の電圧を上記第 1 の入力信号および上記第 2 の入力信号として上記第 1 のキャパシタおよび上記第 2 のキャパシタに入力する第 2 の入力回路と

を有する、

請求項 2 に記載のレベルシフト回路。

【請求項 1 2】

初段に入力されたパルス信号を後段へ順次に伝送する、縦続接続された複数のシフト段を具備し、

上記シフト段は、

前段からパルス信号が入力される期間、並びに、次段へパルス信号が出力される期間を検出する検出回路と、

上記検出回路が検出したパルス信号の入力期間および出力期間において、入力されるクロック信号の 1 サイクル内に含まれるパルス信号をレベルシフトして出力するレベルシフト回路と、

上記検出回路が検出したパルス信号の入力期間および出力期間において、上記レベルシフト回路から出力される信号をパルス信号として次段に出力し、上記レベルシフト回路を初期化する所定の期間において、一定のレベルの信号を次段に出力する出力回路と

を有し、

上記レベルシフト回路は、

第 1 のノードの電圧が、第 1 の電圧から第 2 の電圧までの範囲に含まれる第 1 のしきい値に対して上記第 2 の電圧側にある場合にオンし、上記第 1 のノードの電圧が、上記第 1 のしきい値に対して上記第 1 の電圧側にある場合にオフし、当該オンのとき、レベルシフト信号の出力端子へ上記第 1 の電圧を出力する第 1 のスイッチと、

第 2 のノードの電圧が、上記第 1 の電圧から上記第 2 の電圧までの範囲に含まれる第 2 のしきい値に対して上記第 1 の電圧側にある場合にオンし、上記第 2 のノードの電圧が、上記第 2 のしきい値に対して上記第 2 の電圧側にある場合にオフし、当該オンのとき、上記出力端子へ上記第 2 の電圧を出力する第 2 のスイッチと、

一方の端子に上記クロック信号を入力し、他方の端子が上記第 1 のノードに接続される第 1 のキャパシタと、

一方の端子に上記クロック信号を入力し、他方の端子が上記第 2 のノードに接続される第 2 のキャパシタと、

上記所定の期間において、上記第 1 のノードの電圧を上記第 1 のしきい値に設定し、上記第 2 のノードの電圧を上記第 2 のしきい値に設定し、当該所定の期間の後、上記第 1 のノードおよび上記第 2 のノードをフローティング状態にする電圧設定回路と、

上記検出回路が検出したパルス信号の入力期間および出力期間において、上記クロック信号を上記第 1 のキャパシタおよび上記第 2 のキャパシタに入力する第 1 の入力回路と

、

上記電圧設定回路が上記第 1 のノードおよび上記第 2 のノードの電圧設定を行う期間において、第 3 の電圧から第 4 の電圧までの範囲に含まれる所定の電圧を上記クロック信号の代わりに上記第 1 のキャパシタおよび上記第 2 のキャパシタに入力する第 2 の入力回

路と

を有し、

上記クロック信号は、上記第 3 の電圧と上記第 4 の電圧を交互に繰り返す信号であり、
縦続接続される 2 つのシフト段は、互いの周期が等しく位相が異なるクロック信号を入力する、

シフトレジスタ。

【請求項 1 3】

縦続接続される 2 つのシフト段は、互いに位相が反転したクロック信号を入力し、
各シフト段に含まれる検出回路は、上記第 4 の電圧を有するクロック信号が上記レベルシフト回路においてレベルシフトされる期間を、パルス信号の出力期間として検出する、
請求項 1 2 に記載のシフトレジスタ。

【請求項 1 4】

縦続接続される 2 つのシフト段は、その一方が第 1 のクロック信号、他方が第 2 のクロック信号を入力し、

1 のシフト段を間に挟んで離れた 2 つのシフト段の一方に含まれる検出回路は、上記第 3 の電圧を有するクロック信号が上記レベルシフト回路においてレベルシフトされる期間を、パルス信号の出力期間として検出し、

当該離れた 2 つのシフト段の他方に含まれる検出回路は、上記第 4 の電圧を有するクロック信号が上記レベルシフト回路においてレベルシフトされる期間を、パルス信号の出力期間として検出し、

上記第 1 のクロック信号を入力するシフト段に含まれる検出回路と、当該シフト段の後段に含まれる検出回路は、互いに同じ電圧を有するクロック信号が上記レベルシフト回路においてレベルシフトされる期間を、パルス信号の出力期間として検出し、

上記第 1 のクロック信号は、上記第 2 のクロック信号が上記第 3 の電圧のとき、上記第 3 の電圧から上記第 4 の電圧へ変化する、

請求項 1 2 に記載のシフトレジスタ。

【請求項 1 5】

上記レベルシフト回路は、上記第 1 のスイッチに上記第 1 の電圧を入力する経路、および / または、上記第 2 のスイッチに上記第 2 の電圧を入力する経路に挿入され、少なくとも上記検出回路が検出するパルス信号の入力期間および出力期間並びに上記所定の期間においてオンし、他の期間においてオフする第 6 のスイッチを有する、

請求項 1 2 に記載のシフトレジスタ。

【請求項 1 6】

入力信号をレベルシフトして出力するレベルシフト回路と、

複数の画素を含む画素アレイ部と、

上記レベルシフト回路から出力されるレベルシフト信号に応じて上記画素アレイ部の各画素を駆動する駆動回路と

を具備し、

上記レベルシフト回路は、

第 1 のノードの電圧に応じてオンまたはオフし、当該電圧が第 1 のしきい値のときにオンとオフとを切り換え、当該オンのとき、上記レベルシフト信号の出力端子へ第 1 の電圧を出力する第 1 のスイッチと、

第 2 のノードの電圧に応じてオンまたはオフし、当該電圧が第 2 のしきい値のときにオンとオフとを切り換え、当該オンのとき、上記出力端子へ第 2 の電圧を出力する第 2 のスイッチと、

一方の端子に第 1 の入力信号を入力し、他方の端子が上記第 1 のノードに接続される第 1 のキャパシタと、

一方の端子に第 2 の入力信号を入力し、他方の端子が上記第 2 のノードに接続される第 2 のキャパシタと、

上記第 1 のノードの電圧を上記第 1 のしきい値に設定し、上記第 2 のノードの電圧を

上記第 2 のしきい値に設定する電圧設定回路と
を有する、
表示装置。

【請求項 17】

行列状に配列された複数の画素を含む画素アレイ部と、
上記画素アレイ部の各行を順番に選択するパルス信号を発生する第 1 のシフトレジスタと、当該選択した行に属する各画素を順番に選択するパルス信号を発生する第 2 のシフトレジスタとを有し、選択した画素を駆動する駆動回路と
を具備し、
上記第 1 のシフトレジスタおよび上記第 2 のシフトレジスタは、
初段に入力されたパルス信号を後段へ順次に伝送する、縦続接続された複数のシフト
を具備し、
上記シフト段は、

前段からパルス信号が入力される期間、並びに、次段へパルス信号が出力される期間
を検出する検出回路と、

上記検出回路が検出したパルス信号の入力期間および出力期間において、入力される
クロック信号の 1 サイクル内に含まれるパルス信号をレベルシフトして出力するレベルシ
フト回路と、

上記検出回路が検出したパルス信号の入力期間および出力期間において、上記レベル
シフト回路から出力される信号をパルス信号として次段に出力し、上記レベルシフト回路
を初期化する所定の期間において、一定のレベルの信号を次段に出力する出力回路と
を有し、

上記レベルシフト回路は、

第 1 のノードの電圧が、第 1 の電圧から第 2 の電圧までの範囲に含まれる第 1 のしき
い値に対して上記第 2 の電圧側にある場合にオンし、上記第 1 のノードの電圧が、上記第
1 のしきい値に対して上記第 1 の電圧側にある場合にオフし、当該オンのとき、レベルシ
フト信号の出力端子へ上記第 1 の電圧を出力する第 1 のスイッチと、

第 2 のノードの電圧が、上記第 1 の電圧から上記第 2 の電圧までの範囲に含まれる第
2 のしきい値に対して上記第 1 の電圧側にある場合にオンし、上記第 2 のノードの電圧が
、上記第 2 のしきい値に対して上記第 2 の電圧側にある場合にオフし、当該オンのとき、
上記出力端子へ上記第 2 の電圧を出力する第 2 のスイッチと、

一方の端子に上記クロック信号を入力し、他方の端子が上記第 1 のノードに接続され
る第 1 のキャパシタと、

一方の端子に上記クロック信号を入力し、他方の端子が上記第 2 のノードに接続され
る第 2 のキャパシタと、

上記所定の期間において、上記第 1 のノードの電圧を上記第 1 のしきい値に設定し、
上記第 2 のノードの電圧を上記第 2 のしきい値に設定し、当該所定の期間の後、上記第 1
のノードおよび上記第 2 のノードをフローティング状態にする電圧設定回路と、

上記検出回路が検出したパルス信号の入力期間および出力期間において、上記クロッ
ク信号を上記第 1 のキャパシタおよび上記第 2 のキャパシタに入力する第 1 の入力回路と
、

上記電圧設定回路が上記第 1 のノードおよび上記第 2 のノードの電圧設定を行う期間
において、第 3 の電圧から第 4 の電圧までの範囲に含まれる所定の電圧を上記クロック信
号の替わりに上記第 1 のキャパシタおよび上記第 2 のキャパシタに入力する第 2 の入力回
路と

を有し、

上記クロック信号は、上記第 3 の電圧と上記第 4 の電圧を交互に繰り返す信号であり、
縦続接続される 2 つのシフト段は、互いの周期が等しく位相が異なるクロック信号を入
力する、
表示装置。

【手続補正 2】

【補正対象書類名】明細書

【補正対象項目名】0020

【補正方法】変更

【補正の内容】

【0020】

また、上記電圧設定回路は、上記第1の期間および上記第2の期間の少なくとも一部と上記第3の期間および上記第4の期間の少なくとも一部とが重なる第5の期間において、上記第1のスイッチと上記出力端子とを遮断しても良いし、上記第2のスイッチと上記出力端子とを遮断しても良い。

【手続補正 3】

【補正対象書類名】明細書

【補正対象項目名】0246

【補正方法】変更

【補正の内容】

【0246】

レベルシフト回路LS2は、NAND回路U3から出力される信号がハイレベル(V_{DD})のとき、クロック信号CKの1サイクル内に含まれるパルス信号をレベルシフトして出力する。

レベルシフト回路LS2は、例えば図17に示すレベルシフト回路LS2Aや図19に示すレベルシフト回路LS2Bと同様な構成を有する。ただし、各制御信号は外部から供給されるため、制御回路10Fは省略される。

【手続補正 4】

【補正対象書類名】明細書

【補正対象項目名】0264

【補正方法】変更

【補正の内容】

【0264】

図35に示す時刻 $t_{71} \sim t_{74}$ の期間では、図18に示す時刻 $t_{41} \sim t_{44}$ と同様な動作によって、各シフト段(SR2__1, SR2__2, ...)に含まれるレベルシフト回路LS2(LS2')が初期化される。

すなわち、第1の期間($t_{71} \sim t_{72}$)においては、ノードNAが電圧' V_{SS} '、ノードNBが'電圧 V_{DD} 'に設定される。第2の期間($t_{72} \sim t_{73}$)においては、ノードNAが電圧' $V_{DD} - V_{thp}(Q_{p1})$ 'に設定され、ノードNBが電圧' $V_{SS} + V_{thn}(Q_{n1})$ 'に設定される。第6の期間($t_{73} \sim t_{74}$)においては、ノードNAが電圧' $V_{DD} - V_{thn}(Q_{p1}) - V_{in}$ 'に設定される。