

(84) 指定国(表示のない限り、全ての種類の広域保護が可能): ARIPO (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SC, SD, SL, ST, SZ, TZ, UG, ZM, ZW), ユーラシア (AM, AZ, BY, KG, KZ, RU, TJ, TM), ヨーロッパ (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR), OAPI (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).

添付公開書類:

一 国際調査報告 (条約第21条(3))

明 細 書

発明の名称：表示装置

技術分野

[0001] 本開示は、表示装置に関する。

背景技術

[0002] 特許文献 1 には、表示領域を囲む額縁領域にベンディング領域を設け、額縁領域の幅を縮めることなく、狭額縁化を実現できる表示装置について記載されている。

先行技術文献

特許文献

[0003] 特許文献1：日本国公開特許公報「特開 2 0 1 4 - 2 3 2 3 0 0」

発明の概要

発明が解決しようとする課題

[0004] しかしながら、特許文献 1 に記載されている表示装置は、額縁領域に設けられたベンディング領域を曲げることによって、ベンディング領域を跨ぐ信号線に断線が生じ得る。例えば、ベンディング領域を跨ぐ信号線が、表示領域に設けられたデータ信号線と電氣的に接続されたビデオ配線である場合、このようなビデオ配線に断線が発生すると、高輝度表示、発熱及び発煙などのように、表示装置にリペアできないレベルの不具合が発生する場合がある。一旦、表示装置に上述したようなりペアできないレベルの不具合が発生してしまうと、ベンディング領域を跨ぐ信号線の断線部分をリペアしても、表示装置は正常駆動できないという問題がある。

[0005] 本開示の一態様は、前記の問題点に鑑みてなされたものであり、折り曲げ部を備えることで狭額縁化を実現できるとともに、折り曲げ部を跨ぐビデオ配線に断線が発生しても、高輝度表示、発熱及び発煙などのようなりペアできないレベルの不具合が発生する可能性を低減し、折り曲げ部を跨ぐビデオ配線の断線部分をリペアすることで正常駆動できる可能性を向上させた表示

装置を提供することを目的とする。

課題を解決するための手段

- [0006] 本開示の表示装置は、前記の課題を解決するために、
- データ信号線を含む表示領域及び前記表示領域を囲む額縁領域と、
- 少なくとも前記額縁領域に設けられた高電位側電源電圧配線と、を備え、
- 前記額縁領域は、前記データ信号線の延在方向と交差するように設けられた折り曲げ部と、前記データ信号線と電氣的に接続され、前記折り曲げ部を跨ぐビデオ配線とを含み、
- 前記データ信号線は、前記高電位側電源電圧配線にプルアップ抵抗を介して電氣的に接続されている。

発明の効果

- [0007] 本開示の一態様は、折り曲げ部を備えることで狭額縁化を実現できるとともに、折り曲げ部を跨ぐビデオ配線に断線が発生しても、高輝度表示、発熱及び発煙などのようなりペアできないレベルの不具合が発生する可能性を低減し、折り曲げ部を跨ぐビデオ配線の断線部分をリペアすることで正常駆動できる可能性を向上させた表示装置を提供できる。

図面の簡単な説明

- [0008] [図1]実施形態1の表示装置の概略的な構成を示す平面図である。
- [図2]図1に示す実施形態1の表示装置に備えられた画素回路に電氣的に接続された各配線を示す図である。
- [図3]図1に示す実施形態1の表示装置に備えられた画素回路を示す回路図である。
- [図4]図1に示す実施形態1の表示装置においてデータ信号線が高電位側電源電圧配線にプルアップ抵抗を介して電氣的に接続されている部分の概略的な構成を示す断面図である。
- [図5]図1に示す実施形態1の表示装置の消費電力を考慮した場合における、プルアップ抵抗の好ましい抵抗値を説明するための図である。
- [図6]図1に示す実施形態1の表示装置のデータ信号線の充電率を考慮した場

合における、プルアップ抵抗の好ましい抵抗値を説明するための図である。

[図7]図1に示す実施形態1の表示装置の1フレーム期間内にデータ信号線を99%充電することを考慮した場合における、プルアップ抵抗の好ましい抵抗値を説明するための図である。

[図8]実施形態2の表示装置の概略的な構成を示す図である。

[図9]実施形態3の表示装置の概略的な構成を示す図である。

[図10]実施形態4の表示装置の概略的な構成を示す図である。

[図11]実施形態5の表示装置に備えられた画素回路を示す回路図である。

発明を実施するための形態

[0009] 本開示の実施の形態について、図1から図11に基づいて説明すれば、次の通りである。以下、説明の便宜上、特定の実施形態にて説明した構成と同一の機能を有する構成については、同一の符号を付記し、その説明を省略する場合がある。

[0010] [実施形態1]

図1は、実施形態1の表示装置1の概略的な構成を示す平面図である。

[0011] 図1に示すように、表示装置1は、複数のデータ信号線 DL_n (n は2以上の自然数であり、図1中には、複数のデータ信号線のうち1本のみを図示)と、複数の走査信号線 GL_m (m は2以上の自然数であり、図1中には、複数の走査信号線のうち1本のみを図示)とを含む表示領域 DA と、表示領域 DA を囲む額縁領域 NDA とを備えている。

[0012] 本実施形態の表示装置1においては、後述するように、データ信号線 DL_n がプルアップ抵抗 R_1 を介して電氣的に接続された第1高電位側電源電圧配線（高電位側電源電圧配線）が、表示領域 DA の上端部、左端部及び右端部を囲むように額縁領域 NDA に設けられた第1高電位側電源電圧幹配線 $ELVDDM$ と、第1高電位側電源電圧幹配線 $ELVDDM$ と電氣的に接続されているとともに、表示領域 DA 及び額縁領域 NDA に設けられた第1高電位側電源電圧枝配線 $ELVDDEn$ とで構成され、表示領域 DA に設けられた後述する画素回路 $GC(m, n)$ に高電位側電源電圧を供給する配線であ

る場合を一例に挙げて説明するがこれに限定されることはない。例えば、図 8 に基づき実施形態 2 において後述するように、データ信号線 DL_n がプルアップ抵抗 R_1 を介して電氣的に接続された高電位側電源電圧配線は、表示領域 DA の上端部、左端部及び右端部を囲むように額縁領域 NDA に設けられた第 2 高電位側電源電圧配線 $GVDD$ であり、額縁領域 NDA に設けられた図示していない走査側駆動回路に高電位側電源電圧を供給する配線であってもよい。

[0013] 第 1 高電位側電源電圧幹配線 $ELVDDM$ 及び第 1 高電位側電源電圧枝配線 $ELVDDEn$ は、第 1 高電位側電源電圧幹配線 $ELVDDM$ の一方側の端部が電氣的に接続された端子部 TR の第 1 高電位側電源電圧用第 1 端子と、第 1 高電位側電源電圧幹配線 $ELVDDM$ の他方側の端部が電氣的に接続された端子部 TR の第 1 高電位側電源電圧用第 2 端子とを用いて、図示していない電源回路から所定の電圧を供給することで、画素回路 $GC(m, n)$ の駆動に必要な高電位側電源電圧に維持される。

[0014] 本実施形態においては、図 1 に示すように、プルアップ抵抗 R_1 は、折り曲げ部 FR から遠い方のデータ信号線 DL_n の端部に電氣的に接続されており、データ信号線 DL_n は、額縁領域 NDA に設けられた第 1 高電位側電源電圧配線である第 1 高電位側電源電圧幹配線 $ELVDDM$ にプルアップ抵抗 R_1 を介して電氣的に接続されている場合を一例に挙げて説明するが、これに限定されることはない。データ信号線 DL_n は、高電位側電源電圧配線の一例である、例えば、画素回路 $GC(m, n)$ に高電位側電源電圧を供給する配線である第 1 高電位側電源電圧配線にプルアップ抵抗 R_1 を介して電氣的に接続されていればよく、図示していないが、例えば、データ信号線 DL_n はプルアップ抵抗 R_1 を介して額縁領域 NDA に設けられた第 1 高電位側電源電圧枝配線 $ELVDDEn$ に電氣的に接続されていてもよく、データ信号線 DL_n はプルアップ抵抗 R_1 を介して表示領域 DA に設けられた第 1 高電位側電源電圧枝配線 $ELVDDEn$ に電氣的に接続されていてもよい。

[0015] 図 1 に示すように、表示装置 1 の額縁領域 NDA は、データ信号線 DL_n

の延在方向D 1と交差するように設けられた折り曲げ部F Rと、データ信号線D L nと電氣的に接続され、折り曲げ部F Rを跨ぐビデオ配線V L nとを含む。本実施形態においては、折り曲げ部F Rが、走査信号線G L mの延在方向D 2に沿って設けられ、データ信号線D L nの延在方向D 1と直交する場合を一例に挙げて説明するがこれに限定されることはない。

[0016] 本実施形態においては、折り曲げ部F Rは、基板2上に、ゲート絶縁膜4と、第1無機絶縁膜6と、第2無機絶縁膜7とがこの順に積層された領域の一部において、無機膜である、ゲート絶縁膜4と、第1無機絶縁膜6と、第2無機絶縁膜7とを除去して開口領域を形成し、この開口領域を第1有機絶縁膜9で埋めて形成している場合を一例に挙げて説明するが（図4参照）、これに限定されることはない。

[0017] なお、本実施形態においては、基板2として、ポリイミドなどの樹脂材料からなる樹脂基板を用いた場合を一例に挙げて説明するが、可撓性基板であれば、樹脂基板に限定されることはない。

[0018] 以上のように、表示装置1に備えられた折り曲げ部F Rは、樹脂基板である基板2と第1有機絶縁膜9とで構成されているので、表示装置1を折り曲げ部F Rで容易に折り曲げることができる。

[0019] また、本実施形態においては、折り曲げ部F Rを跨ぐビデオ配線V L nを、第1有機絶縁膜9上に、データ信号線D L nと同一材料を用いて、データ信号線D L nを形成する工程で形成する場合を一例に挙げて説明するが、これに限定されることはない。なお、ビデオ配線V L nの一方側の端部は、データ信号線D L nと電氣的に接続されており、ビデオ配線V L nの他方側の端部は、端子部T Rのn番目のデータ信号供給用端子に電氣的に接続されている。端子部T Rのn番目のデータ信号供給用端子には、図示していない走査側駆動回路から該当するデータ信号が供給される。

[0020] なお、折り曲げ部F Rを跨ぐ配線には、上述したビデオ配線V L n以外に、第1高電位側電源電圧幹配線E L V D D Mや図示していないローレベル電源電圧E L V S Sを供給するための低電位側電源電圧配線などが含まれる。

[0021] 図2は、図1に示す実施形態1の表示装置1に備えられた画素回路GCに電氣的に接続された各配線を示す図である。

[0022] 図2に示すように、表示装置1には、表示領域DAに設けられた $m \times n$ 個の画素に対応して画素回路GC(1, 1)～GC(m, n)が設けられている。例えば、走査信号線GLmと、額縁領域NDAに設けられた第1高電位側電源電圧幹配線ELVDDMにプルアップ抵抗R1を介して電氣的に接続されているデータ信号線DLnとが、電氣的に接続されている画素回路GC(m, n)には、この他に、走査信号線GLm-1と、画素回路GC(m, n)の駆動に必要な高電位側電源電圧を供給するための第1高電位側電源電圧枝配線ELVDDEnと、発光制御信号を供給するための発光制御配線EMmと、第1初期化電圧を供給するための第1初期化電圧配線Vin1と、第2初期化電圧を供給するための第2初期化電圧配線Vin2と、が電氣的に接続されている。

[0023] 図3は、図1に示す実施形態1の表示装置1に備えられた画素回路GC(m, n)を示す回路図である。

[0024] 図3に示すように、画素回路GC(m, n)は、発光素子LEDとしての1個のOLED(有機発光ダイオード)またはQLED(量子ドット発光ダイオード)と、7個のトランジスタT1～T7と、1個の保持キャパシタC1とを含む。本実施形態においては、画素回路GC(m, n)が、1個の発光素子LEDと、7個のトランジスタT1～T7と、1個の保持キャパシタC1とで構成された場合を一例に挙げて説明するが、これに限定されることはない。

[0025] トランジスタT1は第1初期化トランジスタであり、トランジスタT2は閾値補償トランジスタであり、トランジスタT3は書込制御トランジスタであり、トランジスタT4は駆動トランジスタであり、トランジスタT5は第1発光制御トランジスタであり、トランジスタT6は第2発光制御トランジスタであり、トランジスタT7は第2初期化トランジスタである。なお、画素回路GC(m, n)においては、駆動トランジスタであるトランジスタT

4以外のトランジスタT1～T3及びトランジスタT5～T7はスイッチング素子として機能する。

[0026] 本実施形態においては、画素回路GC(m、n)に含まれるトランジスタT1～T7のそれぞれがP型トランジスタであるとともに、P型トランジスタであるトランジスタT1～T7のそれぞれが半導体層として多結晶シリコン層を備えている場合を一例に挙げて説明するが、これに限定されることはない。例えば、画素回路GC(m、n)に含まれるトランジスタT1～T7のそれぞれがN型トランジスタであるとともに、N型トランジスタであるトランジスタT1～T7のそれぞれが半導体層として酸化物半導体層を備えていてもよく、画素回路GC(m、n)に含まれるトランジスタT1～T7のうちの一部のトランジスタがP型トランジスタであり、残りのトランジスタがN型トランジスタであり、P型トランジスタである前記一部のトランジスタは半導体層として多結晶シリコン層を備えており、N型トランジスタである前記残りのトランジスタは半導体層として酸化物半導体層を備えていてもよい。

[0027] 図3に示すように、トランジスタT2のゲート電極及びトランジスタT3のゲート電極には、走査信号線GLmを介して、図示していない走査側駆動回路から出力されるm番目の走査信号が供給される。また、トランジスタT5のゲート電極及びトランジスタT6のゲート電極には、発光制御配線EMmを介して、図示していない発光制御回路（エミッションドライバ）から出力されるm番目の発光制御信号が供給される。また、ハイレベル電源電圧ELVDDは、高電位側電源電圧配線である図2に示す第1高電位側電源電圧幹配線ELVDDM及び第1高電位側電源電圧枝配線ELVDDEnを介して図示していない電源回路から供給され、ローレベル電源電圧ELVSSは、図示していない低電位側電源電圧配線を介して図示していない電源回路から供給され、第1初期化電圧は第1初期化電圧配線Vin1を介して図示していない電源回路から供給され、第2初期化電圧は第2初期化電圧配線Vin2を介して図示していない電源回路から供給される。さらに、ラン

ジスタ T 3 のソース電極には、データ信号線 D L n を介して、図示していないデータ側駆動回路から出力される n 番目のデータ信号が供給される。

[0028] 図 3 に示すように、トランジスタ T 1 のゲート電極には、走査信号線 G L m-1 を介して、図示していない走査側駆動回路から出力される m-1 番目の走査信号が供給され、トランジスタ T 1 のドレイン電極は保持キャパシタ C 1 の一方側の電極とトランジスタ T 4 のゲート電極とトランジスタ T 2 のソース電極とに接続されており、トランジスタ T 1 のソース電極は第 1 初期化電圧が供給される第 1 初期化電圧配線 V i n i 1 に電氣的に接続されている。トランジスタ T 2 のゲート電極は m 番目の走査信号が供給される走査信号線 G L m に電氣的に接続されており、トランジスタ T 2 のドレイン電極はトランジスタ T 4 のドレイン電極とトランジスタ T 6 のソース電極とに電氣的に接続されており、トランジスタ T 2 のソース電極はトランジスタ T 4 のゲート電極に電氣的に接続されている。トランジスタ T 3 のゲート電極は m 番目の走査信号が供給される走査信号線 G L m に電氣的に接続されており、トランジスタ T 3 のソース電極は n 番目のデータ信号が供給されるデータ信号線 D L n に電氣的に接続されており、トランジスタ T 3 のドレイン電極はトランジスタ T 4 のソース電極とトランジスタ T 5 のドレイン電極とに電氣的に接続されている。トランジスタ T 4 のゲート電極は保持キャパシタ C 1 の一方側の電極とトランジスタ T 2 のソース電極とに電氣的に接続されており、トランジスタ T 4 のソース電極はトランジスタ T 3 のドレイン電極とトランジスタ T 5 のドレイン電極とに接続されており、トランジスタ T 4 のドレイン電極はトランジスタ T 6 のソース電極に電氣的に接続されている。トランジスタ T 5 のゲート電極は m 番目の発光制御信号が供給される発光制御配線 E M m に電氣的に接続されており、トランジスタ T 5 のソース電極はハイレベル電源電圧 E L V D D が供給される高電位側電源電圧配線に電氣的に接続されており、トランジスタ T 5 のドレイン電極はトランジスタ T 3 のドレイン電極とトランジスタ T 4 のソース電極とに電氣的に接続されている。トランジスタ T 6 のゲート電極は m 番目の発光制御信号が供給される発光制御

配線 E M m に電氣的に接続されており、トランジスタ T 6 のソース電極はトランジスタ T 4 のドレイン電極に電氣的に接続されており、トランジスタ T 6 のドレイン電極は、発光素子 L E D のアノード電極に電氣的に接続されている。トランジスタ T 7 のゲート電極は m 番目の走査信号が供給される走査信号線 G L m に電氣的に接続されており、トランジスタ T 7 のソース電極は第 2 初期化電圧が供給される第 2 初期化電圧配線 V i n i 2 に電氣的に接続されており、トランジスタ T 7 のドレイン電極は発光素子 L E D のアノード電極に電氣的に接続されている。保持キャパシタ C 1 の他方側の電極はハイレベル電源電圧 E L V D D が供給される高電位側電源電圧配線に電氣的に接続されている。発光素子 L E D のカソード電極はローレベル電源電圧 E L V S S が供給される低電位側電源電圧配線に電氣的に接続されている。なお、トランジスタ T 1 のゲート電極は、m-2 番目の走査信号が供給される走査信号線 G L m-2 に電氣的に接続されていてもよい。また、本実施形態においては、トランジスタ T 7 のゲート電極が m 番目の走査信号が供給される走査信号線 G L m に電氣的に接続されている場合を一例に挙げて説明したが、これに限定されることはなく、トランジスタ T 7 のゲート電極は、m 番目の放電信号が供給される放電信号線に電氣的に接続されていてもよい。

[0029] 図 1 に示す表示装置 1 の場合、上述した折り曲げ部 F R で表示装置 1 を折り曲げることで、額縁領域 N D A の幅を縮めることなく、額縁領域 N D A を小さくできる狭額縁化を実現できる。しかしながら、折り曲げ部 F R で表示装置 1 を折り曲げる工程において、折り曲げ部 F R を跨ぐビデオ配線 V L n には、前記折り曲げる工程において生じたクラック等が原因で断線が生じる場合がある。

[0030] 本実施形態の表示装置 1 においては、図 1 及び 2 に示すように、折り曲げ部 F R を跨ぐビデオ配線 V L n の 1 本 1 本と電氣的に接続されたデータ信号線 D L n の 1 本 1 本を、プルアップ抵抗 R 1 を介して額縁領域 N D A に設けられた第 1 高電位側電源電圧幹配線 E L V D D M に電氣的に接続している。したがって、折り曲げ部 F R を跨ぐビデオ配線 V L n に断線が生じた場合で

も、ビデオ配線 VL_n と電氣的に接続されたデータ信号線 DL_n がフローティング状態とはならない。ビデオ配線 VL_n と電氣的に接続されたデータ信号線 DL_n がフローティング状態とならないことにより、これらの配線に通常想定される電流を大幅に超える電流が流れるのを抑制できるので、表示装置 1 において、高輝度表示、発熱及び発煙などのようなりペアできないレベルの不具合が発生する可能性を低減でき、折り曲げ部 FR を跨ぐビデオ配線 VL_n の断線部分をリペアすることで正常駆動できる可能性を向上させた表示装置 1 を実現できる。

[0031] なお、本実施形態においては、折り曲げ部 FR を跨ぐビデオ配線 VL_n の 1 本 1 本と電氣的に接続されたデータ信号線 DL_n の 1 本 1 本の全てを、プルアップ抵抗 R_1 を介して額縁領域 NDA に設けられた第 1 高電位側電源電圧幹配線 $ELVDDM$ に電氣的に接続している場合を一例に挙げて説明するが、これに限定されることはなく、折り曲げ部 FR を跨ぐビデオ配線 VL_n の 1 本 1 本と電氣的に接続されたデータ信号線 DL_n の 1 本 1 本のうち 1 本以上を、プルアップ抵抗 R_1 を介して額縁領域 NDA に設けられた第 1 高電位側電源電圧幹配線 $ELVDDM$ に電氣的に接続していれば、高輝度表示、発熱及び発煙などのようなりペアできないレベルの不具合が発生する可能性を低減できる。

[0032] 一方、従来においては、折り曲げ部 FR を跨ぐビデオ配線 VL_n の 1 本 1 本と電氣的に接続されたデータ信号線 DL_n の 1 本 1 本を、プルアップ抵抗を介して高電位側電源電圧配線に電氣的に接続していなかった。したがって、折り曲げ部 FR を跨ぐビデオ配線 VL_n に断線が生じた場合、データ信号線 DL_n と電氣的に接続されているビデオ配線 VL_n の一部とデータ信号線 DL_n とはフローティング状態となってしまう。すなわち、折り曲げ部 FR を跨ぐビデオ配線 VL_n に断線が発生すると、画素回路 $GC(1, n) \sim GC(m, n)$ のそれぞれと電氣的に接続されたデータ信号線 DL_n がフローティング状態となり、画素回路 $GC(1, n) \sim GC(m, n)$ を初期化するために第 1 初期化電圧が画素回路 $GC(1, n) \sim GC(m, n)$ それぞ

れのトランジスタT4のゲート電極に書き込まれた後、画素回路GC(1、n)～GC(m、n)それぞれのトランジスタT4のゲート電極には、本来書き込まれるべきビデオ電圧(例えば+2V～+7V)が書き込まれず、画素回路GC(1、n)～GC(m、n)それぞれのトランジスタT4のゲート電極は第1初期化電圧付近の電圧で維持される。第1初期化電圧は、およそ-4V～-5Vであるため、画素回路GC(1、n)～GC(m、n)それぞれのトランジスタT4ではソース電極とドレイン電極との間に大電流が流れてしまい、画素回路GC(1、n)～GC(m、n)それぞれに備えられた発光素子LEDでは高輝度表示(高輝度発光)が発生してしまう。したがって、画素回路GC(1、n)～GC(m、n)それぞれのハイレベル電源電圧ELVDDからローレベル電源電圧ELVSSに大電流が流れることになり、ローレベル電源電圧ELVSSを供給する低電位側電源電圧配線が合流する折り曲げ部FRの低電位側電源電圧配線には非常に大きな電流が流れることになる。折り曲げ部FRに設けられる各種配線は、折り曲げるための形状を採用しているため、折り曲げ部FR以外の領域よりも比較的抵抗が高くなっており、ローレベル電源電圧ELVSSを供給するための低電位側電源電圧配線も同様である。以上の理由から、折り曲げ部FRに設けられた低電位側電源電圧配線が最も大電流の影響を受け、発熱や発煙が起きやすい。また、折り曲げ工程において折り曲げ部FRの低電位側電源電圧配線に断線が発生したり、上述した発煙や発熱の影響で折り曲げ部FRの低電位側電源電圧配線に断線が発生した場合には、折り曲げ部FRの断線していない正常な低電位側電源電圧配線にさらに電流が集中することになり、より発熱や発煙の程度が悪くなってしまう。したがって、折り曲げ部FRを跨ぐビデオ配線VLnの1本1本と電氣的に接続されたデータ信号線DLnの1本1本を、プルアップ抵抗を介して高電位側電源電圧配線に電氣的に接続していない従来の表示装置においては、折り曲げ部FRを跨ぐビデオ配線VLnに断線が発生した場合に、高輝度表示(高輝度発光)、発熱及び発煙などのようになりペアできないレベルの不具合が発生する可能性を低減できず、折り曲げ

部F Rを跨ぐビデオ配線V L nの断線部分をリペアしても、表示装置は正常駆動できない可能性が高くなってしまう。

[0033] 図4は、図1に示す実施形態1の表示装置1においてデータ信号線D L nが高電位側電源電圧配線である第1高電位側電源電圧幹配線E L V D D Mにプルアップ抵抗R 1を介して電氣的に接続されている部分の概略的な構成を示す断面図である。

[0034] 図1、図2及び図4に示すように、表示装置1は、高電位側電源電圧配線である第1高電位側電源電圧幹配線E L V D D Mと電氣的に接続されたシールド部S H Eを備えている。図4に示すように、シールド部S H Eは、高電位側電源電圧配線である第1高電位側電源電圧幹配線E L V D D Mとプルアップ抵抗R 1との間に、プルアップ抵抗R 1の少なくとも一部と重畳するように設けられている。

[0035] 以上のように、高電位側電源電圧配線である第1高電位側電源電圧幹配線E L V D D Mと電氣的に接続され、第1高電位側電源電圧に維持されるシールド部S H Eを備えることで、他の配線の電界による影響や各種絶縁膜の静電容量による影響をシールド部S H Eによって軽減し、シールド部S H Eからの安定した高電位の影響のみを受ける構成とすることができる。

[0036] 本実施形態の表示装置1においては、図4に示すように、高電位側電源電圧配線である第1高電位側電源電圧幹配線E L V D D Mとプルアップ抵抗R 1とを、シールド部S H Eを介して電氣的に接続している場合を一例に挙げて説明するが、これに限定されることはなく、高電位側電源電圧配線である第1高電位側電源電圧幹配線E L V D D Mとプルアップ抵抗R 1とは、シールド部S H E以外の導電部材を介して電氣的に接続されていてもよく、高電位側電源電圧配線である第1高電位側電源電圧幹配線E L V D D Mとプルアップ抵抗R 1とは、直接接していてもよい。

[0037] 本実施形態の表示装置1においては、図4に示すように、可撓性基板である基板2上には、半導体層3 a・3 bと、ゲート絶縁膜4と、第1導電層5 a・5 bと、第1無機絶縁膜6と、第2無機絶縁膜7と、第2導電層8 a・

8 b ・ 8 c ・ 8 d ・ 8 e と、第 1 有機絶縁膜 9 と、データ信号線 D L n 及び第 1 高電位側電源電圧幹配線 E L V D D M を形成する第 3 導電層とが、基板 2 側からこの順に設けられている。

[0038] また、図示していないが、データ信号線 D L n 及び第 1 高電位側電源電圧幹配線 E L V D D M を形成する第 3 導電層と第 1 有機絶縁膜 9 上には、第 2 有機絶縁膜が設けられており、表示領域 D A における第 2 有機絶縁膜上には、図 3 に示す発光素子 L E D のアノード電極を形成する第 4 導電層が設けられており、アノード電極を形成する第 4 導電層と前記第 2 有機絶縁膜上には第 3 有機絶縁膜が設けられている。

[0039] 半導体層 3 a ・ 3 b のうちの、半導体層（第 1 半導体層） 3 a は図 3 に示す、ソース電極がデータ信号線 D L n に電氣的に接続されたトランジスタ T 3 に備えられた半導体層であり、半導体層 3 b は図 1 及び図 2 に示す、プルアップ抵抗 R 1 である。

[0040] 本実施形態においては、半導体層 3 a ・ 3 b として、多結晶シリコン層を用いた場合を一例に挙げて説明するが、これに限定されることはない。このように、多結晶シリコン層を用いてプルアップ抵抗 R 1 を形成することで、比較的高い抵抗値を有するプルアップ抵抗 R 1 を設けることができる。

[0041] トランジスタ T 3 に備えられた半導体層 3 a は、多結晶シリコン層の一部に不純物をドーピングし、ソース領域及びドレイン領域を形成した半導体層であるが、プルアップ抵抗 R 1 として機能する半導体層 3 b は、多結晶シリコン層に不純物がドーピングされていない半導体層であることが好ましい。このように不純物がドーピングされていない半導体層を用いてプルアップ抵抗 R 1 を形成することで、さらに高い抵抗値を有するプルアップ抵抗 R 1 を設けることができる。

[0042] 上述したように、本実施形態においては、プルアップ抵抗 R 1 を形成する半導体層 3 b が、データ信号線 D L n に電氣的に接続されたソース電極（第 1 入力電極）と、半導体層（第 1 半導体層） 3 a とを備えたトランジスタ（第 1 トランジスタ） T 3 に備えられた半導体層（第 1 半導体層） 3 a と同一

材料で形成されている場合を一例に挙げて説明したが、これに限定されることはない。例えば、図3に示すように、画素回路GC (m、n)は、データ信号線DLnに電氣的に接続されたソース電極（第1入力電極）と、半導体層（第1半導体層）3aとを備えたトランジスタ（第1トランジスタ）T3と、ソース電極（第2入力電極）と、半導体層（第2半導体層）とを備えたトランジスタ（第2トランジスタ、T1、T2、T4～T7のうちの一つ）とを含み、プルアップ抵抗R1を形成する半導体層3bは、トランジスタ（第2トランジスタ、T1、T2、T4～T7のうちの一つ）に備えられた半導体層（第2半導体層）と同一材料で形成されていてもよい。

[0043] 図4に示す第1導電層5a・5bのうちの、第1導電層5aはトランジスタ（第1トランジスタ）T3に備えられたゲート電極であり、第1導電層5bは配線である。

[0044] 図4に示す第2導電層8a・8b・8c・8d・8eのうちの、第2導電層8bはトランジスタ（第1トランジスタ）T3に備えられたソース電極であり、第2導電層8dはデータ信号線DLnとプルアップ抵抗R1とを電氣的に接続する第1導電部材であり、第2導電層8eはプルアップ抵抗R1と第1高電位側電源電圧幹配線ELVDDMとを電氣的に接続する第2導電部材であるとともにシールド部SHEであり、第2導電層8a及び第2導電層8cは配線である。

[0045] 本実施形態においては、図4に示すように、第2導電部材であるとともにシールド部SHEである第2導電層8eをゲート絶縁膜4と第1無機絶縁膜6と第2無機絶縁膜7とに形成された第1コンタクトホールCO1にも形成しており、第1導電部材である第2導電層8dをゲート絶縁膜4と第1無機絶縁膜6と第2無機絶縁膜7とに形成された第2コンタクトホールCO2にも形成しており、ソース電極である第2導電層8bをゲート絶縁膜4と第1無機絶縁膜6と第2無機絶縁膜7とに形成された第3コンタクトホールCO3にも形成している場合を一例に挙げて説明するが、これに限定されることはない。例えば、第1コンタクトホールCO1、第2コンタクトホールCO

2 及び第3コンタクトホールC O 3には、さらに他の導電部材が形成されていてもよい。

[0046] 図4に示す第1高電位側電源電圧幹配線E L V D D Mは、第1有機絶縁膜9に設けられた複数の第1スルーホールT H 1を介して、第2導電部材であるとともにシールド部S H Eである第2導電層8 eと接することで、第1高電位側電源電圧幹配線E L V D D Mと第2導電層8 eとは電氣的に接続されている。

[0047] 図4に示すデータ信号線D L nは、第1有機絶縁膜9に設けられた第2スルーホールT H 2を介して、第1導電部材である第2導電層8 dと接することで、データ信号線D L nと第2導電層8 dとは電氣的に接続されている。また、図4に示すデータ信号線D L nは、第1有機絶縁膜9に設けられた第3スルーホールT H 3を介して、ソース電極である第2導電層8 bと接することで、データ信号線D L nと第2導電層8 bとは電氣的に接続されている。

[0048] 図5は、図1に示す実施形態1の表示装置1の消費電力を考慮した場合における、プルアップ抵抗R 1の好ましい抵抗値を説明するための図である。

[0049] 図5に示すように、表示装置1の消費電力の増加分をできる限り抑える、例えば、10 mW以下に抑えることを考慮した場合、プルアップ抵抗R 1の抵抗値は、30 M Ω 以上であることが好ましい。

[0050] 図6は、図1に示す実施形態1の表示装置1のデータ信号線D L nの充電率を考慮した場合における、プルアップ抵抗R 1の好ましい抵抗値を説明するための図である。

[0051] プルアップ抵抗R 1がある場合のデータ信号線D L nの端子部T Rから遠い方の部分及びデータ信号線D L nの端子部T Rから近い方の部分の両方の充電率が、プルアップ抵抗R 1なしの場合の充電率に略等しくなる、すなわち、プルアップ抵抗R 1が充電率を妨げない程度にできることを考慮すると、図6に示すように、プルアップ抵抗R 1の抵抗値は、50 M Ω 以上であることが好ましい。

[0052] 図7は、図1に示す実施形態1の表示装置1の1フレーム期間内にデータ信号線DLnを99%充電することを考慮した場合における、プルアップ抵抗R1の好ましい抵抗値を説明するための図である。

[0053] 図7に示すように、表示装置1の1フレーム期間、すなわち、16.67ms以内に、データ信号線DLnを99%充電することを考慮した場合、プルアップ抵抗R1の抵抗値は、87MΩ以下であることが好ましい。

[0054] 以上から、プルアップ抵抗R1の抵抗値は、30MΩ以上、87MΩ以下であることが好ましく、50MΩ以上、80MΩ以下であることがさらに好ましい。

[0055] [実施形態2]

次に、図8に基づき、本開示の実施形態2について説明する。本実施形態の表示装置1aにおいては、データ信号線DLnがプルアップ抵抗R1を介して電氣的に接続された高電位側電源電圧配線が第2高電位側電源電圧配線GVDDであり、第2高電位側電源電圧配線GVDDは額縁領域NDAに設けられた図示していない走査側駆動回路に高電位側電源電圧を供給する配線である点において、上述した実施形態1の表示装置1とは異なる。その他については実施形態1において説明したとおりである。説明の便宜上、実施形態1の図面に示した部材と同じ機能を有する部材については、同じ符号を付し、その説明を省略する。

[0056] 図8は、実施形態2の表示装置1aの概略的な構成を示す図である。

[0057] 図8に示すように、表示装置1aにおいては、データ信号線DLnがプルアップ抵抗R1を介して電氣的に接続された高電位側電源電圧配線が第2高電位側電源電圧配線GVDDであり、第2高電位側電源電圧配線GVDDは額縁領域NDAに設けられた図示していない走査側駆動回路に高電位側電源電圧を供給する配線である。

[0058] 表示装置1aによれば、折り曲げ部FRを跨ぐビデオ配線VLnに断線が生じた場合でも、ビデオ配線VLnと電氣的に接続されたデータ信号線DLnがフローティング状態とはならない。ビデオ配線VLnと電氣的に接続さ

れたデータ信号線 DL_n がフローティング状態とならないことにより、これらの配線に通常想定される電流を大幅に超える電流が流れるのを抑制できるので、表示装置1aにおいて、高輝度表示、発熱及び発煙などのようなリペアできないレベルの不具合が発生する可能性を低減でき、折り曲げ部FRを跨ぐビデオ配線 VL_n の断線部分をリペアすることで正常駆動できる可能性を向上させた表示装置1aを実現できる。

[0059] また、図8に示すように、表示装置1aは、高電位側電源電圧配線である第2高電位側電源電圧配線GVDDと電氣的に接続され、第2高電位側電源電圧に維持されるシールド部SHEを備えることで、他の配線の電界による影響や各種絶縁膜の静電容量による影響をシールド部SHEによって軽減し、シールド部SHEからの安定した高電位の影響のみを受ける構成とすることができる。

[0060] [実施形態3]

次に、図9に基づき、本開示の実施形態3について説明する。本実施形態の表示装置1bは、高電位側電源電圧配線として、額縁領域NDAに設けられた第1高電位側電源電圧幹配線ELVDDMと、表示領域DA及び額縁領域NDAに設けられた第1高電位側電源電圧枝配線ELVDDEnとを含む第1高電位側電源電圧配線と、額縁領域NDAに設けられた第2高電位側電源電圧配線GVDDとを備えており、プルアップ抵抗として、折り曲げ部FRから遠い方のデータ信号線 DL_n の端部に電氣的に接続された第1プルアップ抵抗R1と、第1プルアップ抵抗R1に直列接続された第2プルアップ抵抗R2とを備えており、データ信号線 DL_n は、上述したプルアップ抵抗を介して第2高電位側電源電圧配線GVDDに電氣的に接続されている点において、上述した実施形態1及び2の表示装置1・1aとは異なる。その他については実施形態1及び2において説明したとおりである。説明の便宜上、実施形態1及び2の図面に示した部材と同じ機能を有する部材については、同じ符号を付し、その説明を省略する。

[0061] 図9は、実施形態3の表示装置1bの概略的な構成を示す図である。

[0062] 図9に示すように、表示装置1bは、高電位側電源電圧配線として、額縁領域NDAに設けられた第1高電位側電源電圧幹配線ELVDDMと、表示領域DA及び額縁領域NDAに設けられた第1高電位側電源電圧枝配線ELVDDEnとを含む第1高電位側電源電圧配線と、額縁領域NDAに設けられた第2高電位側電源電圧配線GVDDとを備えている。また、表示装置1bは、プルアップ抵抗として、折り曲げ部FRから遠い方のデータ信号線DLnの端部に電氣的に接続された第1プルアップ抵抗R1と、第1プルアップ抵抗R1に直列接続された第2プルアップ抵抗R2とを備えており、データ信号線DLnは、上述したプルアップ抵抗、すなわち、第1プルアップ抵抗R1及び第2プルアップ抵抗R2を介して第2高電位側電源電圧配線GVDDに電氣的に接続されている。なお、第1プルアップ抵抗R1と第2プルアップ抵抗R2とが直列接続されたプルアップ抵抗の抵抗値は、第1プルアップ抵抗R1の抵抗値と第2プルアップ抵抗R2の抵抗値とを合わせた値となる。

[0063] 表示装置1bによれば、折り曲げ部FRを跨ぐビデオ配線VLnに断線が生じた場合でも、ビデオ配線VLnと電氣的に接続されたデータ信号線DLnがフローティング状態とはならない。ビデオ配線VLnと電氣的に接続されたデータ信号線DLnがフローティング状態とならないことにより、これらの配線に通常想定される電流を大幅に超える電流が流れるのを抑制できるので、表示装置1bにおいて、高輝度表示、発熱及び発煙などのようなリペアできないレベルの不具合が発生する可能性を低減でき、折り曲げ部FRを跨ぐビデオ配線VLnの断線部分をリペアすることで正常駆動できる可能性を向上させた表示装置1bを実現できる。

[0064] 図9に示すように、表示装置1bは、第2高電位側電源電圧配線GVDDと電氣的に接続された第1シールド部SHE1と、第1高電位側電源電圧配線である第1高電位側電源電圧幹配線ELVDDMと電氣的に接続された第2シールド部SHE2とを備えている。第1シールド部SHE1は、図4に示す場合と同様に、第2高電位側電源電圧配線GVDDと第1プルアップ抵

抗 R_1 との間に、第1プルアップ抵抗 R_1 の少なくとも一部と重畳するように設けられており、第2シールド部 CHE_2 も、図4に示す場合と同様に、第1高電位側電源電圧配線である第1高電位側電源電圧幹配線 $ELVDDM$ と第2プルアップ抵抗 R_2 との間に、第2プルアップ抵抗 R_2 の少なくとも一部と重畳するように設けられている。

[0065] 図9に示す第2高電位側電源電圧配線 $GVDD$ と第1プルアップ抵抗 R_1 とは、図4に示す場合と同様に、第1シールド部 SHE_1 を介して電氣的に接続されていてもよく、図9に示す第1高電位側電源電圧配線である第1高電位側電源電圧幹配線 $ELVDDM$ と第2プルアップ抵抗 R_2 とは、図4に示す場合と同様に、第2シールド部 SHE_2 を介して電氣的に接続されていてもよい。

[0066] 表示装置1bは、第2高電位側電源電圧配線 $GVDD$ と電氣的に接続され、第2高電位側電源電圧に維持される第1シールド部 SHE_1 と、第1高電位側電源電圧配線である第1高電位側電源電圧幹配線 $ELVDDM$ と電氣的に接続され、第1高電位側電源電圧に維持される第2シールド部 SHE_2 とを備えることで、他の配線の電界による影響や各種絶縁膜の静電容量による影響を第1シールド部 SHE_1 及び第2シールド部 SHE_2 によって軽減し、第1シールド部 SHE_1 及び第2シールド部 SHE_2 からの安定した高電位の影響のみを受ける構成とすることができる。

[0067] [実施形態4]

次に、図10に基づき、本開示の実施形態4について説明する。本実施形態の表示装置1cにおいては、データ信号線 DL_n は、直列接続された第1プルアップ抵抗 R_1 と第2プルアップ抵抗 R_2 とを介して第1高電位側電源電圧配線である第1高電位側電源電圧幹配線 $ELVDDM$ に電氣的に接続されている点において、上述した実施形態3の表示装置1bとは異なる。その他については実施形態3において説明したとおりである。説明の便宜上、実施形態3の図面に示した部材と同じ機能を有する部材については、同じ符号を付し、その説明を省略する。

[0068] 図10は、実施形態4の表示装置1cの概略的な構成を示す図である。

[0069] 図10に示すように、表示装置1cは、高電位側電源電圧配線として、額縁領域NDAに設けられた第1高電位側電源電圧幹配線ELVDDMと、表示領域DA及び額縁領域NDAに設けられた第1高電位側電源電圧枝配線ELVDDEnとを含む第1高電位側電源電圧配線と、額縁領域NDAに設けられた第2高電位側電源電圧配線GVDDとを備えている。また、表示装置1cは、プルアップ抵抗として、折り曲げ部FRから遠い方のデータ信号線DLnの端部に電氣的に接続された第1プルアップ抵抗R1と、第1プルアップ抵抗R1に直列接続された第2プルアップ抵抗R2とを備えており、データ信号線DLnは、上述したプルアップ抵抗、すなわち、第1プルアップ抵抗R1及び第2プルアップ抵抗R2を介して第1高電位側電源電圧配線である第1高電位側電源電圧幹配線ELVDDMに電氣的に接続されている。

[0070] 表示装置1cによれば、折り曲げ部FRを跨ぐビデオ配線VLnに断線が生じた場合でも、ビデオ配線VLnと電氣的に接続されたデータ信号線DLnがフローティング状態とはならない。ビデオ配線VLnと電氣的に接続されたデータ信号線DLnがフローティング状態とならないことにより、これらの配線に通常想定される電流を大幅に超える電流が流れるのを抑制できるので、表示装置1cにおいて、高輝度表示、発熱及び発煙などのようなリペアできないレベルの不具合が発生する可能性を低減でき、折り曲げ部FRを跨ぐビデオ配線VLnの断線部分をリペアすることで正常駆動できる可能性を向上させた表示装置1cを実現できる。

[0071] 図10に示すように、表示装置1cは、第1高電位側電源電圧配線である第1高電位側電源電圧幹配線ELVDDMと電氣的に接続された第1シールド部SHE1と、第2高電位側電源電圧配線GVDDと電氣的に接続された第2シールド部SHE2とを備えている。第1シールド部SHE1は、図4に示す場合と同様に、第1高電位側電源電圧幹配線ELVDDMと第1プルアップ抵抗R1との間に、第1プルアップ抵抗R1の少なくとも一部と重畳するように設けられており、第2シールド部CHE2も、図4に示す場合と

同様に、第2高電位側電源電圧配線GVDDと第2プルアップ抵抗R2との間に、第2プルアップ抵抗R2の少なくとも一部と重畳するように設けられている。

[0072] 図10に示す第1高電位側電源電圧幹配線ELVDDMと第1プルアップ抵抗R1とは、図4に示す場合と同様に、第1シールド部SHE1を介して電氣的に接続されていてもよく、図10に示す第2高電位側電源電圧配線GVDDと第2プルアップ抵抗R2とは、図4に示す場合と同様に、第2シールド部SHE2を介して電氣的に接続されていてもよい。

[0073] 表示装置1cは、第1高電位側電源電圧配線である第1高電位側電源電圧幹配線ELVDDMと電氣的に接続され、第1高電位側電源電圧に維持される第1シールド部SHE1と、第2高電位側電源電圧配線GVDDと電氣的に接続され、第2高電位側電源電圧に維持される第2シールド部SHE2とを備えることで、他の配線の電界による影響や各種絶縁膜の静電容量による影響を第1シールド部SHE1及び第2シールド部SHE2によって軽減し、第1シールド部SHE1及び第2シールド部SHE2からの安定した高電位の影響のみを受ける構成とすることができる。

[0074] 〔実施形態5〕

次に、図11に基づき、本開示の実施形態5について説明する。本実施形態の表示装置に備えられた画素回路GC' (m, n)は、P型トランジスタであるトランジスタT3～T6と、N型トランジスタであるトランジスタT1・T2・T7とを含む点において、P型トランジスタであるトランジスタT1～T7のみを含む画素回路GC (m, n)を備えた上述した実施形態1の表示装置1とは異なる。その他については実施形態1において説明したとおりである。説明の便宜上、実施形態1の図面に示した部材と同じ機能を有する部材については、同じ符号を付し、その説明を省略する。

[0075] 図11は、実施形態5の表示装置に備えられた画素回路GC' (m, n)を示す回路図である。

[0076] 図11に示すように、本実施形態においては、画素回路GC' (m, n)

に含まれる、トランジスタ $T_3 \sim T_6$ がP型トランジスタであり、トランジスタ $T_1 \cdot T_2 \cdot T_7$ がN型トランジスタである。P型トランジスタであるトランジスタ $T_3 \sim T_6$ のそれぞれが半導体層（第1半導体層）として多結晶シリコン層を備えており、N型トランジスタであるトランジスタ $T_1 \cdot T_2 \cdot T_7$ のそれぞれが半導体層（第2半導体層）として酸化物半導体層を備えている場合を一例に挙げて説明するが、これに限定されることはない。

[0077] 上述したような画素回路 GC' （ m 、 n ）を備えた実施形態5の表示装置においては、プルアップ抵抗を形成する半導体層を、上述した多結晶シリコン層または上述した酸化物半導体層と同一材料で形成することができる。

[0078] 図11に示す画素回路 GC' （ m 、 n ）においては、N型トランジスタであるトランジスタ T_1 のゲート電極には、 $m-2$ 番目のN型トランジスタ駆動用走査信号がN型トランジスタ駆動用走査信号線 GL_{m-2}' を介して供給され、N型トランジスタであるトランジスタ T_2 のゲート電極には、 m 番目のN型トランジスタ駆動用走査信号がN型トランジスタ駆動用走査信号線 GL_m' を介して供給される。

[0079] また、図11に示す画素回路 GC' （ m 、 n ）は、一つの初期化電圧を初期化電圧配線 V_{ini} を介して供給している点において、図3に示す画素回路 GC （ m 、 n ）とは異なる。

[0080] なお、図11に示す、 N_1 は第1ノードであり、 N_2 は第2ノードであり、 V_g はトランジスタ T_4 のゲート電極の電圧であり、 V_a は発光素子LEDのアノード電極の電圧であり、 I_1 はトランジスタ T_6 に流れる電流である。

[0081] [付記事項]

本開示は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本開示の技術的範囲に含まれる。さらに、各実施形態にそれぞれ開示された技術的手段を組み合わせることにより、新しい技術的特徴を形成することができる。

産業上の利用可能性

[0082] 本開示は、表示装置に利用することができる。

符号の説明

[0083]	1、1 a、1 b、1 c	表示装置
	3 a	半導体層（第 1 半導体層）
	3 b	半導体層
	E L V D D M	第 1 高電位側電源電圧幹配線（高電位側電源電圧配線）
	E L V D D E n	第 1 高電位側電源電圧枝配線（高電位側電源電圧配線）
	G V D D	第 2 高電位側電源電圧配線（高電位側電源電圧配線）
	S H E	シールド部
	S H E 1	第 1 シールド部
	S H E 2	第 2 シールド部
	R 1	プルアップ抵抗（第 1 プルアップ抵抗）
	R 2	プルアップ抵抗（第 2 プルアップ抵抗）
	D L n	データ信号線
	G L m	走査信号線
	V L n	ビデオ配線
	F R	折り曲げ部
	T R	端子部
	D A	表示領域
	N D A	額縁領域
	D 1	データ信号線の延在方向
	D 2	走査信号線の延在方向
	G C、G C'	画素回路
	T 1～T 7	トランジスタ
	L E D	発光素子

請求の範囲

- [請求項1] データ信号線を含む表示領域及び前記表示領域を囲む額縁領域と、
少なくとも前記額縁領域に設けられた高電位側電源電圧配線と、を
備え、
前記額縁領域は、前記データ信号線の延在方向と交差するように設けられた折り曲げ部と、前記データ信号線と電氣的に接続され、前記折り曲げ部を跨ぐビデオ配線とを含み、
前記データ信号線は、前記高電位側電源電圧配線にプルアップ抵抗を介して電氣的に接続されている、表示装置。
- [請求項2] 前記高電位側電源電圧配線と電氣的に接続されたシールド部を備え、
、
前記シールド部は、前記高電位側電源電圧配線と前記プルアップ抵抗との間に、前記プルアップ抵抗の少なくとも一部と重畳するように設けられている、請求項1に記載の表示装置。
- [請求項3] 前記高電位側電源電圧配線と前記プルアップ抵抗とは、前記シールド部を介して電氣的に接続されている、請求項2に記載の表示装置。
- [請求項4] 前記高電位側電源電圧配線は、前記表示領域及び前記額縁領域に設けられた第1高電位側電源電圧配線であり、
前記プルアップ抵抗は、前記折り曲げ部から遠い方の前記データ信号線の端部に電氣的に接続されており、
前記データ信号線は、前記額縁領域に設けられた前記第1高電位側電源電圧配線に前記プルアップ抵抗を介して電氣的に接続されている、請求項1から3の何れか1項に記載の表示装置。
- [請求項5] 前記高電位側電源電圧配線は、前記額縁領域に設けられた第2高電位側電源電圧配線であり、
前記プルアップ抵抗は、前記折り曲げ部から遠い方の前記データ信号線の端部に電氣的に接続されており、
前記データ信号線は、前記第2高電位側電源電圧配線に前記プルア

ップ抵抗を介して電氣的に接続されている、請求項 1 から 3 の何れか 1 項に記載の表示装置。

[請求項6] 前記高電位側電源電圧配線は、前記表示領域及び前記額縁領域に設けられた第 1 高電位側電源電圧配線と、前記額縁領域に設けられた第 2 高電位側電源電圧配線とを含み、

前記プルアップ抵抗は、前記折り曲げ部から遠い方の前記データ信号線の端部に電氣的に接続された第 1 プルアップ抵抗と、前記第 1 プルアップ抵抗に直列接続された第 2 プルアップ抵抗とを含み、

前記データ信号線は、前記額縁領域に設けられた前記第 1 高電位側電源電圧配線または前記額縁領域に設けられた前記第 2 高電位側電源電圧配線に前記第 1 プルアップ抵抗及び前記第 2 プルアップ抵抗を介して電氣的に接続されている、請求項 1 に記載の表示装置。

[請求項7] 前記第 1 高電位側電源電圧配線及び前記第 2 高電位側電源電圧配線の一方と電氣的に接続された第 1 シールド部を備え、

前記第 1 高電位側電源電圧配線及び前記第 2 高電位側電源電圧配線の他方と電氣的に接続された第 2 シールド部を備え、

前記第 1 シールド部は、前記第 1 高電位側電源電圧配線及び前記第 2 高電位側電源電圧配線の前記一方と前記第 1 プルアップ抵抗との間に、前記第 1 プルアップ抵抗の少なくとも一部と重畳するように設けられており、

前記第 2 シールド部は、前記第 1 高電位側電源電圧配線及び前記第 2 高電位側電源電圧配線の前記他方と前記第 2 プルアップ抵抗との間に、前記第 2 プルアップ抵抗の少なくとも一部と重畳するように設けられている、請求項 6 に記載の表示装置。

[請求項8] 前記第 1 高電位側電源電圧配線及び前記第 2 高電位側電源電圧配線の前記一方と前記第 1 プルアップ抵抗とは、前記第 1 シールド部を介して電氣的に接続されており、

前記第 1 高電位側電源電圧配線及び前記第 2 高電位側電源電圧配線

の前記他方と前記第 2 プルアップ抵抗とは、前記第 2 シールド部を介して電氣的に接続されている、請求項 7 に記載の表示装置。

[請求項 9] 前記プルアップ抵抗は、半導体層で形成されている、請求項 1 から 8 の何れか 1 項に記載の表示装置。

[請求項 10] 前記表示領域には、第 1 入力電極及び第 1 半導体層を備えた第 1 トランジスタと、第 2 入力電極及び第 2 半導体層を備えた第 2 トランジスタとを含む画素回路が備えられており、

前記データ信号線は、前記第 1 入力電極及び前記第 2 入力電極の何れか一方と電氣的に接続されており、

前記半導体層は、前記第 1 半導体層または前記第 2 半導体層と同一材料である、請求項 9 に記載の表示装置。

[請求項 11] 前記第 1 半導体層は、多結晶シリコン層であり、

前記第 2 半導体層は、酸化物半導体層であり、

前記半導体層は、前記多結晶シリコン層と同一材料である、請求項 10 に記載の表示装置。

[請求項 12] 前記第 1 半導体層は、多結晶シリコン層であり、

前記第 2 半導体層は、酸化物半導体層であり、

前記半導体層は、前記酸化物半導体層と同一材料である、請求項 10 に記載の表示装置。


[請求項 13] 前記半導体層は、不純物がドーピングされていない半導体層である、請求項 9 から 12 の何れか 1 項に記載の表示装置。

[請求項 14] 前記プルアップ抵抗の抵抗値は、 $30\text{ M}\Omega$ 以上、 $87\text{ M}\Omega$ 以下である、請求項 1 から 13 の何れか 1 項に記載の表示装置。

[請求項 15] 前記プルアップ抵抗の抵抗値は、 $50\text{ M}\Omega$ 以上、 $80\text{ M}\Omega$ 以下である、請求項 14 に記載の表示装置。


[図1]

図 1




[図2]

図 2




[図3]

図 3




[図4]




[図5]

図 5




[図6]

図 6




[図7]

図 7




[図8]

図 8



[図9]

図 9



[図10]

図 10





图 11



INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP2022/028909

A. CLASSIFICATION OF SUBJECT MATTER**G09G 3/20**(2006.01)i; **G09G 3/3233**(2016.01)i; **G09F 9/00**(2006.01)i; **G09F 9/30**(2006.01)i

FI: G09F9/00 352; G09F9/30 338; G09F9/30 365; G09G3/20 670L; G09G3/20 670M; G09G3/3233

According to International Patent Classification (IPC) or to both national classification and IPC

B. FIELDS SEARCHED

Minimum documentation searched (classification system followed by classification symbols)

G09G3/20; G09G3/3233; G09F9/00; G09F9/30

Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched

Published examined utility model applications of Japan 1922-1996

Published unexamined utility model applications of Japan 1971-2022

Registered utility model specifications of Japan 1996-2022

Published registered utility model applications of Japan 1994-2022

Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)

C. DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
Y	JP 2003-131618 A (SEIKO EPSON CORP.) 09 May 2003 (2003-05-09) paragraphs [0081]-[0095], fig. 1-3	1-5, 9-15
Y	US 2015/0382446 A1 (LG DISPLAY CO., LTD.) 31 December 2015 (2015-12-31) paragraphs [0028]-[0073], fig. 1-3	1-5, 9-15
A	JP 2008-282029 A (SEIKO EPSON CORP.) 20 November 2008 (2008-11-20) entire text, all drawings	1-15
A	JP 2006-3820 A (VICTOR CO. OF JAPAN, LTD.) 05 January 2006 (2006-01-05) entire text, all drawings	1-15
A	US 2021/0119177 A1 (SAMSUNG DISPLAY CO., LTD.) 22 April 2021 (2021-04-22) entire text, all drawings	1-15

☐ Further documents are listed in the continuation of Box C.☒ See patent family annex.

* Special categories of cited documents:

“A” document defining the general state of the art which is not considered to be of particular relevance

“E” earlier application or patent but published on or after the international filing date

“L” document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified)

“O” document referring to an oral disclosure, use, exhibition or other means

“P” document published prior to the international filing date but later than the priority date claimed

“T” later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention

“X” document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone

“Y” document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art

“&” document member of the same patent family

Date of the actual completion of the international search

30 September 2022

Date of mailing of the international search report

11 October 2022

Name and mailing address of the ISA/JP

Japan Patent Office (ISA/JP)
3-4-3 Kasumigaseki, Chiyoda-ku, Tokyo 100-8915
Japan

Authorized officer

Telephone No.

INTERNATIONAL SEARCH REPORT
Information on patent family members

International application No.

PCT/JP2022/028909

Patent document cited in search report			Publication date (day/month/year)	Patent family member(s)	Publication date (day/month/year)
JP	2003-131618	A	09 May 2003	US 2003/0067455 A1 paragraphs [0120]-[0136], fig. 1-3 KR 10-2003-0011718 A CN 1402214 A TW 272568 B	
US	2015/0382446	A1	31 December 2015	(Family: none)	
JP	2008-282029	A	20 November 2008	US 2010/0264822 A1 entire text, all drawings KR 10-2006-0049802 A CN 1728207 A	
JP	2006-3820	A	05 January 2006	(Family: none)	
US	2021/0119177	A1	22 April 2021	KR 10-2021-0046104 A entire text, all drawings CN 112687702 A	

A. 発明の属する分野の分類（国際特許分類（IPC）） G09G 3/20(2006.01)i; G09G 3/3233(2016.01)i; G09F 9/00(2006.01)i; G09F 9/30(2006.01)i FI: G09F9/00 352; G09F9/30 338; G09F9/30 365; G09G3/20 670L; G09G3/20 670M; G09G3/3233		
B. 調査を行った分野 調査を行った最小限資料（国際特許分類（IPC）） G09G3/20; G09G3/3233; G09F9/00; G09F9/30 最小限資料以外の資料で調査を行った分野に含まれるもの 日本国実用新案公報 1922-1996年 日本国公開実用新案公報 1971-2022年 日本国実用新案登録公報 1996-2022年 日本国登録実用新案公報 1994-2022年 国際調査で使用した電子データベース（データベースの名称、調査に使用した用語）		
C. 関連すると認められる文献		
引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求項の番号
Y	JP 2003-131618 A（セイコーエプソン株式会社）09.05.2003（2003-05-09） 段落[0081]-[0095]，図1-3	1-5, 9-15
Y	US 2015/0382446 A1（LG DISPLAY CO., LTD.）31.12.2015（2015-12-31） 段落[0028]-[0073]，図1-3	1-5, 9-15
A	JP 2008-282029 A（セイコーエプソン株式会社）20.11.2008（2008-11-20） 全文，全図	1-15
A	JP 2006-3820 A（日本ビクター株式会社）05.01.2006（2006-01-05） 全文，全図	1-15
A	US 2021/0119177 A1（SAMSUNG DISPLAY CO., LTD.）22.04.2021（2021-04-22） 全文，全図	1-15
☐ C欄の続きにも文献が列挙されている。 ☒ パテントファミリーに関する別紙を参照。		
* 引用文献のカテゴリー “A” 特に関連のある文献ではなく、一般の技術水準を示すもの “E” 国際出願日前の出願または特許であるが、国際出願日以後に公表されたもの “L” 優先権主張に疑義を提起する文献又は他の文献の発行日若しくは他の特別な理由を確立するために引用する文献（理由を付す） “O” 口頭による開示、使用、展示等に言及する文献 “P” 国際出願日前で、かつ優先権の主張の基礎となる出願の日の後に公表された文献 “T” 国際出願日又は優先日後に公表された文献であって出願と抵触するものではなく、発明の原理又は理論の理解のために引用するもの “X” 特に関連のある文献であって、当該文献のみで発明の新規性又は進歩性がないと考えられるもの “Y” 特に関連のある文献であって、当該文献と他の1以上の文献との、当業者にとって自明である組合せによって進歩性がないと考えられるもの “&” 同一パテントファミリー文献		
国際調査を完了した日 30.09.2022		国際調査報告の発送日 11.10.2022
名称及びあて先 日本国特許庁(ISA/JP) 〒100-8915 日本国 東京都千代田区霞が関三丁目4番3号		権限のある職員（特許庁審査官） 川俣 郁子 2I 1167 電話番号 03-3581-1101 内線 3273

国際調査報告
 パテントファミリーに関する情報

国際出願番号

PCT/JP2022/028909

引用文献			公表日	パテントファミリー文献	公表日
JP	2003-131618	A	09.05.2003	US 2003/0067455 A1 段落[0120]-[0136], 図1-3 KR 10-2003-0011718 A CN 1402214 A TW 272568 B	
US	2015/0382446	A1	31.12.2015	(ファミリーなし)	
JP	2008-282029	A	20.11.2008	US 2010/0264822 A1 全文, 全図 KR 10-2006-0049802 A CN 1728207 A	
JP	2006-3820	A	05.01.2006	(ファミリーなし)	
US	2021/0119177	A1	22.04.2021	KR 10-2021-0046104 A 全文, 全図 CN 112687702 A	