

四、聲明事項：

☐ 主張專利法第二十二條第二項 ☐ 第一款或 ☐ 第二款規定之事實，其事實發生日期為： 年 月 日。

☒ 申請前已向下列國家(地區)申請專利：

【格式請依：受理國家(地區)、申請日、申請案號 順序註記】

☒ 有主張專利法第二十七條第一項國際優先權：

1. 美國；2003 年 07 月 15 日；10/620,060

2.

☐ 無主張專利法第二十七條第一項國際優先權：

1.

2.

☐ 主張專利法第二十九條第一項國內優先權：

【格式請依：申請日、申請案號 順序註記】

☐ 主張專利法第三十條生物材料：

☐ 須寄存生物材料者：

國內生物材料 【格式請依：寄存機構、日期、號碼 順序註記】

國外生物材料 【格式請依：寄存國家、機構、日期、號碼 順序註記】

☐ 不須寄存生物材料者：

所屬技術領域中具有通常知識者易於獲得時，不須寄存。

九、發明說明：

【發明所屬之技術領域】

本發明係關於基於半導體之影像感測器，諸如主動式像素影像感測器(APS)及被動式像素影像感測器(PPS)，且更特定言之，係關於具有電荷貯存、高敏感性、低雜訊及平行通道讀出之此APS及PPS。

【先前技術】

APS及PPS為x-y可定址固態成像器，其中每個像素包含一感光元件及一選擇元件兩者。對於APS，每個像素亦包含至少一其它主動式電路組件。在APS及PPS兩者中，均將入射照明轉換成訊號(電壓訊號或電流訊號中任一者)。該訊號代表入射至一像素光部位(pixel photosite)上的光之量。此訊號通常一次一列地讀出，且特定列之訊號臨時儲存在一與影像感測器之各行相關聯之電路中。通常建構此行電路以適應像素之尺寸或間距。

對於諸多數位成像應用而言，需要在一特定尺寸之影像感測器中具有大量像素，以便增加影像感測器之解析度。隨著解析度要求之增大，所要之像素尺寸減小。隨著像素尺寸之減小，遇到了若干影像感測器設計及效能之缺點。首先，建構低雜訊行儲存及讀出電路變得愈來愈困難。其次，較小的像素具有較低的敏感性且對於低位準之照明可能提供不足的訊號位準。第三，對於大量像素，讀出時間將變得更長。在諸多種狀況下，需要攝影機來產生視訊以及靜態影像。

通常，所要之視訊速率為30圖框/秒。先前技術APS及PPS感測器已藉由使用APS及PPS感測器之x-y可定址性特點對影像陣列進行分窗(windowing)或子取樣而自較大解析度感測器實現視訊速率資料。儘管此途徑可提供視訊速率資料，但其係藉由對小像素之選擇性讀出來實現，且在低光位準環境下仍具有不良的影像品質，且產生圖形失真的影像偽像(aliasing image artifact)。

某些APS及PPS感測器藉由在讀出路徑中置放一可程式化增益放大器PGA而亦包括感測器上白平衡(on sensor white balance)，該增益可以像素資料速率變化。對於高解析度感測器，此具有要求較高效能PGA之缺點。

自前述討論應易於瞭解，先前技術中存在對提供高讀出速率、可變解析度且同時保持低雜訊及高敏感性的高解析度、小像素設備之需要。

【發明內容】

根據本發明，提供一種對先前技術之問題的解決方案。在本發明中，提供了一種具有可選擇通道讀出架構之APS設備，其實現了小像素及高解析度感測器、低雜訊行儲存及讀出電路、及用於高效能較低解析度讀出之相鄰同色樣本平均(sample averaging)。

根據本發明之另一實施例，將該可選擇通道讀出架構與一共用放大器像素一起採用以提供可選擇之電荷域貯存(charge domain binning)，以進一步改良敏感性及低光訊號/雜訊效能。

自對下文對較佳實施例及附加之申請專利範圍之詳細描述之閱讀且藉由對附圖之參考，將更清晰地理解及領悟本發明之此等及其它態樣、目的、特點及優點。

本發明之有利影響

本發明具有下列優點。其自單一影像感測器提供低雜訊、高敏感性多解析度成像。

【實施方式】

於本發明之描述中所提供之實例及圖代表本發明之一較佳實施例。在不偏離本發明之範疇之條件下，諸多其它特定實施例為可行的。

參看圖1，其展示了本發明之影像感測器10之頂級方塊圖。感測器陣列包含複數個像素20。像素20可為任意已知APS或PPS x-y可定址像素設計。兩個行電路組80(亦稱為儲存區域)電連接至感測器陣列10之輸出訊號線90，每個行電路組80均包含複數個行取樣及保持電路(圖1中未圖示)。兩個平行類比訊號處理(ASP)鏈110(亦稱為讀出區域)分別連接至每個行電路組80。一類比/數位轉換器(ADC) 120電連接至每個處理鏈110，以用於將訊號數位化。一2:1數位多工器130連接至兩個類比/數位轉換器120以選擇性地選擇來自該等兩個類比/數位轉換器120的輸出。一數位訊號處理(DSP)區塊140自多工器接收訊號，以進一步處理該訊號。提供一介面以運作及程式化感測器之各種模式及特定參數。

參看圖2，該圖展示了以列及行加以排列之複數個像素20

之方塊圖，其與彩色濾光器(藉由字母R、G、B指示)匹配，以允許各個像素選擇性地接收由彩色濾光器之帶通(bandpass)所判定之特定色彩之光。在此圖式中，紅色(R)、綠色(G)及藍色(B)帶通濾光器之彩色濾光器圖案為Bayer圖案。每個像素中的字母R、G及B表示與該像素相關聯之彩色濾光器。此外，每個像素中的字母E及O表示作為偶數(Even)及奇數(Odd)之列及行識別。例如，字母EO表示一像素處於一偶數列及一奇數行中。為了便於詳細觀察，該圖展示了四列及六行，其僅為成像陣列及相關聯之電路之一部分。兩個行電路組80包括複數個行取樣及保持電路150，該等行取樣及保持電路電連接至像素之行。更特定言之，每個組包括三個行取樣及保持電路150，每個行取樣及保持電路均藉由一2對1像素輸出類比多工器160而電連接至像素20之兩行，該多工器160使得訊號之取樣及保持可自像素之兩行中的任一進入相關聯之行電路中的任一者。如先前於圖1中所示，每個行組80均連接至一相關聯之ASP鏈110及ADC 120。在此實例中，將該行取樣及保持電路150建構為兩倍於像素間距。此提供的優點為能夠實現用於小像素之低雜訊行取樣及保持電路。固定圖案雜訊藉由具有用於訊號隔離及佈局匹配(layout matching)之更多空間而得以改良。行取樣及保持電路150之暫時雜訊(temporal noise)可藉由使用更大電容器及開關而得以減小。實體平面設計可建構為：一個組位於陣列頂部而一個組位於陣列底部，或兩個組亦可皆堆疊於該陣列之單一側。

如前述，先前技術之兩通道架構之一缺點為該等兩個通道之間的偏移及增益匹配。此將導致綠色非一致性(GNU)(green non-uniformity)偽像。

仍參看圖2之架構，每行內的具有箭頭之虛線指示：對於本發明之第一較佳實施例而言，特定像素在哪個方向或行電路之組中受到取樣及保持。在此第一組態中，一列中特定色彩之所有像素發送至一共同行電路組。例如，偶數列中的所有紅色像素發送至行電路組2，且偶數列中的所有綠色像素發送至行電路組1。在奇數列中，所有藍色像素發送至行電路組2，且所有綠色像素發送至行電路組1。以此方式，綠色色彩平面將穿過單個ASP鏈110及ADC 120，而紅色及藍色將穿過另一ASP鏈110及ADC 120。因此，在綠-紅列中之綠色像素(Gr)與綠-藍列中之綠色像素(Gb)之間將不會發生偏移或增益失配。此藉由像素輸出多工器130之時序來實現。此實例之此特定時序展示於圖6a及6b中。訊號Bank1_e及Bank1_o分別判定一給定列中的偶數及奇數像素是否發送至行電路組1。Bank2_e及Bank2_o對於行電路組2起到相同之用途。對於奇數列，Bank1_e為高位準；Bank1_o為低位準；Bank2_e為低位準且Bank2_o為高位準。對於偶數列，Bank1_e為低位準；Bank1_o為高位準；Bank2_e為高位準且Bank2_o為低位準。藉由本發明而實現之此色彩平面分離途徑可減輕GNU問題。一般而言，像素輸出多工器之時序可用於將任意像素發送至相關聯之行取樣及保持電路中的任一者或兩者。

由於該可選擇雙通道架構所提供之色彩平面分離，現可以管線式方式來對同樣色彩的訊號取平均值，因為每個行電路組及ASP鏈皆包含任意給定列之相同色彩之樣本。同樣，因為對於任意給定之列，每個ASP鏈110皆包含來自單個色彩平面之訊號，所以藉由以此方式運作，可不需要像素速率的白平衡(WB)可程式化增益放大器(PGA)。在該種狀況下，該WB PGA較佳以線速率(line rate)變化且對於ASP鏈1而言在Gr與Gb之間交替，而對於ASP鏈2而言在R與B之間交替。ASP鏈1與鏈2相同，且以最終像素輸出資料速率之一半來運作。

在此相同架構之另一組態中，可提供色差讀出。將使用圖4中所展示之四電晶體主動式像素來描述色差讀出作業，儘管在不偏離本發明之範疇的條件下可使用其它像素架構。參看圖3a及3b中之感測器方塊圖及時序圖，以如下方式完成色差讀出。參看圖3a、3b及4，在整合完成之後，對列1之讀出在該列(此實例中為綠-紅列)中像素之浮動擴散區190重設後開始。接著將綠像素中浮動擴散區190之重設位準作參考位準儲存於一個行電路組80中。此稱作Resetg。其次，將光電二極體170中之訊號傳送至該列中所有像素之浮動擴散區190。現將紅色像素中之浮動擴散區190上的訊號位準作為參考位準儲存於第二行電路組80中。此所儲存之電壓位準為R+Resetr。其次，將綠色像素中浮動擴散區190之訊號位準作為訊號位準儲存於該等兩個行電路組中。此為G+Resetg。現開始對所儲存之訊號之

讀出。一個行組80產生綠色訊號位準之真實相關之雙樣本讀出，如等式1中所示。

$$(\text{Green} + \text{Resetg} - \text{Resetg}) = G \quad (1)$$

另一行電路組提供色差訊號讀出，如等式2中所示。

$$(\text{Green} + \text{resetg}) - (\text{Red} + \text{resetr}) = (G - R) + (\text{Resetg} - \text{Resetr}) \quad (2)$$

為感測器中之所有列重覆此過程。

圖6c及6d中展示了本發明之可選擇雙通道感測器架構之另一實施例。去除了類比多工器(先前圖式中之160)且提供了對每個組之取樣及保持訊號之單獨控制。對於偶數及奇數取樣及保持訊號，此等訊號分別標記為SHS_e及SHS_o，且對於偶數及奇數取樣及保持參考，此等訊號分別標記為SHR_e及SHR_o。其為行電路組1及2(80)分別提供，且相應地表示於圖6c及6d中。圖6c及6d中展示了具有此架構之圖6a及6b之類比時序。該組取樣及保持訊號之時序通常可用於將任意像素發送至相關聯之行取樣及保持電路150中之任一者或兩者。

圖5a及5b中展示了一替代感測器架構。在圖5a之狀況下，存在行取樣及保持電路的兩個組80，但行取樣及保持電路150以像素間距來建構。此時，像素輸出多工器160為2:2組態，其中可將一給定列中之奇數及偶數像素發送至與該多工器160相關聯之兩個行取樣及保持電路150中的一者或兩者。未展示多工器160之細節，且可為此項技術中已知的任意組態。圖5b電學上等效於圖5a，不同之處為行組80分裂成以兩倍像素間距來建構之兩個子組150。圖5b中所示

之此堆疊或交錯途徑保留了如針對圖2之架構所描述之較寬行電路之優點。

可藉由圖5a及5b之兩通道感測器架構以類似於如針對圖2、3a及3b之感測器架構所描述之方式來完成相同色彩平面之分離。圖5a及5b之感測器架構與已描述之架構相比提供額外之能力。因為行取樣及保持電路150是以像素間距來建置，因此該兩通道架構可同時有效地儲存並讀出單一系列影像資料中每個像素的兩個樣本。藉由對像素輸出多工器160進行定時，可儲存每一列感測器資料中之像素值之兩個樣本，而將色彩平面分離以進行有效的相鄰樣本平均。此展示於圖6e中。同樣，以卷動快門(rolling shutter)模式在圖4中所示之像素之情形下描述了該作業。在不偏離本發明之範圍的條件下，可使用其它像素架構及運作模式。在整合結束後，開始列0(偶數列)之取樣及保持。藉由使用像素輸出多工器160將Gr像素輸出連接至組1(80)中兩個相關聯的行取樣及保持電路150，來將每個Gr像素訊號位準儲存於行電路組1(80)中的兩個相鄰行位置。將儲存於各別行取樣及保持電路中之各個G像素標記為G0X，其中0表示列0且X表示此列中的行號。如圖6e中所示，該列中每個G像素被儲存於行電路組1(80)中兩個相鄰行位置中。類似地，將列0中的每個R訊號值取樣及保持於組2(80)中的兩個相鄰行取樣及保持電路150中。現可平行讀出該等兩個組(80)，且可對來自單個像素之兩個相鄰儲存之訊號取平均值以產生一較低雜訊值。該取平均值最容易在類比-數位轉換之後於數位

域中完成。為下一列(奇數列)重覆該過程，其中Gb之兩個樣本儲存於組1(80)中，且每個B之兩個相鄰樣本儲存於組2(80)中。通常，可將此途徑與連接至單個像素之 n 個-取樣及保持一起採用，以提供 n 個-樣本之平均值。

由圖2、6c及6d之兩通道感測器架構所提供之相同色彩平面分離亦可由圖5a及5b之兩通道感測器架構藉由對兩列之平行儲存及讀出來完成。參看圖6f，在整合結束後，開始對列0(偶數列)進行取樣及保持。藉由使用像素輸出多工器160將Gr像素輸出連接至組1(80)中相關聯之行取樣及保持電路150之偶數行位置，而將每個Gr像素訊號位準儲存在行電路組1(80)之偶數行位置中。類似地，在組2(80)之奇數行取樣及保持電路150中對每個R像素訊號值進行取樣及保持。接著，對列1(奇數列)進行取樣及保持。藉由使用像素輸出多工器160將Gb像素輸出連接至組1(80)中相關聯之行取樣及保持電路150之奇數行位置，而將每個Gb像素訊號位準儲存在行電路組1(80)之奇數行位置中。類似地，在組2(80)中之偶數行取樣及保持電路150中對每個B像素訊號值進行取樣及保持。此時，可平行讀出該等兩個組(80)。此藉由將特定R、G及B像素置放在具有值 C_{xy} 之行電路中來在圖6f中得以展示，其中C表示色彩，x表示列且y表示行。例如，B10為位於列1及行0中的藍色像素。為陣列中各個兩列之分組重覆此過程。藉由以此方式進行儲存及讀出，總是能在數位域中得到陣列之一 2×2 區域，且此可用於晶片上(on-chip)管線式色彩處理。

應注意，在不偏離本發明之範疇的條件下，可將任意像素架構與本發明中所描述的此可選擇兩通道儲存及讀出架構結合使用。此外，可將該雙通道概念擴展至具有在任意組中儲存及讀出任意像素之能力的多通道。

藉由對特定像素架構之使用，可實現該可選擇多通道感測器架構之進一步之優點。可將共用放大器像素與可選擇兩通道感測器架構一起採用，來允許電荷域貯存及相鄰樣本平均，以便為其中需要較低解析度靜態影像或低光、較低解析度視訊之狀況提供更高敏感性及更低雜訊。圖7展示了共用像素架構之設想實施例之一實例。

參看圖7，其展示了本發明之共用放大器像素之示意圖。此像素架構實現了相同色彩像素之電荷域貯存以及共用相同放大器之所有像素之電荷域貯存。儘管將此像素用作本發明之較佳實施例，但可將其它像素架構使用於電荷域貯存及用於可選擇雙通道儲存及讀出架構中兩者。圖中展示了四個像素20。此等四個像素20排列於一行中，使得每個像素20與一給定列相關聯。該四個像素20之組構成一感測器陣列個體單元(sensor array unit cell)。每個像素包含一光電偵測器170及一傳送閘180。在該等四個像素之間共用浮動擴散區190、具有一重設閘極210之重設電晶體200、源極隨耦器(source follower)輸入電晶體220、列選擇電晶體230及輸出訊號線240。複數個個體單元構成感測器陣列。其他特定實施例亦為可能且對熟習此項技術者是顯而易見的。

存在與單個列選擇線相關聯之四個TG訊號及一個RG訊

號。此將被稱為四-共用像素。作為該四-共用像素之結果，四個光電二極體共用相同的浮動擴散區節點。由於一行內之色彩圖案為交替色彩(例如G、R或B、G)，因此藉由將電荷自適當組之光電二極體傳送至FD上，可將在相同色彩光電二極體中收集之光電子合併或貯存於該共同浮動擴散區(FD)上。此將增加感測器之有效回應度或敏感性，因為針對任意給定光位準或整合時間而收集之電子數將加倍。此外，對於其中色彩資訊並非絕對必要的極低光條件，所有四個光電二極體的訊號均可貯存於該共同FD上，從而進一步增加敏感性。

在第一實例中，實現了全解析度影像之16倍解析度減小。例如， 1632×1224 像素之兩兆像素感測器(two megapixel sensor)將減小至 408×306 之影像。藉由將來自四像素 $\times$ 四像素區域之訊號組合為一稱作像素集(paxel)300之單一新圖像元素，來實現解析度之減小。圖8a中展示了像素集300。參看圖2、7、8a及8c，將卷動快門起動(rolling shutter start)施加至像素集300的四個列中的偶數及奇數列之對，使得像素集300中的偶數及奇數列將具有相同的整合時間。在所要整合過程結束時，藉由透過加脈衝於(pulsing)RG 210上來重設FD 190並儲存該重設位準於行取樣及保持電路80中；接著加脈衝於TG 180上以將電荷自PD 170傳送至FD 190繼之以將該訊號+重設位準儲存在行取樣及保持電路中，來開始對偶數列之讀出。此針對列0及2同時進行(意即，為四-共用分組開始列選擇，加脈衝於RG 210上，取樣及保持重

設位準，同時加脈衝於TG0 (310)及TG2 (320)上，接著取樣及保持此訊號位準)。此時，吾人具有貯存在偶數行之浮動擴散區上的該等兩個綠色(Green)像素，及貯存在奇數行之浮動擴散區190上的該等兩個紅色(Red)像素。在圖8c中此表示為位於各別行取樣及保持電路150中之兩個像素值之總和。綠色(Green)訊號將管線式傳輸穿過一個ASP通道，且紅色(Red)訊號將管線式傳輸穿過另一ASP通道，如在雙通道架構運作中所描述。

現可利用雙通道架構行之關鍵優點。因為儲存在各別ASP通道中的訊號為相同色彩，因此可以管線式方式直接且簡單地進行相鄰訊號樣本平均，以自 4×4 像素集中之兩個相鄰色彩值產生單個值。例如，在ADC's 120之後，對每個色彩之兩個相鄰樣本(2-Gr's及2-R's)數位地取平均值並將結果作為單個10位元R值及Gr值加以輸出。此展示於圖8c中。在此種狀況下，R及Gr值實際上源自四個個別像素、貯存在電荷域中之兩個像素及在數位域中加以平均之兩個貯存值。如此，增加了敏感性並減小了雜訊。

接著以類似之方式對像素集300中之奇數列進行讀出(除了同時加脈衝於TG1 315及TG3 325上之外與偶數列之讀出方式相同)。藍色(Blue)像素貯存於偶數行中而Gb像素貯存於奇數行中。對Gb值進行取樣及保持且接著使其管線式傳輸穿過與Gr相同之通道，而對藍色(Blue)值進行取樣及保持並接著使其管線式傳輸穿過與紅色(Red)像素相同之通道。現可對B及Gb的兩個相鄰值數位地取平均值，且可自

感測器輸出B及Gb的單個10位元值。若需要，可將Gr及Gb值在晶片外(off chip)取平均值，以進一步減小雜訊。

此途徑與先前技術之APS設備子取樣方法相比具有若干優點。首先，增加了敏感性。其次，減小了雜訊。此導致更高的動態範圍。此外，不會產生由子取樣所導致的圖形失真之偽像。

可將此相同的電荷域貯存及電壓或數位域相鄰樣本平均與圖5a及5b之感測器架構一起利用。圖5a及5b之感測器架構與已描述之感測器架構相比提供一額外之能力。因為行取樣及保持電路150以像素間距來提供，所以兩通道架構可同時有效地儲存兩列影像資料。藉由對像素輸出多工器進行定時，可儲存兩列感測器資料，而將色彩平面分離以用於有效之相鄰樣本平均。參看圖5a、7及6e，由此得出結論，可將R'、B'、Gr'及Gb'像素值如圖9所示儲存在行電路組80中，其中R'、B'、Gr'及Gb'為用於像素集之電荷域所貯存之值。此等在圖9中表示為在每個行電路150位置中所示之兩個像素值之總和。如前述，Gr'及Gb'儲存於組1(80)中，且R'及B'儲存於組2(80)中。現在當讀出感測器時，可以管線式方式來對每個色彩之相鄰值取平均值。

此外，由於現可同時得到所有色彩值，所以不需要內插法來得出每個4×4像素集之RGB值。每個像素集之RGB值亦可易於選擇性地在數位域中於晶片上轉換成YUV或YCC。亦可數位地針對每個像素集簡便地進行白色平衡及色彩修正。此對於攝影機預覽模式或其他視訊模式之直接輸出視

訊而言爲一優點。

參看圖10及8b，可實現解析度之4倍減小。B10及R01分別成爲像素集400之B及R值，且G00及G11之平均值成爲像素集400之G值。以與全解析度模式相同之方式來進行讀出(對於列0，Gr經由1 ASP鏈110讀出，R經由另一鏈讀出；對於列1，Gb經由1 ASP鏈讀出，且B經由另一鏈讀出)。在DSP區塊140中對G通道取平均值。

圖11爲用於建構本發明之所有揭示之實施例之攝影機500。

前述討論描述了發明人所認爲的最佳實施例。熟悉此項技術者易於瞭解各種變化。因此，本發明之範疇不應藉由所揭示之實施例來估量，而應藉由附加之申請專利範圍來估量。

已參照一較佳實施例來描述本發明。然而，應理解，在不偏離本發明之範疇的條件下，普通熟悉此項技術者可對其進行變化及修改。

【圖式簡單說明】

圖1爲本發明之第一實施例之感測器之方塊圖；

圖2爲本發明之第一實施例之感測器之架構圖；

圖3a爲色差讀出之方塊圖；

圖3b爲圖3a之時序圖；

圖4爲四電晶體主動式像素之示意圖；

圖5a爲本發明之第三實施例之感測器之方塊圖；

圖5b爲圖5a之替代實施例，其具有處於2倍像素間距之行

組(column bank);

圖 6a 為圖 2 所示之感測器之運作之方塊圖；

圖 6b 為圖 6a 之第一時序圖；

圖 6c 為本發明之第二實施例之運作之方塊圖；

圖 6d 為圖 6c 之時序圖；

圖 6e 為圖 5a 中所示之感測器之相鄰樣本平均作業之運作方塊圖；

圖 6f 為圖 5a 中所示之感測器之兩列讀出作業之第二運作方塊圖；

圖 7 為本發明之像素架構之示意圖；

圖 8a 為本發明之第一解析度減小讀出作業之方塊圖；

圖 8b 為本發明之第二解析度減小讀出作業之方塊圖；

圖 8c 為本發明之解析度減小讀出作業之運作方塊圖；

圖 9 為本發明之第三實施例之第一解析度減小讀出作業之方塊圖；

圖 10 為本發明之第三實施例之第二解析度減小讀出作業之方塊圖；及

圖 11 為用於建構本發明之所有揭示之實施例之攝影機。

【主要元件符號說明】

10	影像感測器(或感測器陣列)
20	像素
80	行電路組(或儲存區域)
90	輸出訊號線
110	類比訊號處理(ASP)鏈(或讀出區域)

120	類比/數位轉換器(ADC)
130	2:1數位多工器/像素輸出多工器
140	數位訊號處理(DSP)區塊
150	行取樣及保持電路
160	2-1像素輸出類比多工器
170	光電二極體/光電偵測器
180	傳送閘
190	浮動擴散區
200	重設電晶體
210	重設閘極
220	源極隨耦輸入電晶體
230	列選擇電晶體
240	輸出訊號線
300	像素集
310	TG0
315	TG1
320	TG2
325	TG3
400	像素集

五、中文發明摘要：

一種影像感測器，其包括：(a)排列於一陣列中之複數個光量測元件，且該等元件之至少一部分具有與光接收元件相匹配之彩色濾光器，該彩色濾光器允許該等光量測元件選擇性地進行色彩接收；(b)分別與該等複數個光接收元件匹配之複數個浮動擴散區；及(c)一電連接至該等浮動擴散區中兩個或兩個以上浮動擴散區之輸出結構；其中接收相同色彩之至少兩個光接收元件大體上同時傳送至該輸出結構。

六、英文發明摘要：

An image sensor includes: (a) a plurality of light measuring elements arranged in an array and at least a portion of the elements have a color filter mated with the light receiving elements which permits selective color reception by the light measuring elements; (b) a plurality of floating diffusions respectively mated with the plurality of light receiving elements; and c) an output structure electrically connected to two or more of the floating diffusions; wherein the at least two light receiving elements receiving the same color are transferred to the output structure substantially simultaneously.

十一、圖式：





圖 1








圖 3b




圖 4




圖 5a




圖 5b




圖 6a

EE=偶數列、偶數行
00=奇數列、奇數行
EO=偶數列、奇數行
OE=奇數列、偶數行




圖 6b




圖 6c




圖 6d






圖 6e



64 圖









圖 8b







圖 9



10 圖



七、指定代表圖：

(一)本案指定代表圖為：第(1)圖。

(二)本代表圖之元件符號簡單說明：

10	影像感測器
20	像素
80	行電路組
90	輸出訊號線
110	類比訊號處理(ASP)鏈(或讀出區域)
120	類比/數位轉換器(ADC)
130	2:1數位多工器/像素輸出多工器
140	數位訊號處理(DSP)區塊

八、本案若有化學式時，請揭示最能顯示發明特徵的化學式：

(無)

發明專利說明書

100年6月23日修正替換頁

中文說明書替換頁(100年6月)

(本說明書格式、順序及粗體字，請勿任意更動，※記號部分請勿填寫)

※ 申請案號：093115424

※ 申請日期：93.5.28

※IPC 分類：H04N 5/35 (2011.01)

一、發明名稱：(中文/英文)

具有電荷貯存及雙通道讀出之影像感測器

IMAGE SENSOR WITH CHARGE BINNING AND DUAL CHANNEL
READOUT

二、申請人：(共 1 人)

姓名或名稱：(中文/英文)

美商豪威科技股份有限公司

OMNIVISION TECHNOLOGIES, INC.

代表人：(中文/英文)

薇琪 周

CHOU, VICKY

住居所或營業所地址：(中文/英文)

美國加州聖塔克拉樂市波頓道 4275 號

4275 BURTON DR., SANTA CLARA, CA 95054, U. S. A.

國 籍：(中文/英文)

美國 U.S.A.

三、發明人：(共 1 人)

姓 名：(中文/英文)

羅伯特 M 蓋達喜

GUIDASH, ROBERT M.

住居所地址：(中文/英文)

美國紐約州羅徹斯特市史谷特街 343 號

343 STATE STREET ROCHESTER, NEW YORK 14650, U.S.A.

國 籍：(中文/英文)

美國 U.S.A.

十、申請專利範圍：

1. 一種影像感測器，包含：

- (a) 複數個光接收元件，該等光接收元件排列於一具有列及行之陣列中而將光轉換為一訊號；
- (b) 用於從在至少一列中之每一光電偵測器讀取一相同訊號之二或多個樣本的構件，其中該相同訊號在一用於在該至少一列中之所有光電偵測器之單一整合期間後產生；
- (c) 至少兩個包含若干個別訊號儲存元件之行電路組，該至少兩個行電路組之每一者具有足夠的個別訊號儲存元件以儲存來自在該陣列中之該至少一列光接收元件之該二或多個樣本，其中該相同訊號之該二或多個樣本被同時儲存在不同訊號儲存元件中；及
- (d) 至少兩個選擇開關，該至少兩個選擇開關可將若干訊號自該複數個光接收元件引導至該等行電路組之任何單一者或其組合。

2. 如申請專利範圍第1項之影像感測器，其中該影像感測器係包括在一攝影機中。

3. 如申請專利範圍第1項之影像感測器，其中在該至少兩個行電路組中之該等個別訊號儲存元件大於光接收元件間距。

4. 一種用於操作一x-y可定址影像感測器之方法，該x-y可定址影像感測器包括至少兩個包含若干個別訊號儲存元件之行電路組，該至少兩個行電路組之每一者具有足夠的

個別訊號儲存元件以儲存來自至少一列光電偵測器之若干訊號，該方法包含：

使用一用於在至少一列中之所有光電偵測器之單一整合期間來擷取一影像；

在該單一整合期間後，為在該至少一列中之每一光電偵測器讀取一相同訊號之二或多個樣本；及

在該等行電路組之至少一者中的若干個別訊號儲存元件中同時儲存該相同訊號之該二或多個樣本。

5. 如申請專利範圍第4項之方法，其進一步包含：

對於在該至少一列中之每一光電偵測器，自該等個別訊號儲存元件讀取該相同訊號之該二或多個樣本；及

平均該二或多個樣本以產生一平均訊號。

6. 如申請專利範圍第4項之方法，其中該x-y可定址影像感測器進一步包括與該複數個光電偵測器相匹配之複數個彩色濾光器，及該方法進一步包含將若干訊號自該等匹配至若干表示一特定色彩之彩色濾光器之光電偵測器引導至一共同行電路組。