

【公報種別】特許法第17条の2の規定による補正の掲載

【部門区分】第7部門第2区分

【発行日】令和4年3月7日(2022.3.7)

【国際公開番号】WO2020/006087

【公表番号】特表2021-530101(P2021-530101A)

【公表日】令和3年11月4日(2021.11.4)

【出願番号】特願2020-571839(P2020-571839)

【国際特許分類】

H01L 21/768(2006.01)

10

H01L 21/3205(2006.01)

H01L 21/321(2006.01)

【F I】

H01L 21/90 A

H01L 21/88 B

H01L 21/88 K

H01L 21/88 M

H01L 21/90 P

【手続補正書】

20

【提出日】令和4年2月25日(2022.2.25)

【手続補正1】

【補正対象書類名】特許請求の範囲

【補正対象項目名】全文

【補正方法】変更

【補正の内容】

【特許請求の範囲】

【請求項1】

基板を処理するための方法であって、

基板を提供するステップであって、前記基板は第1の誘電体層を含み、前記第1の誘電体層内には複数の導電性構造が形成され、前記第1の誘電体層の上面は前記導電性構造の上面と同じ高さである、ステップと、

前記導電性構造及び前記第1の誘電体層の上に導電性キャップ層を形成するステップであって、前記導電性キャップ層は、上面及び側壁を有して、前記導電性構造の上に選択的に配置される、ステップと、

前記第1の誘電体層の上に第2の誘電体層を形成するステップであって、前記第2の誘電体層は、前記導電性キャップ層の前記上面が覆われていない状態になり、前記導電性キャップ層の前記側壁が前記第2の誘電体層によって取り囲まれるように、前記第1の誘電体層の上に選択的に配置される、ステップと、

前記第2の誘電体層の上に第3の誘電体層を形成するステップであって、前記第3の誘電体層は、前記導電性キャップ層の前記上面が覆われていない状態になり、前記第3の誘電体層の上面よりも低くなるように、前記第2の誘電体層の上に選択的に配置される、ステップと、

前記第3の誘電体層および前記導電性キャップ層を被覆するように、前記複数の導電性構造及び前記第3の誘電体層の上に第4の誘電体層を形成するステップと、

前記第4の誘電体層の内部に相互接続構造を形成するステップであって、前記相互接続構造は、トレンチ構造及びビア構造を含み、前記ビア構造は、前記トレンチ構造の下側に配置され、前記トレンチ構造に接続され、前記ビア構造は、第1の部分及び第2の部分を有し、前記第1の部分は、前記導電性キャップ層の上に配置され、前記第1の部分の側壁は、前記第3の誘電体層によって取り囲まれ、前記第2の部分は、前記第1の部分及び前記

30

40

50

第 3 の誘電体層の上に配置される、ステップと、
—を含む、—方法。

【請求項 2】

前記導電性キャップ層は、前記第 2 の誘電体層が形成された後で、前記複数の導電性構造の上に選択的に堆積される、請求項 1 に記載の方法。

【請求項 3】

前記ビア構造の前記第 2 の部分は、前記トレンチ構造と前記ビア構造の前記第 1 の部分との間に配置され、前記ビア構造のビア抵抗を低減するように、前記ビア構造の前記第 1 の部分よりも大きな限界寸法を有する、請求項 1 に記載の方法。

【請求項 4】

前記導電性キャップ層は、ルテニウム、タングステン、ニッケル、又はコバルトのうちの少なくとも 1 つを含む、請求項 1 に記載の方法。

【請求項 5】

前記第 2 の誘電体層の高さは、前記第 3 の誘電体層の高さの少なくとも 2 倍である、請求項 1 に記載の方法。

【請求項 6】

前記第 3 の誘電体層は金属含有誘電体材料で構成される、請求項 1 に記載の方法。

【請求項 7】

前記第 2 の誘電体層及び前記第 3 の誘電体層の両方は、同じ堆積チャンバ内で形成される、請求項 1 に記載の方法。

【請求項 8】

前記導電性キャップ層、前記第 2 及び前記第 3 の誘電体層は、共通の処理ツールを使用することにより形成され、前記共通の処理ツールは、前記導電性キャップ層、前記第 2 の誘電体層、及び前記第 3 の誘電体層をそれぞれ形成するように構成されている 1 つ又は複数のチャンバを含む、請求項 1 に記載の方法。

【請求項 9】

前記第 4 の誘電体層の内部に前記相互接続構造を形成するステップは、更に、エッチングプロセスを通じて前記第 4 の誘電体層内に相互接続開口部を形成するステップであって、前記相互接続開口部は、トレンチ開口部、及び前記トレンチ開口部の下に配置され、前記複数の導電性構造のうちの 1 つを露出させるビア開口部を含む、ステップと、バリア層を形成して、前記相互接続開口部、及び前記複数の導電性構造のうちの前記覆われていない 1 つを覆うステップと、

導電層を前記バリア層の上に形成して前記相互接続開口部を充填するステップであって、前記導電層は、前記第 4 の誘電体層の上面を更に覆う、ステップと、

表面平坦化処理を実施して、前記第 4 の誘電体層の前記上面上の過剰な導電層を除去するステップと、を含む、請求項 1 に記載の方法。

【請求項 10】

前記第 3 の誘電体層は、前記相互接続開口部が前記第 4 の誘電体層内に形成される際に、前記エッチングプロセスから前記第 2 の誘電体層を保護するように構成されている、請求項 9 に記載の方法。

【請求項 11】

前記第 2 の誘電体層が、前記導電性構造と前記相互接続構造との間の電気的短絡を防止するように、前記第 2 の誘電体層の高さは 3 nm ~ 15 nm の範囲内である、請求項 5 に記載の方法。

10

20

30

40

50