

(19)日本国特許庁(JP)

(12)特許公報(B2)

(11)特許番号
特許第7455588号
(P7455588)

(45)発行日 令和6年3月26日(2024.3.26)

(24)登録日 令和6年3月15日(2024.3.15)

(51)国際特許分類

F I

H 0 4 N 25/70 (2023.01)

H 0 4 N 25/70

請求項の数 17 (全45頁)

(21)出願番号	特願2020-5905(P2020-5905)	(73)特許権者	000001007
(22)出願日	令和2年1月17日(2020.1.17)		キヤノン株式会社
(65)公開番号	特開2021-114676(P2021-114676 A)		東京都大田区下丸子3丁目30番2号
(43)公開日	令和3年8月5日(2021.8.5)	(74)代理人	100114775
審査請求日	令和5年1月12日(2023.1.12)		弁理士 高岡 亮一
		(74)代理人	100121511
			弁理士 小田 直
		(74)代理人	100208580
			弁理士 三好 玲奈
		(72)発明者	三本杉 英昭
			東京都大田区下丸子3丁目30番2号
			キヤノン株式会社内
		審査官	三沢 岳志

最終頁に続く

(54)【発明の名称】 撮像装置

(57)【特許請求の範囲】

【請求項1】

各々が第1及び第2の光電変換部を含む複数の画素を有し、前記複数の画素は行列状に配置され複数の列出力線に接続されており、

前記複数の画素の中の所定の行の前記第1の光電変換部の信号を前記複数の列出力線の中の所定の出力線に読出す第1の読出し動作と、前記複数の画素の中の前記所定の行と同じ行の前記第1及び第2の光電変換部の信号を混合した信号を前記複数の列の中の前記所定の列出力線に読出す第2の読出し動作とを順次行う読出し手段と、

前記複数の列出力線に接続された複数の列回路と、
前記第1の読出し動作の際に、前記第1の光電変換部の信号が読出される前記所定の列出力線に接続された前記列回路を動作させると共に、前記第2の読出し動作の際に前記混合した信号が読出される前記列出力線の内、前記第1の光電変換部の信号が読出される前記所定の列出力線とは異なる列出力線に接続された前記列回路を、前記第1の読出し動作の際にパワーセーブする制御手段と、を有することを特徴とする撮像装置。

【請求項2】

前記制御手段は、前記第2の読出し動作の際に使用しない前記列回路も、前記第1の読出し動作の際にパワーセーブすることを特徴とすることを特徴とする請求項1に記載の撮像装置。

【請求項3】

前記第1の読出し動作の際に読出される行の数は、前記第2の読出し動作の際に読出さ

れる行の数より少ないことを特徴とする請求項 1 または 2 に記載の撮像装置。

【請求項 4】

前記第 1 の読出し動作の際に複数行の信号を加算して前記列出力線に読出すモードを有することを特徴とする請求項 1 ～ 3 のいずれか 1 項に記載の撮像装置。

【請求項 5】

前記第 1 の読出し動作の際に前記列出力線に読出された複数行の信号を加算する加算手段を有することを特徴とする請求項 1 ～ 4 のいずれか 1 項に記載の撮像装置。

【請求項 6】

前記読出し手段は、前記複数の画素からノイズ信号を読出すノイズ読出し動作を有し、前記制御手段は、前記第 1 の読出し動作の際にパワーセーブする前記列回路を前記ノイズ読出し動作終了時からパワーセーブすることを特徴とする請求項 1 ～ 5 のいずれか 1 項に記載の撮像装置。

10

【請求項 7】

前記読出し手段は、前記複数の画素からノイズ信号を読出すノイズ読出し動作を有し、前記制御手段は、前記ノイズ読出し動作終了時から前記第 2 の読出し動作開始まで前記列回路に対するパワーセーブ状態と非パワーセーブ状態を変更しないことを特徴とする請求項 1 ～ 5 のいずれか 1 項に記載の撮像装置。

【請求項 8】

前記列回路は、アンプを含むことを特徴とする請求項 1 に記載の撮像装置。

【請求項 9】

前記列回路は、A/D変換器を含むことを特徴とする請求項 1 に記載の撮像装置。

20

【請求項 10】

前記列回路は、列出力線に接続された電流源を含むことを特徴とする請求項 1 に記載の撮像装置。

【請求項 11】

前記パワーセーブする列回路から出力されるデータをそれぞれ格納するための対応するメモリを有し、前記制御手段は、前記列回路のパワーセーブに伴って前記対応するメモリもパワーセーブすることを特徴とする請求項 1 に記載の撮像装置。

【請求項 12】

前記第 2 の読出し動作によって読出された信号を処理して画像表示する表示部を有することを特徴とする請求項 1 に記載の撮像装置。

30

【請求項 13】

前記第 2 の読出し動作によって読出された信号を処理して画像記録する記録部を有することを特徴とする請求項 1 に記載の撮像装置。

【請求項 14】

前記第 2 の読出し動作によって読出された信号と前記第 1 の読出し動作によって読出された信号を処理して位相差を検出する位相差焦点検出手段を有することを特徴とする請求項 1 に記載の撮像装置。

【請求項 15】

前記第 1 の読出し動作をする場合としない場合とを区別するための情報を画像信号のヘッダーに付加する付加手段を有することを特徴とする請求項 1 に記載の撮像装置。

40

【請求項 16】

請求項 1 ～ 15 のいずれか 1 項に記載の前記撮像装置の各手段としてコンピュータを機能させるためのコンピュータプログラム。

【請求項 17】

請求項 16 に記載のコンピュータプログラムを記憶したコンピュータで読み取り可能な記憶媒体。

【発明の詳細な説明】

【技術分野】

【0001】

50

本発明は、撮像装置に関し、特に焦点検出用画素を有する撮像装置に関するものである。

【背景技術】

【0002】

近年、複数の光電変換部による画素内瞳分割機能を有する画素を備えた撮像素子を用いた、撮像面位相差検出方式の焦点検出を行う焦点検出方法が提案されている。このような焦点検出方法に利用可能な信号を出力する撮像素子の一例として、2次元に配列したマイクロレンズアレイのマイクロレンズ毎に、1対の光電変換部を設けた画素を有するものがある。

【0003】

例えば、特許文献1では、上述したような撮像素子を用いた次のような制御が開示されている。まず、マイクロレンズにより瞳分割された光電変換部Aと光電変換部Bを有する画素から、光電変換部Aの出力信号であるA像信号と光電変換部Aと光電変換部Bの加算信号であるA+B像信号を読み出す。そして、(A+B像信号)-(A像信号)によりB像信号を計算し、得られたA像信号とB像信号を用いて位相差検出方式の焦点検出を実施するとともに、A+B像信号を用いて被写体画像を作成する。

10

【先行技術文献】

【特許文献】

【0004】

【文献】特開2013-106194号公報

【発明の概要】

20

【発明が解決しようとする課題】

【0005】

しかしながら、上述の特許文献に開示された従来技術では、A像信号とA+B像信号を読み出すことにより読み出しデータ量が2倍になるため、伝送するための配線や端子の数、回路規模が大きくなり、消費電力が増加するといった問題がある。

そこで、本発明の目的は、消費電力の増加を抑制しつつ、撮像面位相差検出を可能にした撮像装置を提供することである。

【課題を解決するための手段】

【0006】

上記目的を達成するために、本発明の撮像装置は、

30

各々が第1及び第2の光電変換部を含む複数の画素を有し、前記複数の画素は行列状に配置され複数の列出力線に接続されており、

前記複数の画素の中の所定の行の前記第1の光電変換部の信号を前記複数の列出力線の中の所定の出力線に読み出す第1の読み出し動作と、前記複数の画素の中の前記所定の行と同じ行の前記第1及び第2の光電変換部の信号を混合した信号を前記複数の列の中の前記所定の列出力線に読み出す第2の読み出し動作とを順次行う読み出し手段と、

前記複数の列出力線に接続された複数の列回路と、
前記第1の読み出し動作の際に、前記第1の光電変換部の信号が読み出される前記所定の列出力線に接続された前記列回路を動作させると共に、前記第2の読み出し動作の際に前記混合した信号が読み出される前記列出力線の内、前記第1の光電変換部の信号が読み出される前記所定の列出力線とは異なる列出力線に接続された前記列回路を、前記第1の読み出し動作の際にパワーセーブする制御手段と、を有することを特徴とする。

40

【発明の効果】

【0007】

本発明によれば、消費電力の増加を抑制しつつ、撮像面位相差検出を可能にした撮像装置を提供することができる。

【図面の簡単な説明】

【0008】

【図1】本発明の実施例に係わる撮像装置の構成を示すブロック図である。

【図2】実施例1の撮像素子の左上部分の構成を示す図である。

50

- 【図 3】実施例 1 の撮像素子の右上部分の構成示す図である。
- 【図 4】実施例 1 の撮像素子の左下部分の構成を示す図である。
- 【図 5】実施例 1 の撮像素子の右下部分の構成を示す図である。
- 【図 6】実施例 1 の撮像素子の画素の構成を示す図である。
- 【図 7】実施例 1 の撮像素子内のメモリの構成図の左側部分を示す図である。
- 【図 8】実施例 1 の撮像素子内のメモリの構成図の右側部分を示す図である。
- 【図 9】実施例 1 の動画モード 1 における撮像素子の読出し動作を示すタイミングチャートの上半分を示す図である。
- 【図 10】実施例 1 の動画モード 1 における撮像素子の読出し動作を示すタイミングチャートの下半分を示す図である。
- 【図 11】実施例 1 の動画モード 1 におけるメモリへの書き込み、読出し動作を示すタイミングチャートの左側部分を示す図である。
- 【図 12】実施例 1 の動画モード 1 におけるメモリへの書き込み、読出し動作を示すタイミングチャートの右側部分を示す図である。
- 【図 13】実施例 1 の動画モード 2 における撮像素子の読出し動作を示すタイミングチャートの上半分を示す図である。
- 【図 14】実施例 1 の動画モード 2 における撮像素子の読出し動作を示すタイミングチャートの下半分を示す図である。
- 【図 15】実施例 1 の動画モード 2 におけるメモリへの書き込み、読出し動作を示すタイミングチャートの左側部分を示す図である。
- 【図 16】実施例 1 の動画モード 2 におけるメモリへの書き込み、読出し動作を示すタイミングチャートの右側部分を示す図である。
- 【図 17】実施例 1 の動画モード 3 における撮像素子の読出し動作を示すタイミングチャートの上半分を示す図である。
- 【図 18】実施例 1 の動画モード 3 における撮像素子の読出し動作を示すタイミングチャートの下半分を示す図である。
- 【図 19】実施例 1 の動画モード 3 におけるメモリへの書き込み、読出し動作を示すタイミングチャートの左側部分を示す図である。
- 【図 20】実施例 1 の動画モード 3 におけるメモリへの書き込み、読出し動作を示すタイミングチャートの右側部分を示す図である。
- 【図 21】実施例 1 の静止画モードにおける撮像素子の読出し動作を示すタイミングチャートの上半分を示す図である。
- 【図 22】実施例 1 の静止画モードにおける撮像素子の読出し動作を示すタイミングチャートの下半分を示す図である。
- 【図 23】実施例 1 の静止画モードにおけるメモリへの書き込み、読出し動作を示すタイミングチャートの左側部分を示す図である。
- 【図 24】実施例 1 の静止画モードにおけるメモリへの書き込み、読出し動作を示すタイミングチャートの右側部分を示す図である。
- 【図 25】実施例 1 における撮像装置 1000 の撮影動作を説明するためのフローチャートである。
- 【図 26】実施例 2 の動画モード 2 における撮像素子の読出し動作を示すタイミングチャートの上半分を示す図である。
- 【図 27】実施例 2 の動画モード 2 における撮像素子の読出し動作を示すタイミングチャートの下半分を示す図である。
- 【図 28】実施例 3 の動画モード 4 における撮像素子の読出し動作を示すタイミングチャートの上半分を示す図である。
- 【図 29】実施例 3 の動画モード 4 における撮像素子の読出し動作を示すタイミングチャートの下半分を示す図である。
- 【図 30】実施例 3 の動画モード 4 におけるメモリへの書き込み、読出し動作を示すタイミングチャートの左側部分を示す図である。

10

20

30

40

50

【図３１】実施例３の動画モード４におけるメモリへの書き込み、読出し動作を示すタイミングチャートの右側部分を示す図である。

【図３２】実施例３における撮像装置１００の撮影動作を説明するためのフローチャートである。

【図３３】実施例３における撮像装置１００の撮影動作の他の部分を説明するためのフローチャートである。

【図３４】実施例４の撮像素子内のメモリの構成図の左側部分を示す図である。

【図３５】実施例４の撮像素子内のメモリの構成図の右側部分を示す図である。

【図３６】実施例４の動画モード６における撮像素子の読出し動作を示すタイミングチャートの上半分を示す図である。

10

【図３７】実施例４の動画モード６における撮像素子の読出し動作を示すタイミングチャートの下半分を示す図である。

【図３８】実施例４の動画モード６におけるメモリへの書き込み、読出し動作を示すタイミングチャートの左側部分を示す図である。

【図３９】実施例４の動画モード６におけるメモリへの書き込み、読出し動作を示すタイミングチャートの右側部分を示す図である。

【発明を実施するための形態】

【０００９】

以下、添付図面を参照して、本発明の好適な実施の形態について実施例を用いて説明する。なお、各図において、同一の部材ないし要素については同一の参照番号を付し、重複する説明は省略ないし簡略化する。

20

また、実施例においては、撮像装置としてデジタルカメラに適用した例について説明する。しかし、撮像装置はカメラ付きのスマートフォン、カメラ付きのタブレットコンピュータ、車載カメラ、ネットワークカメラなど撮像機能を有する電子機器等を含む。

【実施例１】

【００１０】

図１は、本発明の実施例１に係わる撮像装置の構成を示すブロック図である。実施例１の撮像装置１０００は、例えばデジタルカメラであり、静止画像撮影機能及び動画撮影機能を有している。撮像装置１０００は、撮像装置１０００全体を統括的に制御するコンピュータとしてのＣＰＵ（Central Processing Unit）１０２、及び撮影レンズ１０９を通過した光学像が結像される撮像素子１００を有する。

30

【００１１】

撮像素子１００は、光学像を電気信号（アナログ画素信号）に変換後、所定の量子化ビット数に応じてデジタル画像データに変換して出力する。

DSP（Digital Signal Processor）１０１は、撮像素子１００からデータを受信し、静止画像及び動画の各種補正処理や、画像の圧縮処理等を行う。

【００１２】

RAM（Random Access Memory）１０５は、撮像素子１００から出力される画像データ及びDSP１０１で処理された画像データを一時記憶するための画像メモリである。RAM１０５は、CPU１０２のワークメモリとしても用いられる。本実施例では、画像メモリ及びワークメモリとしてRAM１０５を用いるが、アクセス速度に問題ないものであれば、他のメモリを用いてもよい。

40

【００１３】

ROM（Read Only Memory）１０６には、CPU１０２を動作させるためのコンピュータプログラムが格納される。本実施例では、ROM１０６としてフラッシュROMが用いられるが、アクセス速度に問題がないものであれば、他のメモリを用いてもよい。

【００１４】

操作部１０３は、撮像装置１０００を起動するメインスイッチや、ユーザーが撮像装置１０００に静止画や動画の撮影命令を行う撮影スイッチ等を含み、撮像条件等を設定する

50

際にも用いられる。表示部 104 は、CPU 102 の制御下で、画像データに応じた静止画像又は動画像の表示を行うとともに、メニュー等の表示を行う。

【0015】

記録部 107 は、例えば不揮発性メモリ又はハードディスクであり、画像データ等が記録される。本実施例において記録部 108 は、装置に内蔵される形で記載されているが、コネクタ等を介した着脱可能なメモリーカードなどの外部記録媒体でもよい。108 は CPU 102 等が接続されたバスである。

【0016】

図 2 ~ 図 5 は、実施例 1 の撮像素子 100 の全体構成図を 4 つに分割して示す図であり、図 2 は撮像素子の全体構成の内の左上部分の構成、図 3 は右上部分の構成、図 4 は左下部分の構成、図 5 は右下部分の構成を示す図である。

10

【0017】

図 2 ~ 図 5 に示すように、光電変換素子を有する画素 200 が一番左上の画素 $R0_0$ ~ 一番右下の画素 $Bm-1_n-1$ (m 、 n は任意の整数) のように行列状に複数配置されている。画素 200 のそれぞれの表示 $R(G, B)p_q$ において、 R は赤色、 G は緑色、 B は青色のカラーフィルタが各画素に配置されていることを意味する。図 2 ~ 図 5 に示すようにカラーフィルタの配置はベイヤー配列となっている。

【0018】

また、各画素 200 の表示 $R(G, B)p_q$ において、 p_q は、第 p 行第 q 列の画素であることを示している。

20

ここで、画素 200 の画素の構成について図 6 を用いて説明する。図 6 は、撮像素子 100 内の画素 200 の構成例を示す回路図である。画素 200 は、フォトダイオード 201a、201b、転送スイッチ 202a、202b、フローティングディフュージョン領域 203、増幅部 204、リセットスイッチ 205 及び選択スイッチ 206a、206b を有する。

【0019】

なお、各スイッチは、MOS トランジスタ等により構成される。以下の説明では、各スイッチは、一例として N 型の MOS トランジスタであるものとするが、各スイッチは P 型の MOS トランジスタであってもよく、その他のスイッチング素子であってもよい。

このように、本実施例における撮像素子 100 は、1 つの単位画素 200 内に、2 つのフォトダイオード 201a (第 1 の光電変換部)、201b (第 2 の光電変換部) を有する。

30

【0020】

ただし、各単位画素 200 に設けられるフォトダイオードの個数は、図 6 に示されるような 2 つに限定されず、3 つ以上 (例えば、4 つ) でもよい。本実施例において、フォトダイオード 201a、201b は、後述するように、焦点検出画素として機能するとともに、撮像素子としても機能する。

フォトダイオード 201a 及び 201b は、同一のマイクロレンズを通過した左右の異なる射出瞳からの光を受光し、光電変換によりその受光量に応じた信号電荷を生成する光電変換部である。

40

【0021】

フォトダイオード 201a により得られる信号を例えば A 像信号、フォトダイオード 201b により得られる信号を例えば B 像信号と呼ぶ。

転送スイッチ 202a は、フォトダイオード 201a とフローティングディフュージョン領域 203 との間に接続され、転送スイッチ 202b はフォトダイオード 201b とフローティングディフュージョン領域 203 との間に接続される。

【0022】

転送スイッチ 202a 及び 202b は、それぞれ、フォトダイオード 201a 及び 201b で発生した電荷を共通のフローティングディフュージョン領域 203 に転送する素子である。転送スイッチ 202a 及び 202b は、それぞれ、制御信号 txa 及び txb に

50

よって制御される。

【0023】

フローティングディフュージョン領域203は、フォトダイオード201a及び201bから転送された電荷を一時的に保持するとともに、保持した電荷を電圧信号に変換する電荷電圧変換部である。増幅部204は、ソースフォロワ型MOSトランジスタである。増幅部204のゲートは、フローティングディフュージョン領域203に接続され、増幅部204のドレインは電源電位VDDを供給する共通の電源208に接続される。

【0024】

増幅部204は、フローティングディフュージョン領域203に保持された電荷に基づく電圧信号を増幅して、画像信号として出力する。

リセットスイッチ205は、フローティングディフュージョン領域203と共通の電源208との間に接続される。

【0025】

リセットスイッチ205は、制御信号resによって制御され、フローティングディフュージョン領域203の電位を電源電位VDDにリセットする。選択スイッチ206a、206bは、増幅部204のソースと列信号線300a~300lの間に接続される。選択スイッチ206a、206bは、それぞれ制御信号sel0、sel1によって制御され、増幅部204で増幅された画像信号を出力端子vout207a、207bに出力する。

【0026】

図2~図5に戻り、垂直走査回路303は、制御信号res、txa、txb、sel0、sel1等を各画素200に供給する。これらの制御信号は、それぞれ各画素200の端子res、txa、txb、sel0、sel1に供給される。各画素の出力端子vout207a、207bは、列出力線300a~300lに接続される。画素R0_0が配置される縦の列(0列目)を例に説明すると、図2~図5に示すように0行目の画素R0_0からm-1行目の画素Gm-1_0までの画素と列出力線300a~300lが12行毎の周期で接続される。

【0027】

本実施例では、12行毎の周期で、各行の出力端子207aは異なる列出力線300a~300lにそれぞれ接続されている。また、出力端子207bは一つおきの同色の3行ずつが同じ列出力線300a~300lに接続されている。この構成により、1水平期間毎に12行分のsel0をONにすることで12行分の画素信号を異なる列出力線に同時に出力することができる。

【0028】

また、12行分のsel1をONにすることで3行ずつの画素信号を同じ列出力線に出力することによって信号を混合(加算)することができる。この接続パターンは、各列同様となっている。ただし、画素と列出力線の接続パターンはこの限りではない。

【0029】

列出力線300a~300lは、それぞれ列回路としてのAD変換器(ADC)301a~301lの入力へ接続される。AD変換器301a~301lは、画素200から出力される光信号(S信号)とノイズ信号(N信号)をそれぞれアナログ-デジタル変換する。列出力線300a~300lには、それぞれ電流源302a~302lが接続されている。

【0030】

電流源302a~302lと列出力線300a~300lに選択スイッチ206a、206bを介して接続された画素200の増幅MOSトランジスタからなる増幅部204によってソースフォロア回路が構成される。

ADC301a~301lは、ランプ信号発生器306a、306bやカウンタ305a、305bから出力される信号とTG(タイミングジェネレータ)307a、307bから出力される制御信号に基づき、列出力線300a~300lに出力された画素信号を

10

20

30

40

50

A/D変換する。

【0031】

また、TG307a、307bからはADC301a～301lの各ADC別にパワーセーブ制御信号が入力される。このパワーセーブ制御信号がアサート（有効化）されると、ADC301a～301lはパワーセーブ状態になり、電力が動作時よりも低減される。

ここで実施例においてパワーセーブとは給電を停止または削減することである。

【0032】

ADC301a～301lでA/D変換されてデジタルデータとなった画素データは、水平走査回路304a、304bからの制御信号によって共通出力線324a、324b、325a、325bを介してメモリ308a、308bへ各列順次転送される（メモリ転送）。

10

メモリ308a、308bからは後述する動作により画素のSデータと、それに対応する画素のNデータがS-N演算部309a、309bへ出力される。

【0033】

なお垂直走査回路303と水平走査回路304a、304bはCPU102と共に、画素からの信号を読み出すための読み出し手段として機能している。そして読み出し手段として、第1の光電変換部の信号を列出力線に読み出す第1の読み出し動作と、第1及び第2の光電変換部の信号を混合した信号を列出力線に読み出す第2の読み出し動作を行う。

【0034】

S-N演算部309a、309bは、入力されたSデータからNデータを減算する。この動作により各画素の読み出し回路に起因するノイズ成分をキャンセルした画像信号が生成される。

20

S-N演算部309a、309bから出力されたデータは、補正回路310a、310bに入力される。補正回路310a、310bではOBクランプなどの所定の補正処理が行われる。

【0035】

補正回路310a、310bから出力されたデータはデータ出力部311a、311bに入力され、データ出力部311a、311bから撮像素子100の外部へデータが出力される。

S-N演算部309a、309b、補正回路310a、310bはTG307a、307bから出力される個別のパワーセーブ制御信号によりパワーセーブが制御される。

30

【0036】

このパワーセーブ制御信号がアサート（有効化）されると、各回路はパワーセーブ状態になり、電力が動作時よりも低減される。

ここで、メモリ308a、308bの構成について図7、図8を用いて説明する。ここでは、例えばR画素の信号を格納するメモリ308aを例に説明する。

【0037】

図7、図8は実施例1の撮像素子内のメモリ308aの構成を示す図であり、図7は撮像素子内のメモリ308aの左側部分の構成を示す図、図8は撮像素子内のメモリ308aの右側部分の構成を示す図である。

40

【0038】

メモリ308aはメモリ群330a、330bで構成されている。各メモリ群はメモリN__0 340a～メモリN__5 340f、メモリA__0 341a～メモリA__5 341f、メモリAB__0 342a～メモリAB__5 342fで構成されている。各メモリは図8のメモリ制御部343から出力される書き込み制御信号、読み出し制御信号によって制御され、それぞれ1行分の容量を有する。

【0039】

ADC301a～301fから入力される各列のNデータはそれぞれ、メモリN__0 340a～メモリN__5 340fに書き込まれる。

また、各列のA像データはそれぞれメモリA__0 341a～メモリA__5 341fに

50

書き込まれる。A 像データと B 像データの混合信号である各列の A + B 像データはメモリ A B __ 0 3 4 2 a ~ メモリ A B __ 5 3 4 2 f に書き込まれる。

【 0 0 4 0 】

各メモリに書き込まれた各信号は、メモリ制御部 3 4 3 から出力される読出し制御信号により順次読出される。また、メモリ制御部 3 4 3 から出力されるセレクト信号に従って動作するセクタ 3 4 4、3 4 5、図 8 の出力制御部 3 3 2 から出力されるセレクト信号に従って動作するセクタ 3 3 1 a、3 3 1 b を介して S - N 演算部 3 0 9 a へ所定のメモリの N データと所定のメモリの S 信号 (A 像データ、A + B 像データ) が出力される。

【 0 0 4 1 】

メモリ群 3 3 0 a とメモリ群 3 3 0 b の、出力制御部 3 3 2 から出力されるセレクト信号、またはメモリ制御部 3 4 3 の書き込み制御と読出し制御は、1 水平期間毎に交互に切り替わる。例えば、ある水平期間ではメモリ群 3 3 0 a へ書き込むと同時にメモリ 3 3 0 b から読出しが行われ、別の水平期間ではメモリ群 3 3 0 b へ書き込むと同時にメモリ 3 3 0 a から読出しが行われる。

【 0 0 4 2 】

この動作により、ある水平走査期間で 1 2 行を同時に A D 変換しメモリ群 3 3 0 a (3 3 0 b) に記憶すると共に、前の水平期間で A D 変換しメモリ群 3 3 0 b (3 3 0 a) に記憶した 1 2 行のデータを S - N 演算して撮像素子から出力することができる。

また、メモリ群 3 3 0 a の、メモリ N __ 0 3 4 0 a ~ メモリ N __ 5 3 4 0 f、メモリ A __ 0 3 4 1 a ~ メモリ A __ 5 3 4 1 f、メモリ A B __ 0 3 4 2 a ~ メモリ A B __ 5 3 4 2 f は T G 3 0 7 a から出力される個別のパワーセーブ制御信号 (P S A V E __ M E M) によりパワーセーブが制御される。

【 0 0 4 3 】

このパワーセーブ制御信号がアサートされると、各メモリはパワーセーブ状態になり、電力が動作時よりも低減される。メモリ群 3 3 0 b についても同様に制御される。

ここで、撮像素子 1 0 0 の各モードでの読出し動作について説明する。

実施例 1 の撮像装置は撮影モードとして、動画モード 1、動画モード 2、動画モード 3、静止画モードを具備する。

【 0 0 4 4 】

図 9 ~ 図 1 2 は、動画モード 1 の読出し動作を示すタイミングチャートである。

なお、図 9 は動画モード 1 における撮像素子の読出し動作を示すタイミングチャートの上半分を示す図であり、図 1 0 は動画モード 1 における撮像素子の読出し動作を示すタイミングチャートの下半分を示す図である。

【 0 0 4 5 】

また図 1 1 は動画モード 1 におけるメモリの読出し動作を示すタイミングチャートの左側部分を示す図であり、図 1 2 は動画モード 1 におけるメモリの読出し動作を示すタイミングチャートの右側部分を示す図である。

以下、図 9 ~ 図 1 2 を参照しつつ画像信号の 1 2 行分 (1 水平走査線分) の読出し動作について説明する。なお、各制御信号が H のときに各スイッチはオンになり、L のときに各スイッチはオフになるものとする。

【 0 0 4 6 】

図 9 ~ 図 1 2 を用いて、例えば R 画素の読出し動作について説明するが、他の色についても同様の動作であり、説明は省略する。

図 9、図 1 0 に示すように、時刻 t a 0 において、制御信号 t x a __ 1 2 k ~ t x a __ 1 2 k + 1 0、t x b __ 1 2 k ~ t x b __ 1 2 k + 1 0 が H になり、転送スイッチ 2 0 2 a、2 0 2 b がオンになる。

【 0 0 4 7 】

この時、信号 r e s __ 1 2 k ~ r e s __ 1 2 k + 1 0 は H になっており、フォトダイオード 2 0 1 a、2 0 1 b に蓄積された電荷は、転送スイッチ 2 0 2 a、2 0 2 b、リセットスイッチ 2 0 5 を介して電源 2 0 8 に転送される。即ち、時刻 t a 0 において、フォト

10

20

30

40

50

ダイオード 201a、201b はリセットされる。次に、時刻 t_{a1} において、制御信号 $t_{xa_12k} \sim t_{xa_12k+10}$ 、 $t_{xb_12k} \sim t_{xb_12k+10}$ を L とし、フォトダイオード 201a、201b への光電荷の蓄積が開始される。

【0048】

所定の時間だけ光電荷の蓄積を行った後の時刻 t_{a3} において、選択スイッチ 206 の制御信号 $sel0_12k \sim sel0_12k+10$ が H になり、増幅部 204 のソースが選択スイッチ 206a を介して列出力線 300a \sim 300f に接続される。時刻 t_{a4} において、リセットスイッチ 205 の制御信号 $res_12k \sim res_12k+10$ を L とすることでフローティングディフュージョン領域 203 のリセットを解除する。

【0049】

このとき、フローティングディフュージョン領域 203 の電位に応じたリセット信号レベルの電位 (N 信号) が増幅部 204 を介して列出力線 300a \sim 300f に読出され、AD変換器 301a \sim 301f に入力される。このように時刻 t_{a4} において、N 信号 (ノイズ信号) を読出すためのノイズ読出し動作が行われる。

次に、時刻 t_{a5} において、AD変換器 301a \sim 301f のパワーセーブ制御信号はネゲート (無効化) され、AD変換器 301a \sim 301f はアクティブになる。

【0050】

ここで、TG307a、307b は CPU102 と共にパワーセーブをするための制御手段として機能している。

ランプ信号発生器 306a は時間経過に比例して信号レベルが変化するランプ信号の出力を開始する。同時にカウンタ 305a はリセット状態からカウントアップを開始する。AD変換器 301a \sim 301f 内の比較器において、入力信号とランプ信号発生器 306a が出力するランプ信号とを比較する。

【0051】

入力されたランプ信号の信号レベルが時間の経過とともに大きくなり、その信号レベルが入力信号の値を上回った時点で、出力されているカウンタ値を記憶する。この記憶されたカウンタ値が N データとなる (N 信号の AD 変換)。

時刻 t_{a6} において、N 信号の AD 変換が終了すると、各列の N データがメモリ 308a へ転送され、時刻 t_{a7} にて終了する。

【0052】

この時、AD変換器 301a \sim 301f の各列の N データは例えばメモリ群 330a の、それぞれメモリ N_0 340a \sim メモリ N_5 340f に送られることとなる。それに伴い、時刻 t_{a6} においては同時に AD変換器 301c \sim 301f のパワーセーブ制御信号がアサートされ、AD変換器 301c \sim 301f はパワーセーブ状態となる。

【0053】

次に、時刻 t_{a8} では、制御信号 $t_{xa_12k} \sim t_{xa_12k+10}$ が H になり、フォトダイオード 201a の光電荷がそれぞれフローティングディフュージョン領域 203 へ転送される。その後、時刻 t_{a9} において、制御信号 $t_{xa_12k} \sim t_{xa_12k+10}$ が L になる。この動作により、フォトダイオード 201a (第 1 の光電変換部) に $t_{a1} \sim t_{a9}$ の期間蓄積された電荷信号 (A 信号) がフローティングディフュージョン領域 203 へ転送される。

【0054】

そして、このとき選択スイッチ 206 の制御信号 $sel0_12k \sim sel0_12k+10$ が H なので、その変化に応じた電圧が増幅部 204 及び列出力線 300a \sim 300f に出力される。このように時刻 t_{a9} において、第 1 の光電変換部の信号 (A 像信号) を列出力線に読出すための第 1 の読出し動作が行われる。

【0055】

次に、時刻 t_{a10} において、ランプ信号発生器 306a はランプ信号の出力を開始する。同時にカウンタ 305a はリセット状態からカウントアップを開始する。AD変換器 301a、301b 内の比較器において、入力信号とランプ信号発生器 306a が出力す

10

20

30

40

50

るランプ信号とを比較する。入力されたランプ信号の信号レベルが時間の経過とともに大きくなり、その信号レベルが入力信号の値を上回った時点で、出力されているカウンタ値を記憶する。

【 0 0 5 6 】

この記憶されたカウンタ値が A 像データとなる (A 像信号の A D 変換)。ただし、 A D 変換器 3 0 1 a、3 0 1 b だけがアクティブなので、1 2 k 行と 1 2 k + 2 行の A 像信号だけが A D 変換されることになる。

時刻 t a 1 1 において、A 像信号の A D 変換が終了すると、各列の A 像データがメモリ 3 0 8 a へ転送され、時刻 t a 1 2 にて終了する。

【 0 0 5 7 】

この時、A D 変換器 3 0 1 a、3 0 1 b の各列の A 像データはそれぞれメモリ A __ 0 3 4 1 a、メモリ A __ 1 3 4 1 b に格納されることとなる。しかし A D 変換器 3 0 1 c ~ 3 0 1 f はパワーセーブ状態となっているため、有効なデータは出力されず、メモリ 3 0 8 a へもデータは格納されない。

【 0 0 5 8 】

時刻 t a 1 3 において、再び制御信号 t x a __ 1 2 k ~ t x a __ 1 2 k + 1 0 が H になるとともに制御信号 t x b __ 1 2 k ~ t x b __ 1 2 k + 1 0 も H となる。その後、時刻 t a 1 4 において、制御信号 t x a __ 1 2 k ~ t x a __ 1 2 k + 1 0 と t x b __ 1 2 k ~ t x b __ 1 2 k + 1 0 が L になる。

【 0 0 5 9 】

この動作により、フォトダイオード 2 0 1 a (第 1 の光電変換部)、2 0 1 b (第 2 の光電変換部) の双方の電荷信号がともにフローティングディフュージョン領域 2 0 3 へ転送され加算 (混合) され A + B 像信号が生成される。そして、このとき選択スイッチ 2 0 6 の制御信号 s e l 0 __ 1 2 k ~ s e l 0 __ 1 2 k + 1 0 が H なので、その変化に応じた電圧が増幅部 2 0 4 及び列出力線 3 0 0 a ~ 3 0 0 f に出力される。このように時刻 t a 1 4 において、第 1 及び第 2 の光電変換部の信号を混合した信号 (A + B 像信号) を列出力線に読出すための第 2 の読出し動作が行われる。

【 0 0 6 0 】

次に、時刻 t a 1 5 において、A D 変換器 3 0 1 c ~ 3 0 1 f のパワーセーブ制御信号はネゲート (無効化) され、A D 変換器 3 0 1 c ~ 3 0 1 f はアクティブになる。ランプ信号発生器 3 0 6 a はランプ信号の出力を開始する。同時にカウンタ 3 0 5 a はリセット状態からカウンタアップを開始する。A D 変換器 3 0 1 a ~ 3 0 1 f 内の比較器において、入力信号とランプ信号発生器 3 0 6 a が出力するランプ信号とを比較する。

【 0 0 6 1 】

入力されたランプ信号の信号レベルが時間の経過とともに大きくなり、その信号レベルが入力信号の値を上回った時点で、出力されているカウンタ値を記憶する。この記憶されたカウンタ値が A + B 像データとなる (A + B 像信号の A D 変換)。

時刻 t a 1 6 において、A + B 像信号の A D 変換が終了すると、各列の A + B 像データがメモリ 3 0 8 a へ転送され、時刻 t a 1 9 にて終了する。

【 0 0 6 2 】

この時、A D 変換器 3 0 1 a ~ 3 0 1 f の各列の A + B 像データはそれぞれメモリ A B __ 0 3 4 2 a ~ メモリ A B __ 5 3 4 2 f に格納されることとなる。

また、時刻 t a 1 6 においては同時に A D 変換器 3 0 1 a ~ 3 0 1 f のパワーセーブ制御信号がアサートされ、A D 変換器 3 0 1 a ~ 3 0 1 f はパワーセーブ状態となる。

その後時刻 t a 1 7 において制御信号 r e s __ 1 2 k ~ r e s __ 1 2 k + 1 0 が H、時刻 t a 1 8 において制御信号 S E L 0 __ 1 2 k ~ S E L 0 __ 1 2 k + 1 0 が L になり 1 2 行分 (1 水平走査線分) の画素からの信号読出しと A D 変換動作が完了する。

【 0 0 6 3 】

図 9、図 1 0 に示す時刻 t a 2 から時刻 t a 2 0 の期間では、メモリ 3 0 8 a のメモリ群 3 3 0 b に既に格納されているデータ (前の水平期間で A D 変換されたデータ) がメモ

10

20

30

40

50

り 3 0 8 a から出力され、データ出力部 3 1 1 a を介して撮像素子 1 0 0 外へ出力される。上述した時刻 t a 2 から時刻 t a 2 0 までの期間を、読出しの単位である 1 水平期間とする。

【 0 0 6 4 】

A D 変換され、メモリ 3 0 8 a のメモリ群 3 3 0 a にデータが格納された後、メモリ群 3 3 0 a からデータ出力部 3 1 1 a を介して出力されるまでの動作のタイミングチャートを図 1 1、図 1 2 に示す。図 1 1 は動画モード 1 におけるメモリ群 3 3 0 a への書き込み、読出し動作を示すタイミングチャートの左側部分を示す図であり、図 1 2 は右側部分を示す図である。

図 1 1、図 1 2 において、図 9、図 1 0 と同じ時刻が記載されているタイミングは、図 9、図 1 0 と同じタイミングであることを示す。

【 0 0 6 5 】

時刻 t a 6 ではメモリ群 3 3 0 a のメモリ N__0 3 4 0 a ~ メモリ N__5 3 4 0 f のパワーセーブ制御信号はネゲートされ、メモリが動作状態となると共に、N データのメモリ N__0 3 4 0 a ~ メモリ N__5 3 4 0 f への書き込みが開始される。時刻 t a 7 にて書き込みが終了するとパワーセーブ制御信号はアサートされ、メモリはパワーセーブ状態となる。パワーセーブ状態ではメモリ内のデータは保持される。

【 0 0 6 6 】

時刻 t a 1 1 ではメモリ群 3 3 0 a のメモリ A__0 3 4 1 a ~ メモリ A__1 3 4 1 b のパワーセーブ制御信号はネゲートされ、メモリが動作状態となるとともに、A 像データのメモリ A__0 3 4 1 a、メモリ A__1 3 4 1 b への書き込みが開始される。時刻 t a 1 2 にて書き込みが終了するとパワーセーブ制御信号はアサートされ、メモリはパワーセーブ状態となる。メモリ A__2 3 4 1 c ~ メモリ A__5 3 4 1 f にはデータの書き込みが行われないため、パワーセーブ制御信号はアサートのままであり、パワーセーブ状態のままを保つ。

【 0 0 6 7 】

時刻 t a 1 6 ではメモリ A B__0 3 4 2 a ~ メモリ A B__5 3 4 2 f のパワーセーブ制御信号はネゲートされ、メモリが動作状態となるとともに、A + B 像データのメモリ A B__0 3 4 2 a ~ メモリ A B__5 3 4 2 f への書き込みが開始される。時刻 t a 1 9 にて書き込みが終了するとパワーセーブ制御信号はアサートされ、メモリはパワーセーブ状態となる。

【 0 0 6 8 】

次の水平期間の時刻 t a 2 では、メモリ群 3 3 0 a のメモリ N__0 3 4 0 a ~ メモリ N__5 3 4 0 f、メモリ A__0 3 4 1 a、メモリ A__1 3 4 1 b、メモリ A B__0 3 4 2 a ~ メモリ A B__5 3 4 2 f のパワーセーブ制御信号がネゲートされ、これらのメモリが動作状態となる。メモリ A__2 3 4 1 c ~ メモリ A__5 3 4 1 f については、パワーセーブ制御信号はアサートのままであり、パワーセーブ状態のままを保つ。

【 0 0 6 9 】

この状態でメモリ制御部 3 4 3 と出力制御部 3 3 2 により、図 1 2 に示すように、1 2 k、1 2 k + 2 行の A 像データと、1 2 k、1 2 k + 2、1 2 k + 4、1 2 k + 6、1 2 k + 8、1 2 k + 1 0 行の N データと A + B 像データがメモリ 3 0 8 a から出力される。

この間 S - N 演算部 3 0 9 a と補正回路 3 1 0 a はパワーセーブ制御信号がネゲートされており、動作状態となっている。

【 0 0 7 0 】

S - N 演算部 3 0 9 a で A 像データ - N データ、または (A + B) 像データ - N データが出力され、補正回路 3 1 0 a での処理の後、データ出力部 3 1 1 a から撮像素子 1 0 0 外へ出力される。

なお、上記の (A + B) 像データ - N データは、後述するように、図 2 5 のステップ S 1 0 3 において、表示部 1 0 4 で動画として画像表示される。また、A 像データ - N データと演算されて B 像データを生成し、A 像データと B 像データを用いて位相差焦点検出が

10

20

30

40

50

実行される。即ち、例えばステップ S 1 0 3 は位相差焦点検出手段として機能している。

【 0 0 7 1 】

時刻 t_{a20} にて出力が完了されると、メモリ 3 0 8 a、S - N 演算部 3 0 9 a、補正回路 3 1 0 a のパワーセーブ制御信号はすべてアサートされ、各回路がパワーセーブ状態となる。

この時刻 $t_{a0} \sim t_{a20}$ の動作を 1 2 行ずつ所定数の水平走査線分繰り返すことにより 1 画面分の像信号を取得する。

【 0 0 7 2 】

以上のように、T G 3 0 7 a、3 0 7 b、C P U 1 0 2 は、第 2 の読出し動作に使用する列回路のうち、第 1 の読出し動作の際に使用しない少なくとも一部の列回路を、第 1 の読出し動作の際にパワーセーブする制御手段として機能している。

また制御手段は、第 2 の読出し動作の際に使用しない列回路も、第 1 の読出し動作の際にパワーセーブしている。

【 0 0 7 3 】

なお、実施例においては第 1 の読出し動作の際に読出される行の数は、第 2 の読出し動作の際に読出される行の数より少なく設定されている。

また、実施例においては、複数の画素からノイズ信号を読出すノイズ読出し動作を有し、第 1 の読出し動作の際にパワーセーブする列回路をノイズ読出し動作終了時からパワーセーブするように構成されている。

【 0 0 7 4 】

また、ノイズ読出し動作終了時から第 2 の読出し動作開始まで列回路に対するパワーセーブ状態と非パワーセーブ状態を変更しないように構成されている。従って、第 2 の読出し動作開始時にパワーセーブ状態から非パワーセーブ状態に変化することがなく、立ち上がりによる遅延が発生しにくくなっている。

また、実施例では、パワーセーブする列回路から出力されるデータをそれぞれ格納するための対応するメモリを有し、列回路のパワーセーブに伴って対応するメモリもパワーセーブしている。

【 0 0 7 5 】

図 1 3 ~ 1 6 は、実施例 1 の動画モード 2 の読出し動作を示すタイミングチャートである。

図 1 3 は実施例 1 の動画モード 2 における撮像素子の読出し動作を示すタイミングチャートの上半分を示す図であり、図 1 4 は実施例 1 の動画モード 2 における撮像素子の読出し動作を示すタイミングチャートの下半分を示す図である。

【 0 0 7 6 】

図 1 5 は実施例 1 の動画モード 2 におけるメモリへの書き込み、読出し動作を示すタイミングチャートの左側部分を示す図であり、図 1 6 は実施例 1 の動画モード 2 におけるメモリへの書き込み、読出し動作を示すタイミングチャートの右側部分を示す図である。

【 0 0 7 7 】

以下、図 1 3 ~ 1 6 を参照しつつ画像信号の 1 2 行分（1 水平走査線分）の読出し動作について説明する。なお、図 1 3 ~ 1 6 は例として R 画素の読出し動作について説明するが、他の色についても同様の動作であり、説明を省略する。

時刻 t_{b0} において、制御信号 $t_{xa_12k} \sim t_{xa_12k+10}$ 、 $t_{xb_12k} \sim t_{xb_12k+10}$ が H になり、転送スイッチ 2 0 2 a、2 0 2 b がオンになる。

【 0 0 7 8 】

この時、信号 $res_12k \sim res_12k+10$ は H になっており、フォトダイオード 2 0 1 a、2 0 1 b に蓄積された電荷は、転送スイッチ 2 0 2 a、2 0 2 b、リセットスイッチ 2 0 5 を介して電源 2 0 8 に転送され、フォトダイオード 2 0 1 a、2 0 1 b の電荷はリセットされる。

時刻 t_{b1} において、制御信号 $t_{xa_12k} \sim t_{xa_12k+10}$ 、 $t_{xb_12k} \sim t_{xb_12k+10}$ を L とし、フォトダイオード 2 0 1 a、2 0 1 b における光電

10

20

30

40

50

荷の蓄積が開始される。

【 0 0 7 9 】

所定の時間だけ光電荷の蓄積を行った後の時刻 t_{b3} において、選択スイッチ 206 の制御信号 $sel1_12k \sim sel1_12k + 10$ が H になり、増幅部 204 のソースが選択スイッチ 206 b を介して列出力線 300 a \sim 300 f に接続される。

尚、図 9、図 10 では選択スイッチ 206 a の制御信号 $sel0_12k \sim sel0_12k + 10$ を H にしているのに対して、図 13、図 14 では選択スイッチ 206 b の制御信号 $sel1_12k \sim sel1_12k + 10$ を H にしている。従って、各画素出力が接続される列出力線が異なる。

【 0 0 8 0 】

時刻 t_{b4} において、リセットスイッチ 205 の制御信号 $res_12k \sim res_12k + 10$ を L とすることでフローティングディフュージョン領域 203 のリセットを解除する。このとき、選択スイッチ 206 の制御信号 $sel1_12k \sim sel1_12k + 10$ が H なので、フローティングディフュージョン領域 203 の電位に応じたりセット信号レベルの電位 (N 信号) が増幅部 204 を介して列出力線 300 a と 300 b だけに読出される。

【 0 0 8 1 】

次に、時刻 t_{b5} において、AD変換器 301 a \sim 301 b のパワーセーブ制御信号はネグートされ、AD変換器 301 a \sim 301 b はアクティブになる。ただし、AD変換器 301 c \sim 301 f はパワーセーブ状態のままとする。

ランプ信号発生器 306 a は時間経過に比例して信号レベルが変化するランプ信号の出力を開始する。同時にカウンタ 305 a はリセット状態からカウントアップを開始する。

【 0 0 8 2 】

AD変換器 301 a \sim 301 b 内の比較器において、入力信号とランプ信号発生器 306 a が出力するランプ信号とを比較する。入力されたランプ信号の信号レベルが時間の経過とともに大きくなり、その信号レベルが入力信号の値を上回った時点で、出力されているカウンタ値を記憶する。この記憶されたカウンタ値が N データとなる (N 信号の AD 変換)。

【 0 0 8 3 】

この時、列出力線 300 a に出力された $12k$ 、 $12k + 2$ 行、 $12k + 4$ 行の N 信号の加算信号が AD 変換器 301 a により AD 変換される。また列出力線 300 b に出力された $12k + 6$ 、 $12k + 8$ 行、 $12k + 10$ 行の N 信号の加算信号が AD 変換器 301 b により AD 変換される。

【 0 0 8 4 】

時刻 t_{b6} において、N 信号の AD 変換が終了すると、各列の N データがメモリ 308 a へ転送され、時刻 t_{b7} にて終了する。この時、AD 変換器 301 a からの $12k$ 、 $12k + 2$ 行、 $12k + 4$ 行の加算された N データがメモリ N_0_340a に格納され、AD 変換器 301 b からの $12k + 6$ 、 $12k + 8$ 行、 $12k + 10$ 行の加算された N データがメモリ N_1_340b に格納されることとなる。

【 0 0 8 5 】

また、時刻 t_{b6} においては同時に AD 変換器 301 b のパワーセーブ制御信号がアサートされ、AD 変換器 301 b はパワーセーブ状態となる。

時刻 $t_{b8} \sim t_{b9}$ に、制御信号 $txa_12k \sim txa_12k + 10$ が H になり、この動作により、フォトダイオード 201 a に蓄積された電荷がフローティングディフュージョン領域 203 へ転送される。そして、このとき選択スイッチ 206 の制御信号 $sel1_12k \sim sel1_12k + 10$ が H なので、その変化に応じた電圧が増幅部 204 及び列出力線 300 a と 300 b だけに読出される。

【 0 0 8 6 】

次に、時刻 t_{b10} において、AD 変換器 301 a だけがアクティブにされ、ランプ信号発生器 306 a はランプ信号の出力を開始する。同時にカウンタ 305 a はリセット状

10

20

30

40

50

態からカウントアップを開始する。A D変換器301a内の比較器において、入力信号とランプ信号発生器306aが出力するランプ信号とを比較する。入力されたランプ信号の信号レベルが時間の経過とともに大きくなり、その信号レベルが入力信号の値を上回った時点で、出力されているカウンタ値を記憶する。この記憶されたカウンタ値がA像データとなる(A像信号のA D変換)。

【0087】

従って、列出力線300aに出力された12k、12k+2行、12k+4行のA像信号の加算信号だけがA D変換器301aによりA D変換される。なお、このように、動画モード2では、第1の読出し動作の際に複数行の信号を加算して列出力線に読出している。

時刻tb11において、A像信号のA D変換が終了すると、A D変換器301aのA像データがメモリ308aへ転送され、時刻tb12にて終了する。この時、A D変換器301aのA像データはメモリA__0 341aに格納されることとなる。

【0088】

A D変換器301b~301fはパワーセーブ状態となっているため、有効なデータは出力されず、メモリ308aへもデータは格納されない。

時刻tb13~tb14において、再び制御信号txa__12k~txa__12k+10がHになるとともに制御信号txb__12k~txb__12k+10もHとなる。この動作により、フォトダイオード201a、201bの双方の光電荷がともにフローティングディフュージョン領域203へ転送され加算されA+B像信号が生成される。そして、その変化に応じた電圧が増幅部204及び列出力線300aと300bだけに出力される。

【0089】

次に、時刻tb15において、A D変換器301bのパワーセーブ制御信号がネゲートされ、A D変換器301bはアクティブになる。ランプ信号発生器306aはランプ信号の出力を開始する。同時にカウンタ305aはリセット状態からカウントアップを開始する。A D変換器301a~301b内の比較器において、入力信号とランプ信号発生器306aが出力するランプ信号とを比較する。入力されたランプ信号の信号レベルが時間の経過とともに大きくなり、その信号レベルが入力信号の値を上回った時点で、出力されているカウンタ値を記憶する。

【0090】

この記憶されたカウンタ値がA+B像データとなる(A+B像信号のA D変換)。

これによって列出力線300aに出力された12k、12k+2行、12k+4行のA+B像信号の加算信号がA D変換器301aによりA D変換される。また、列出力線300bに出力された12k+6、12k+8行、12k+10行のA+B像信号の加算信号がA D変換器301bによりA D変換される。

【0091】

時刻tb16において、A+B像信号のA D変換が終了すると、A+B像データがメモリ308aへ転送され、時刻tb19にて終了する。この時、A D変換器301aからの12k、12k+2行、12k+4行の加算されたA+B像データがメモリAB__0 342aに格納される。また、A D変換器301aからの12k+6、12k+8行、12k+10行の加算されたA+B像データがメモリAB__1 342bに格納される。

【0092】

また、時刻tb16においては同時にA D変換器301a~301bのパワーセーブ制御信号がアサートされ、A D変換器301a~301bはパワーセーブ状態となる。

その後時刻tb17において制御信号res__12k~res__12k+10がH、時刻tb18において制御信号sel1__12k~sel1__12k+10がLになり12行分(1水平走査線分)の画素からの信号読出しとA D変換動作が完了する。

【0093】

図13、図14の時刻tb2~tb20の間では、メモリ308aの例えばメモリ群330bに既に格納されているデータ(後述する、前の水平期間でA D変換されたデータ)が出力され、データ出力部311aを介して撮像素子100外へ出力される。なお、上

10

20

30

40

50

述した時刻 t_{b2} から時刻 t_{b20} までの期間を読出しの単位である、1 水平期間とする。

【0094】

A/D変換され、メモリ308aのメモリ群330aに格納されたデータがデータ出力部311aから出力されるまでの動作のタイミングチャートを図15、図16に示す。図13、図14と同じ時刻が記載されているタイミングは、図13、図14と同じタイミングであることを示す。

【0095】

時刻 t_{b6} では同時にメモリ $N_0\ 340a \sim$ メモリ $N_1\ 340b$ のパワーセーブ制御信号はネゲートされ、メモリが動作状態となるとともに、メモリ群330aのNデータのメモリ $N_0\ 340a \sim$ メモリ $N_1\ 340b$ への書き込みが開始される。

10

時刻 t_{b7} にて書き込みが終了するとパワーセーブ制御信号はアサートされ、メモリはパワーセーブ状態となる。パワーセーブ状態ではメモリ内のデータは保持される。メモリ $N_2\ 340c \sim$ メモリ $N_5\ 340f$ にはデータの書き込みが行われないため、パワーセーブ制御信号はアサートのままであり、パワーセーブ状態のままを保つ。

【0096】

時刻 t_{b11} ではメモリ $A_0\ 341a$ のパワーセーブ制御信号はネゲートされ、メモリが動作状態となるとともに、A像データのメモリ $A_0\ 341a$ への書き込みが開始される。時刻 t_{b12} にて書き込みが終了するとパワーセーブ制御信号はアサートされ、メモリはパワーセーブ状態となる。メモリ $A_1\ 341b \sim$ メモリ $A_5\ 341f$ にはデータの書き込みが行われないため、パワーセーブ制御信号はアサートのままであり、

20

【0097】

時刻 t_{b16} ではメモリ $AB_0\ 342a \sim$ メモリ $AB_1\ 342b$ のパワーセーブ制御信号はネゲートされ、メモリが動作状態となるとともに、A+B像データのメモリ $AB_0\ 342a \sim$ メモリ $AB_1\ 342b$ への書き込みが開始される。時刻 t_{b19} にて書き込みが終了するとパワーセーブ制御信号はアサートされ、メモリはパワーセーブ状態となる。メモリ $AB_2\ 342c \sim$ メモリ $AB_5\ 342f$ にはデータの書き込みが行われないため、パワーセーブ制御信号はアサートのままであり、パワーセーブ状態のままを保つ。

【0098】

30

次の水平期間の時刻 t_{b2} では、メモリ $N_0\ 340a \sim$ メモリ $N_1\ 340b$ 、メモリ $A_0\ 341a$ 、メモリ $AB_0\ 342a \sim$ メモリ $AB_1\ 342b$ のパワーセーブ制御信号がネゲートされ、動作状態となる。メモリ $N_2\ 340c \sim$ メモリ $N_5\ 340f$ 、メモリ $A_1\ 341b \sim$ メモリ $A_5\ 341f$ 、メモリ $AB_2\ 342c \sim$ メモリ $AB_5\ 342f$ については、パワーセーブ制御信号はアサートのままであり、パワーセーブ状態のままを保つ。

【0099】

この状態でメモリ制御部343と出力制御部332により、図16に示すように、 $12k$ 、 $12k+2$ 行、 $12k+4$ 行の加算されたNデータと、加算されたA像データと、加算されたA+B像データがメモリ308aから出力される。また、 $12k+6$ 、 $12k+8$ 行、 $12k+10$ 行の加算されたNデータと、加算されたA+B像データがメモリ308aから出力される。この間S-N演算部309aと補正回路310aはパワーセーブ制御信号がネゲートされており、動作状態となっている。

40

【0100】

S-N演算部309aによって加算されたA像データから加算されたNデータを減算すると共に、加算されたA+B像データから加算されたNデータを減算する。その後、補正回路310aでの処理の後、データ出力部311aから撮像素子100外へ出力される。

これらの信号は後述する図25のステップS108において、Nデータを減算したA+B像データは動画像として表示等に用いられ、更にNデータを減算したA像データを引くことによってB像データを算出する。そしてA像データとB像データの位相差に基づき焦

50

点検出を行う。

【 0 1 0 1 】

時刻 t_{b21} にて出力が完了されると、メモリ 308a、S - N 演算部 309a、補正回路 310a のパワーセーブ制御信号はすべてアサートされ、各回路がパワーセーブ状態となる。

この時刻 $t_{b0} \sim t_{b20}$ の動作を 12 行ずつ所定数の水平走査線分繰り返すことにより 1 画面分の像信号を取得する。

【 0 1 0 2 】

次に、図 17 ~ 図 20 は、実施例 1 の動画モード 3 の読出し動作を示すタイミングチャートである。

図 17 は実施例 1 の動画モード 3 における撮像素子の読出し動作を示すタイミングチャートの上半分を示す図であり、図 18 は実施例 1 の動画モード 3 における撮像素子の読出し動作を示すタイミングチャートの下半分を示す図である。

【 0 1 0 3 】

図 19 は実施例 1 の動画モード 3 におけるメモリへの書き込み、読出し動作を示すタイミングチャートの左側部分を示す図であり、図 20 は実施例 1 の動画モード 3 におけるメモリへの書き込み、読出し動作を示すタイミングチャートの右側部分を示す図である。

以下、図 17 ~ 図 20 を参照しつつ画像信号の 12 行分 (1 水平走査線分) の同時読出し動作について説明する。図 17 ~ 図 20 では例として R 画素の読出し動作について説明する。他の色についても同様の動作であり、説明を省略する。

【 0 1 0 4 】

なお、動画モード 2 と動画モード 3 は撮像素子 100 の各画素の駆動制御等は同じであり、A 像信号を読出す際に AD 変換器 301b もアクティブにしている点が異なる。

時刻 t_{c0} において、制御信号 $txa_{12k} \sim txa_{12k+10}$ 、 $txb_{12k} \sim txb_{12k+10}$ が H になり、転送スイッチ 202a、202b がオンになる。この時、信号 $res_{12k} \sim res_{12k+10}$ は H になっており、フォトダイオード 201a、201b に蓄積された電荷は、転送スイッチ 202a、202b、リセットスイッチ 205 を介して電源 208 に転送される。そして、フォトダイオード 201a、201b はリセットされる。

【 0 1 0 5 】

時刻 t_{c1} において、制御信号 $txa_{12k} \sim txa_{12k+10}$ 、 $txb_{12k} \sim txb_{12k+10}$ を L とし、フォトダイオード 201a、201b への光電荷の蓄積が開始される。

所定の時間だけ光電荷の蓄積を行った後の時刻 t_{c3} において、選択スイッチ 206 の制御信号 $sel1_{12k} \sim sel1_{12k+10}$ が H になり、増幅部 204 のソースが列出力線 300a ~ 300b に接続される。

【 0 1 0 6 】

時刻 t_{c4} において、リセットスイッチ 205 の制御信号 $res_{12k} \sim res_{12k+10}$ を L とすることでフローティングディフュージョン領域 203 のリセットを解除する。このとき、フローティングディフュージョン領域 203 の電位に応じたりセット信号レベルの電位が増幅部 204 を介して列出力線 300a、300b に読出され、AD 変換器 301a ~ 301b に入力される。

【 0 1 0 7 】

次に、時刻 t_{c5} において、AD 変換器 301a、301b のパワーセーブ制御信号をネゲートし、AD 変換器 301a、301b をアクティブにする。ランプ信号発生器 306a は時間経過に比例して信号レベルが変化するランプ信号の出力を開始する。同時にカウンタ 305a はリセット状態からカウントアップを開始する。AD 変換器 301a、301b 内の比較器において、入力信号とランプ信号発生器 306a が出力するランプ信号とを比較する。

【 0 1 0 8 】

10

20

30

40

50

入力されたランプ信号の信号レベルが時間の経過とともに大きくなり、その信号レベルが入力信号の値を上回った時点で、出力されているカウンタ値を記憶する。この記憶されたカウンタ値がNデータとなる（N信号のAD変換）。

時刻tc6において、N信号のAD変換が終了すると、各列のNデータがメモリ308aへ転送され、時刻tc7にて終了する。この時、AD変換器301a、301bのNデータはそれぞれメモリN__0 340a～メモリN__1 340bに格納されることとなる。

【0109】

時刻tc8では、制御信号txa__12k～txa__12k+10がHになり、フォトダイオード201aの光電荷がフローティングディフュージョン領域203へ転送される。その後、時刻tc9において、制御信号txa__12k～txa__12k+10がLになる。この動作により、フォトダイオード201aに蓄積された電荷がフローティングディフュージョン領域203へ転送される。そして、その変化に応じた電圧が増幅部204及び列出力線300a、300bに出力される。

10

【0110】

次に、時刻tc10において、ランプ信号発生器306aはランプ信号の出力を開始する。同時にカウンタ305aはリセット状態からカウントアップを開始する。AD変換器301a、301b内の比較器において、入力信号とランプ信号発生器306aが出力するランプ信号とを比較する。入力されたランプ信号の信号レベルが時間の経過とともに大きくなり、その信号レベルが入力信号の値を上回った時点で、出力されているカウンタ値を記憶する。この記憶されたカウンタ値がA像データとなる（A像信号のAD変換）。

20

【0111】

時刻tc11において、A像信号のAD変換が終了すると、各列のA像データがメモリ308aへ転送され、時刻tc12にて終了する。この時、AD変換器301a、301bのA像データはそれぞれメモリA__0 341a、A__1 341bに格納されることとなる。AD変換器301c～301fはパワーセーブ状態となっているため、有効なデータは出力されず、メモリ308aへもデータは格納されない。

【0112】

時刻tc13～tc14において、再び制御信号txa__12k～txa__12k+10がHになるとともに制御信号txb__12k～txb__12k+10もHとなる。この動作により、フォトダイオード201a、201bの双方の光電荷がともにフローティングディフュージョン領域203へ転送され加算される。そして、その変化に応じた電圧が増幅部204及び列出力線300a、300bに出力される。

30

【0113】

次に、時刻tc15において、ランプ信号発生器306aはランプ信号の出力を開始する。同時にカウンタ305aはリセット状態からカウントアップを開始する。AD変換器301a、301b内の比較器において、入力信号とランプ信号発生器306aが出力するランプ信号とを比較する。入力されたランプ信号の信号レベルが時間の経過とともに大きくなり、その信号レベルが入力信号の値を上回った時点で、出力されているカウンタ値を記憶する。この記憶されたカウンタ値がA+B像データとなる（A+B像信号のAD変換）。

40

【0114】

時刻tc16において、A+B像信号のAD変換が終了すると、各列のA+B像データがメモリ308aへ転送され、時刻tc19にて終了する。この時、AD変換器301a、301bのA+B像データはそれぞれメモリAB__0 342a～メモリAB__1 342bに格納されることとなる。

また、時刻tc16においては同時にAD変換器301a、301bのパワーセーブ制御信号がアサートされ、AD変換器301a、301bはパワーセーブ状態となる。

【0115】

その後時刻tc17において制御信号res__12k～res__12k+10がH、時刻tc18において制御信号sel1__12k～sel1__12k+10がLになり12

50

行分（１水平走査線分）の画素からの信号読出しとＡＤ変換動作が完了する。

【０１１６】

図１７、図１８に示す時刻 t_{c2} から時刻 t_{c20} の期間では、メモリ３０８ａに既に格納されているデータ（後述する、前の水平期間でＡＤ変換されたデータ）がメモリ３０８ａから出力され、データ出力部３１１ａを介して撮像素子１００外へ出力される。上述した時刻 t_{c2} から時刻 t_{c20} までの期間を、読出しの単位である、１水平期間とする。

【０１１７】

ＡＤ変換され、メモリ３０８ａに格納されたデータがデータ出力部３１１ａから出力されるまでの動作のタイミングチャートを図１９、図２０に示す。図１７、図１８と同じ時刻が記載されているタイミングは、図１７、図１８と同じタイミングであることを示す。

10

時刻 t_{c6} ではメモリ $N_0 \ 340a \sim$ メモリ $N_1 \ 340b$ のパワーセーブ制御信号はネゲートされ、メモリが動作状態となるとともに、Ｎデータのメモリ $N_0 \ 340a \sim$ メモリ $N_1 \ 340b$ への書き込みが開始される。

【０１１８】

時刻 t_{c7} にて書き込みが終了するとパワーセーブ制御信号はアサートされ、メモリはパワーセーブ状態となる。パワーセーブ状態ではメモリ内のデータは保持される。メモリ $N_2 \ 340c \sim$ メモリ $N_5 \ 340f$ にはデータの書き込みが行われないため、パワーセーブ制御信号はアサートのままであり、パワーセーブ状態のままを保つ。

【０１１９】

時刻 t_{c11} ではメモリ $A_0 \ 341a \sim$ メモリ $A_1 \ 341b$ のパワーセーブ制御信号はネゲートされ、メモリが動作状態となるとともに、Ａ像データのメモリ $A_0 \ 341a \sim$ メモリ $A_1 \ 341b$ への書き込みが開始される。時刻 t_{c12} にて書き込みが終了するとパワーセーブ制御信号はアサートされ、メモリはパワーセーブ状態となる。メモリ $A_2 \ 341c \sim$ メモリ $A_5 \ 341f$ にはデータの書き込みが行われないため、パワーセーブ制御信号はアサートのままであり、パワーセーブ状態のままを保つ。

20

【０１２０】

時刻 t_{c16} ではメモリ $AB_0 \ 342a \sim$ メモリ $AB_1 \ 342b$ のパワーセーブ制御信号はネゲートされ、メモリが動作状態となるとともに、Ｎデータのメモリ $AB_0 \ 342a \sim$ メモリ $AB_1 \ 342b$ への書き込みが開始される。時刻 t_{c19} にて書き込みが終了するとパワーセーブ制御信号はアサートされ、メモリはパワーセーブ状態となる。メモリ $AB_2 \ 342c \sim$ メモリ $AB_5 \ 342f$ にはデータの書き込みが行われないため、パワーセーブ制御信号はアサートのままであり、パワーセーブ状態のままを保つ。

30

【０１２１】

次の水平期間の時刻 t_{c2} では、メモリ $N_0 \ 340a \sim$ メモリ $N_1 \ 340b$ 、メモリ $A_0 \ 341a \sim$ メモリ $A_1 \ 341b$ 、メモリ $AB_0 \ 342a \sim$ メモリ $AB_1 \ 342b$ のパワーセーブ制御信号がネゲートされ、動作状態となる。メモリ $N_2 \ 340c \sim$ メモリ $N_5 \ 340f$ 、メモリ $A_2 \ 341c \sim$ メモリ $A_5 \ 341f$ 、メモリ $AB_2 \ 342c \sim$ メモリ $AB_5 \ 342f$ については、パワーセーブ制御信号はアサートのままであり、パワーセーブ状態のままを保つ。

40

【０１２２】

この状態でメモリ制御部３４３と出力制御部３３２により、図２０に示すように、 $12k$ 、 $12k+2$ 行、 $12k+4$ 行のＮデータを加算したデータと、Ａ像データを加算したデータと、Ａ＋Ｂ像データを加算したデータとがメモリ３０８ａから得られる。また、 $12k+6$ 、 $12k+8$ 行、 $12k+10$ 行のＮデータを加算したデータと、Ａ像データを加算したデータと、Ａ＋Ｂ像データを加算したデータとがメモリ３０８ａから得られる。この間Ｓ－Ｎ演算部３０９ａと補正回路３１０ａはパワーセーブ制御信号がネゲートされており、動作状態となっている。

【０１２３】

Ｓ－Ｎ演算部３０９ａと補正回路３１０ａでの処理の後、データ出力部３１１ａから撮

50

像素子 100 外へ出力される。なお、後述する図 25 のステップ S 111 において、N データを引いた A + B 像データは動画表示等に用いられるとともに、N データを引いた A 像データを演算して B 像データを取得し、A 像データと B 像データの位相差に基づき焦点調整動作が行われる。

【0124】

時刻 t_{c21} にて出力が完了されると、メモリ 308 a、S - N 演算部 309 a、補正回路 310 a のパワーセーブ制御信号はすべてアサートされ、各回路がパワーセーブ状態となる。

この時刻 $t_{c0} \sim t_{c20}$ の動作を 12 行ずつ所定数の水平走査線分繰り返すことにより 1 画面分の像信号を取得する。

【0125】

次に、図 21 ~ 図 24 は、静止画モードの読出し動作を示すタイミングチャートである。

図 21 は静止画モードにおける撮像素子の読出し動作を示すタイミングチャートの上半分を示す図であり、図 22 は静止画モードにおける撮像素子の読出し動作を示すタイミングチャートの下半分を示す図である。

【0126】

図 23 は静止画モードにおけるメモリへの書き込み、読出し動作を示すタイミングチャートの左側部分を示す図であり、図 24 は静止画モードにおけるメモリへの書き込み、読出し動作を示すタイミングチャートの右側部分を示す図である。

以下、図 21 ~ 図 24 を参照しつつ画像信号の 12 行分 (1 水平走査線分) の読出し動作について説明する。なお、各制御信号が H のときに各スイッチはオンになり、L のときに各スイッチはオフになるものとする。また、図 21 ~ 図 24 を用いて例として R 画素の読出し動作について説明する。他の色についても同様の動作であり、説明を省略する。

【0127】

時刻 t_{d0} において、制御信号 $t_{xa_12k} \sim t_{xa_12k+10}$ 、 $t_{xb_12k} \sim t_{xb_12k+10}$ が H になり、転送スイッチ 202 a、202 b がオンになる。この時、信号 $res_12k \sim res_12k+10$ は H になっており、フォトダイオード 201 a、201 b に蓄積された電荷は、転送スイッチ 202 a、202 b、リセットスイッチ 205 を介して電源 208 に転送され、フォトダイオード 201 a、201 b はリセットされる。

【0128】

時刻 t_{d1} において、制御信号 $t_{xa_12k} \sim t_{xa_12k+10}$ 、 $t_{xb_12k} \sim t_{xb_12k+10}$ を L とし、フォトダイオード 201 a、201 b への光電荷の蓄積が開始される。

所定の時間だけ光電荷の蓄積を行った後の時刻 t_{d3} において、選択スイッチ 206 の制御信号 $sel0_12k \sim sel0_12k+10$ が H になり、増幅部 204 のソースが列出力線 300 a ~ 300 f に接続される。

【0129】

時刻 t_{d4} において、リセットスイッチ 205 の制御信号 $res_12k \sim res_12k+10$ を L とすることでフローティングディフュージョン領域 203 のリセットを解除する。このとき、フローティングディフュージョン領域 203 の電位に応じたりセット信号レベルの電位 (N 信号) が増幅部 204 を介して列出力線 300 a ~ 300 f に読出され、AD 変換器 301 a ~ 301 f に入力される。

【0130】

次に、時刻 t_{d5} において、AD 変換器 301 a ~ 301 f のパワーセーブ制御信号はネグートされ、AD 変換器 301 a ~ 301 f はアクティブになる。ランプ信号発生器 306 a は時間経過に比例して信号レベルが変化するランプ信号の出力を開始する。同時にカウンタ 305 a はリセット状態からカウントアップを開始する。AD 変換器 301 a ~ 301 f 内の比較器において、入力信号とランプ信号発生器 306 a が出力するランプ信号とを比較する。入力されたランプ信号の信号レベルが時間の経過とともに大きくなり、

10

20

30

40

50

その信号レベルが入力信号の値を上回った時点で、出力されているカウンタ値を記憶する。この記憶されたカウンタ値がNデータとなる（N信号のAD変換）。

【0131】

時刻td6において、N信号のAD変換が終了すると、各列のNデータがメモリ308aへ転送され、時刻td7にて終了する。この時、AD変換器301a～301fのNデータはそれぞれメモリN__0 340a～メモリN__5 340fに格納されることとなる。

時刻td8～td9において、再び制御信号txa__12k～txa__12k+10がHになるとともに制御信号txb__12k～txb__12k+10もHとなる。この動作により、フォトダイオード201a、201bの双方の光電荷がともにフローティングディフュージョン領域203へ転送され加算される。

10

【0132】

そして、その変化に応じた電圧が増幅部204及び列出力線300a～300fを介してAD変換器301a～301fに入力される。

次に、時刻td10において、AD変換器301c～301fのパワーセーブ制御信号はネゲートされ、AD変換器301c～301fはアクティブになる。ランプ信号発生器306aはランプ信号の出力を開始する。同時にカウンタ305aはリセット状態からカウンタアップを開始する。

【0133】

AD変換器301a～301f内の比較器において、入力信号とランプ信号発生器306aが出力するランプ信号とを比較する。入力されたランプ信号の信号レベルが時間の経過とともに大きくなり、その信号レベルが入力信号の値を上回った時点で、出力されているカウンタ値を記憶する。この記憶されたカウンタ値がA+B像データとなる（A+B像信号のAD変換）。

20

【0134】

時刻td11において、A+B像信号のAD変換が終了すると、各列のA+B像データがメモリ308aへ転送され、時刻td14にて終了する。この時、AD変換器301a～301fの各列のA+B像データはそれぞれメモリAB__0 342a～メモリAB__5 342fに格納されることとなる。

【0135】

また、時刻td11においては同時にAD変換器301a～301fのパワーセーブ制御信号がアサートされ、AD変換器301a～301fはパワーセーブ状態となる。

30

その後時刻td12において制御信号res__12k～res__12k+10がH、時刻td13において制御信号sel0__12k～sel0__12k+10がLになり12行分の画素からの信号読出しとAD変換動作が完了する。

【0136】

図21、図22に示す時刻td2から時刻td15の間では、メモリ308aに既に格納されているデータ（後述する、前の水平期間でAD変換されたデータ）がメモリ308aから出力され、データ出力部311aを介して撮像素子100外へ出力される。上述した時刻td2から時刻td15までの期間を読出しの単位である、1水平期間とする。

【0137】

40

AD変換され、メモリ308aに格納されたデータがデータ出力部311aから出力されるまでの動作のタイミングチャートを図23、図24に示す。図21、図22と同じ時刻が記載されているタイミングは、図21、図22と同じタイミングであることを示す。

時刻td6ではメモリN__0 340a～メモリN__5 340fのパワーセーブ制御信号はネゲートされ、メモリが動作状態になるとともに、NデータのメモリN__0 340a～メモリN__5 340fへの書き込みが開始される。

【0138】

時刻td7にて書き込みが終了するとパワーセーブ制御信号はアサートされ、メモリはパワーセーブ状態となる。パワーセーブ状態ではメモリ内のデータは保持される。

時刻td11ではメモリAB__0 342a～メモリAB__5 342fのパワーセーブ

50

制御信号はネゲートされ、メモリが動作状態となるとともに、A + B 像データのメモリ A B__0 3 4 2 a ~ メモリ A B__5 3 4 2 f への書き込みが開始される。時刻 t d 1 4 にて書き込みが終了するとパワーセーブ制御信号はアサートされ、メモリはパワーセーブ状態となる。

【0139】

次の水平期間の時刻 t d 2 では、メモリ N__0 3 4 0 a ~ メモリ N__5 3 4 0 f、メモリ A B__0 3 4 2 a ~ メモリ A B__5 3 4 2 f のパワーセーブ制御信号がネゲートされ、動作状態となる。メモリ A__0 3 4 1 a ~ メモリ A__5 3 4 1 f については、パワーセーブ制御信号はアサートのままであり、パワーセーブ状態のままを保つ。

【0140】

この状態でメモリ制御部 3 4 3 と出力制御部 3 3 2 により、図 2 4 に示すように、1 2 k、1 2 k + 2、1 2 k + 4、1 2 k + 6、1 2 k + 8、1 2 k + 1 0 行の A + B 像データがメモリ 3 0 8 a から出力される。この間 S - N 演算部 3 0 9 a と補正回路 3 1 0 a はパワーセーブ制御信号がネゲートされており、動作状態となっている。S - N 演算部 3 0 9 a と補正回路 3 1 0 a での処理の後、データ出力部 3 1 1 a から撮像素子 1 0 0 外へ出力される。

【0141】

時刻 t d 1 6 にて出力が完了されると、メモリ 3 0 8 a、S - N 演算部 3 0 9 a、補正回路 3 1 0 a のパワーセーブ制御信号はすべてアサートされ、各回路がパワーセーブ状態となる。

この時刻 t d 0 ~ t d 1 5 の動作を 1 2 行ずつ所定数の水平走査線分繰り返すことにより 1 画面分の像信号を取得する。

【0142】

次に、実施例 1 における撮像装置の動作について説明する。図 2 5 は、実施例 1 における撮像装置 1 0 0 0 の撮影動作を説明するためのフローチャートであり、C P U 1 0 2 が R O M 1 0 6 に記憶されたコンピュータプログラムを実行することによって動作する。

ユーザーが図 1 に示した操作部 1 0 3 のメインスイッチを押下すると、撮像装置 1 0 0 0 の動作が開始される。

【0143】

まずステップ S 1 0 0 において、C P U 1 0 2 は操作部 1 0 3 に含まれるスイッチが動画モード 1 になっているかを判断する。動画モード 1 が O N になっている場合にはステップ S 1 0 1 に進む。

ステップ S 1 0 1 では、撮像素子 1 0 0 に対して C P U 1 0 2 は動画モード 1 の読出し設定を行う。その後ステップ S 1 0 2 へ進む。

【0144】

ステップ S 1 0 2 では、撮像素子 1 0 0 に対して C P U 1 0 2 は動画モード 1 のパワーセーブ設定を行う。その後ステップ S 1 0 3 へ進む。

その後ステップ S 1 0 3 では、撮像素子 1 0 0 から動画モード 1 の読出しが行われる。その読出しは、ステップ S 1 0 1、S 1 0 2 で設定した読出し設定、パワーセーブ設定に基づき、上述した図 9 ~ 図 1 2 に示す読出し動作が行われる。C P U 1 0 2 は、D S P 1 0 1 に入力されたデータを不図示の現像回路で現像させ、表示部 1 0 4 へ動画として表示すると同時に、記録部 1 0 7 へ記録する。

【0145】

また C P U 1 0 2 は、D S P 1 0 1 にて A + B 像データから対応する画素の A 像データを減算して B 像データを生成し、A 像データと B 像データの位相差信号を相関演算して焦点検出を行う。その結果に基づき不図示の機構で撮像装置 1 0 0 0 のピント調節を行う。その後ステップ S 1 0 4 へ進む。

ステップ S 1 0 4 では、C P U 1 0 2 は操作部 1 0 3 のメインスイッチが O F F にされたかを判断する。メインスイッチが O F F にされていた場合には、撮影を終了する。O F F されていない場合はステップ S 1 0 0 へ戻る。

10

20

30

40

50

【 0 1 4 6 】

次に、ステップ S 1 0 0 にて動画モード 1 が選択されていない場合を説明する。ステップ S 1 0 0 にて N o の場合にはステップ S 1 0 5 に進む。

ステップ S 1 0 5 にて、C P U 1 0 2 は動画モード 2 が選択されているかを判断する。動画モード 2 が O N になっている場合には、ステップ S 1 0 6 へ進む。

ステップ S 1 0 6 では、撮像素子 1 0 0 に対して C P U 1 0 2 は動画モード 2 の読出し設定を行う。その後ステップ S 1 0 7 へ進む。

【 0 1 4 7 】

ステップ S 1 0 7 では、撮像素子 1 0 0 に対して C P U 1 0 2 は動画モード 2 のパワーセーブ設定を行う。その後ステップ S 1 0 8 へ進む。

その後ステップ S 1 0 8 では、撮像素子 1 0 0 から動画モード 2 の読出しが行われる。その読出しは、ステップ S 1 0 6、S 1 0 7 で設定した読出し設定、パワーセーブ設定に基づき、上述した図 1 3 ~ 図 1 6 に示す読出し動作が行われる。

【 0 1 4 8 】

C P U 1 0 2 は、D S P 1 0 1 に入力されたデータを不図示の現像回路で現像させ、表示部 1 0 4 へ動画として表示すると同時に、記録部 1 0 7 へ記録する。

また C P U 1 0 2 は、D S P 1 0 1 にて A + B 像データから対応する画素の A 像データを減算して B 像データを生成し、A 像データと B 像データの位相差信号を相関演算して焦点検出を行う。その結果に基づき不図示の機構で撮像装置 1 0 0 0 のピント調節を行う。

【 0 1 4 9 】

その後ステップ S 1 1 2 へ進む。

ステップ S 1 1 2 では、C P U 1 0 2 は操作部 1 0 3 の静止画撮影スイッチが押下されたかを判断する。押下された場合はステップ S 1 1 3 へ進む。押下されていない場合はステップ S 1 0 4 へ進む。

【 0 1 5 0 】

ステップ S 1 1 3 では、撮像素子 1 0 0 に対して C P U 1 0 2 は静止画モードの読出し設定を行う。その後ステップ S 1 1 4 へ進む。

ステップ S 1 1 4 では、撮像素子 1 0 0 に対して C P U 1 0 2 は静止画モードのパワーセーブ設定を行う。その後ステップ S 1 1 5 へ進む。

【 0 1 5 1 】

その後ステップ S 1 1 5 では、撮像素子 1 0 0 から静止画の読出しが行われる。その読出しは、ステップ S 1 1 3、S 1 1 4 で設定した読出し設定、パワーセーブ設定に基づき、上述した図 2 1 ~ 図 2 4 に示す読出し動作が行われる。C P U 1 0 2 は、D S P 1 0 1 に入力されたデータを不図示の現像回路で現像させ、表示部 1 0 4 で静止画として画像表示させ、記録部 1 0 7 で画像記録させる。その後ステップ S 1 1 2 へ戻る。

【 0 1 5 2 】

ステップ S 1 0 5 にて N o の場合にはステップ S 1 0 9 へ進む。

ステップ S 1 0 9 では、撮像素子 1 0 0 に対して C P U 1 0 2 は動画モード 3 の読出し設定を行う。その後ステップ S 1 1 0 へ進む。

ステップ S 1 1 0 では、撮像素子 1 0 0 に対して C P U 1 0 2 は動画モード 3 のパワーセーブ設定を行う。その後ステップ S 1 1 1 へ進む。

【 0 1 5 3 】

その後ステップ S 1 1 1 では、撮像素子 1 0 0 から動画モード 3 の読出しが行われる。その読出しは、ステップ S 1 0 9、S 1 1 0 で設定した読出し設定、パワーセーブ設定に基づき、上述した図 1 7 ~ 図 2 0 に示す読出し動作が行われる。C P U 1 0 2 は、D S P 1 0 1 に入力されたデータを不図示の現像回路で現像させ、表示部 1 0 4 へ動画として表示すると同時に、記録部 1 0 7 へ記録する。

【 0 1 5 4 】

また C P U 1 0 2 は、D S P 1 0 1 にて A + B 像データから対応する画素の A 像データを減算して B 像データを生成し、A 像データと B 像データの位相差信号を相関演算して焦

10

20

30

40

50

点検出を行う。その結果に基づき不図示の機構で撮像装置 1000 のピント調節を行う。
その後ステップ S 112 へ進む。

【0155】

上記の動作により実施例 1 の撮像装置は、撮像素子からの読出される像面位相差 AF に使用する A 像データ量を削減してデータ量を調節し、撮像素子とデータを受信する回路のデータレートを調整することができる。

その際、A 像データ量の削減に伴って使用しない列回路やメモリをパワーセーブすることができ、消費電力を削減することができる。

【0156】

また、撮影モードを変更することによって A 像データの削減割合を変更することができ、その際に A 像データを読出さない行が変わった場合でも、パワーセーブする列回路やメモリを変更し、撮影モード毎に消費電力を削減することができる。

なお、実施例 1 においてパワーセーブをする列回路を AD 変換器としたがこの限りではない。列回路としては、列出力線に接続された電流源、アンプ、バッファ等、非動作時（パワーセーブ時）に電力を下げる可以降低回路等を含む。

【実施例 2】

【0157】

以下、本発明の実施例 2 による撮像装置について説明する。

実施例 2 の撮像装置の構成は、実施例 1 の撮像装置と同様である。また、動画モード 2 のパワーセーブ制御形態が実施例 1 の動画モード 2 と異なる。

【0158】

図 26、図 27 は、実施例 2 における動画モード 2 の読出し動作を示すタイミングチャートである。

図 26 は実施例 2 の動画モード 2 における撮像素子の読出し動作を示すタイミングチャートの上半分を示す図であり、図 27 は実施例 2 の動画モード 2 における撮像素子の読出し動作を示すタイミングチャートの下半分を示す図である。

【0159】

以下、図 26、図 27 を参照しつつ画像信号の 12 行分（1 水平走査線分）の読出し動作について説明する。

図 26、図 27 では例として R 画素の読出し動作について説明する。他の色についても同様の動作であり、説明を省略する。

【0160】

時刻 t_{e0} において、制御信号 $txa_{12k} \sim txa_{12k+10}$ 、 $txb_{12k} \sim txb_{12k+10}$ が H になり、転送スイッチ 202a、202b がオンになる。この時、信号 $res_{12k} \sim res_{12k+10}$ は H になっており、フォトダイオード 201a、201b に蓄積された電荷は、転送スイッチ 202a、202b、リセットスイッチ 205 を介して電源 208 に転送され、フォトダイオード 201a、201b はリセットされる。時刻 t_{e1} において、制御信号 $txa_{12k} \sim txa_{12k+10}$ 、 $txb_{12k} \sim txb_{12k+10}$ を L とし、フォトダイオード 201a、201b への光電荷の蓄積が開始される。

【0161】

所定の時間だけ光電荷の蓄積を行った後の時刻 t_{e3} において、選択スイッチ 206 の制御信号 $sel1_{12k} \sim sel1_{12k+10}$ が H になり、増幅部 204 のソースが列出力線 300a \sim 300b に接続される。時刻 t_{e4} において、リセットスイッチ 205 の制御信号 $res_{12k} \sim res_{12k+10}$ を L とすることでフローティングディフュージョン領域 203 のリセットを解除する。

【0162】

このとき、フローティングディフュージョン領域 203 の電位に応じたりセット信号レベルの電位が増幅部 204 を介して列出力線 300a \sim 300b に読出され、AD 変換器 301a \sim 301b に入力される。

10

20

30

40

50

次に、時刻 t_{e5} において、A D 変換器 301 a ~ 301 b のパワーセーブ制御信号はネゲートされ、A D 変換器 301 a ~ 301 b はアクティブになる。

【0163】

ランプ信号発生器 306 a は時間経過に比例して信号レベルが変化するランプ信号の出力を開始する。同時にカウンタ 305 a はリセット状態からカウントアップを開始する。A D 変換器 301 a ~ 301 b 内の比較器において、入力信号とランプ信号発生器 306 a が出力するランプ信号とを比較する。入力されたランプ信号の信号レベルが時間の経過とともに大きくなり、その信号レベルが入力信号の値を上回った時点で、出力されているカウンタ値を記憶する。この記憶されたカウンタ値が N データとなる (N 信号の A D 変換)。

10

【0164】

時刻 t_{e6} において、N 信号の A D 変換が終了すると、各列の N データがメモリ 308 a へ転送され、時刻 t_{e7} にて終了する。この時、A D 変換器 301 a ~ 301 b の各列の N データはそれぞれメモリ N__0 340 a ~ メモリ N__1 340 b に格納されることとなる。

時刻 t_{e8} では、制御信号 $t_{xa_12k} \sim t_{xa_12k+10}$ が H になり、フォトダイオード 201 a の光電荷が独立してフローティングディフュージョン領域 203 へ転送される。

【0165】

その後、時刻 t_{e9} において、制御信号 $t_{xa_12k} \sim t_{xa_12k+10}$ が L になる。この動作により、フォトダイオード 201 a に蓄積された電荷がフローティングディフュージョン領域 203 へ転送される。そして、その変化に応じた電圧が増幅部 204 及び列出力線 300 a ~ 300 b を介して A D 変換器 301 a ~ 301 b に入力される。

20

【0166】

次に、時刻 t_{e10} において、ランプ信号発生器 306 a はランプ信号の出力を開始する。同時にカウンタ 305 a はリセット状態からカウントアップを開始する。A D 変換器 301 a 内の比較器において、入力信号とランプ信号発生器 306 a が出力するランプ信号とを比較する。入力されたランプ信号の信号レベルが時間の経過とともに大きくなり、その信号レベルが入力信号の値を上回った時点で、出力されているカウンタ値を記憶する。この記憶されたカウンタ値が A 像データとなる (A 像信号の A D 変換)。

30

【0167】

時刻 t_{e11} において、A 像信号の A D 変換が終了すると、各列の A 像データがメモリ 308 a へ転送され、時刻 t_{e12} にて終了する。この時、A D 変換器 301 a の各列の A 像データはそれぞれメモリ A__0 341 a に格納されることとなる。A D 変換器 301 c ~ 301 f はパワーセーブ状態となっているため、有効なデータは出力されず、メモリ 308 a へもデータは格納されない。

【0168】

また、A D 変換器 301 b は動作していないため、有効なデータは出力されず、メモリ 308 a へもデータは格納されない。しかし A D 変換器 301 b はパワーセーブ状態にはしていない。これは t_{e15} で A D 変換器 301 b をパワーセーブ状態からアクティブにした場合に生じる立ち上がりの遅延を防ぐためである。

40

【0169】

時刻 $t_{e13} \sim t_{e14}$ において、再び制御信号 $t_{xa_12k} \sim t_{xa_12k+10}$ が H になるとともに制御信号 $t_{xb_12k} \sim t_{xb_12k+10}$ も H となる。この動作により、フォトダイオード 201 a、201 b の双方の光電荷がともにフローティングディフュージョン領域 203 へ転送され加算される。そして、その変化に応じた電圧が増幅部 204 及び列出力線 300 a ~ 300 b を介して A D 変換器 301 a ~ 301 b に入力される。

【0170】

次に、時刻 t_{e15} において、A D 変換器 301 b のパワーセーブ制御信号はネゲート

50

され、A D変換器301bはアクティブになる。ランプ信号発生器306aはランプ信号の出力を開始する。同時にカウンタ305aはリセット状態からカウントアップを開始する。A D変換器301a~301b内の比較器において、入力信号とランプ信号発生器306aが出力するランプ信号とを比較する。入力されたランプ信号の信号レベルが時間の経過とともに大きくなり、その信号レベルが入力信号の値を上回った時点で、出力されているカウンタ値を記憶する。この記憶されたカウンタ値がA+B像データとなる(A+B像信号のA D変換)。

【0171】

時刻te16において、A+B像信号のA D変換が終了すると、各列のA+B像データがメモリ308aへ転送され、時刻te19にて終了する。この時、A D変換器301a~301bの各列のA+B像データはそれぞれメモリAB__0342a~メモリAB__1342bに格納されることとなる。

10

【0172】

また、時刻te16においては同時にA D変換器301a~301bのパワーセーブ制御信号がアサートされ、A D変換器301a~301bはパワーセーブ状態となる。

その後時刻te17において制御信号res__12k~res__12k+10がH、時刻te18において制御信号sel0__12k~sel0__12k+10がLになり12行分(1水平走査線分)の画素からの信号読出しとA D変換動作が完了する。

【0173】

図26に示す時刻te2から時刻te20の期間では、メモリ308aに既に格納されているデータ(後述する、前の水平期間でA D変換されたデータ)がメモリ308aから出力され、データ出力部311aを介して撮像素子100外へ出力される。上述した時刻te2から時刻te20までの期間を読出しの単位である、1水平期間とする。

20

【0174】

実施例2において、A D変換され、メモリ308aに格納されたデータがデータ出力部311aから出力されるまでの動作は実施例1の図15、図16と同様の動作であり、説明を省略する。

実施例2の動画モード2の読出しでは、A像信号をA D変換するte10~te11において、A D変換器301bはパワーセーブしていない。一方、メモリやS-N演算回路、補正回路等のデジタル回路は、A像データを出力しない場合にはA像データに関わる動作ではパワーセーブする。

30

【0175】

このような動作により、パワーセーブからの起動に時間がかかり短い期間ではパワーセーブできない回路はパワーセーブを行わず、起動時間が短い場合にはパワーセーブすることができる。また、読出さないA像データに関わる回路において、回路別にパワーセーブのON/OFFをすることができる。

このように、読出し時間の違いなどに応じて、モード毎にパワーセーブをする回路を切り替えるようにしても良い。

【実施例3】

【0176】

以下、本発明の実施例3による、撮像装置について説明する。

実施例3の撮像装置の構成は、実施例1の撮像装置と同様である。実施例3の撮像装置は、動画モード4を具備すると共に動画モード5を有する。動画モード5の動作は、実施例1における動画モード1と同じ動作であるため、説明を省略する。

40

【0177】

動画モード4では、1水平期間ごとに2種類の読出し動作の一方に切り替わる。一方はA像データ読出しが行われ、もう一方はA像データ読出しが行われない。A像データ読出しが行われる水平期間の動作は、図9~図12に示す実施例1の動画モード1の読出しと同様のため、説明を省略する。

【0178】

50

図 28 ~ 図 31 は、動画モード 4 の、A 像データを読出さない水平期間の動作を示すタイミングチャートである。以下、図 28 ~ 図 31 を参照しつつ画像信号の 12 行分（1 水平走査線分）の読出し動作について説明する。なお、各制御信号が H のときに各スイッチはオンになり、L のときに各スイッチはオフになるものとする。また、図 28 ~ 図 31 においては例として R 画素の読出し動作について説明する。他の色についても同様の動作であり、説明を省略する。

【0179】

時刻 t_{f0} において、制御信号 $t_{xa_12k} \sim t_{xa_12k+10}$ 、 $t_{xb_12k} \sim t_{xb_12k+10}$ が H になり、転送スイッチ 202a、202b がオンになる。この時、信号 $res_12k \sim res_12k+10$ は H になっており、フォトダイオード 201a、201b に蓄積された電荷は、転送スイッチ 202a、202b、リセットスイッチ 205 を介して電源 208 に転送され、フォトダイオード 201a、201b はリセットされる。時刻 t_{f1} において、制御信号 $t_{xa_12k} \sim t_{xa_12k+10}$ 、 $t_{xb_12k} \sim t_{xb_12k+10}$ を L とし、フォトダイオード 201a、201b への光電荷の蓄積が開始される。

10

【0180】

所定の時間だけ光電荷の蓄積を行った後の時刻 t_{f3} において、選択スイッチ 206 の制御信号 $sel0_12k \sim sel0_12k+10$ が H になり、増幅部 204 のソースが列出力線 300a ~ 300f に接続される。時刻 t_{f4} において、リセットスイッチ 205 の制御信号 $res_12k \sim res_12k+10$ を L とすることでフローティングディフュージョン領域 203 のリセットを解除する。このとき、フローティングディフュージョン領域 203 の電位に応じたりセット信号レベルの電位が増幅部 204 を介して列出力線 300a ~ 300f に読出され、AD変換器 301a ~ 301f に入力される。

20

【0181】

次に、時刻 t_{f5} において、AD変換器 301a ~ 301f のパワーセーブ制御信号はネゲートされ、AD変換器 301a ~ 301f はアクティブになる。ランプ信号発生器 306a は時間経過に比例して信号レベルが変化するランプ信号の出力を開始する。同時にカウンタ 305a はリセット状態からカウントアップを開始する。AD変換器 301a ~ 301f 内の比較器において、入力信号とランプ信号発生器 306a が出力するランプ信号とを比較する。入力されたランプ信号の信号レベルが時間の経過とともに大きくなり、その信号レベルが入力信号の値を上回った時点で、出力されているカウンタ値を記憶する。この記憶されたカウンタ値が N データとなる（N 信号の AD 変換）。

30

【0182】

時刻 t_{f6} において、N 信号の AD 変換が終了すると、各列の N データがメモリ 308a へ転送され、時刻 t_{f7} にて終了する。この時、AD変換器 301a ~ 301f の各列の N データはそれぞれメモリ N_0 340a ~ メモリ N_5 340f に格納されることとなる。

また、時刻 t_{f6} においては同時に AD 変換器 301a ~ 301f のパワーセーブ制御信号がアサートされ、AD変換器 301a ~ 301f はパワーセーブ状態となる。

【0183】

40

時刻 t_{f8} において、再び制御信号 $t_{xa_12k} \sim t_{xa_12k+10}$ が H になるとともに制御信号 $t_{xb_12k} \sim t_{xb_12k+10}$ も H となる。その後、時刻 t_{f9} において、制御信号 $t_{xa_12k} \sim t_{xa_12k+10}$ と $t_{xb_12k} \sim t_{xb_12k+10}$ が L になる。この動作により、フォトダイオード 201a、201b の双方の光電荷がともにフローティングディフュージョン領域 203 へ転送される。そして、その変化に応じた電圧が増幅部 204 及び列出力線 300a ~ 300f を介して AD 変換器 301a ~ 301f に入力される。

【0184】

次に、時刻 t_{f10} において、AD変換器 301a ~ 301f のパワーセーブ制御信号はネゲートされ、AD変換器 301a ~ 301f はアクティブになる。ランプ信号発生器

50

306aはランプ信号の出力を開始する。同時にカウンタ305aはリセット状態からカウントアップを開始する。AD変換器301a～301f内の比較器において、入力信号とランプ信号発生器306aが出力するランプ信号とを比較する。

【0185】

入力されたランプ信号の信号レベルが時間の経過とともに大きくなり、その信号レベルが入力信号の値を上回った時点で、出力されているカウンタ値を記憶する。この記憶されたカウンタ値がA+B像データとなる(A+B像信号のAD変換)。

時刻tf11において、A+B像信号のAD変換が終了すると、各列のA+B像データがメモリ308aへ転送され、時刻tf14にて終了する。この時、AD変換器301a～301fの各列のA+B像データはそれぞれメモリAB__0 342a～メモリAB__5 342fに格納されることとなる。

10

【0186】

また、時刻tf11においては同時にAD変換器301a～301fのパワーセーブ制御信号がアサートされ、AD変換器301a～301fはパワーセーブ状態となる。

その後時刻tf12において制御信号res__12k～res__12k+10がH、時刻tf13において制御信号sel0__12k～sel0__12k+10がLになり12行分(1水平走査線分)の画素からの信号読出しとAD変換動作が完了する。

【0187】

図28、図29に示す時刻tf2から時刻tf15の間では、メモリ308aに既に格納されているデータ(後述する、前の水平期間でAD変換されたデータ)がメモリ308aから出力され、データ出力部311aを介して撮像素子100外へ出力される。上述した時刻tf2から時刻tf15までの期間を読出しの単位である、1水平期間とする。

20

AD変換され、メモリ308aに格納されたデータがデータ出力部311aから出力されるまでの動作のタイミングチャートを図30、図31に示す。図28、図29と同じ時刻が記載されているタイミングは、図28、図29と同じタイミングであることを示す。

【0188】

時刻tf6ではメモリN__0 340a～メモリN__5 340fのパワーセーブ制御信号はネゲートされ、メモリが動作状態となるとともに、NデータのメモリN__0 340a～メモリN__5 340fへの書き込みが開始される。時刻tf7にて書き込みが終了するとパワーセーブ制御信号はアサートされ、メモリはパワーセーブ状態となる。パワーセーブ状態ではメモリ内のデータは保持される。

30

【0189】

時刻tf11ではメモリAB__0 342a～メモリAB__5 342fのパワーセーブ制御信号はネゲートされ、メモリが動作状態となるとともに、A+B像データのメモリAB__0 342a～メモリAB__5 342fへの書き込みが開始される。時刻tf14にて書き込みが終了するとパワーセーブ制御信号はアサートされ、メモリはパワーセーブ状態となる。

【0190】

次の水平期間の時刻tf2では、メモリN__0 340a～メモリN__5 340f、メモリAB__0 342a～メモリAB__5 342fのパワーセーブ制御信号がネゲートされ、動作状態となる。メモリA__0 341a～メモリA__5 341fについては、パワーセーブ制御信号はアサートのままであり、パワーセーブ状態のままを保つ。

40

【0191】

この状態でメモリ制御部343と出力制御部332により、図30、図31に示すように、12k、2k+2、12k+4、12k+6、12k+8、12k+10行のA+B像データがメモリ308aから出力される。この間S-N演算部309aと補正回路310aはパワーセーブ制御信号がネゲートされており、動作状態となっている。S-N演算部309aと補正回路310aでの処理の後、データ出力部311aから撮像素子100外へ出力される。

【0192】

50

時刻 t_{f15} にて出力が完了されると、メモリ 308a、S-N 演算部 309a、補正回路 310a のパワーセーブ制御信号はすべてアサートされ、各回路がパワーセーブ状態となる。

この時刻 $t_{f0} \sim t_{f15}$ に示す動画モード 4 の動作を 1 水平期間毎に、動画モード 5 (実施例 1 の動画モード 1 と同じ) と交互に所定数の水平走査線分を行うことにより 1 画面分の像信号を取得する。

【0193】

次に、実施例 3 における撮像装置の動作について図 32、図 33 を用いて説明する。図 32、図 33 は、実施例 3 における撮像装置 1000 の撮影動作を説明するためのフローチャートである。

ユーザーが図 1 に示した操作部 103 のメインスイッチを押下すると、撮像装置の動作が開始される。

【0194】

まずステップ S200 において、CPU 102 は操作部 103 に含まれるスイッチが動画モード 4 または 5 になっているかを判断する。動画モード 4 または 5 が ON になっている場合にはステップ S201 に進む。

ステップ S201 では CPU 102 は操作部 103 に含まれるスイッチが、動画モード 5 が ON になっているかを判断する。動画モード 5 が ON になっていた場合には、ステップ S202 へ進む。

【0195】

ステップ S202 では、撮像素子 100 に対して CPU 102 は動画モード 5 の読出し設定を行う。その後ステップ S203 へ進む。

ステップ S203 では、撮像素子 100 に対して CPU 102 は動画モード 5 のパワーセーブ設定を行う。その後ステップ S204 へ進む。

【0196】

その後ステップ S204 では、撮像素子 100 から動画モード 5 の読出しが行われる。その読出しは、ステップ S202、S203 で設定した読出し設定、パワーセーブ設定に基づき、上述した図 9 ~ 図 12 に示す動画モード 1 と同じ読出し動作が行われる。CPU 102 は、DSP 101 に入力されたデータを不図示の現像回路で現像させ、表示部 104 へ動画として表示すると同時に、記録部 107 へ記録する。

【0197】

また CPU 102 は、DSP 101 にて A+B 像データから対応する画素の A 像データを減算して B 像データを生成し、A 像データと B 像データの位相差信号を相関演算して焦点検出を行う。その結果に基づき不図示の機構で撮像装置 1000 のピント調節を行う。その後ステップ S205 へ進む。

【0198】

ステップ S205 では、CPU 102 は操作部 103 のメインスイッチが OFF にされたかを判断する。メインスイッチが OFF にされていた場合には、撮影を終了する。OFF されていない場合はステップ S200 へ戻る。

ステップ S201 にて、動画モード 5 が OFF になっていた場合には、ステップ S206 へ進む。

【0199】

ステップ S206 では、撮像素子 100 に対して CPU 102 は動画モード 4 の読出し設定を行う。その後ステップ S207 へ進む。

ステップ S207 では、撮像素子 100 に対して CPU 102 は動画モード 4 のパワーセーブ設定を行う。その後ステップ S208 へ進む。

【0200】

その後ステップ S208 では、撮像素子 100 から動画モード 4 の読出しが行われる。その読出しは、ステップ S206、S207 で設定した読出し設定、パワーセーブ設定に基づき、上述した図 9 ~ 図 12、または図 28 ~ 図 31 に示す読出し動作が行われる。C

10

20

30

40

50

P U 1 0 2 は、D S P 1 0 1 に入力されたデータを不図示の現像回路で現像させ、表示部 1 0 4 へ動画として表示すると同時に、記録部 1 0 7 へ記録する。

【 0 2 0 1 】

また C P U 1 0 2 は、D S P 1 0 1 にて A + B 像データから対応する画素お A 像データを減算して B 像データを生成し、A 像データと B 像データの位相差信号を相関演算して焦点検出を行う。その結果に基づき不図示の機構で撮像装置 1 0 0 0 のピント調節を行う。その後ステップ S 2 0 5 へ進む。

【 0 2 0 2 】

ステップ S 2 0 0 で動画モード 4 または 5 が O F F になっている場合にはステップ S 2 0 9 へ進む。ステップ S 2 0 9 ~ ステップ S 2 1 9 の動作は、実施例 1 に述べたステップ S 1 0 5 ~ ステップ S 1 1 5 の動作と同様のため、説明を省略する。

10

上記のように実施例 3 の撮像装置は、A 像データを読出す水平走査期間と読出さない水平走査期間を交互に設けることで、像面位相差 A F を行いながら消費電力を削減することができる。

【 0 2 0 3 】

なお、実施例 3 では A 像データを読出す水平走査期間と読出さない水平走査期間を交互に切り替える構成としたが、この限りではない。

また実施例 3 のように、A 像データが出力される水平期間と出力されない水平期間がある場合、各水平走査信号（画像データ）のヘッダーに両者を区別するための情報を記載しても良い。即ち、第 1 の読出し動作（A 像データ読出し）をする場合としない場合とを区別するための情報を画像信号のヘッダーに付加する付加手段を設けても良い。それによって、A 像データと A + B 像データを判別して D S P 1 0 1 内で処理を行うようにしても良い。

20

【実施例 4】

【 0 2 0 4 】

以下、本発明の実施例 4 による撮像装置について説明する。

実施例 4 の撮像装置の構成は、実施例 3 の撮像装置と同様である。実施例 4 の撮像装置は、動画モード 6 を有する。また、メモリ 3 0 8 a、3 0 8 b の構成が異なる。

実施例 4 における動画モード 6 は画素の駆動に関しては動画モード 1（動画モード 5）と同じであるが、A D 変換器やメモリの駆動方法が動画モード 1（動画モード 5）とは異なる。

30

【 0 2 0 5 】

図 3 4、図 3 5 に実施例 4 におけるメモリ 3 0 8 a、3 0 8 b の構成を示す。

なお、図 7、図 8 と同じ番号が付される構成要素については、実施例 1 と同じなので、説明を省略する。

図 3 4 において、4 0 0 は行加算回路である。A D 変換された A 像データについて、C P U 1 0 2 により指定された複数行の同じ列同士の A 像データを加算平均する。ここで、行加算回路 4 0 0 は、第 1 の読出し動作の際に列出力線に読出された複数行の信号を加算する加算手段として機能している。

【 0 2 0 6 】

40

また、同様に N データも複数行で加算平均する。行加算回路 4 0 0 で加算された A 像データまたは N データは、メモリ A __ 0 3 4 1 a ~ メモリ A __ 5 3 4 1 f に書き込まれる。また、図 3 5 のセレクト 4 0 1 は、メモリ N __ 0 3 4 0 a ~ メモリ N __ 5 3 4 0 f の出力に加え、メモリ A __ 0 3 4 1 a ~ メモリ A __ 5 3 4 1 f の出力を選択し、出力する。

【 0 2 0 7 】

図 3 6 ~ 図 3 9 は、実施例 4 における動画モード 6 の動作を示すタイミングチャートである。

図 3 6 は実施例 4 における動画モード 6 における撮像素子の読出し動作を示すタイミングチャートの上半分を示す図であり、図 3 7 は実施例 4 における動画モード 6 における撮像素子の読出し動作を示すタイミングチャートの下半分を示す図である。

50

【 0 2 0 8 】

図 3 8 は実施例 4 における動画モード 6 におけるメモリへの書き込み、読出し動作を示すタイミングチャートの左側部分を示す図である。図 3 9 は実施例 4 における動画モード 6 におけるメモリへの書き込み、読出し動作を示すタイミングチャートの右側部分を示す図である。

【 0 2 0 9 】

以下、図 3 6 ~ 図 3 9 を参照しつつ画像信号の 1 2 行分 (1 水平走査線分) の読出し動作について説明する。なお、各制御信号が H のときに各スイッチはオンになり、L のときに各スイッチはオフになるものとする。また、図 3 6 ~ 図 3 9 においては例として R 画素の読出し動作について説明する。他の色についても同様の動作であり、説明を省略する。

10

【 0 2 1 0 】

時刻 t_{g0} において、制御信号 $t_{xa_12k} \sim t_{xa_12k+10}$ 、 $t_{xb_12k} \sim t_{xb_12k+10}$ が H になり、転送スイッチ 2 0 2 a、2 0 2 b がオンになる。この時、信号 $res_12k \sim res_12k+10$ は H になっており、フォトダイオード 2 0 1 a、2 0 1 b に蓄積された電荷は、転送スイッチ 2 0 2 a、2 0 2 b、リセットスイッチ 2 0 5 を介して電源 2 0 8 に転送されフォトダイオード 2 0 1 a、2 0 1 b はリセットされる。時刻 t_{g1} において、制御信号 $t_{xa_12k} \sim t_{xa_12k+10}$ 、 $t_{xb_12k} \sim t_{xb_12k+10}$ を L とし、フォトダイオード 2 0 1 a、2 0 1 b への光電荷の蓄積が開始される。

【 0 2 1 1 】

20

所定の時間だけ光電荷の蓄積を行った後の時刻 t_{g3} において、選択スイッチ 2 0 6 の制御信号 $sel0_12k \sim sel0_12k+10$ が H になり、増幅部 2 0 4 のソースが列出力線 3 0 0 a ~ 3 0 0 f に接続される。時刻 t_{g4} において、リセットスイッチ 2 0 5 の制御信号 $res_12k \sim res_12k+10$ を L とすることでフローティングディフュージョン領域 2 0 3 のリセットを解除する。このとき、フローティングディフュージョン領域 2 0 3 の電位に応じたりセット信号レベルの電位が増幅部 2 0 4 を介して列出力線 3 0 0 a ~ 3 0 0 f に読出され、A/D変換器 3 0 1 a ~ 3 0 1 f に入力される。

【 0 2 1 2 】

次に、時刻 t_{g5} において、A/D変換器 3 0 1 a ~ 3 0 1 f のパワーセーブ制御信号はネゲートされ、A/D変換器 3 0 1 a ~ 3 0 1 f はアクティブになる。ランプ信号発生器 3 0 6 a は時間経過に比例して信号レベルが変化するランプ信号の出力を開始する。同時にカウンタ 3 0 5 a はリセット状態からカウントアップを開始する。A/D変換器 3 0 1 a ~ 3 0 1 f 内の比較器において、入力信号とランプ信号発生器 3 0 6 a が出力するランプ信号とを比較する。入力されたランプ信号の信号レベルが時間の経過とともに大きくなり、その信号レベルが入力信号の値を上回った時点で、出力されているカウンタ値を記憶する。この記憶されたカウンタ値が N データとなる (N 信号の A/D 変換) 。

30

【 0 2 1 3 】

時刻 t_{g6} において、N 信号の A/D 変換が終了すると、各列の N データがメモリ 3 0 8 a へ転送され、時刻 t_{g7} にて終了する。この時、A/D変換器 3 0 1 a ~ 3 0 1 f の各列の N データはそれぞれメモリ N_0 3 4 0 a ~ メモリ N_5 3 4 0 f に格納されることとなる。

40

【 0 2 1 4 】

時刻 t_{g8} では、制御信号 $t_{xa_12k} \sim t_{xa_12k+10}$ が H になり、フォトダイオード 2 0 1 a の光電荷が独立してフローティングディフュージョン領域 2 0 3 へ転送される。その後、時刻 t_{g9} において、制御信号 $t_{xa_12k} \sim t_{xa_12k+10}$ が L になる。この動作により、フォトダイオード 2 0 1 a に蓄積された電荷がフローティングディフュージョン領域 2 0 3 へ転送される。そして、その変化に応じた電圧が増幅部 2 0 4 及び列出力線 3 0 0 a ~ 3 0 0 f を介して A/D変換器 3 0 1 a ~ 3 0 1 f に入力される。

【 0 2 1 5 】

50

次に、時刻 t_{g10} において、ランプ信号発生器 306a はランプ信号の出力を開始する。同時にカウンタ 305a はリセット状態からカウントアップを開始する。A/D変換器 301a ~ 301f 内の比較器において、入力信号とランプ信号発生器 306a が出力するランプ信号とを比較する。入力されたランプ信号の信号レベルが時間の経過とともに大きくなり、その信号レベルが入力信号の値を上回った時点で、出力されているカウンタ値を記憶する。この記憶されたカウンタ値が A 像データとなる (A 像信号の A/D 変換)。

【0216】

時刻 t_{g11} において、A 像信号の A/D 変換が終了すると、各列の A 像データがメモリ 308a へ転送され、時刻 t_{g12} にて終了する。この時、A/D変換器 301a ~ 301f の各列の A 像データはそれぞれメモリ A__0 341a ~ メモリ A__5 341f に格納されることとなる。

10

【0217】

時刻 t_{g13} において、再び制御信号 $t_{xa_12k} \sim t_{xa_12k+10}$ が H になるとともに制御信号 $t_{xb_12k} \sim t_{xb_12k+10}$ も H となる。その後、時刻 t_{g14} において、制御信号 $t_{xa_12k} \sim t_{xa_12k+10}$ と $t_{xb_12k} \sim t_{xb_12k+10}$ が L になる。この動作により、フォトダイオード 201a、201b の双方の光電荷がともにフローティングディフュージョン領域 203 へ転送される。そして、その変化に応じた電圧が増幅部 204 及び列出力線 300a ~ 300f を介して A/D 変換器 301a ~ 301f に入力される。

【0218】

20

次に、時刻 t_{g15} において、A/D変換器 301c ~ 301f のパワーセーブ制御信号はネゲートされ、A/D変換器 301c ~ 301f はアクティブになる。ランプ信号発生器 306a はランプ信号の出力を開始する。同時にカウンタ 305a はリセット状態からカウントアップを開始する。A/D変換器 301a ~ 301f 内の比較器において、入力信号とランプ信号発生器 306a が出力するランプ信号とを比較する。入力されたランプ信号の信号レベルが時間の経過とともに大きくなり、その信号レベルが入力信号の値を上回った時点で、出力されているカウンタ値を記憶する。この記憶されたカウンタ値が A + B 像データとなる (A + B 像信号の A/D 変換)。

【0219】

時刻 t_{g16} において、A + B 像信号の A/D 変換が終了すると、各列の A + B 像データがメモリ 308a へ転送され、時刻 t_{g19} にて終了する。この時、A/D変換器 301a ~ 301f の各列の A + B 像データはそれぞれメモリ AB__0 342a ~ メモリ AB__5 342f に格納されることとなる。

30

【0220】

また、時刻 t_{g16} においては同時に A/D変換器 301a ~ 301f のパワーセーブ制御信号がアサートされ、A/D変換器 301a ~ 301f はパワーセーブ状態となる。

その後時刻 t_{g17} において制御信号 $res_12k \sim res_12k+10$ が H、時刻 t_{g18} において制御信号 $sel0_12k \sim sel0_12k+10$ が L になり 12 行分 (1 水平走査線分) の画素からの信号読出しと A/D 変換動作が完了する。

【0221】

40

図 36、図 37 に示す時刻 t_{g2} から時刻 t_{g20} の期間では、メモリ 308a に既に格納されているデータ (後述する、前の水平期間で A/D 変換されたデータ) がメモリ 308a から出力され、データ出力部 311a を介して撮像素子 100 外へ出力される。上述した時刻 t_{g2} から時刻 t_{g20} までの期間を読出しの単位である、1 水平期間とする。

【0222】

A/D 変換され、メモリ 308a に格納されたデータがデータ出力部 311a から出力されるまでの動作のタイミングチャートを図 38、図 39 図に示す。図 36、図 37 と同じ時刻が記載されているタイミングは、図 36、図 37 と同じタイミングであることを示す。

【0223】

時刻 t_{g6} ではメモリ N__0 340a ~ メモリ N__5 340f、メモリ A__0 34

50

1 a、メモリ A__3 3 4 1 d のパワーセーブ制御信号はネゲートされ、メモリが動作状態となるとともに、N データのメモリ N__0 3 4 0 a ~ メモリ N__5 3 4 0 f への書き込みや、N データの加算されたデータのメモリ A__0 3 4 1 a、メモリ A__3 3 4 1 d への書き込みが開始される。時刻 t g 7 にて書き込みが終了するとパワーセーブ制御信号はアサートされ、メモリはパワーセーブ状態となる。パワーセーブ状態ではメモリ内のデータは保持される。

【0 2 2 4】

また、N データは行加算回路 4 0 0 に入力され、行毎の N データが同じ列毎に加算平均される。ここでは、1 2 k、1 2 k + 2、1 2 k + 4 行のデータが加算され、1 2 k + 6、1 2 k + 8、1 2 k + 1 0 行のデータが加算される。加算されたデータはそれぞれ、メモリ A__0 3 4 1 a、メモリ A__3 3 4 1 d に書き込まれる。

10

【0 2 2 5】

時刻 t g 1 1 では、メモリ A__1 3 4 1 b、メモリ A__4 3 4 1 e のパワーセーブ制御信号はネゲートされ、メモリが動作状態となるとともに、A 像データのメモリ A__1 3 4 1 b、メモリ A__4 3 4 1 e への書き込みが開始される。A 像データは行加算回路 4 0 0 に入力され、行毎の A 像データが同じ列毎に加算平均される。ここでは、1 2 k、1 2 k + 2、1 2 k + 4 行のデータが加算され、1 2 k + 6、1 2 k + 8、1 2 k + 1 0 行のデータが加算される。加算されたデータはそれぞれ、メモリ A__1 3 4 1 b、メモリ A__4 3 4 1 e に書き込まれる。

【0 2 2 6】

20

時刻 t g 1 2 にて書き込みが終了するとパワーセーブ制御信号はアサートされ、メモリはパワーセーブ状態となる。メモリ A__2 3 4 1 c、メモリ A__5 3 4 1 f にはデータの書き込みが行われないため、パワーセーブ制御信号はアサートのままであり、パワーセーブ状態のままを保つ。

【0 2 2 7】

時刻 t g 1 6 ではメモリ A B__0 3 4 2 a ~ メモリ A B__5 3 4 2 f のパワーセーブ制御信号はネゲートされ、メモリが動作状態となるとともに、A + B 像データのメモリ A B__0 3 4 2 a ~ メモリ A B__5 3 4 2 f への書き込みが開始される。時刻 t g 1 9 にて書き込みが終了するとパワーセーブ制御信号はアサートされ、メモリはパワーセーブ状態となる。

30

【0 2 2 8】

次の水平期間の時刻 t g 2 では、メモリ N__0 3 4 0 a ~ メモリ N__5 3 4 0 f、メモリ A__0 3 4 1 a、メモリ A__1 3 4 1 b、メモリ A__3 3 4 1 d、メモリ A__4 3 4 1 e、メモリ A B__0 3 4 2 a ~ メモリ A B__5 3 4 2 f のパワーセーブ制御信号がネゲートされ、動作状態となる。メモリ A__2 3 4 1 c、メモリ A__5 3 4 1 f については、パワーセーブ制御信号はアサートのままであり、パワーセーブ状態のままを保つ。

【0 2 2 9】

この状態でメモリ制御部 3 4 3 と出力制御部 3 3 2 により、図 3 9 に示すように、1 2 k、1 2 k + 2、1 2 k + 4 行が加算平均された A 像データ、1 2 k + 6、1 2 k + 8、1 2 k + 1 0 行が加算平均された A 像データ、1 2 k、1 2 k + 2、1 2 k + 4、1 2 k + 6、1 2 k + 8、1 2 k + 1 0 行の A + B 像データがメモリ 3 0 8 a から出力される。この間 S - N 演算部 3 0 9 a と補正回路 3 1 0 a はパワーセーブ制御信号がネゲートされており、動作状態となっている。S - N 演算部 3 0 9 a と補正回路 3 1 0 a での処理の後、データ出力部 3 1 1 a から撮像素子 1 0 0 外へ出力される。

40

【0 2 3 0】

時刻 t g 2 0 にて出力が完了されると、メモリ 3 0 8 a、S - N 演算部 3 0 9 a、補正回路 3 1 0 a のパワーセーブ制御信号はすべてアサートされ、各回路がパワーセーブ状態となる。

この時刻 t g 0 ~ t g 2 0 の動作を 1 2 行ずつ所定数の水平走査線分繰り返すことにより 1 画面分の像信号を取得する。

50

【 0 2 3 1 】

上記の動作により実施例 4 の撮像装置は、撮像素子からの読出される像面位相差 A F に使用する A 像データ量を削減してデータ量を調節し、撮像素子とデータを受信する回路のデータレートを調整することができる。その際、A 像信号を加算平均して A F に使用する情報量は保ちながらも、A 像データ出力削減に関連した一部の回路はパワーセーブして消費電力を削減することができる。

【 0 2 3 2 】

以上、本発明をその好適な実施例に基づいて詳述してきたが、本発明は上記実施例に限定されるものではなく、本発明の主旨に基づき種々の変形が可能であり、それらを本発明の範囲から除外するものではない。

なお、本実施例における制御の一部または全部を上述した実施例の機能を実現するコンピュータプログラムをネットワーク又は各種記憶媒体を介して撮像装置に供給するようにしてもよい。そしてその撮像装置におけるコンピュータ（又は C P U や M P U 等）がプログラムを読出して実行するようにしてもよい。その場合、そのプログラム、及び該プログラムを記憶した記憶媒体は本発明を構成することとなる。

【 符号の説明 】

【 0 2 3 3 】

1 0 0 0 撮像装置

1 0 0 撮像素子

1 0 1 D S P

1 0 2 C P U

10


20

30


40

50

【図 5】




【図 6】




10

20

【図 7】



【図 8】




30


40

50


【図 9】




【図 10】




【図 11】




【図 12】




【図 1 3】




【図 1 4】




【図 1 5】




【図 1 6】




【 図 1 7 】




【 図 1 8 】




【 図 1 9 】




【 図 2 0 】




【図 2 1】




【図 2 2】



【図 2 3】



【図 2 4】



10


20

30


40

50


【図 25】




【図 26】



【図 27】



【図 28】



10


20

30


40

50


【図 29】




【図 30】




【図 31】




【図 32】




【 図 3 4 】



【 図 3 6 】



【 図 3 7 】



フロントページの続き

(56)参考文献 特開 2 0 1 9 - 0 6 8 2 4 7 (J P , A)
 特開 2 0 1 5 - 0 3 9 0 8 6 (J P , A)
 特開 2 0 1 9 - 0 8 7 9 9 7 (J P , A)
 特開 2 0 1 8 - 0 1 1 1 4 1 (J P , A)
 国際公開第 2 0 1 6 / 1 2 9 4 0 8 (W O , A 1)
 特開 2 0 1 9 - 0 6 8 2 4 6 (J P , A)
 特開 2 0 1 9 - 0 8 0 1 9 9 (J P , A)
 特開 2 0 1 3 - 0 9 3 8 0 3 (J P , A)
 特開 2 0 1 6 - 1 2 9 3 2 7 (J P , A)
 特開 2 0 1 6 - 1 6 3 3 3 7 (J P , A)
 特開 2 0 1 8 - 1 7 0 7 6 8 (J P , A)
 特開 2 0 1 5 - 1 7 0 8 6 3 (J P , A)
 特開 2 0 1 6 - 2 0 1 6 6 0 (J P , A)
 特開 2 0 0 9 - 2 7 3 1 1 9 (J P , A)
 特開 2 0 1 9 - 2 1 3 1 5 9 (J P , A)
(58)調査した分野 (Int.Cl. , D B 名)
 H 0 4 N 2 5 / 7 0