

(19) 日本国特許庁(JP)

(12) 特 許 公 報(B2)

(11) 特許番号

特許第4265578号  
(P4265578)

(45) 発行日 平成21年5月20日(2009.5.20)

(24) 登録日 平成21年2月27日(2009.2.27)

(51) Int.Cl.

F I

H05K 3/34 (2006.01)

H05K 3/34 502D

H01L 23/28 (2006.01)

H01L 23/28 Z

H01L 23/50 (2006.01)

H01L 23/50 N

H01L 23/50 U

請求項の数 1 (全 10 頁)

(21) 出願番号 特願2005-191310 (P2005-191310)  
 (22) 出願日 平成17年6月30日(2005.6.30)  
 (65) 公開番号 特開2007-12850 (P2007-12850A)  
 (43) 公開日 平成19年1月18日(2007.1.18)  
 審査請求日 平成18年2月23日(2006.2.23)

(73) 特許権者 000002945  
 オムロン株式会社  
 京都市下京区塩小路通堀川東入南不動堂町  
 801番地  
 (74) 代理人 100084548  
 弁理士 小森 久夫  
 (74) 代理人 100123940  
 弁理士 村上 辰一  
 (72) 発明者 日笠 浩一  
 京都府京都市下京区塩小路通堀川東入南不  
 動堂町801番地 オムロン株式会社内  
 (72) 発明者 住本 義行  
 京都府京都市下京区塩小路通堀川東入南不  
 動堂町801番地 オムロン株式会社内

最終頁に続く

(54) 【発明の名称】 回路基板

(57) 【特許請求の範囲】

【請求項 1】

ほぼ直方体形状に樹脂で封止された電子部品を半田付け実装する回路基板であって、  
 前記電子部品は、  
 該封止体の底面に形成され、封止体の一方の端部の下面側に前記樹脂が貫通するアンカ  
 ー孔を有する平面状のパッド電極と、  
 前記封止体の他方の端部の側面から引き出され、先端が前記パッド電極の電極面よりも  
 下方に位置するリード電極と、  
 を備え、  
 前記回路基板は、  
 前記パッド電極が実装されるランドの、前記アンカー孔に対向する部分と、前記パッド  
 電極が実装されない部分とをつなぐ半田濡れ性のない箇所をソルダレジストにより前記ラ  
 ンドの上面に形成し、前記半田濡れ性のない箇所の高さは、前記ランドの高さより高いこ  
とを特徴とする回路基板。

【発明の詳細な説明】

【技術分野】

【0001】

この発明は、電子部品が接続される回路基板に関し、特に電極間の接続性を向上した回  
 路基板する。

【背景技術】

## 【 0 0 0 2 】

一般に電子部品は、回路基板表面に形成された電極と半田付けすることにより実装される。

## 【 0 0 0 3 】

図 6 に電子部品の一例である MOSFET を示す。この MOSFET は回路基板に実装して大電流（例えば 100 A）を流す Power MOSFET であり、実装した回路基板を介して放熱するものである。同図（A）は MOSFET を上面から見た平面図、同図（B）は同図（A）に示す X - X 面の断面図、同図（C）は下面から見た平面図、同図（D）は同図（C）に示す X - X 面の断面図を示している。同図（A）、（B）、（C）、および（D）に示すように、この MOSFET 2 は、半導体チップ 21 と、半導体チップ 21 の底面に接合される平板状のドレインパッド電極 22、半導体チップ 21 にアルミ線などの金属線を介して電氣的に接続されるリード端子 23、および MOSFET 2 をほぼ直方体形状にモールドする樹脂 24 から構成される。

10

## 【 0 0 0 4 】

ドレインパッド電極は、ほぼ直方体形状の樹脂 24 の一方の側面から外側に突出している。この突出した部分を張出部 22 A とする。また、ドレインパッド電極 22 は、この張出部 22 A 側の樹脂 24 の端部に樹脂 24 が貫通するアンカー孔 25 を複数（同図においては 2 つ）有している。樹脂 24 は、ドレインパッド電極 22 のアンカー孔 25 に貫入して、ドレインパッド電極 22 の電極面に露出している。

20

## 【 0 0 0 5 】

リード端子 23 は、樹脂 24 の側面から複数引き出され、リード端子 23 の先端の下面部は、ドレインパッド電極 22 の電極面よりも高さ だけ下方に位置している。リード端子 23 のいずれか一方がソース電極となり、いずれか一方がゲート電極となる。

## 【 0 0 0 6 】

このドレインパッド電極 22、およびリード端子 23 を回路基板に半田付け実装する。図 7 に MOSFET と回路基板の実施例を示す。回路基板上面には、銅等の電極（ランド）が形成され、回路基板実装工程の中でこの電極上に半田が印刷される。例えば同図（A）に示すように、回路基板 3 の上面から見てほぼ長方形形状のランド 31 A とランド 31 B が形成される。ランド 31 A はドレインパッド電極 22 が接するように、ランド 31 B はリード端子 23 の端面がそれぞれ接するように形成される。ランド 31 B は、2 つのリード端子 23 が対向する位置に形成される。ランド 31 A とランド 31 B の上面には半田ペースト 32 A と半田ペースト 32 B が印刷される。この半田ペースト 32 A と半田ペースト 32 B の上に MOSFET 2 を搭載する。

30

## 【 0 0 0 7 】

同図（B）は半田ペースト 32 A と半田ペースト 32 B の上に MOSFET 2 を乗せた状態である。同図に示すように、リード端子 23 の先端は、MOSFET 2 の下面よりも

だけ下方に位置しているので、リード端子 23 からドレインパッド電極 22 の張出部 22 A 側に傾くことになる。リード端子 23 の先端の電極面とドレインパッド電極 22 の電極面は、同一平面であることが理想的であるが、現実的には MOSFET 2 の製造誤差により確実に同一とすることができない。ここで図 8 に示すように、リード端子 23 の先端の電極面がドレインパッド電極 22 の電極面よりも上方にあると、リード端子 23 が半田ペースト 32 B に触れずに半田付けできない状態となる。したがって、リード端子 23 の端部は、製造誤差を考慮してドレインパッド電極 22 の電極面よりも下方に位置するように製造され、このような MOSFET 2 を回路基板に乗せるとリード端子 23 からドレインパッド電極 22 の張出部 22 A 側に傾くことになる。この状態で回路基板を加熱すると同図（C）に示すように、半田ペースト 32 A と半田ペースト 32 B が溶融して、ドレインパッド電極 22 がランド 31 A に、リード端子 23 がランド 31 B に半田付けされ、リード端子 23 からドレインパッド電極 22 の張出部 22 A 側に傾いた状態で実装される。

40

## 【 0 0 0 8 】

以上のように、電子部品が半田付けによって回路基板に実装されることとなるが、半田

50

付けによる実装を行う場合、以下のような問題点が有った。

【 0 0 0 9 】

すなわち、銅表面に塗布した酸化防止用のフラックスのガスや、熔融中に半田に取り込まれた空気（気泡）や、半田ペースト中に含まれるフラックスのガスがランドとパッド電極との間に挟まり、この状態で半田が固化するとランドとパッド電極のアンカー孔に露出した樹脂との間に大きな空間（ボイド）ができる。このようなボイドが発生すると、ランドとパッド電極の接続強度低下や、熱伝導性の低下を招く。

【 0 0 1 0 】

そこで、気泡の発生を防ぐために、接地パターンに貫通孔を設け、空気を逃がす回路基板が提案されている（例えば特許文献 1 参照）。また、チップ（モールド体）を仮止めするための接着テープに発生する気泡を逃がすために、接着テープ貼付け箇所に溝部を設けたチップ実装用基板が提案されている（例えば特許文献 2 参照）。

【特許文献 1】特開平 1 1 - 3 1 8 7 6 号公報

【特許文献 2】特開平 5 - 7 5 2 3 0 号公報

【発明の開示】

【発明が解決しようとする課題】

【 0 0 1 1 】

図 6 に示した MOSFET 2 において、樹脂 2 4 がアンカー孔からドレインパッド電極 2 2 の電極面に露出している。この樹脂 2 4 の部分については半田が濡れないために気泡が集中する傾向が有った。ここで、MOSFET 2 はリード端子 2 3 からドレインパッド電極 2 2 の張出部 2 2 A 側に傾いているため、ドレインパッド電極 2 2 の端部はランド 3 1 A との隙間が狭くなり、この部分に半田が凝集して先に固化することとなる。この場合、ランド 3 1 A とドレインパッド電極 2 2 の端部が凝集した半田によって蓋をされ、樹脂 2 4 の部分に集中した気泡の逃げ場が無くなるという問題があった。

【 0 0 1 2 】

本発明は、半田に発生した気泡を除去することができる回路基板を提供することを目的とする。

【課題を解決するための手段】

【 0 0 1 3 】

請求項 1 に記載の発明は、ほぼ直方体形状に樹脂で封止された電子部品を半田付け実装する回路基板であって、前記電子部品は、該封止体の底面に形成され、封止体の一方の端部の下面側に前記樹脂が貫通するアンカー孔を有する平面状のパッド電極と、前記封止体の他方の端部の側面から引き出され、先端が前記パッド電極の電極面よりも下方に位置するリード電極と、を備え、前記回路基板は、前記パッド電極が実装されるランドの、前記アンカー孔に対向する部分と、前記パッド電極が実装されない部分とをつなぐ半田濡れ性のない箇所をソルダレジストにより前記ランドの上面に形成し、前記半田濡れ性のない箇所の高さは、前記ランドの高さより高いことを特徴とする。

【 0 0 1 4 】

この発明では、回路基板のランドの端部に半田濡れ性のない箇所を形成している。また、電子部品（例えば MOSFET）のパッド電極面には MOSFET を直方体形状にモールドする絶縁体の端部にアンカー孔が形成され、このアンカー孔に絶縁体が貫入してパッド電極面の下方に露出している。この MOSFET を半田付けする場合、半田濡れ性のない箇所とパッド電極面に露出した絶縁体に対向する。回路基板のランドと MOSFET のパッド電極の間の半田が熔融した場合、MOSFET はこの半田濡れ性のない箇所上に乗り、半田濡れ性のない箇所とパッド電極面から下方に張り出した絶縁体が接することになる。したがって、MOSFET のパッド電極と回路基板のランドとの間に隙間が発生し、パッド電極下方に張り出した絶縁体部分に集中する気泡は半田濡れ性のない箇所を経てランドとパッド電極との間から抜け出す。

【発明の効果】

【 0 0 1 9 】

この発明によれば、パッド電極面とランドとの間の半田に発生した気泡を除去することができる。

【発明を実施するための最良の形態】

【0020】

以下、本発明の実施形態に係る回路基板について詳細に説明する。

図1は本発明の実施形態に係る回路基板のうち、図6に示したMOSFET2を実装する部分を示した図である。同図(A)は回路基板を上面からみた平面図であり、同図(B)は、(A)に示すX-X面の断面図である。同図に示すように、この回路基板1は、ランド11A、ランド11B、レジスト13A、レジスト13Bがパターンニングされており、ランド11A、およびランド11B上にはそれぞれ半田ペースト12A、および半田ペースト12Bが印刷されている。

10

【0021】

ランド11Aは、回路基板上にほぼ直方体形状に薄く形成され、その上面が図6に示したドレインパッド電極22の底面と重なるようにパターンニングされている。ランド11Bは、回路基板上にほぼ直方体形状に複数箇所(同図においては2箇所)に薄く形成され、図6に示したリード端子23(ソース電極およびゲート電極)の先端面が重なるように、ランド11Aから側方にリード端子23の長さ分だけ離れた位置にパターンニングされている。なお、パターンニングとは、意図的にある位置に、ある形状に電極等を形成することを言う。

【0022】

20

レジスト13Aとレジスト13Bは、ランド11Bと反対側のランド11Aの端部に、ランド11A上面からランド11A外側にかけて形成されたソルダレジスト(以下、単にレジストと言う)である。このレジスト13Aとレジスト13Bは、ランド11Aの外側に接するように、回路基板上面から見て長方形状に、断面L字型に形成されている。レジスト13Aとレジスト13Bは、図6に示したMOSFET2のドレインパッド電極22の2つのアンカー孔25の幅と同じ幅だけ離れた位置に形成されている。

【0023】

半田ペースト12Aと半田ペースト12Bは、それぞれランド11Aとランド11Bの上面を覆うように薄く印刷されている。

【0024】

30

この回路基板1は、いわゆるプリント基板であり、本実施形態においては放熱性のよい金属板(例えばアルミ板)上に絶縁板(例えばエポキシ樹脂板)を形成し、さらにその上面に電極(例えば銅)を形成したものである。なお、材質はこの例に限るものではない。例えばアルミ板の代わりにガラス繊維板を用いてもよい。この回路基板1の製造工程について説明する。

【0025】

まず、回路基板全面に形成された電極上に、感光剤(ポジ感光レジスト)を形成する。この感光剤紫外線をパターン露光をし、その後、現像を行って配線パターン上のみ感光剤を残し、他の部分の銅を露出する。その後、エッチング液により露出した銅のみ溶解する。銅を溶解した後に、感光剤除去液により残留感光剤を除く。最後に、銅上に酸化防止のためのフラックスを塗布する。

40

【0026】

このようにしてランドがパターンニングされ、上述したようなランド11A、ランド11Bが形成される。さらに、回路基板1のうち、電子部品が実装されるパターン部分を除いてレジストを塗布する。ここで、本実施形態の回路基板1は、図1(A)に示すように、ランド11Aの端部の上面から外側にかけて2箇所にレジストが塗布されるようにする。

【0027】

なお、図1においては、MOSFETの電極面の面積と回路基板のランドの面積が同程度について示しているが、ランドはMOSFETの電極面の面積よりも大きくてもよいし、小さくてもよい。

50

## 【 0 0 2 8 】

上記のように形成したランド 1 1 A、ランド 1 1 B 上に半田ペースト 1 2 A、半田ペースト 1 2 B を印刷する。図 1 においては、ランド 1 1 A の一端からレジスト 1 3 A およびレジスト 1 3 B が形成されている部分にかけて半田ペースト 1 2 A を印刷する。また、ランド 1 1 B 上の全面に半田ペースト 1 2 B を印刷する。

## 【 0 0 2 9 】

この回路基板 1 に図 6 に示すような MOS FET 2 を半田付け実装する。図 2 に回路基板 1 と MOS FET 2 の半田付け例を示す。同図 ( A ) は半田ペースト 1 2 A と半田ペースト 1 2 B の上に MOS FET 2 を乗せた状態である。同図に示すように、リード端子 2 3 の端部は、ドレインパッド電極 2 2 の電極面よりも長さ だけ下方に張り出しているの  
10  
ので、リード端子 2 3 からドレインパッド電極 2 2 側に傾くことになる。この状態で回路基板 1 と MOS FET 2 をリフロー炉に流して加熱する。加熱すると同図 ( B ) に示すように、半田ペースト 1 2 A と半田ペースト 1 2 B が溶融する。

## 【 0 0 3 0 】

半田ペースト 1 2 A と半田ペースト 1 2 B が溶融すると、同図 ( B ) に示すように、MOS FET 2 は下方に沈み込み、ドレインパッド電極 2 2 の電極面の一部がレジスト 1 3 A、およびレジスト 1 3 B と接する。レジスト 1 3 A、およびレジスト 1 3 B はリフロー炉で加熱しても溶融せず、また、半田ペーストが濡れることがない。したがって、同図 ( B ) に示すように、回路基板 1 のランド 1 1 A とドレインパッド電極 2 2 の間、特にレジスト 1 3 A およびレジスト 1 3 B の形成されている端部側に隙間が生じる。  
20

## 【 0 0 3 1 】

Power MOS FET は大電流を流し、動作中に高温発熱するため、放熱性が重要となる。従来の回路基板においては、図 7 に示したように、ドレインパッド電極 2 2 とランドとの狭い部分に半田が凝集し、ドレインパッド電極 2 2 の端部が凝集した半田によって蓋をされ、ドレインパッド電極 2 2 の下面に露出した樹脂 2 4 の部分に集中する気泡の逃げ場が無くなるという問題があった。気泡が発生したまま半田が固化すると、その部分に半田が存在しなくなるので、ドレインパッド電極 2 2 とランドとの熱伝導性が低下し、MOS FET 2 の放熱性が低下する。また、機械的接続強度も低下する。

## 【 0 0 3 2 】

本発明の実施形態に係る回路基板 1 においては、ドレインパッド電極 2 2 の電極面がレジスト 1 3 A、およびレジスト 1 3 B と接することで、ドレインパッド電極 2 2 とランド 1 1 A との間に隙間が生じ、溶融した半田はレジスト 1 3 A およびレジスト 1 3 B に濡れないため、半田に発生する気泡がこの隙間を通過してランド 1 1 A の端部に抜け出すこととなる。  
30

## 【 0 0 3 3 】

また、図 2 ( C ) は、回路基板 1 に MOS FET 2 を乗せた状態を上面から見た図であるが、同図 ( C ) に示すように、ドレインパッド電極 2 2 の電極面に貫通した樹脂 2 4 の 2 つの部分が、それぞれレジスト 1 3 A、レジスト 1 3 B に接するように、レジストをパターンニングすることで、アンカー孔 2 5 から露出した樹脂 2 4 に集中し易い気泡もレジスト 1 3 A およびレジスト 1 3 B によって生じる隙間から抜け出すこととなる。  
40

## 【 0 0 3 4 】

このように、本発明の実施形態に係る回路基板においては、ランド上の端部にレジストを形成し、このレジストに電子部品の電極が接することで、ランドと電極との間に隙間が生じ、半田に発生する気泡がこの隙間を通過してランド端部に抜け出すので、機械的強度が向上し、MOS FET の放熱性を向上することができる。

## 【 0 0 3 5 】

また、上記のようなレジスト 1 3 A およびレジスト 1 3 B を形成するには、レジストを塗布する際のマスクパターンを変更するだけでよく、工程数が増えるものではないので、簡易な構成でありながら確実に半田の気泡を除去することができる。

## 【 0 0 3 6 】

10

20

30

40

50

なお、本発明の回路基板は、以下のような構成で実現することもできる。図 3 は、他の実施形態に係る回路基板を示した図である。同図 (A) に示す回路基板は、図 1 に示した回路基板 1 のレジスト 1 3 A、レジスト 1 3 B に代えて、レジスト 1 4 を備えたものである。なお、図 1 に示した回路基板 1 と同様の構成部については、同一の符号を付し、その説明を省略する。

【 0 0 3 7 】

レジスト 1 4 は、レジスト 1 3 A、レジスト 1 3 B と同様に、ランド 1 1 B の反対側のランド 1 1 A の端部に形成されている。レジスト 1 4 についても、マスクパターンによって塗布形成される。レジスト 1 4 は、上面から見てほぼ長形状に、断面 L 字型に形成され、レジスト 1 3 A、およびレジスト 1 3 B よりも上面から見た面積が大きいものである。

10

【 0 0 3 8 】

この例においても、同図 (B) に示すように、M O S F E T 2 を上面に乗せ、リフロー炉で半田ペーストを溶融させると、M O S F E T 2 のドレインパッド電極 2 2 の電極面がレジスト 1 4 に接する。したがって、図 1 に示した回路基板 1 と同様に、ドレインパッド電極 2 2 の電極面がレジスト 1 4 と接することで、ランド 1 1 A とドレインパッド電極 2 2 との間に隙間が生じ、溶融した半田はレジスト 1 4 に濡れないため、半田に発生する気泡がこの隙間を通過してランド 1 1 A の端部に抜け出すこととなる。

【 0 0 3 9 】

このように、ランド上に形成するレジストの形状はどのようなものであってもよい。

20

【 0 0 4 0 】

図 4 は、図 1 に示したレジスト 1 3 A、レジスト 1 3 B に代えて、レジスト 1 5 A およびレジスト 1 5 B を備えたものである。なお、この例においても、図 1 に示した回路基板 1 と同様の構成部については、同一の符号を付し、その説明を省略する。

【 0 0 4 1 】

レジスト 1 5 A およびレジスト 1 5 B は、ランド 1 1 A 上の、図 1 に示したレジスト 1 3 A、レジスト 1 3 B とは異なり、ランド 1 1 B 側とその反対側との中間位置におけるランド 1 1 A の端部に形成されている。レジスト 1 5 A、およびレジスト 1 5 B についても、マスクパターンによって塗布形成される。レジスト 1 5 A、レジスト 1 5 B は、ランド 1 1 A 上から端部にかけて、上面から見てほぼ長形状に、断面 L 字型に形成されている。

30

【 0 0 4 2 】

この例においても、同図 (B) に示すように、M O S F E T 2 を上面に乗せ、リフロー炉で半田ペーストを溶融させると、M O S F E T 2 のドレインパッド電極 2 2 がレジスト 1 5 A、およびレジスト 1 5 B に接する。したがって、図 1 に示した回路基板 1 と同様に、ドレインパッド電極 2 2 がレジスト 1 5 A、およびレジスト 1 5 B と接することで、ランド 1 1 A とドレインパッド電極 2 2 との間に隙間が生じ、半田に発生する気泡はこの隙間を通過して電極間から抜け出すこととなる。

【 0 0 4 3 】

このように、ランド上に形成するレジストの位置はランド 1 1 B と反対側の端部に限るものではない。

40

【 0 0 4 4 】

図 5 は、さらに他の実施形態に係る回路基板を示した図である。なお、この例においても、図 1 に示した回路基板 1 と同様の構成部については、同一の符号を付し、その説明を省略する。

【 0 0 4 5 】

同図 (A) に示す回路板は、図 1 に示した回路基板 1 のランド 1 1 A に代えて、ランド 1 6 を備え、レジスト 1 3 A、およびレジスト 1 3 B を省いたものである。ランド 1 6 は、同図 (A) に示すように、ランド 1 1 B の反対側の端部の 2 箇所がほぼ長形状に切り欠きされており、同図 (B) に示すように、この切り欠き上にドレインパッド電極 2 2 の

50

電極面に貫通した樹脂 2 4 の 2 つの部分に被さるようになる。

【 0 0 4 6 】

上述したように、回路基板のランドは、エッチングによりパターンニングされるので、露光パターンを同図 ( A ) に示すランド 1 6 の形状にするだけでよく、工程数が増えるものではない。

【 0 0 4 7 】

このように、ドレインパッド電極 2 2 の電極面に貫通した樹脂 2 4 の 2 つの部分がランド切り欠きに重なるようにランド 1 6 を構成すると、同図 ( C ) に示すように、樹脂 2 4 の下側に通気路が生ずる。したがって、樹脂 2 4 に集中し易い気泡はこの通気路を通過してランドの端部へ抜け出すこととなる。このように、ランド上にレジストを形成する代わりに、ランドに切り欠きを設けるようにしてもよい。

10

【 0 0 4 8 】

なお、本発明の回路基板に実装される電子部品は、図 6 に示した M O S F E T に限るものではない。他の一般的な電子部品の実装においても気泡を排除する効果が期待できる。また、電子部品との接続は半田を用いる例に限らず、導電性接着剤等であってもよい。導電性接着剤においても発生する気泡を排除することができる。

【図面の簡単な説明】

【 0 0 4 9 】

【図 1】本発明の実施形態に係る回路基板を示した図

【図 2】本発明の実施形態に係る回路基板と M O S F E T の例を示す図

20

【図 3】他の実施形態に係る回路基板を示した図

【図 4】他の実施形態に係る回路基板を示した図

【図 5】他の実施形態に係る回路基板を示した図

【図 6】M O S F E T を示した図

【図 7】従来の回路基板を示した図

【図 8】接続不良の状態を示した図

【符号の説明】

【 0 0 5 0 】

1 - 本発明の実施形態に係る回路基板

2 - M O S F E T

30

3 - 従来の回路基板

1 1 - ランド

1 2 - 半田ペースト

1 3 - レジスト

2 1 - 半導体素子


2 2 - 電極

2 3 - 端子


2 4 - 樹脂

2 5 - アンカー孔


【図 1】




【図 2】



【図 3】




【図 4】







【図 5】




【図 6】



【図 7】



【図 8】



---

フロントページの続き

(72)発明者 吉岡 大輔

京都府京都市下京区塩小路通堀川東入南不動堂町801番地 オムロン株式会社内

審査官 柳本 陽征

(56)参考文献 特開2004-146529(JP,A)

特開2001-68587(JP,A)

特開昭50-34170(JP,A)

特開昭61-296795(JP,A)

(58)調査した分野(Int.Cl., DB名)

H05K 3/34

H01L 23/28

H01L 23/50