

(19) 日本国特許庁(JP)

(12) 特許公報(B2)

(11) 特許番号

特許第4094724号  
(P4094724)

(45) 発行日 平成20年6月4日(2008.6.4)

(24) 登録日 平成20年3月14日(2008.3.14)

(51) Int.Cl. F I  
**G06F 11/28 (2006.01)**  
 G06F 11/28 D  
 G06F 11/28 315B  
 G06F 11/28 L

請求項の数 17 (全 25 頁)

(21) 出願番号	特願平10-133256	(73) 特許権者	594154428 エイアールエム リミテッド
(22) 出願日	平成10年5月15日(1998.5.15)		イギリス国 シービー1 9エヌジェイ
(65) 公開番号	特開平11-110254		ケンブリッジ, チェリー ヒントン, フル
(43) 公開日	平成11年4月23日(1999.4.23)		バーン ロード 110
審査請求日	平成16年12月16日(2004.12.16)	(74) 代理人	100066692 弁理士 浅村 皓
(31) 優先権主張番号	9719173.8	(74) 代理人	100072040 弁理士 浅村 肇
(32) 優先日	平成9年9月9日(1997.9.9)	(74) 代理人	100094673 弁理士 林 拓三
(33) 優先権主張国	英国 (GB)	(74) 代理人	100091339 弁理士 清水 邦明

最終頁に続く

(54) 【発明の名称】 ソフトウェアをデバッグする際に例外を識別するための装置および方法

(57) 【特許請求の範囲】

【請求項1】

各フィールドが特定の例外ルーチンに対応し、各フィールドが、対応する例外ルーチンへのアクセスの識別をデバッガーが望むことを表わすようにセット可能である、少なくとも1つのフィールドを有する制御レジスタと、

データ処理装置内のプロセッサコアが例外ルーチンのための命令フェッチコマンドを発生する時第1の信号を受信し、それにより該命令フェッチコマンドと共に発生される命令アドレスからどの例外ルーチンをフェッチしようとしているかを判定するように構成された例外ルーチンキャッチ論理回路とを備え、

該キャッチ論理回路が、判定された例外ルーチンに対応する該制御レジスタのフィールドを参照し、そのフィールドがセットされているかどうかを判断し、かつ該フィールドがセットされているとブレイクポイント信号をプロセッサコアに出力するように構成された、データ処理装置とデバッガーを結合するためのデバッガーインターフェースユニット。

【請求項2】

前記第1信号は、実行すべき例外ルーチンのための命令フェッチ動作をリクエストするよう、プロセッサコアにより制御バスに出力される信号である、請求項1記載のデバッガーインターフェースユニット。

【請求項3】

前記第1信号は、命令フェッチ動作が求められていることを表わすよう、プロセッサコアによって出力される信号と命令フェッチ動作が例外ルーチンに関連することを表わすた

10

20

めの評価信号との両信号により構成される、請求項 2 記載のデバッガーインターフェースユニット。

【請求項 4】

デバッガーが対応する例外ルーチンへのアクセスを識別したいかどうかを表わすための単一ビットを各フィールドが含む、請求項 1 記載のデバッガーインターフェースユニット。

【請求項 5】

キャッチ論理回路が命令フェッチコマンドと共に発生される命令アドレスの所定ビットから命令フェッチコマンドが関連するのはどの例外ルーチンであるかを判断するように構成された、請求項 1 記載のデバッガーインターフェースユニット。

10

【請求項 6】

プロセッサコアによって始動されようとしている命令アクセスまたはデータアクセスに関する情報を受信するための入力ターミナルと、

1 つ以上のハードウェアブレイクポイントユニットとを備え、各ブレイクポイントユニットは、プロセッサコアにブレイクポイント信号を送るようにする命令またはデータアクセスの属性を記憶するための少なくとも 1 つのブレイクポイントレジスタ、およびブレイクポイントレジスタ内の属性と入力ターミナルで受信された情報とを比較するためのブレイクポイント比較器を有し、

各ブレイクポイントユニットは、ブレイクポイント比較器がブレイクポイントレジスタ内の属性と入力ターミナルで受信された情報に含まれた対応する属性とが一致すると判断すると、前記ブレイクポイント信号を発生するように構成されている請求項 1 記載のデバッガーインターフェースユニット。

20

【請求項 7】

入力ターミナルがプロセッサコアによって始動されようとしている命令アクセスまたはデータアクセスに関する情報を受信するためのアドレスバス、データバスおよび制御バスに接続されている、請求項 6 記載のデバッガーインターフェースユニット。

【請求項 8】

ブレイクポイントユニットまたはステートマシンのいずれかにより発生されるブレイクポイント信号を受信し、プロセッサコアに単一信号を出力するための論理ゲートを更に含む、請求項 6 記載のデバッガーインターフェースユニット。

30

【請求項 9】

前記ブレイクポイントレジスタ内に記憶するためのデバッガーからの属性を受信するためのインターフェースを更に含む、請求項 6 記載のデバッガーインターフェースユニット。

【請求項 10】

制御レジスタがステップ方法を使用すべきことを表わすようにセット可能な別のフィールドを有し、デバッガーインターフェースユニットが更に、

データ処理装置内のプロセッサコアが命令フェッチ動作を行うことをリクエストするとき第 2 の信号を受信するように構成されたステートマシンであって、プロセッサコアがリクエストした命令フェッチ動作の数の記録を維持するように構成されたステートマシンを備え、

40

該ステートマシンは更に制御レジスタを参照して別のフィールドがセットされているかどうかを判断し、かつその別フィールドがセットされていると、一旦プロセッサコアによって所定数の命令フェッチ動作がリクエストされると、プロセッサコアにブレイクポイント信号を出力するように構成されている、請求項 1 記載のデバッガーインターフェースユニット。

【請求項 11】

命令フェッチ動作の所定数が 2 であり、ステップ方法が 1 回のステップ動作である、請求項 10 記載のデバッガーインターフェースユニット。

【請求項 12】

50

前記第2信号は、命令フェッチ動作がリクエストされていることを示すための、プロセッサコアによって制御バスに出力される信号である、請求項10記載のデバッガーインターフェースユニット。

【請求項13】

命令を実行するためのプロセッサコアと、

請求項1に記載のデバッガーインターフェースユニットとを備えたデータ処理装置。

【請求項14】

命令を記憶するための命令キャッシュと、

データを記憶するためのデータキャッシュと、

命令キャッシュをプロセッサコアに接続するように構成されている命令アドレスバスおよび命令データバスであって、プロセッサコアが命令キャッシュに命令アドレスを出力できるようにする命令アドレスバスおよびプロセッサコアが前記命令アドレスに対応する命令を受信することができるようにする命令データバスと、

データキャッシュをプロセッサコアに接続するように構成されているデータアドレスバスおよびデータデータバスであって、プロセッサコアがデータキャッシュにデータアドレスを出力できるようにする該データアドレスバスと、プロセッサコアが前記データアドレスに対応するデータ値を受信し、またはデータ値をデータキャッシュに出力できるようにする該データデータバスとを更に備えた、請求項13記載のデータ処理装置。

【請求項15】

デバッガーインターフェースユニットは、更に

プロセッサコアによって始動されようとしている命令アクセスまたはデータアクセスに関する情報を受信するための入力ターミナルと、

1つ以上のハードウェアブレイクポイントユニットとを備え、

各ブレイクポイントユニットがプロセッサコアにブレイクポイント信号が送られるようにする命令またはデータアクセスの属性を記憶するための少なくとも1つのブレイクポイントレジスタ、およびブレイクポイントレジスタ内の属性と入力ターミナルで受信した情報とを比較するためのブレイクポイント比較器を有し、

各ブレイクポイントユニットは、ブレイクポイント比較器がブレイクポイントレジスタ内の属性と入力ターミナルで受信された情報に含まれる対応する属性とが一致すると判断すると、前記ブレイクポイント信号を発生するように構成されており、ブレイクポイント比較器がリクエストした命令アクセスに関して必要な情報を1つ以上のハードウェアブレイクポイントユニットが受信できるように、デバッガーインターフェースユニットの入力ターミナルは命令アドレスバスおよび命令データバスに接続されている、請求項14記載のデータ処理装置。

【請求項16】

ブレイクポイント比較器が要求したデータアクセスに関して必要な情報を1つ以上のハードウェアブレイクポイントユニットが受信できるようにデバッガーインターフェースユニットの入力ターミナルがデータアドレスバスおよびデータデータバスに接続されている、請求項15記載のデータ処理装置。

【請求項17】

(a) 各々が特定の例外ルーチンに対応する少なくとも1つのフィールドを制御レジスタ内に設ける工程と、

(b) デバッガーが対応する例外ルーチンへのアクセスを識別したいことを表わすよう、前記フィールドのうちの1つをセットする工程と、

(c) データ処理装置内のプロセッサコアが例外ルーチンのための命令フェッチコマンドを発生する時に、第1の信号を受信する工程と、

(d) 命令フェッチコマンドと共に発生される命令アドレスからどの例外ルーチンをフェッチしようとしているかを判断する工程と、

(e) 前記工程(d)によって判断された例外ルーチンに対応する制御レジスタのフィールドがセットされている場合、プロセッサコアにブレイクポイント信号を出力する工程

10

20

30

40

50

とを備えた、例外ルーチンへのアクセスを識別するようデータ処理装置とデバッガを結合するためのデバッガインターフェースユニットを作動させる方法。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】

本発明は、ソフトウェアをデバッグ（バグ除去）するための装置および方法に関し、より詳細には、データ処理装置のためにソフトウェアをデバッグする際に、コードをパスするステップ動作を容易にする装置および方法に関する。

【0002】

【従来技術】

代表的なデータ処理装置は、プロセッサコアに供給されるデータ値に適用される、ある命令シーケンスを実行するようになっているプロセッサコアを有することができる。一般に、プロセッサコアが必要とする命令およびデータ値を記憶するためのメモリを設けることができる。更に、メモリに必要なアクセス回数を低減するよう、プロセッサコアが必要とする命令およびデータ値を記憶するために、1つ以上のキャッシュが設けられるケースが多い。

【0003】

かかるデータ処理装置によって実行されるソフトウェアをデバッグする際に、ソフトウェアを実行する際のデータ処理装置のアクティビティをモニタするよう、コンピュータ上で実行されるデバッガアプリケーション（以下、デバッガと総称する）を使用することが知られている。

【0004】

このデバッガはデータ処理装置内に設けられた、埋め込まれた「回路内エミュレータ」（ICE）ユニットを介してデータ処理装置とインターフェースすることができるようになっている。一般に、かかる埋め込み型ICEユニットは数個のハードウェアブレイクポイントユニットを含み、各ハードウェアブレイクポイントユニットは識別時にデバッガが関心を持つ命令またはデータアクセスの属性を記憶するための多数のブレイクポイントレジスタと、プロセッサコアによって開始される命令またはデータアクセスに関するデータ処理装置から受信される情報とブレイクポイントレジスタ内の属性とを比較するためのブレイクポイント比較器とを有する。ブレイクポイントレジスタは一般にデータ、アドレスまたは制御信号の属性をそれぞれ記憶するためのデータレジスタ、アドレスレジスタおよび制御レジスタを含む。更に、例えばアドレスの所定ビットに関心がない時に「ドントケア（don't care）」ステータスを設定できるようにするためのマスクフィールドを設けてもよい。

【0005】

各ハードウェアブレイクポイントユニットは、ブレイクポイント比較器がブレイクポイントレジスタの属性とデータ処理装置から受信される命令またはデータアクセスに関する情報に含まれる対応する属性とが一致すると判断した場合、プロセッサコアにブレイクポイント信号を発生するようである。

【0006】

ハードウェアブレイクポイントユニットによって発生されるブレイクポイント信号は、プロセッサコアが処理命令を停止するようさせ、よってデバッガがデータ処理装置のその時の状態を分析できるようにする。

【0007】

かかるデータ処理装置によって実行されるソフトウェアをデバッグする際に、コードの実行中に例外が生じた場合、トラップできるようにすることは極めて好ましい。かかる例外の一例としては、データのアボート（data abort）、例えば存在していないメモリロケーションへのデータメモリのアクセスが行われる場合がある。この場合、メモリシステムはエラーを戻し、プロセッサはベクトルアドレスとして知られる例外アドレスを介して例外ルーチンとして知られる特別ルーチンへ分岐する。この例外ルーチンはデータアボートの

10

20

30

40

50

発生を取り扱うように設けられている。

【 0 0 0 8 】

かかる例外ルーチンへのアクセスを識別するための公知の技術は、ハードウェアブ레이크ポイントユニットのうちの1つのブ레이크ポイントレジスタに、その例外ルーチンの第1命令を識別する属性を含ませることである。このような方法によりプロセッサコアがその命令のアドレスを含む命令フェッチリクエストを発生すると、ハードウェアブ레이크ポイントユニット内のブ레이크ポイント比較器は命令フェッチリクエストとブ레이크ポイントレジスタ内の属性との一致を判断し、一致している場合、ブ레이크ポイント信号を発生する。

【 0 0 0 9 】

【発明が解決しようとする課題】

しかしながら上記方法には主な2つの不利点がある。第1に、ほとんどのマイクロプロセッサには多数の異なるタイプの例外があり、よってこの例外を処理するために多数の異なる例外ルーチンが設けられており、各例外ルーチンは異なる命令アドレスを有していることである。よって、一般に上記方法が例外ルーチンのうちのいずれかへのアクセスを効果的に識別する場合、ブ레이크ポイントを必要とする異なる命令アドレスが多くなる。しかしながらコスト要素（例えばシリコンコスト）により埋め込み型ICユニットは一般に少数のハードウェアブ레이크ポイントユニットしか含まず、よってそれらの用途を例外ルーチンへのアクセスの識別に限定することは望ましいことではなく、この方法は当技術分野では、ベクトルトラッピング（Vector Trapping）またはベクトルキャッチング（Vector Catching）と称されることが多い。

【 0 0 1 0 】

例えばアドバンスRISCマシンズリミテッドによって開発されたARMマイクロプロセッサは、8つのタイプの例外を有し、よって8つの例外ルーチンを有し、各例外ルーチンはユニークな命令アドレスを有するが、一般に2つのハードウェアブ레이크ポイントしか有しない8つのタイプの例外はそれらのアドレスと共に下記のように示される（次表）。

【 0 0 1 1 】

【表1】

10

20

アドレス	例外ルーチン
0x00000000	リセット
0x00000004	定義なし命令
0x00000008	ソフトウェアによる割り込み
0x0000000C	プリフェッチアポート
0x00000010	データアポート
0x00000014	保 留
0x00000018	インターラプト
0x0000001C	高速インターラプト

10

20

## 【0012】

上記表から判るように、アドレスの所定のビットは各例外ルーチンに対して同じとなる。これら種々のタイプの例外のすべてを、単一のハードウェアブレークポイントユニットによって識別できるようにするには、一般にブレークポイントアドレスレジスタ内に「ドントケア」ステートをセットし、ハードウェアブレークポイントユニットが例外ルーチンのいずれかへのアクセスを識別できるように保証しなければならない。しかしながら、かかる「ドントケア」ステートを使用することは、必要以上に多い頻度でプロセッサコアが停止されることを意味する。

30

## 【0013】

代替方法として、ソフトウェアのブレークポイント技術を使用する方法がある。このソフトウェアブレークポイント技術を使用する際は、ハードウェアブレークポイントユニットのブレークポイントデータレジスタ内に固定パターンのビットを入れ、ブレークポイント比較器が常に命令アドレスに関して受信した情報とその固定パターンとを比較する。次にメモリから各例外ルーチンの第1命令を取り出し、これを固定パターンのビットに置換する。この方法によれば、プロセッサコアが、そのアドレスへの命令フェッチリクエストを発生すると、固定パターンのビットが検索され、ハードウェアブレークポイントユニット内のブレークポイント比較器が、そのパターンのビットとブレークポイントレジスタに記憶されていたビットパターンとの一致を比較し、よってプロセッサコアにブレークポイント信号を発生する。このブレークポイント信号によりプロセッサコアは命令の処理を停止させられるので、デバッガはプロセッサおよび/またはメモリの状態を検査できる。

40

## 【0014】

50

しかしながらソフトウェアのブレークポイント方法を採用する場合、このことはROMのコードをデバッグすることは不可能であることを意味する。その理由はROM内への命令は固定パターンのビットによりオーバーライトできないからである。更に、データ処理装置がキャッシュを使用している場合、および固定パターンのビットによりオーバーライトすべき命令がキャッシュ内にある場合、キャッシュ内のその命令をオーバーライトできないことがあり、よってキャッシュからその命令をフラッシュ(flush)しなければならない。その理由は、メモリへのアクセスを行うことなく、よって固定パターンのビットを検索することなく、キャッシュから命令が戻されるからである。このことは、特にコードがキャッシュのロックダウン部分に記憶されている場合に不利であり、このロックダウン部分は一般に、決定可能な動き(すなわち決定可能な実行時間)を必要とするプロセッサコアおよび/またはルーチンによって定期的に使用され、よってメモリから検索された新しい命令によってオーバーライトすべきでない多数の命令を記憶するのに使用される。

10

**【0015】**

上記技術の別の問題として、ある種のマイクロプロセッサは例外ルーチン、すなわち時々ベクトルと称される例外ルーチンのロケーションを変えることを認める点が挙げられる。例えばMIPSアーキテクチャは「ブートストラップ例外ベクトル」(BEV)ビットのステートに基づき、ベクトルが位置を変えることを認めている。このMIPSアーキテクチャに関して更に情報を望む読者は、刊行物であるゲリー・ケイン著「MIPS Riscアーキテクチャ」(プレントイスホール出版、ISDN0-13-584293-X)を参照されたい。ベクトルの基底はデバッガーが変更することなくソフトウェアの制御により変更し得る。このことは上記ブレークポイント技術を使用する場合、ベクトルへのアクセスはキャッチされないことを意味する。

20

**【0016】**

従来の上記課題を前提とし、本発明の目的はソフトウェアをデバッグする際に例外を識別するための改良された技術を提供することにある。

**【0017】****【課題を解決するための手段】**

本発明の第1の態様によれば、各フィールドが特定の例外ルーチンに対応し、各フィールドが、対応する例外ルーチンへのアクセスの識別をデバッガーが望むことを表示するようにセット可能である、多数のフィールドを有する制御レジスタと、データ処理装置内のプロセッサコアが例外ルーチンのための命令フェッチコマンドを発生する時に第1信号を受信し、命令フェッチコマンドと共に発生される命令アドレスからどの例外ルーチンをフェッチするかを判断するようになっている例外ルーチンキャッチ論理回路とを備え、該キャッチ論理回路が決定された例外ルーチンに対応する制御レジスタのフィールドを参照し、そのフィールドがセットされているかどうかを判断し、フィールドがセットされている場合にブレークポイント信号をプロセッサコアに出力するようになっている、データ処理装置のためのデバッガーインターフェースユニットが提供される。

30

**【0018】**

本発明によれば、デバッガーインターフェースまたは先に述べたような埋め込み型ICEユニットは、ソフトウェアをデバッグする際の例外の識別を容易にするための別の要素を含むようになっている。これら別の要素としてはデータ処理装置内のプロセッサコアが例外ルーチンのための命令フェッチコマンドを発生する際に、第1信号を受信するようになっている例外ルーチンキャッチ論理回路が挙げられる。更にデバッガーインターフェースの制御レジスタ内には多数のフィールドが設けられ、各フィールドは特定の例外ルーチンに対応し、各フィールドはデバッガーが対応する例外ルーチンへのアクセスの識別を望むことを表示するようにセット可能である。この例外ルーチンキャッチ論理回路は命令フェッチコマンドと共に発生される命令アドレスおよび制御レジスタのフィールド内に記憶された情報を使用して、どの例外ルーチンにフェッチしているかを判断し、対応するフィールドがセットされている場合にプロセッサコアにブレークポイント信号を出力する。

40

**【0019】**

50

かかる例外ルーチンキャッチ論理回路を設けたことにより、他の目的に使用するためにデバッガーインターフェースユニット内に設けられる一般的なハードウェアブレイクポイントユニットが不要となる。その理由は、例外ルーチンへのアクセスを識別するのにハードウェアブレイクポイントユニットを保留する必要がないからである。更に、かかる例外ルーチンへのアクセスの識別は、例外ルーチンのベースアドレスと無関係である。

**【0020】**

好ましい実施例では、第1信号は実行すべき例外ルーチンのための命令フェッチをリクエストするよう、プロセッサコアにより制御バスに出力される信号であり、好ましくは第1信号は命令フェッチが求められていることを表示するよう、プロセッサコアによって出力される信号（以下InMREQ信号と称す）と、命令フェッチが例外ルーチンに関連することを表示するための評価信号とから成る。代表的なデバッガーインターフェース、例えば埋め込み型ICEユニットは既にInMREQ信号を受信するようになっているので、デバッガーインターフェースユニットは評価信号を受信するようになっていだけでよい。

10

**【0021】**

当業者であれば制御レジスタ内のフィールドのサイズを任意に選択し、デバッガーインターフェースユニット内で十分なスペースが利用できる見なすことができる。しかしながら好ましい実施例では、各フィールドはデバッガーが対応する例外ルーチンへのアクセスを識別したいかどうかを表示するための単一ビットを含む。これにより制御レジスタ内のスペースを最も効率的に使用できる。

**【0022】**

キャッチ論理回路は命令フェッチコマンドがどのルーチンに関連しているかを判断するように、命令フェッチコマンドと共に発生される命令アドレス全体を検査するようにできる。しかしながら好ましい実施例では、キャッチ論理回路は命令フェッチコマンドと共に発生される命令アドレスの所定ビットから命令フェッチコマンドが関連するのはどの例外ルーチンであるかを判断するようになっている。どの例外ルーチンにアクセスしているかを判断するのに、命令アドレスのビットの所定のサブセットしか必要でない状況では、上記方法は命令アドレス全体を検査するよりも、より効率的である。

20

**【0023】**

好ましい実施例では、デバッガーインターフェースユニットは、プロセッサコアによって開始される命令またはデータアクセスに関する情報を受信するための入力ターミナルと、1つ以上のハードウェアブレイクポイントユニットとを備え、各ブレイクポイントユニットがプロセッサコアにブレイクポイントユニット信号を送るようにする命令またはデータアクセスの属性を記憶するための多数のブレイクポイントレジスタ、およびブレイクポイントレジスタ内の属性と入力ターミナルで受信された情報とを比較するためのブレイクポイント比較器と有し、

30

ブレイクポイント比較器がブレイクポイントレジスタ内の属性と入力ターミナルで受信された情報に含まれた対応する属性とが一致すると判断した場合、各ブレイクポイントユニットが前記ブレイクポイント信号を発生するようになっている。

**【0024】**

先に述べたように、所定の事象が生じた時に、かかるハードウェアブレイクポイントユニットを使用してブレイクポイント信号を発生させることができる。制御バスに出力されるアドレス、命令、データ値または信号の特定の属性を記憶する外に、ブレイクポイントレジスタは所定の属性をマスクし、実際に「ドントケア」機能を提供するようにマスク情報を記憶することもできる。従って、ブレイクポイント比較器が戻されたデータ値の所定部分と関連すべきでなく、むしろブレイクポイント比較器は比較のための他の属性、例えばプロセッサコアが発生する命令またはデータ値のアドレスを使用することを表示するよう、ブレイクポイントレジスタにデータマスクを加えることができる。

40

**【0025】**

先に述べたように、例外ルーチンへのアクセスの識別を行うのに、キャッチ論理回路を使用することにより、他の目的のために設けられたかかるハードウェアブレイクポイントユ

50

ビットを自由に使用でき、例外ルーチンのアクセスを識別するのにハードウェアブ레이크ポイントを保留する必要がなくなる。

【0026】

好ましい実施例では、入力ターミナルはプロセッサコアによって開始される命令またはデータアクセスに関する情報を受信するためのアドレスバス、データバスおよび制御バスに接続されている。ブ레이크ポイントレジスタ内に記憶される属性はアドレス、(命令データを含む)データまたは制御バスに出力される信号に対する属性に関連付けでき、よって好ましい実施例では入力ターミナルはハードウェアブ레이크ポイントユニットが必要な情報すべてにアクセスするのに、アドレスバス、データバスおよび制御バスからの情報を受信する必要がある。

10

【0027】

好ましい実施例では、デバッガーインターフェースユニットは、ブ레이크ポイントユニットまたはステートマシンのいずれかにより発生されるブ레이크ポイント信号を受信し、プロセッサコアに単一信号を出力するための論理ゲートを更に含む。ブ레이크ポイント信号が論理「1」の値をとる場合、論理ゲートはORゲートであることが好ましい。

更に好ましい実施例では、デバッガーインターフェースユニットは、デバッガーからの属性を受信し、ブ레이크ポイントレジスタ内に記憶するためのインターフェースを更に含む。このインターフェースはシリアルインターフェースの形態、例えばIEEE規格1149.1-1990 JTAGシリアルインターフェースであることが好ましく、よってデバッガーインターフェースはブ레이크ポイントレジスタに加えるべきデータ内でスキャンできる。

20

【0028】

好ましい実施例では、制御レジスタはステップ方法を使用すべきことを表示するようにセット可能な別のフィールドを有し、デバッガーインターフェースは更に、データ処理装置内のプロセッサコアが命令フェッチを行うことをリクエストした際に、第1信号を受信するようになっており、プロセッサコアがリクエストした命令フェッチの数の記録を維持するようになっているステートマシンを備え、該ステートマシンが更に制御レジスタを参照し、フィールドがセットされているかどうかを判断し、フィールドがセットされている場合において、プロセッサコアによって所定の数の命令フェッチがリクエストされると、プロセッサコアにブ레이크ポイント信号を出力するようになっている。

30

【0029】

従来のデバッガーインターフェースユニットでは、かかるステップ方法はハードウェアブ레이크ポイントユニットのうちの1つを使用することによって、一般に実行される。しかしながら上記のようなステートマシンを設けたことにより、他の目的のために使用すべきハードウェアブ레이크ポイントユニットが不要となる。その理由は、ステップ方法を実行するのにハードウェアブ레이크ポイントユニットのうちの1つを保留する必要がないからである。

【0030】

好ましくは、命令フェッチの所定の数は2であり、ステップ方法は1回のステップ動作である。代表的なデバッガーインターフェースユニット、例えば埋め込み型ICEユニットは、命令フェッチが生じたことを表示する信号に応答できる。従って、ステートマシンはそれら信号の記録を維持するだけでよく、好ましい実施例によればこれら信号のうちの第2信号を受信すると、ブ레이크ポイント信号がアサートされる。このような方法により、次の命令が実行され、プロセッサはデバッグステートになった後に他のことを行う。

40

【0031】

第2信号は、実行すべき命令フェッチをリクエストするための、プロセッサコアによって制御バスに出力される信号(以下、InMREQ信号と称す)である。上記のように代表的なデバッガーインターフェースユニット、例えば埋め込み型ICEユニットは既にInMREQ信号を受信するようになっており、よってステートマシンは受信したInMREQ信号の数の記録を維持するだけよい。

50

## 【 0 0 3 2 】

本発明の第2の態様によれば、命令を実行するためのプロセッサコアと、本発明の第1の態様に係わるデバッガインターフェースユニットとを備える。

## 【 0 0 3 3 】

本発明の第2の態様によれば、デバッガインターフェースユニットおよびプロセッサコアは、1つの回路内に組み合わされ、この回路は他の要素、例えばメモリまたはキャッシュと別個に設けることができる。

## 【 0 0 3 4 】

データ処理装置は多数の他の特徴、例えばプロセッサコアによって直接アクセスされるメモリ、または1つ以上のキャッシュと組み合わせて使用されるメモリを含むことができる。フォンノイマンアーキテクチャによれば、命令およびデータの双方を記憶するために、単一のキャッシュを設けることができる。しかしながら、好ましい実施例ではハードアーキテクチャが使用され、従って、データ処理装置は更に、命令を記憶するための命令キャッシュと、データを記憶するためのデータキャッシュと、命令キャッシュをプロセッサコアに接続するようになっており、プロセッサコアが命令キャッシュに命令アドレスを出力できるようにする命令アドレスバスおよびプロセッサコアが前記命令アドレスに対応する命令を受信することができるようにする命令データバスと、データキャッシュをプロセッサコアに接続するようになっており、プロセッサコアがデータキャッシュにデータアドレスを出力できるようにするデータアドレスバスおよびプロセッサコアが前記データアドレスに対応するデータ値を受信し、またはデータ値をデータキャッシュに出力できるようにするデータバスとを更に備える。

## 【 0 0 3 5 】

好ましくはデバッガインターフェースユニットの入力ターミナルは、命令アドレスバスおよび命令データバスに接続され、ブレイクポイント比較器がリクエストした命令アクセスに関する必要な情報を1つ以上のハードウェアブレイクポイントユニットが受信することができるようにしている。更に、デバッガインターフェースユニットの入力ターミナルはデータアドレスバスおよびデータデータバスに接続され、ブレイクポイント比較器が要求したデータアクセスに関する必要な情報を1つ以上のハードウェアブレイクポイントユニットが受信することができるようにしている。

## 【 0 0 3 6 】

更に、入力ターミナルは命令制御バスおよびデータ制御バスの双方に接続され、これら制御バス上に出力される信号に関する、ハードウェアブレイクポイントユニットが求めることがある必要な情報を受信できる。

## 【 0 0 3 7 】

本発明の第3の態様によれば、(a)各々が特定の例外ルーチンに対応する多数のフィールドを制御レジスタ内に設ける工程と、(b)デバッガが対応する例外ルーチンへのアクセスを識別したことを表示するよう、前記フィールドのうちの1つをセットする工程と、(c)データ処理装置内のプロセッサコアが例外ルーチンのための命令フェッチコマンドを発生する時に、第1信号を受信する工程と、(d)命令フェッチコマンドと共に発生される命令アドレスからどの例外ルーチンをフェッチしているかを判断する工程と、(e)前記工程(d)によって判断された例外ルーチンに対応する制御レジスタのフィールドがセットされている場合、プロセッサコアにブレイクポイント信号を出力する工程とを備えた、例外ルーチンへのアクセスを識別するようデータ処理装置のためにデバッガインターフェースユニットを作動させる方法が提供される。

## 【 0 0 3 8 】

添付図面に示した本発明の好ましい実施例を参照して、単なる例により本発明について更に説明する。

## 【 0 0 3 9 】

## 【 発明の実施の形態 】

図1は、本発明の一実施例に係わるデータ処理装置を示し、この実施例ではデータ処理装

10

20

30

40

50

置は別個の命令キャッシュと別個のデータキャッシュを有するハーバードアーキテクチャを使用している。

【0040】

図1に示されるように、プロセッサコア100は命令バスラインを介して命令キャッシュ110に接続され、かつデータバスラインを介してデータキャッシュ120に接続されている。命令キャッシュ110とデータキャッシュ120の双方を制御するための単一キャッシュコントローラ130が示されている。しかしながらこれとは異なり、一つのコントローラが命令キャッシュ110用であり、一つのコントローラがデータキャッシュ120用であるような別個のキャッシュコントローラを設けてもよい。

【0041】

プロセッサコア110が命令を求めるとき、このコア110は命令アドレスバス160にその命令のメモリアドレスを発生し、更に命令制御バス170上にプロセッサの制御信号を発生する。このプロセッサ制御信号はアドレスが読み出しリクエストまたは書き込みリクエストのいずれに対応するのか、アクセスのタイプ（例えばシーケンシャルタイプ）、アクセスのサイズ（例えばワード、バイト）、プロセッサの作動モード（例えばスーパーバイザーまたはユーザーモード）等に関する情報を含む。このプロセッサ制御信号はキャッシュコントローラ130によって受信され、必要な命令を命令キャッシュ110に記憶するかどうかをキャッシュコントローラに判断させるように促す。

【0042】

好ましい実施例ではプロセッサコア100が検索すべき命令を求めた時に、命令アドレスバス160に発生されたプロセッサ制御信号は命令メモリリクエスト（InMREQ）信号であり、この信号は命令キャッシュ110が命令アドレスバス160上のアドレスと命令キャッシュ110内のアドレスとを比較し、キャッシュ内にそのアドレスに対応する命令が記憶されているかどうかを判断しなければならないことを、キャッシュコントローラ130に通知する。記憶すると判断した場合、この命令は命令キャッシュ110から命令データバス165に出力され、ここでプロセッサコア100によってこの命令が読み出される。アドレスに対応する命令がキャッシュ110にない場合、キャッシュコントローラ130は外部バス220を介してメモリ140から命令を検索させる。次に、検索された命令はキャッシュ110内に記憶され、次に命令データバス165を通してプロセッサコア100へ戻される。

【0043】

同様にデータ値のためのアドレスをデータアドレスバス180上に出力することができ、データフェッチが必要なことをメモリシステムに表示するための信号（以下、データメモリリクエスト（DnMREQ）信号と称す）がデータ制御バス190を通してキャッシュコントローラ130に出力される。これによりデータキャッシュ120はデータ値がデータキャッシュ内に記憶されている場合、データデータバス185上のそのアドレスに対応するデータ値を戻すようにさせるか、またはキャッシュコントローラ130はメモリ140からデータ値を検索し、この点でデータ値がデータキャッシュ120に記憶され、データデータバス185を通してプロセッサコア100に戻される。

【0044】

本発明の好ましい実施例によれば、データ処理装置には更に埋め込み型ICEユニット150が設けられ、このユニットはコンピュータ、例えばパソコンで実行される外部デバッガアプリケーションに対するデバッガインターフェースユニットとして使用される。このデバッガアプリケーションを以下、デバッガと称す。好ましい実施例では埋め込み型ICEユニット150は2つのハードウェアブレイクポイントユニット200および205を含み、各ハードウェアブレイクポイントユニットはデバッガが識別に関心を有する命令またはデータアクセスの属性を記憶するための多数のブレイクポイントレジスタおよびブレイクポイントレジスタ内の属性とプロセッサコアによって開始される命令またはデータアクセスに関する、データ処理装置から受信される情報とを比較するためのブレイクポイント比較器を有する。データ処理装置からのこの情報は、種々の命令バスライン

10

20

30

40

50

160、165、170および/または種々のデータバスライン180、185、190を通して得られる。各ハードウェアブレークポイントユニットはブレークポイント比較器がブレークポイントレジスタの属性とデータ処理装置から受信される命令またはデータに関する情報に含まれる対応する属性とが一致すると判断した場合、プロセッサコアにブレークポイント信号を発生することができる。

#### 【0045】

デバッガがハードウェアブレークポイント200または205内のブレークポイントレジスタを更新できるようにするためにシリアルインターフェース、例えばJTAGシリアルインターフェースを設け、デバッガインターフェースユニットがブレークポイントレジスタに対かすべきデータ内でスキャンできるようにする。ブレークポイントレジスタ内に記憶すべき新しい属性をデバッガインターフェースユニットに与えることができ、これらパラメータはインターフェースをブレークポイント比較器によってその後使用できるようにブレークポイントレジスタに記憶される。

10

#### 【0046】

各ブレークポイント比較器は、任意の時間において命令バス160、165、170からの命令情報またはデータバス180、185、190からのデータ情報のいずれかを見ることができるようになっている。ブレークポイント比較器が命令バスからの命令情報を分析し、これがブレークポイントレジスタの属性と一致していると判断した場合、バス230を介してプロセッサコアにブレークポイント信号が送られる。しかしながらブレークポイント比較器がデータバス180、185、190からのデータ情報を解析し、ブレークポイントレジスタの属性と一致していると判断した場合、バス240を介してプロセッサコア100にウォッチポイント信号が送られる。好ましい実施例の次の説明のために、バス230を通して発生されるブレークポイント信号およびバス240を通して発生されるウォッチポイント信号の双方が、プロセッサコアの命令処理をするのを停止させ、よってデバッガがブレークポイント命令の実行に先立ち、データ処理装置の現在状態をデバッガが分析できるようにする際に、これら双方の信号をブレークポイント信号と見なすことができる。しかしながら好ましい実施例では、受信された信号が命令に関するブレークポイント信号であるか、またはデータに関するウォッチポイント信号であるかを判断できるように、別個のバス230、240が設けられている。

20

#### 【0047】

プロセッサコア100がバス230または240を介してブレークポイント信号を受信し、命令処理を停止するとプロセッサコアはバス250を通して埋め込み型ICEユニット150にデバッグアクノレッジ信号を送り、プロセッサコアがブレークポイント信号を受信し、命令の処理を停止したことを埋め込み型ICEユニット150に伝える。埋め込み型ICEユニット150はハードウェアブレークポイントユニット200および205の他に埋め込み型ICEユニット150の作動を制御するために使用されるデータの種々のアイテムを含む多数の制御レジスタ210も含む。しかしながら本発明の好ましい実施例によれば、制御レジスタ210に多数のエクストラフィールドが追加されており、これら制御レジスタは所定の指定事象が生じた際に、ブレークポイント信号の発生を取り扱うよう、埋め込み型ICEユニットに加えられた別の要素によって使用される。これら別の要素は図4に示されており、図4は埋め込み型ICEユニット150内の構成部品のより詳細な概観を示すものである。

30

40

#### 【0048】

図4に示されるように、データ処理装置で実行中のコードをデバッガが1ステップごとに実行できるようにし、よって所定の数の命令を実行し、次にプロセッサおよび/またはメモリの状態を検査し、その後、次の所定の数の命令を実行するようにするためのステートマシン300が設けられている。好ましい実施例では、コードを通過する1回のステップ動作を実行するのに、このステートマシン300が使用され、よって一度に1つの命令でコードが実行され、各命令の間でプロセッサおよび/またはメモリの状態が検査される。ステートマシン300によってアクセス可能であり、かつステップ方法を使用

50

すべきことを表示するように設定可能な命令レジスタ210内にエキストラフィールドが設けられている。このフィールドがセットされている場合、ステートマシンはプロセッサコアによって発生されるInMREQ信号の数の記録を維持するようになっており、所定の数のInMREQ信号が受信された後、ステートマシン300はパス330を通してORゲート320にブレークポイント信号を発生するようになっている。ステートマシン300が一回のステップ動作を実行するようになっている場合、ステートマシン300はプロセッサコアによって2つのInMREQ信号が発行されると、ステートマシン300はブレークポイント信号を1回発生する。このステートマシン300の作動については図5～7を参照して後により詳細に説明する。

#### 【0049】

本発明の好ましい実施例によれば、埋め込み型ICEユニット150はベクトルアドレスとも称されることが多い例外アドレスにて、例外ルーチンへのアクセスを識別するようになっているベクトルキャッチ論理回路310も含む。制御レジスタ210には多数の別のフィールドが追加されており、各フィールドは特定の例外ルーチンに対応し、各フィールドはデバッガが対応する例外ルーチンへのアクセスを識別したがることを表示するように設定できる。

#### 【0050】

ベクトルキャッチ論理回路310はプロセッサコアによって発生されるInMREQ信号を受信するようになっており、更にInMREQ信号と称される命令フェッチリクエストが実際に例外ルーチンの命令のための命令フェッチリクエストであること表示するようにセットされた評価信号を受信するようにもなっている。ロジックキャッチ論理回路310はこれら信号を受信すると、InMREQ信号に関連するアドレス内の所定の数のビットおよびアドレスが、どの例外ルーチンに対応するかを判断するよう、各例外ルーチンに対応する種々の別の制御レジスタ内に記憶されたビットを使用するようになっている。命令フェッチコマンドが例外ルーチンに対応し、この例外ルーチンの、制御レジスタ内の対応するフィールドがセットされている場合、ベクトルキャッチ論理回路310はパス340を通してORゲート320にブレークポイント信号を発生するようになっている。ベクトルキャッチ論理回路310の作動については図8～10を参照して後により詳細に説明する。

#### 【0051】

ORゲート320はステートマシン300およびベクトルキャッチ論理回路310によって発生されるブレークポイント信号の他にORゲート320のハードウェアブレークポイントユニット200および205からパス350および360を通して発生されるブレークポイント信号を受信するようになっている。従って、埋め込み型ICEユニット150の部品によってブレークポイント信号が発生されると、ORゲート320はパス370を通してプロセッサコア100にブレークポイント信号を発生する。

ステートマシン300およびベクトルキャッチ論理回路310は特に1回のステップおよび例外ルーチンへのアクセスの識別を特に処理するように設けられているので、ハードウェアブレークポイントユニット200および205は他の目的のために自由に使用できる。よってデバッガは一部の別のデバッグ方法を実行しながら、1回のステップまたはベクトルキャッチプロセスも実行できる。

#### 【0052】

当業者であれば、本発明の好ましい実施例に係わる上記埋め込み型ICEユニット150は、図1に示されるようなハードアーキテクチャを有するデータ処理装置と共に使用することだけに限定されているわけではないことが理解できよう。必要なことは、埋め込み型ICEユニット150がプロセッサコアによって開始される命令アクセスおよび/またはデータアクセスに関する情報を受信するようにすることである。

#### 【0053】

従って、図2に示されるように、好ましい実施例の埋め込み型ICEユニット150は命令およびデータ値の双方を記憶するための単一キャッシュ400が設けられているフォンノイマンアーキテクチャを有するデータ処理装置でも使用できる。このような構造では、

10

20

30

40

50

プロセッサコア100が命令またはデータ値を必要とする時には、このプロセッサコアはプロセッサのアドレス(PA)バス410に、その命令またはデータ値のメモリアドレスを入れる。更に、プロセッサコア100はプロセッサ制御(PC)バス420にプロセッサ制御信号を発生する。このプロセッサ制御信号はキャッシュコントローラ130によって受信され、この制御信号は必要な命令またはデータ値がキャッシュ400内に記憶されているかどうかをキャッシュコントローラが判断するように促す。更に、命令フェッチとデータフェッチとを区別する別の制御信号が設けられている。キャッシュコントローラ130はアドレスバス410上のアドレスとキャッシュ内のアドレスとを比較し、そのアドレスに対応する命令またはデータ値がキャッシュ内に記憶されているかどうかを判断するように、キャッシュ400に命令する。記憶されている場合、その命令またはデータ値はキャッシュ400からプロセッサデータ(PD)バス415に出力され、このバスからプロセッサコア100によって読み出される。そのアドレスに対応する命令またはデータ値がキャッシュ400内にない場合、キャッシュコントローラ130はその命令またはデータ値が外部バス220を通してメモリ140から検索されるようにする。次に、検索された命令またはデータ値はキャッシュ400に記憶され、データバス415を通してプロセッサコア100へ戻される。

#### 【0054】

プロセッサコア100は、プロセッサデータバス415を通して命令またはデータ値を受信する以外に、データバス415を通してキャッシュに記憶できるよう、キャッシュ400へデータ値を出力することもできる。これらデータ値は後の処理操作に必要とされる時にプロセッサコア100によってその後、検索できる。

#### 【0055】

埋め込み型ICEユニット150は、図1および4を参照してこれまで説明したのと同様に作動する。従ってこのユニットは、種々のバスライン410、415、420に接続され、プロセッサコア100によって開始される命令またはデータアクセスに関する必要な情報を受信する。単一ステップ動作またはベクトルキャッチングのために、埋め込み型ICEユニットはデータフェッチではなく、命令フェッチを考慮するだけである。図4を参照してこれまで説明したように、ステートマシン300を使用してデバッガーが単一のステップ動作を実行できるようにし、ベクトルキャッチ論理回路310を使用して例外ルーチンへのアクセスが生じたことを識別し、プロセッサコアによって実行される処理を中止するように、プロセッサコアにブレークポイント信号を発生し、このポイントにおけるプロセッサコアおよび/またはメモリのステートをデバッガーが分析できるようにする。バス370を通してプロセッサコアにブレークポイント信号が発生される時、プロセッサコア100はバス250を通して埋め込み型ICEユニット150にデバッグアクノーレッジ信号を送り、その処理を中止したことを確認する。

#### 【0056】

好ましい実施例の埋め込み型ICEユニット150は、ハーバードアーキテクチャまたはフォンノイマンアーキテクチャのいずれかを有するデータ処理装置と共に使用する他に、キャッシュを有しないデータ処理装置、例えば図3に示されているようなデータ処理装置と共に使用することも可能である。図3に示されているように、このプロセッサコア100はプロセッサバスライン450、455、460を介してメモリ140にプロセッサコア100が接続されている。プロセッサコア100が命令またはデータ値を必要とする時、プロセッサコアはその命令またはデータ値のメモリアドレスをプロセッサアドレス(PA)バス450に出力し、更にプロセッサ制御(PC)バス460にプロセッサ制御信号を発生する。このプロセッサ制御信号はメモリ140によって受信され、PAバス450に出力されたアドレスに記憶された命令またはデータ値をメモリが検索するように促す。命令フェッチとデータフェッチとを区別する別の制御信号も更に設けられている。検索された命令またはデータ値はメモリ140からプロセッサデータ(PD)バス455に出力され、このバスからプロセッサコア100によって読み出される。プロセッサコア100はPDバス455を通して命令またはデータ値を受信する他に、PDバス455を通して

10

20

30

40

50

メモリ140にデータ値を出力し、メモリに記憶できるようにすることも可能である。

【0057】

埋め込み型ICEユニット150は、命令またはデータアクセスに関する必要な情報を受信するように種々のプロセッサバス450、455、460に接続されており、図1、2および4を参照して先に説明したのと同じように作動する。以上で本発明の好ましい実施例に係わる埋め込み型ICEユニット150の一般的な構造について説明したので、次に図5~7を参照して埋め込み型ICEユニット150内のステートマシン300の作動についてより詳細に説明する。

【0058】

図5は、単一ステップ作動モードで作動する際に好ましい実施例のデータ処理装置によって発生される多数の信号の間の関係を示すタイミング図である。各クロックサイクルの間が分離されていることを示すために垂直線520が加えられている。これら種々のクロックサイクルの間のステートマシン300のステート(SM STATE)は、図5の底部に表示されており、Iはステートマシンがアイドルステートにあり、F1はステートマシン300が第1フェッチステートにあり、F2はステートマシン300が第2フェッチステートにあることを示す。図6にはこれらステートおよびステート間の関係が示されている。

10

【0059】

第1クロックサイクルFE1の間、プロセッサクロックは第1命令をフェッチするようになっている。従って、次のクロックサイクルの間のクロック信号500の立ち上がりエッジでは、プロセッサコアは命令フェッチを開始するために論理「0」値を有するInMREQ信号510を発生し、同時に命令バスにその命令のアドレスを出力するようになっている。FE1クロックサイクルにおけるクロックの立ち上がりエッジでは、ステートマシン300はプロセッサによって制御バスに第1InMREQ信号が発生されたことを通知し、従って、アイドルステートを脱出し、F1ステートに移行する。FE1クロックサイクルの終了時に第1命令フェッチリクエストに対応する命令データ530は、命令データ(ID)バスに戻される。

20

【0060】

次にクロックサイクルでは、プロセッサは(図5における参照符号DE1によって表示される)第1命令をデコードするようにされ、(図5における参照符号FE2によって表示される)メモリまたはキャッシュからの第2命令もフェッチする。FE1クロックサイクルにおけるクロックの立ち上がりエッジとFE2クロックサイクルにおけるクロックの立ち上がりエッジとの間で、制御バス上にInMREQ信号がアサートされ、この命令の対応するアドレスは命令バス上に出力される。更にFE2クロックサイクルにおけるクロックの対応するエッジではステートマシン300は第2InMREQ信号が発生されたことを認識し、よってステートマシンはF1ステートからF2ステートへ移行する。このようなFE2クロックサイクルの終了時に第2命令リクエストに対応する命令データ535が命令データバスを通してプロセッサコアに戻される。

30

【0061】

更に、FE2クロックサイクルにおけるクロックの立ち上がりエッジにて、ステートマシン300は第2InMREQ信号が発生されていることを認識し、よって第2命令フェッチが行われたことを認識しているので、ステートマシン300はFE2クロックサイクルのクロックの立下りエッジで、ブレークポイント信号540をアサートするようになっている。FE2クロックサイクルにおけるクロックの立下りエッジとブレークポイント信号540の発生との関係は、図5における矢印560によって表示されている。

40

【0062】

次のクロックサイクルでは、プロセッサ100は(図5における参照符号EX1によって表示される)第1命令を実行し、更に(図5における参照符号DE2によって表示される)第2命令をデコードするようになっている。更にプロセッサは、メモリまたはキャッシュから第3命令をフェッチし、よって第3InMREQ信号がアサートされる。このクロックサ

50

イクルにおけるクロックの立ち上がりエッジでは、ステートマシン 300 は第 3 InMREQ 信号が発生されたことを認識し、更にプロセッサコアから埋め込み型 ICE ユニット 150 へのデバッグアクノーレッジ信号 550 がまだ低レベルであることも認識する。このことは、プロセッサコア 100 がまだ命令処理を停止していないことを示している。このような状況では、ステートマシンは図 6 に示されるような F2 ステートのままである。この理由は、プロセッサが一旦停止すると、ステートマシンはアイドルステートに戻るにすぎないからである。

【0063】

ステートマシン 300 は、まだ論理「1」レベルのデバッグアクノーレッジ信号 550 を受信していないので、このクロックサイクルの終了時に次のクロックサイクルにおけるブレークポイント信号 540 を再アサートするようになっている。第 1 命令は、例えば分岐条件となることがあり、よって第 1 命令の直後に第 2 命令を実行すると自動的にみなすことができないので、デバッグアクノーレッジ信号 550 がアサートされるまでフェッチされるその後の各命令に対し、ブレークポイント信号は再アサートされることが好ましい。プロセッサがブレークポイントされた命令を処理するまで、すなわちデバッグアクノーレッジ信号がプロセッサによってアサートされるポイントにて、パイプラインの実行ステージに命令が到達するまで、命令はフェッチされ続ける。

【0064】

図 5 を参照すると、次のクロックサイクルにおいて、プロセッサコアは第 2 命令を実行しており、ブレークポイント信号 540 を受信するので、プロセッサコアは命令の処理を停止し、この次のクロックサイクルにおけるクロックの立ち上がりエッジでデバッグアクノーレッジ信号 550 を発生するようになっている。従って、先のクロックサイクルでフェッチされ、デコードされた第 2 命令は、このクロックサイクルでは実行されず、従って、このクロックサイクルにおけるクロックの立ち上がりエッジにてステートマシンはプロセッサが停止したことを表示するデバッグアクノーレッジ信号 550 の存在を認識し、よってアイドルステートに戻る。次に、このクロックサイクルの立下りエッジにてデータ処理装置はデバッグステートに入り、このデバッグステートでは InMREQ 信号は命令フェッチが行われないことを表示するハイレベルに留まる。プロセッサコアはブレークポイント信号に回答しており、よって、もうブレークポイント信号を発生する必要はないので、ブレークポイント信号 540 は低レベルのままであり、デバッグアクノーレッジ信号 550 はプロセッサが停止したことを表示する高レベルのままである。

【0065】

デバッガがプロセッサコアおよび/またはメモリのステートの分析を終了すると、クロックはオンに戻るように切り換えられ、デバッグアクノーレッジ信号 550 はクロックの第 1 の立ち上がりエッジで論理「0」レベルに戻る。更にプロセッサコアは、第 2 命令が再フェッチされることを求めるための InMREQ 信号 510 を発生する。図 5 に示されるように、第 2 命令に対し、単一ステッププロセス全体が繰り返され、この結果、第 2 命令が実行されると、データ処理装置は再びデバッグステートになる。

【0066】

図 6 は、図 5 を参照してこれまで説明したステートマシンのステートの概要を示すものである。従って、ステートマシン 300 は第 1 命令フェッチが行われるまでアイドルステート 600 のままであり、第 1 命令フェッチが生じた時点でステートは F1 ステート 610 に変わる。次に第 2 命令フェッチが生じると、ステートマシンは F1 ステートから F2 ステート 620 に移行する。ステートマシン 300 はプロセッサが停止したことを表示するデバッグアクノーレッジ信号 550 が受信されるまで、F2 ステート 620 のままであり、デバッグアクノーレッジ信号が受信された時点でステートマシンは F2 ステート 620 からアイドルステート 600 に戻る。

【0067】

図 7 にはステートマシン 300 の機能を行うための好ましい実施例で使用される回路が示されている。論理回路 700 は命令フェッチが発生されると論理「0」の値となる InMREQ

10

20

30

40

50

信号、プロセッサが停止すると論理「1」の値となるデバッグアクノレッジ (DBGACK) 信号、および単一ステップを行うかどうかを示すようセットされる、制御レジスタ 210 内のビット値である CTL 信号を受信するようになっており、この CTL 信号は単一ステップ方法を実行すべき時は論理「1」の値を有する。論理回路 700 はステートマシンのステートを示す 2 ビットの情報を受信するようにもなっており、これら 2 ビットは「StepState」と称される。StepState [1:0] の値はステートマシン 300 の次のステートを表示するための論理回路 700 によって出力される「NextState」[1:0] 信号に応じて決まり、論理回路 700 への種々の入力信号と本発明の好ましい実施例により論理回路 700 から出力される NextState [1:0] の値との間の関係は次の表に示される。

【0068】

【表 2】

StepState[1:0]	InMREQ	DBGACK	CTL	NextState[1:0]
xx	x	x	0	00
xx	x	1	x	00
00	0	0	1	01
01	0	0	1	10
10	0	0	1	10

【0069】

上記表では、値 00 はステートマシン 300 のアイドルステートに対応し、値「01」はステートマシン 300 の F1 ステートに対応し、値「10」はステートマシン 300 の F2 ステートに対応する。

データ処理回路に、まず電力が供給されると、バス 715 を通して D タイプレジスタ 710、更に D タイプラッチ 720 にもリセット信号が送られる。このリセット信号は D タイプレジスタ 710 が StepState としての値「00」を出力するようにさせ、D タイプラッチ 720 が「StepBkpt」信号を「0」にリセットするようにさせる。

【0070】

図 5 を参照すると、FE1 クロックサイクルの間、InMREQ 信号は低レベルになり、DBGACK 信号は低レベルとなり、CTL 信号は高レベルとなり、単一ステップ動作を実行すべきと見なされる。ステップステートが「00」となると、上記表から NextState が F1 ステートに対応する「01」となることが示される。

【0071】

D タイプレジスタ 710 は、この NextState 値を受信し、バス 730 を通してクロック信号も受信する。FE1 クロックサイクルの間、クロックの立ち上がりエッジで D タイプレジスタ 710 は NextState 値、すなわちステップステートとしての「01」を出力し、このステップステートは論理回路 700 へ入力される。更にバス 760 を通して AND ゲート 780 に StepState のビット「1」が送られる。この AND ゲート 780 も (インバータ 770 を介し) 反転された DBGACK 信号を受信するようになっている。ステップステート信号の第 1 ビットはこのケースが 0 であるので、AND ゲート 780 によって出力される信号は「0」となる。

【0072】

D タイプラッチ 720 は AND ゲート 780 からの出力信号、更にクロック信号 730 を受信し、FE1 クロックサイクルにおけるクロックの立下りエッジにて信号 StepBkpt として AND ゲート 780 から受信した信号を出力する。AND ゲート 780 からの信号はこのケー

10

20

30

40

50

スでは0であるので、StepBkpt信号も0となる。

#### 【0073】

次のクロックサイクルではInMREQおよびDBGACKの双方は低レベルであり、CTL は高レベルのままであり、StepState は「01」である。上記表に示されているように、論理回路700により出力される次のステートは「10」となる。従って、この次のクロックサイクルにおけるクロックの立ち上がりエッジでは、ステート「10」がDタイプレジスタ710によってStepState として出力され、このステートはステートマシン300のF2ステートに対応する。

DBGACK信号は「0」であるので、AND ゲート780はインバータ770からの論理「1」の値を受信する。更に、このステップステート値の第1ビットは「1」であるので、AND ゲートの第2入力端で論理「1」信号も受信し、よってDタイプラッチ720に論理回路「1」信号を出力する。従って、Dタイプラッチ720によりクロックサイクルの立下りエッジでStepBkpt信号として論理「1」信号が出力される。図4に示されるように、このStepBkpt信号は、パス330を通してORゲート320に出力される信号であり、この結果、プロセッサコアにブレークポイント信号が発生される。

10

#### 【0074】

第3クロックサイクルではInMREQおよびDBGACKは再び低レベルとなり、CTL は高レベルとなり、ステップステート信号は[10]となる。表の最終行に示されるように、論理回路700によって出力される次のステートは値「10」のままであり、よってこのクロックサイクルの立下りエッジではStepBkpt信号は再び値「1」となる。

20

このようなステートの関係はプロセッサコアはプロセッサが停止したことを表示する高レベルのDBGACK信号をプロセッサコアが発生するときまで続く。上記表における第2の欄に示されているように、StepState、InMREQ信号またはCTL 信号の値に係わらず、高レベルのDBGACK信号が存在することにより、論理回路700によって出力される次のステートは「00」とされる。更に、反転したDBGACK信号はAND ゲート780にも加えられるので、これによりAND ゲートはStepState の値[1]に拘わらず、「0」の値を出力する。したがって、クロックサイクルの降下エッジではStepBkpt信号は「0」の値に戻る。

#### 【0075】

以上でステートマシン300の動作について説明したので、次に図8～10を参照して好ましい実施例に係わる埋め込み型ICEユニット150内に設けられたベクトルキャッチ論理回路310の動作について詳細に説明する。

30

図8は、例外、例えばデータアボート(data aborts)が生じる時の例外ルーチンへのアクセスを識別するために、ベクトルキャッチ論理回路310を使用する際の好ましい実施例のデータ処理装置によって発生される種々の信号を示すタイミング図である。図8に示された種々の信号の相互作用については、図9に更に示されており、この図9はベクトルキャッチ論理回路310の主な要素を示すブロック図である。

#### 【0076】

種々のクロックサイクルの間の分離を示すために、図8内の垂直線880が設けられている。例外が生じた場合、プロセッサコア100がこの例外を取り扱うために使用される例外ルーチンの第1命令を検索するよう、命令フェッチリクエストを発生する。従って、プロセッサコアはInMREQ信号を発生する他に、命令アドレスバスにアドレス810も発生する。このアドレスは、例外ルーチンにおける第1命令のアドレスに対応する。同時にプロセッサコア100により、評価信号も出力される。この評価信号はInMREQ信号に加えて、制御バスに出力されることが好ましく、この信号は命令フェッチが例外ルーチンの命令に関連することを表示する。好ましい実施例では、この評価信号は「VectAdd」信号と称され、図8ではライン820によって示されている。

40

#### 【0077】

図9に示されるように、ベクトルキャッチ論理回路310内のデコード論理回路900に命令アドレス情報およびVectAdd 信号が入力される。好ましい実施例では、デコード論理回路900には命令アドレスのうちのビット4～2しか入力されない。好ましい実施例で

50

は、どの命令ルーチンにアクセス中かを判断するのに、これらビットしか必要でないからである。しかしながら当業者であれば、必要に応じてデコード論理回路900に命令アドレスの任意の数のビットを与えることができることが理解できよう。

【0078】

デコード論理回路900はベクトルキャッチレジスタ930にもアクセスし、これらレジスタは図4を参照してこれまで述べた埋め込み型ICEユニット150内の制御レジスタ210のエクストラフィールドとなっている。好ましい実施例では、8つの例外ルーチンが設けられており、よってベクトルキャッチレジスタ930には8つのフィールドが設けられている。更に各フィールドは、デバッガが対応する例外ルーチンへのアクセスを識別したいかどうかを表示するよう設定可能な1ビットを含むことが好ましい。

10

【0079】

例外ルーチンへのアクセスが行われていることを表示するよう、VectAdd信号が高レベルであると仮定すると、デコード論理回路900はアドレスのうちのビット4~2、およびどの例外ルーチンがアクセス中であるか、更にベクトルキャッチレジスタ930内の対応するビットがセットされているかどうかを判断するためのベクトルキャッチレジスタ930からの対応するビットを使用するようになっている。後に図10を参照し、上記機能を実行するための、本発明の好ましい実施例におけるデコード論理回路900内に含まれる実際の論理回路について詳細に説明する。

【0080】

デバッガが決定された例外ルーチンへのアクセスを識別したいことを、ベクトルキャッチレジスタ930内の対応するビットが表示する場合、デコード論理回路900によりパス940を通してDタイプラッチ910に「VDecode」信号が出力される。このVDecode信号は図8においてライン830によって示されており、VectAdd信号と同様な形態であるが、デコード論理回路900が必要な処理を実行するのに必要な時間により、時間がずれていることが判る。

20

【0081】

Dタイプラッチ910はパス970を通してクロック信号を受信し、よってクロックの立下りエッジでパス950を通して「VTest」信号としてVDecode信号を出力するようになっている。このVTest信号は、図8ではライン840によって示されており、フェッチサイクルの開始を示すクロックの立下りエッジの後で、このVTest信号が出力されることが

30

【0082】

VTest信号は、パス970を通してクロック信号も受信するようになっている別のDタイプラッチ920によって受信される。従って、フェッチサイクルの終了時におけるクロックの立下りエッジでDタイプラッチ920はVBkpt信号としてのVTest信号をパス960を通して出力するようになっている。このVBkpt信号は、図4を参照して先に示したように、パス340を通してORゲート320へベクトルキャッチ論理回路310によって出力される信号に対応する。従って、図4に示された埋め込み型ICEユニット150内のORゲート320はベクトルキャッチ論理回路310からのVBkpt信号を受信した際に、ブレークポイント信号を出力するようになっている。図8では、VBkpt信号はライン850によって示され、ブレークポイント信号はライン860によって示されている。信号がベクトルキャッチ論理回路310からORゲート320へ通過し、ORゲート320によって処理されるのにかかる時間のためにブレークポイント信号860は一部がVBkpt信号850の後で発生されることが、図8から理解できよう。

40

【0083】

最後に、図8を参照すると、命令アドレスバス上に発生されるアドレス810に対応する命令データ870は、フェッチサイクルの終了に向かって命令バスを通してプロセッサコアに戻される。

図8および図9の上記説明から、例外ルーチン命令がフェッチされるフェッチサイクル直後のクロックサイクルにおけるブレークポイント信号のアサートが、上記方法によって保

50

証されることが理解できよう。従って、その命令が実行される前にプロセッサコアは強制的に処理を停止させられる。性質上、例外ルーチン命令は遅延を伴うことなく実行されるので、図8に示されるようにブレークポイント信号を1回アサートすれば充分である。

#### 【0084】

図10は、図9に示されたデコード論理回路900をより詳細に示す。図10に示されるように、このデコード論理回路900はパス980を通して命令アドレスのビット4~2を受信し、パス990を通してVectAdd信号を受信し、パス985を通してベクトルキャッチレジスタからの8ビットを受信する。命令アドレスのうちのビット4~2はインバータ992によって反転され、反転されたアドレスNA[2:0]を形成し、この信号は再び反転され、バッファ化されたアドレス指定されたビットBA[2:0]を形成する。

10

#### 【0085】

好ましい実施例では命令アドレスのうちのビット4~2がすべて「0」であり、従ってNA信号のうちのビット2~0がすべてが「1」であれば、第1例外ルーチンにアクセスされる。更にベクトルキャッチレジスタ930のビット0は、この例外ルーチンに対応し、よってベクトルキャッチレジスタのビット0はNA信号のうちのビット2~0と共にANDゲート996へ送られる。更にANDゲート996はパス990を通してVectAdd信号を受信し、この信号は例外ルーチンへの命令フェッチが行われる時はいつも高レベルである。従って、図10を参照するとNA信号のビット2~0が高レベルである場合、ベクトルキャッチレジスタのビット0が高レベルであり(デバッガが第1例外ルーチンへのアクセスの識別を望むことを表示する場合)、およびVectAdd信号が高レベルであり、例外ルーチンへのアクセスが行われることを表示する場合、ANDゲート996はレベル「1」の信号を出力するだけであることが理解できよう。

20

#### 【0086】

ベクトルキャッチレジスタ930の他の7つのビットの各々に対し、同様なANDゲート998、999が設けられており、これらANDゲート998、999の特定の例外ルーチンに応じてNA信号またはBA信号のいずれかからの選択的ビットを受信するようになっている。したがって、一例として命令アドレスのうちのビット4および3が0であり、命令アドレスのうちのビット2が1である場合、第2例外ルーチンにアクセスされる。この場合、NA信号のうちのビット2および1は高レベルとなり、BA信号のうちのビット0は高レベルとなるので、これらビットはベクトルキャッチレジスタのうちのビット1の他にANDゲート998へ送られる。したがって、第2例外ルーチンにアクセスされ、ベクトルキャッチレジスタのうちのビット1が高レベルにセットされ、デバッガがその第2例外ルーチンへのアクセスを識別するのに関心のあることを表示する場合、ANDゲート998は、例外ルーチンへのアクセスが行われているのを表示するのにVectAdd信号が高レベルである限り、ORゲート1000に高レベル信号を発生する。

30

#### 【0087】

最終例として、命令アドレスのうちのビット4~2がすべて高レベルであり、よってBA信号のうちのビット2~0が高レベルである場合、第8例外ルーチンにアクセスされる。従って、ANDゲート999はBA信号のうちのビット2~0およびベクトルキャッチレジスタ930のうちのビット7を受信するようになっている。従って、ベクトルキャッチのうちのそのビットがセットされており、BA信号のうちの対応するビット2~0が高レベルであれば、ANDゲート999はORゲート1000へ論理「1」信号を出力し、VectAdd信号は高レベルとなり、例外ルーチンへのアクセスが行われていることを示す。ORゲート1000がANDゲート996、998、999のうちのいずれかから論理「1」信号を受信する場合、ORゲートは論理「1」の値としてVDecode信号を出力する。

40

#### 【0088】

本発明の好ましい実施例に係わるデータ処理装置のうちの上記記載から、単一ステップ機能および例外ルーチンへのアクセスの識別をそれぞれ行う専用ステートマシン300およびベクトルキャッチ論理回路310を設けたことにより、他の目的に自由に使用できる埋め込み型ICEユニット内に任意の一般的ハードウェアブレークポイントユニットを

50

残しながら、これら一般的なデバッグ条件を取り扱うための、特に効率的な技術が提供される。

【 0 0 8 9 】

以上で本明細書に特定の実施例を説明したが、本発明はこの実施例に限定されるものでなく、発明の範囲内で多くの変形および追加を行うことができることが理解できよう。例えば本発明の範囲から逸脱することなく、従属請求項の特徴事項と独立請求項の特徴事項との種々の組み合わせが可能であることが理解できよう。

【 図面の簡単な説明 】

【 図 1 】 データ処理装置がハーバードアーキテクチャを有する、本発明の第 1 実施例に係わるデータ処理装置を示す。

10

【 図 2 】 データ処理装置がフォンノイマンアーキテクチャを有する、本発明の第 2 実施例に係わるデータ処理装置を示す。

【 図 3 】 データ処理装置がキャッシュを使用せず、代わりにプロセッサコアがメモリに直接アクセスするようになっている、本発明の第 3 実施例に係わるデータ処理装置。

【 図 4 】 本発明の好ましい実施例に係わる埋め込み型 I C E ユニットの主要部品を示す。

【 図 5 】 図 4 のステートマシンに対応する種々の信号の間の関係を示すタイミング図である。

【 図 6 】 図 4 に示されたステートマシンの種々のステートの間の関係を示すステート図である。

【 図 7 】 図 4 に示されたステートマシンの部品を示すブロック図である。

20

【 図 8 】 図 4 に示されたベクトルキャッチ論理回路に対応する種々の信号の間の関係を示すタイミング図である。

【 図 9 】 図 4 に示されたベクトルキャッチ論理回路の部品を示すブロック図である。


【 図 1 0 】 図 9 のデコード論理回路内に含まれる論理回路を示す図である。

【 符号の説明 】


- 1 0 0 プロセッサコア
- 1 1 0 命令キャッシュ
- 1 2 0 データキャッシュ
- 1 4 0 メモリ
- 1 5 0 埋め込み型 I C E ユニット

30


【 図 1 】




【 図 2 】




【 図 3 】




【 図 4 】




【図5】




【図6】




【図7】




【図8】



【 図 9 】



【 図 10 】



## フロントページの続き

- (72)発明者 サイモン アンソニー セガーズ  
イギリス国 ケンブリッジシャー, ケンブリッジ, フルバーン, ペティッツ クローズ 7
- (72)発明者 ピーター ローガン ハロッド  
イギリス国 ケンブリッジシャー, ケンブリッジ, ルマー ドライブ 14
- (72)発明者 アンドリュー ジョン マーリット  
イギリス国 ケンブリッジシャー, ケンブリッジ, オーク トリー アベニュー 33

審査官 多胡 滋

- (56)参考文献 特開平02-150933(JP, A)  
特開平03-228145(JP, A)  
特開平03-204043(JP, A)  
特開平04-054636(JP, A)  
特開平03-071345(JP, A)  
特開平08-185336(JP, A)  
特開平08-161190(JP, A)  
特開平04-350735(JP, A)  
特開平03-282635(JP, A)  
特開平05-324322(JP, A)  
特開平06-067929(JP, A)

(58)調査した分野(Int.Cl., DB名)

G06F 11/28