

(12) 特許協力条約に基づいて公開された国際出願

(19) 世界知的所有権機関
国際事務局

(43) 国際公開日
2012 年 12 月 6 日(06.12.2012)



(10) 国際公開番号

WO 2012/165530 A1


- (51) 国際特許分類:
H05K 3/46 (2006.01) H05K 1/02 (2006.01)
H01L 25/10 (2006.01) H05K 3/28 (2006.01)
H01L 25/18 (2006.01)
- (21) 国際出願番号: PCT/JP2012/064044
- (22) 国際出願日: 2012 年 5 月 31 日(31.05.2012)
- (25) 国際出願の言語: 日本語
- (26) 国際公開の言語: 日本語
- (30) 優先権データ:
特願 2011-125003 2011 年 6 月 3 日(03.06.2011) JP
- (71) 出願人 (米国を除く全ての指定国について): 株式会社村田製作所 (MURATA MANUFACTURING CO., LTD.) [JP/JP]; 〒6178555 京都府長岡京市東神足 1 丁目 10 番 1 号 Kyoto (JP).
- (72) 発明者; および
- (75) 発明者/出願人 (米国についてのみ): 大坪喜人 (OTSUBO, Yoshihito) [JP/JP]; 〒6178555 京都府長岡京市東神足 1 丁目 10 番 1 号 株式会社村田製作所内 Kyoto (JP).
- (74) 代理人: 西澤 均 (NISHIZAWA, Hitoshi); 〒5500002 大阪府大阪市西区江戸堀 1 丁目 2 番 11 号 大同生命南館 5 階 Osaka (JP).
- (81) 指定国 (表示のない限り、全ての種類の国内保護が可能): AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
- (84) 指定国 (表示のない限り、全ての種類の広域保護が可能): ARIPO (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, SZ, TZ, UG, ZM, ZW), ユーロパ (AM, AZ, BY, KG, KZ, RU, TJ, TM), ヨーロッパ (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR), OAPI (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).

[続葉有]

(54) Title: METHOD FOR PRODUCING MULTI-LAYER SUBSTRATE AND MULTI-LAYER SUBSTRATE

(54) 発明の名称: 多層基板の製造方法および多層基板

[図8]



(57) Abstract: Provided are: a method that is for producing a highly reliable multi-layer substrate and that, when producing a multi-layer substrate provided with a resin layer on both primary surface sides, can suppress the occurrence of warping in the resin layer curing step; and a highly reliable multi-layer substrate without warping. A mounting-completed core parent substrate is formed to which surface-mounted components (2a, 2b) have been mounted to both primary surface sides of a core parent substrate (10) containing a plurality of core individual substrates and to which a through hole (7) that penetrates each core individual substrate has been formed. In a manner so that resin layers (11, 12) on both primary surface sides that each core individual substrate (1) obtained by splitting the core parent substrate (10) is provided with are in the state of being joined to each other and integrated at a predetermined region (P), a partially-cured resin layer is formed at both primary surfaces of the core parent substrate, the resin layers of both primary surface sides are joined to each other via the through hole (7), the resin layer is subjected to main curing, and then the core parent substrate is split at a predetermined position to separate the core parent substrate into core individual substrates (1).

(57) 要約:

[続葉有]

WO 2012/165530 A1



添付公開書類:

— 国際調査報告 (条約第 21 条(3))

両主面側に樹脂層を備えた多層基板を製造する場合に、樹脂層の硬化工程での反りの発生を抑制することが可能で、信頼性の高い多層基板を製造する方法および反りがなく信頼性の高い多層基板を提供する。複数のコア個基板を含み、各コア個基板を貫通する貫通孔 7 が形成されたコア親基板 10 の両主面側に表面実装部品 2 a, 2 b が実装された実装済みのコア親基板を形成し、コア親基板 10 を分割することにより得られる個々のコア個基板 1 が備える両主面側の樹脂層 11, 12 が所定の領域 P で互いに結合して一体化した状態となるように、コア親基板の両主面に半硬化状態の樹脂層を形成し、貫通孔 7 を介して両主面側の樹脂層を互いに接合させた後、樹脂層を本硬化させ、その後に、コア親基板を所定の位置で分割して個々のコア個基板 1 に分ける。

明 細 書

発明の名称：多層基板の製造方法および多層基板

技術分野

[0001] 本発明は、多層基板および多層基板の製造方法に関し、詳しくは、表面実装部品が実装されたコア基板の両主面が封止用の樹脂層により封止された構造を有する多層基板およびその製造方法に関する。

背景技術

[0002] 多層基板の１つに、図１４に示すような構成を備えた多層基板が提案されている。この多層基板は、図１４に示すように、積層された複数のセラミック層からなるコア基板（セラミック多層基板）１１０を有し、一方の主面には、半導体装置などの能動チップ部品１４０が配設され、他方の主面にはコンデンサなどの受動チップ部品１５０が配設されている。

[0003] そして、コア基板（セラミック多層基板）１１０の両主面には、封止用の樹脂層１２０、１３０が形成され、下面側の樹脂層１３０には、表面電極１２１や、ビア導体１２２が形成されている。

[0004] この多層基板のように、コア基板（セラミック多層基板）１１０の両主面を樹脂層１２０、１３０により封止した構造を有する多層基板の場合、樹脂層１２０、１３０を形成する際における樹脂の硬化工程で、コア基板１１０と樹脂層１２０、１３０の間の膨張収縮率の差から、コア基板１１０に反りが発生し、多層基板をモジュール基板などに実装する際の実装信頼性が低下したり、場合によっては多層基板に配設された導体に断線が発生したりするという問題点がある。

また、コア基板１１０と樹脂層１２０、１３０の間の熱応力により、コア基板１１０と樹脂層１２０、１３０間に剥がれが生じる場合がある。

先行技術文献

特許文献

[0005] 特許文献１：特開２００９－１８８２１８号公報

発明の概要

発明が解決しようとする課題

[0006] 本発明は、上記課題を解決するものであり、コア基板の両主面が封止用の樹脂層により封止された構造を有する多層基板を製造するにあたって、樹脂層を硬化させる工程で反りが生じることを抑制して、反りがなく、信頼性の高い多層基板を確実に製造することが可能な多層基板の製造方法を提供することを目的とする。

課題を解決するための手段

[0007] 上記の課題を解決するため、本発明の多層基板の製造方法は、
コア個基板の両主面に配設された封止用の樹脂層を備えた多層基板の製造方法であって、

(a)複数のコア個基板を含み、各コア個基板を貫通する貫通孔が形成されたコア親基板の両主面側に、前記封止層により封止されるべき表面実装部品が実装された実装済みコア親基板を形成する工程と、

(b)下記の工程で前記コア親基板を分割することにより得られる個々のコア個基板が備える両主面側の樹脂層が所定の領域で互いに結合して一体化した状態となるように、前記コア親基板の両主面に半硬化状態の樹脂層を形成するとともに、前記貫通孔を介して両主面側の前記樹脂層を互いに接合させる樹脂層形成工程と、

(c)前記コア親基板に形成した前記半硬化状態の樹脂層を本硬化させる樹脂層硬化工程と、

(d)前記樹脂層硬化工程で本硬化させた樹脂層を備えた前記コア親基板を所定の位置で分割して個々のコア個基板に分ける分割工程と

を具備することを特徴としている。

なお、本発明において、「各コア個基板を貫通する貫通孔」とは、完全な貫通孔がコア個基板を貫通している場合と、貫通孔の一部がコア個基板を貫通している場合（すなわち、1つの貫通孔が複数個のコア個基板にわたって、コア個基板を貫通している場合）とを含む広い概念である。

[0008] また、本発明においては、前記コア個基板が備える両主面側の前記樹脂層が、周縁部の所定の領域で互いに結合して一体化するように、前記貫通孔として、前記コア親基板に含まれる各コア個基板の外周縁の一部を切り欠くような貫通孔を形成することが好ましい。

この構成を備えることにより、コア個基板が備える両主面側の樹脂層が周縁部で互いに結合して一体化するため、反りがなく、信頼性の高い多層基板を得ることができる。また、コア個基板の中央領域が樹脂層を結合させる領域として使用されないので、コア個基板の中央領域を、表面実装部品の実装領域などとして有効に利用することができる。

[0009] また、前記コア個基板が備える両主面側の前記樹脂層が、前記コア個基板を貫通する領域において互いに結合して一体化するように、前記貫通孔として、前記コア親基板に含まれる各コア個基板の領域内を貫通する貫通孔を形成することが好ましい。

この構成を備えることにより、コア個基板が備える両主面側の前記樹脂層が、コア個基板の貫通部で確実に結合して一体化するため、反りがなく、信頼性の高い多層基板を得ることができる。

[0010] また、前記(b)の樹脂層形成工程と、前記(c)の樹脂層硬化工程の間に、前記コア親基板を前記コア個基板に分割するための分割用溝として、前記半硬化状態の樹脂層側から前記コア親基板に達する溝を形成する工程を備えていることが好ましい。

この構成を備えることにより、樹脂の本硬化後の個々のコア個基板への分割を効率よく行うことが可能になり、好ましい。

[0011] また、本発明の多層基板は、
コア個基板と、
コア個基板の両主面に実装された表面実装部品と、
前記コア個基板の両主面に、前記表面実装部品を封止するように配設された樹脂層であって、所定の領域で互いに結合して一体化した樹脂層と
を具備することを特徴としている。

[0012] 本発明の多層基板においては、前記コア個基板が備える両主面側の前記樹脂層が、周縁部の所定の領域で互いに結合して一体化していることが好ましい。

この構成を備えることにより、コア個基板の周縁部で樹脂層が確実に結合された、反りがなく、信頼性の高い多層基板を得ることができる。また、コア個基板の中央領域が樹脂層を結合させる領域として使用されないため、コア個基板の中央領域を表面実装部品の実装領域などとして有効に利用することができる。

[0013] また、前記コア個基板が備える両主面側の前記樹脂層が、前記コア個基板を貫通する領域において互いに結合して一体化していることが好ましい。

この構成を備えることにより、コア個基板の貫通部で樹脂層が確実に結合された、反りがなく、信頼性の高い多層基板を得ることができる。

発明の効果

[0014] 本発明の多層基板の製造方法は、樹脂層を本硬化させる硬化工程では、コア親基板に含まれるコア個基板のそれぞれにおいて、両主面側に位置する半硬化状態の樹脂層が一体化した状態で本硬化することになるため、コア個基板に反りが生じることを防止して、反りがなく、マザーボードへの実装性に優れた、信頼性の高い多層基板を得ることが可能になる。

[0015] また、コア個基板の両主面側の樹脂層が結合して一体化していることから、コア個基板と樹脂層との接合信頼性の高い多層基板を得ることができる。

[0016] また、本発明の多層基板は、コア個基板の両主面に配設され所定の領域で互いに結合して一体化した樹脂層とを備えているので、反りがなく、マザーボードへの実装性に優れた、信頼性の高い多層基板を提供することができる。

また、コア個基板の両主面側の樹脂層が結合して一体化していることから、コア個基板と樹脂層との接合信頼性の高い多層基板を提供することができる。

また、コア個基板の両主面側の樹脂層が結合して一体化していることから

、一方の樹脂層に応力がかかったときに、他方の樹脂層に応力が分散され、コア個基板にかかる応力を弱めることができる。そのためコア個基板の割れや欠けを抑制でき、多層基板の特性変動を抑制することができる。

図面の簡単な説明

[0017] [図1]本発明の一実施例（実施例１）にかかる多層基板の構成を示す正面断面図である。

[図2]本発明の実施例１にかかる多層基板を示す斜視図である。

[図3]本発明の実施例１にかかる多層基板における樹脂層を結合させる領域の配設態様を説明するための平面断面図である。

[図4]本発明の実施例１にかかる多層基板の製造方法の一工程を示す図であって、コア親基板の他方の主面に表面実装部品を実装し、ストレート端子を配設した状態を示す図である。

[図5]本発明の実施例１にかかる多層基板の製造方法の他の一工程を示す図であって、コア親基板の他方の主面に樹脂層を形成した状態を示す断面図である。

[図6]本発明の実施例１にかかる多層基板の製造方法のさらに他の一工程を示す図であって、コア親基板の一方の主面に表面実装部品を実装し、ストレート端子を配設した状態を示す断面図である。

[図7]本発明の実施例１にかかる多層基板の製造方法のさらに他の一工程を示す図であって、コア親基板の一方の主面に樹脂層を形成した状態を示す断面図である。

[図8]本発明の実施例１にかかる多層基板の製造方法のさらに他の一工程を示す図であって、樹脂層に分割用溝を形成した状態を示す断面図である。

[図9]本発明の実施例１にかかる多層基板の変形例を示す平面断面図である。

[図10]本発明の実施例１にかかる多層基板の他の変形例を示す平面断面図である。

[図11]本発明の実施例１にかかる多層基板のさらに他の変形例を示す平面断面図である。

[図12](a), (b)はコア個基板の両主面側に配設された樹脂層を結合、一体化させた状態を説明する図である。

[図13]本発明の他の実施例（実施例2）にかかる多層基板の構成を模式的に示す図であり、(a)は平面断面図、(b)は正面断面図である。

[図14]従来の多層基板の構成を示す正面断面図である。

発明を実施するための形態

[0018] 以下に本発明の実施例を示して、本発明の特徴とするところをさらに詳しく説明する。

実施例 1

[0019] 図1は本発明の一実施例（実施例1）にかかる多層基板の構成を示す正面断面図、図2はその斜視図である。また、図3は本発明の実施例1にかかる多層基板における樹脂層を結合させる領域の配設態様を説明するための平面断面図である。

[0020] この実施例1の多層基板Aは、図1および2に示すように、コア個基板1と、コア個基板の一方の主面1aにフリップチップ実装された表面実装部品（例えば、半導体装置などの能動チップ部品）2aと、他方の主面1bにはんだ付け実装された表面実装部品（例えば、コンデンサなどの受動チップ部品）2bと、コア個基板1の主面1bにはんだ4により接続されたストレート端子5と、コア個基板1の一方および他方の両主面1a, 1b、および、両主面1a, 1b上に配設された表面実装部品2a, 2bなどを封止するように配設された、ほぼ同等の厚みを有する樹脂層11, 12とを具備している。なお、ストレート端子5は外部に接続することができるよう端面が樹脂層11, 12から露出している。

[0021] そして、この実施例1の多層基板Aにおいては、樹脂層11および樹脂層12は、図1, 2に示すように、周縁部の所定の領域Pにおいて、互いに結合して一体化されている。

具体的には、図3に示すように、平面形状が長方形のコア個基板1の上下両主面に形成された樹脂層11, 12の周縁部における、各辺Sの中央部に

相当する箇所に形成された凹部（所定の領域）Pにおいて、樹脂層11と樹脂層12とが結合して、一体化している。

[0022] 次に、この多層基板Aの製造方法を、図4～図8を参照しつつ説明する。

（1）まず、個々の多層基板A（図1）を構成する複数のコア個基板1（図1）に分割されることになるコア親基板10を用意する。そして、コア親基板10に、上述の樹脂層11、12を結合させて一体化するための領域として貫通孔7を形成する。

なお、この実施例では、コア親基板10として、複数のセラミック層が積層され、内部に、必要な回路を形成するための内部導体や内部導体を層間接続するためのビアホール導体などを備えたセラミック基板（多層セラミック基板）を用いている。

[0023] このセラミック基板（多層セラミック基板）は、例えば、スクリーン印刷などの方法で、表面に内部導体パターンを形成したセラミックグリーンシート、さらに貫通孔を形成した後に導体を充填して層間接続用のビアホール導体を形成したセラミックグリーンシート、導体パターンの形成されていない外層用のセラミックグリーンシートなどを適宜組み合わせて所定の順序で積層し、圧着した後、焼成する方法などによって製造されるものである。

[0024] なお、表面実装部品を搭載したり、ストレート端子を接続したりするための表面電極は、焼成後に形成してもよく、場合によっては、セラミック基板を構成する外層用のセラミックグリーンシートに予め導体パターンを形成しておいて、全体を焼成する工程で同時に表面電極が形成されるようにすることも可能である。

[0025] ただし、セラミック基板の製造方法や具体的な構成には特別の制約はなく、公知の種々の方法で製造された、種々の構成を有するセラミック基板を用いることができる。

[0026] また、セラミック基板を用いる場合、特に焼成低温の低い、LTCC（低温同時焼成セラミックス：Low Temperature Co-fired Ceramics）基板を用いることも可能である。

[0027] また、コア親基板 10 として用いることが可能な基板は、セラミック基板に限られるものではなく、樹脂基板などを用いることも可能である。

[0028] (2)それから、図 4 に示すように、コア親基板 10 の一方の主面 10 a と他方の主面 10 b のうち、他方の主面 10 b 上に、表面実装部品（この実施例では、例えば、コンデンサなどの受動チップ部品）2 b をはんだ付け実装などの方法で実装する。

[0029] (3)次いで、ストレート端子 5 をはんだ 4 によりコア親基板 10 の他方の主面 10 b に接続する（図 4 参照）。

[0030] (4)それから、図 5 に示すように、コア親基板 10 の他方の主面 10 b 側に、樹脂層 12 を配設し、半硬化させる。このとき、樹脂層 12 を構成する樹脂を、上述の樹脂層 11, 12 を結合させて一体化するための貫通孔 7 にも充填し、半硬化させる。

[0031] ここでは、樹脂層形成用の材料として、例えば、 Al_2O_3 、 SiO_2 、 TiO_2 など無機フィラーが混合された液状エポキシ樹脂を用いる。そして、これをコア親基板 10 の他方の主面 10 b 側に配設した後、 $100^{\circ}C$ で 90 分熱処理することにより半硬化させる。なお、後述のように、樹脂層 11, 12 の本硬化は、 150° 、60 分の条件で行う。

本発明においては、樹脂層形成用の樹脂として、エポキシ樹脂以外にも、フェノール樹脂、シアネート樹脂などを用いることができる。また、液状エポキシ樹脂に替えて、固形樹脂を用いてもよい。

[0032] (5)次に、図 6 に示すように、コア親基板 10 の反対側の主面（一方の主面）10 a に表面実装部品（この実施例では、半導体装置などの能動チップ部品）2 a をフリップチップ実装する。

[0033] (6)次いで、ストレート端子 5 をはんだ 4 によりコア親基板 10 の一方の主面 10 a に接続する（図 6 参照）。

[0034] (7)それから、図 7 に示すように、コア親基板 10 の一方の主面 10 a 側に、樹脂層 11 を配設し、半硬化させる。このとき、樹脂層形成用の材料として、上述の樹脂層 12 を形成するのに用いた材料と同じ材料を用いて、同

様の方法で樹脂層 11 を形成し、半硬化させる。

この工程において、樹脂層 11 は、貫通孔 7 内に充填された樹脂層 12 と接合する。ただし、この段階では、樹脂層 11, 12 は、まだ半硬化の状態にある。

[0035] (8)その後、図 8 に示すように、コア親基板 10 をコア個基板 1 に分割するための分割用溝 6 を形成する。

分割用溝 6 は、レーザ加工法により、半硬化状態の樹脂層 11 側および樹脂層 12 側から、コア親基板 10 の表面に達し、さらに、コア親基板 10 の厚み方向の途中（浅い位置）にまで達するように形成するとともに、樹脂層 12 側からも、コア親基板 10 の表面に達し、さらに、コア親基板 10 の厚み方向の途中（浅い位置）にまで達するように形成する。分割用溝 6 が、コア親基板 10 の厚み方向の途中（浅い位置）にまで達するように形成されることから、コア親基板 10 の貫通孔 7 が形成された位置においては、図 8 に示すように、分割用溝 6 が、コア親基板 10 に形成された貫通孔 7 の内部の樹脂層にまで達する。

[0036] なお、コア親基板 10 が薄い場合や脆い材料の場合は、製造工程の途中で分割されてしまうことを防止するため、分割用溝 6 がコア親基板 10 に達してはいるが、コア親基板 10 にまでは入り込まないようにすることが望ましい場合もある。

[0037] (9)次に、コア親基板 10 をオープンに入れて所定の温度に加熱することにより、半硬化状態の樹脂層 11, 12 を本硬化させる。なお、樹脂層 11, 12 の本硬化は 150°、60 分の条件で行う。

それから、コア親基板 10 を分割用溝 6 に沿って個々のコア個基板 1 に分割する。これにより、図 1～3 にその構成を示すような構造を有する多層基板 A が得られる。

[0038] なお、上述の多層基板 A を製造する場合においては、具体的な工程、すなわち、上記(1)～(9)の工程はその順序が入れ替わる場合もある。

例えば、上記(1)～(9)の工程を、

(1), (2), (3), (5), (6), (4), (7), (8), (9)の順としたりすることも可能である。

さらに、上述の例と異なる態様で上記(1)～(9)の各工程を実施することも可能である。

[0039] この多層基板Aは、上述のような製造工程を経て製造されるとともに、コア個基板1の両主面1a, 1b側に樹脂層11, 12が配設され、かつ、樹脂層11, 12がその周縁部における、各辺Sの中央部に相当する箇所に形成された凹部（上述の貫通孔7が分割されて形成された所定の領域）P（図3）において結合、一体化されているので、樹脂層11, 12の硬化工程でコア個基板1に反りが生じることを効果的に抑制、防止することができる。

その結果、反りがなく、マザーボードへの実装性に優れ、かつ、コア個基板と樹脂層との接合信頼性の高い多層基板を得ることが可能になる。

[0040] また、コア個基板1の反りが抑制、防止されることから、多層基板Aに形成された回路配線などの断線を防止することができる。

また、コア個基板の両主面側の樹脂層が結合して一体化していることから、マザーボードへの実装後に、一方の樹脂層に応力がかかったときに、他方の樹脂層に応力が分散され、コア個基板にかかる応力を弱めることができる。そのためコア個基板の割れや欠けを抑制でき、多層基板の特性変動を抑制することができる。また撓みを吸収しやすく、撓み強度も向上する。

[0041] なお、上記の実施例では、図3に示すように、コア個基板1の各辺（4つの辺）Sの中央部に相当する箇所に形成された凹部（所定の領域）Pにおいて樹脂層11, 12を結合、一体化させているが、コア親基板10を分割することにより得られるコア個基板1の平面形状が、図9, 10, および11に示すような形状になるように構成し、かつ、樹脂層11, 12を、図9, 10, および11に示すような所定の領域Pで結合、一体化させるように構成することも可能である。

特に、図10, 11のように、コア個基板の角部を覆うように所定の領域Pが配置されるとコア個基板の割れや欠けを抑制することができる。

なお、図 1 において、少なくとも一方の樹脂層に導電性膜からなるシールド層を形成してもよい。特にコア個基板の側面の一部にもかかるようにシールド層を形成する場合には、シールド層と表面実装部品間でショートするという問題があるが、そのような場所に所定の領域 P を配置すると、ショートを抑制することができる。また、シールド層は、コア個基板より樹脂層との密着性が高いので、所定の領域 P があることにより、シールド層の密着性を高めることができる。

[0042] なお、図 9～11 の構成の多層基板は、コア親基板 10 に、それを各コア個基板 1 に分割したときに、図 9～11 に示すような形状を有する所定の領域 P が形成されるような貫通孔（貫通領域）7（図 4 など参照）を形成することにより、上記実施例 1 の場合と同じ方法で製造することができる。

[0043] また、図 12(a), (b) はコア個基板 1 の両主面側に配設された樹脂層 11, 12 を結合、一体化させた状態を説明する図である。ただし、図 12(a), (b) では、理解を容易にするため、コア個基板 1 と樹脂層 11, 12 のみを示し、他は省略している。

[0044] 上記実施例では、多層基板の製造方法の一工程（上記(4)の工程）で、貫通孔 7 の全領域に樹脂層 12 を形成するための樹脂を充填し、その後、上記(7)の工程で、樹脂層 11 を形成するようにしているが、その場合、樹脂層 11, 12 の結合態様は、図 12(a) に示すようになる。すなわち、樹脂層 12 を構成するための樹脂が貫通孔 7 の全体に充填されている状態で、樹脂層 11 が形成されることにより、樹脂層 11（を形成するための樹脂）が、貫通孔 7 の全体に充填された樹脂層 12 を形成するための樹脂の表面と接合し、その後の接合層 11, 12 の本硬化の工程で一体化して、図 12(a) に示すような状態となる。

[0045] 一方、上記(4)の工程で、貫通孔 7 の途中まで樹脂層 12 用の樹脂を充填し、その後、上記(7)の工程で、樹脂層 11 を形成する際に、貫通孔 7 の途中まで樹脂層 11 を形成するための樹脂が充填されるようにした場合、図 12(b) に示すような態様で樹脂層 11, 12 が一体に結合されることになる

。

[0046] 本発明において、樹脂層 11, 12 の結合態様は、図 12(a), (b) のいずれの態様であってもよい。

実施例 2

[0047] 図 13(a), (b) は、本発明の他の実施例（実施例 2）にかかる多層基板 B を示す図である。なお、図 13(a), (b) では、理解を容易にするため、コア個基板 1 と樹脂層 11, 12 のみを示し、他は省略している。

[0048] 図 13(a), (b) に示すように、この実施例 2 の多層基板 B においては、コア個基板 1 の両主面側に形成された樹脂層 11, 12 が、コア個基板 1 を貫通する貫通孔 17 を介して、一体に結合されている。

[0049] この実施例 2 の構成の場合にも、上記実施例 1 の場合と同様の効果を得ることができる。

[0050] なお、この実施例 2 の多層基板 B は、上記実施例 1 の製造方法に準じる方法で製造することができる。すなわち、コア親基板に貫通孔を形成する際に、コア親基板に含まれる各コア個基板の領域内を貫通するとともに、分割ラインにかからないように、貫通孔を形成することにより、上記実施例 1 の場合に準じる方法でこの実施例 2 の多層基板 B を製造することができる。

[0051] なお、本発明は、さらにその他の点においても上記実施例に限定されるものではなく、コア親基板やコア個基板の具体的な構成、実装される表面実装部品の種類や実装態様、樹脂層を構成する材料の種類、コア親基板の両主面側の樹脂を一体化させるべき所定の領域の配設態様、樹脂層を半硬化および本硬化させる際の条件、コア親基板を個々のコア個基板に分割する際の具体的な方法などに関し、発明の範囲内において、種々の応用、変形を加えることができる。

符号の説明

[0052]	1	コア個基板
	1 a	コア個基板の一方の主面
	1 b	コア個基板の他方の主面

2 a, 2 b	表面実装部品
4	はんだ
5	ストレート端子
6	分割用溝
7	貫通孔
1 0	コア親基板
1 0 a	コア親基板の一方の主面
1 0 b	コア親基板の他方の主面
1 1, 1 2	樹脂層
A, B	多層基板
P	所定の領域
S	辺

請求の範囲

- [請求項1] コア個基板の両主面に配設された封止用の樹脂層を備えた多層基板の製造方法であって、
- (a)複数のコア個基板を含み、各コア個基板を貫通する貫通孔が形成されたコア親基板の両主面側に、前記封止層により封止されるべき表面実装部品が実装された実装済みコア親基板を形成する工程と、
- (b)下記の工程で前記コア親基板を分割することにより得られる個々のコア個基板が備える両主面側の樹脂層が所定の領域で互いに結合して一体化した状態となるように、前記コア親基板の両主面に半硬化状態の樹脂層を形成するとともに、前記貫通孔を介して両主面側の前記樹脂層を互いに接合させる樹脂層形成工程と、
- (c)前記コア親基板に形成した前記半硬化状態の樹脂層を本硬化させる樹脂層硬化工程と、
- (d)前記樹脂層硬化工程で本硬化させた樹脂層を備えた前記コア親基板を所定の位置で分割して個々のコア個基板に分ける分割工程と
- を具備することを特徴とする多層基板の製造方法。
- [請求項2] 前記コア個基板が備える両主面側の前記樹脂層が、周縁部の所定の領域で互いに結合して一体化するように、前記貫通孔として、前記コア親基板に含まれる各コア個基板の外周縁の一部を切り欠くような貫通孔を形成することを特徴とする請求項1記載の多層基板の製造方法。
- [請求項3] 前記コア個基板が備える両主面側の前記樹脂層が、前記コア個基板を貫通する領域において互いに結合して一体化するように、前記貫通孔として、前記コア親基板に含まれる各コア個基板の領域内を貫通する貫通孔を形成することを特徴とする請求項1記載の多層基板の製造方法。
- [請求項4] 前記(b)の樹脂層形成工程と、前記(c)の樹脂層硬化工程の間に、前記コア親基板を前記コア個基板に分割するための分割用溝として、


前記半硬化状態の樹脂層側から前記コア親基板に達する溝を形成する工程を備えていることを特徴とする請求項 1 ～ 3 のいずれかに記載の多層基板の製造方法。

[請求項5] コア個基板と、
 コア個基板の両主面に実装された表面実装部品と、
 前記コア個基板の両主面に、前記表面実装部品を封止するように配設された樹脂層であって、所定の領域で互いに結合して一体化した樹脂層と
 を具備することを特徴とする多層基板。


[請求項6] 前記コア個基板が備える両主面側の前記樹脂層が、周縁部の所定の領域で互いに結合して一体化していることを特徴とする請求項 5 記載の多層基板。

[請求項7] 前記コア個基板が備える両主面側の前記樹脂層が、前記コア個基板を貫通する領域において互いに結合して一体化していることを特徴とする請求項 5 記載の多層基板。


[図1]




[図2]




[図3]




[図4]




[図5]




[図6]




[図7]




[図8]




[図9]




[図10]




[図11]




[図12]



[図13]



[図14]



INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP2012/064044

A. CLASSIFICATION OF SUBJECT MATTER

H05K3/46(2006.01)i, H01L25/10(2006.01)i, H01L25/18(2006.01)i, H05K1/02
(2006.01)i, H05K3/28(2006.01)i

According to International Patent Classification (IPC) or to both national classification and IPC

B. FIELDS SEARCHED

Minimum documentation searched (classification system followed by classification symbols)

H05K3/46, H01L25/10, H01L25/18, H05K1/02, H05K3/28

Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched

Jitsuyo Shinan Koho	1922-1996	Jitsuyo Shinan Toroku Koho	1996-2012
Kokai Jitsuyo Shinan Koho	1971-2012	Toroku Jitsuyo Shinan Koho	1994-2012

Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)

C. DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
X Y A	JP 2003-86925 A (Matsushita Electric Industrial Co., Ltd.), 20 March 2003 (20.03.2003), paragraph [0004]; fig. 12, 13 (Family: none)	5, 6 7 1-4
X Y A	JP 2003-112335 A (Sony Corp.), 15 April 2003 (15.04.2003), paragraph [0011]; fig. 1, 2 (Family: none)	5, 6 7 1-4
Y A	JP 2001-135920 A (Matsushita Electric Industrial Co., Ltd.), 18 May 2001 (18.05.2001), paragraph [0018]; fig. 1 (Family: none)	7 1-4

☒ Further documents are listed in the continuation of Box C.

☐ See patent family annex.

* Special categories of cited documents:

"A" document defining the general state of the art which is not considered to be of particular relevance

"E" earlier application or patent but published on or after the international filing date

"L" document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified)

"O" document referring to an oral disclosure, use, exhibition or other means

"P" document published prior to the international filing date but later than the priority date claimed

"T" later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention

"X" document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone

"Y" document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art

"&" document member of the same patent family

Date of the actual completion of the international search
27 June, 2012 (27.06.12)

Date of mailing of the international search report
10 July, 2012 (10.07.12)

Name and mailing address of the ISA/
Japanese Patent Office

Authorized officer

Facsimile No.

Telephone No.

INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP2012/064044

C (Continuation). DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
Y A	Microfilm of the specification and drawings annexed to the request of Japanese Utility Model Application No. 2733/1983 (Laid-open No. 109173/1984) (Alps Electric Co., Ltd.), 23 July 1984 (23.07.1984), claims; fig. 3, 4 (Family: none)	7 1-4
A	JP 2005-311201 A (Matsushita Electric Works, Ltd.), 04 November 2005 (04.11.2005), fig. 1 (Family: none)	1-4
A	JP 2010-16291 A (Shinko Electric Industries Co., Ltd.), 21 January 2010 (21.01.2010), fig. 2, 4 (Family: none)	1-4
A	WO 2009/066504 A1 (Murata Mfg. Co., Ltd.), 28 May 2009 (28.05.2009), fig. 7 & JP 4329884 B & US 2010/0220448 A1	1-4
A	WO 2009/139121 A1 (Panasonic Corp.), 19 November 2009 (19.11.2009), fig. 1 & JP 2011-151048 A	1-4
A	JP 2005-191090 A (NGK Spark Plug Co., Ltd.), 14 July 2005 (14.07.2005), fig. 5 (Family: none)	1-4

A. 発明の属する分野の分類 (国際特許分類 (I P C))

Int.Cl. H05K3/46(2006.01)i, H01L25/10(2006.01)i, H01L25/18(2006.01)i, H05K1/02(2006.01)i,
H05K3/28(2006.01)i

B. 調査を行った分野

調査を行った最小限資料 (国際特許分類 (I P C))

Int.Cl. H05K3/46, H01L25/10, H01L25/18, H05K1/02, H05K3/28

最小限資料以外の資料で調査を行った分野に含まれるもの

日本国実用新案公報	1 9 2 2 - 1 9 9 6 年
日本国公開実用新案公報	1 9 7 1 - 2 0 1 2 年
日本国実用新案登録公報	1 9 9 6 - 2 0 1 2 年
日本国登録実用新案公報	1 9 9 4 - 2 0 1 2 年

国際調査で使用した電子データベース (データベースの名称、調査に使用した用語)

C. 関連すると認められる文献

引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求項の番号
X Y A	JP 2003-86925 A (松下電器産業株式会社) 2003.03.20, 段落【0004】、図12、図13 (ファミリーなし)	5,6 7 1-4
X Y A	JP 2003-112335 A (ソニー株式会社) 2003.04.15, 段落【0011】、 図1、図2 (ファミリーなし)	5,6 7 1-4

☒ C欄の続きにも文献が列挙されている。

☐ パテントファミリーに関する別紙を参照。

* 引用文献のカテゴリー

「A」特に関連のある文献ではなく、一般的技術水準を示すもの
「E」国際出願日前の出願または特許であるが、国際出願日以後に公表されたもの
「L」優先権主張に疑義を提起する文献又は他の文献の発行日若しくは他の特別な理由を確立するために引用する文献 (理由を付す)
「O」口頭による開示、使用、展示等に言及する文献
「P」国際出願日前で、かつ優先権の主張の基礎となる出願

の日の後に公表された文献

「T」国際出願日又は優先日後に公表された文献であって出願と矛盾するものではなく、発明の原理又は理論の理解のために引用するもの
「X」特に関連のある文献であって、当該文献のみで発明の新規性又は進歩性がないと考えられるもの
「Y」特に関連のある文献であって、当該文献と他の1以上の文献との、当業者にとって自明である組合せによって進歩性がないと考えられるもの
「&」同一パテントファミリー文献

国際調査を完了した日

2 7 . 0 6 . 2 0 1 2

国際調査報告の発送日

1 0 . 0 7 . 2 0 1 2

国際調査機関の名称及びあて先

日本国特許庁 (I S A / J P)

郵便番号 1 0 0 - 8 9 1 5

東京都千代田区霞が関三丁目4番3号

特許庁審査官 (権限のある職員)

吉澤 秀明

電話番号 0 3 - 3 5 8 1 - 1 1 0 1 内線 3 3 9 1

3 S

9 4 3 7

C (続き) . 関連すると認められる文献		
引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求項の番号
Y A	JP 2001-135920 A (松下電器産業株式会社) 2001.05.18, 段落【0018】, 図1 (ファミリーなし)	7 1-4
Y A	日本国実用新案登録出願 58-2733 号(日本国実用新案登録出願公開 59-109173 号)の願書に添付した明細書及び図面の内容を撮影したマイクロフィルム (アルプス電気株式会社) 1984.07.23, 実用新案登録請求の範囲, 第3図, 第4図 (ファミリーなし)	7 1-4
A	JP 2005-311201 A (松下電工株式会社) 2005.11.04, 図1 (ファミリーなし)	1-4
A	JP 2010-16291 A (新光電気工業株式会社) 2010.01.21, 図2, 図4 (ファミリーなし)	1-4
A	WO 2009/066504 A1 (株式会社村田製作所) 2009.05.28, 図7 & JP 4329884 B & US 2010/0220448 A1	1-4
A	WO 2009/139121 A1 (パナソニック株式会社) 2009.11.19, 図1 & JP 2011-151048 A	1-4
A	JP 2005-191090 A (日本特殊陶業株式会社) 2005.07.14, 図5 (ファミリーなし)	1-4