

(19) 日本国特許庁(JP)

(12) 特 許 公 報(B2)

(11) 特許番号

特許第6711005号
(P6711005)

(45) 発行日 令和2年6月17日(2020.6.17)

(24) 登録日 令和2年6月1日(2020.6.1)

(51) Int. Cl.		F I		
HO 1 L	27/146	(2006.01)	HO 1 L	27/146 A
HO 4 N	5/369	(2011.01)	HO 4 N	5/369
HO 4 N	5/374	(2011.01)	HO 4 N	5/374
HO 4 N	5/357	(2011.01)	HO 4 N	5/357

請求項の数 9 (全 14 頁)

(21) 出願番号	特願2016-32187 (P2016-32187)	(73) 特許権者	000006747
(22) 出願日	平成28年2月23日 (2016.2.23)		株式会社リコー
(65) 公開番号	特開2017-152481 (P2017-152481A)		東京都大田区中馬込1丁目3番6号
(43) 公開日	平成29年8月31日 (2017.8.31)	(74) 代理人	100107766
審査請求日	平成31年1月9日 (2019.1.9)		弁理士 伊東 忠重
		(74) 代理人	100070150
			弁理士 伊東 忠彦
		(72) 発明者	鈴木 淳史
			東京都大田区中馬込1丁目3番6号 株式 会社リコー内
		審査官	柴山 将隆

最終頁に続く

(54) 【発明の名称】画素ユニット、及び撮像素子

(57) 【特許請求の範囲】

【請求項1】

光電変換素子と、
前記光電変換素子に接続して前記光電変換素子で光電変換した電荷を転送する第1のトランジスタと、
前記第1のトランジスタにより転送された電荷をリセットする第2のトランジスタと、
前記第1のトランジスタと前記第2のトランジスタの間に設けられて、拡散した不純物を含みかつ前記第1のトランジスタから転送された電荷を蓄積する拡散領域とを備える画素ユニットであって、
前記拡散領域は、
前記第1のトランジスタのゲート及び前記第2のトランジスタのゲートに接続する第1の領域と、
前記第1の領域に隣接して、前記第1のトランジスタのゲートに接続し且つ前記第2のトランジスタのゲートに接続しない第2の領域とを含み、
前記第2の領域の不純物濃度が、前記第1の領域の不純物濃度よりも低いことを特徴とする画素ユニット。

【請求項2】

前記拡散領域の周辺には、素子分離領域が設けられており、
前記第2の領域は、前記第1の領域と前記素子分離領域とを隔てるように、前記第1の領域と前記素子分離領域との間に存在する請求項1に記載の画素ユニット。

【請求項 3】

前記第 2 の領域は、平面視において、前記第 1 の領域を挟むように前記第 1 の領域に隣接する請求項 1 または 2 に記載の画素ユニット。

【請求項 4】

前記第 1 のトランジスタ、前記第 2 のトランジスタ、及び前記第 1 の領域が、半導体基板の上に形成されており、

前記第 2 の領域が前記半導体基板の一部で構成されている請求項 1 乃至 3 のいずれかに記載の画素ユニット。

【請求項 5】

前記拡散領域に接続して前記拡散領域で変換した信号電圧を増幅する第 3 のトランジスタをさらに備える請求項 1 乃至 3 のいずれか 1 項に記載の画素ユニット。

10

【請求項 6】

前記拡散領域の一部が前記第 1 のトランジスタの一部で構成されている請求項 1 乃至 5 のいずれか 1 項に記載の画素ユニット。

【請求項 7】

前記第 1 のトランジスタのゲートは、前記光電変換素子から前記拡散領域側にせり出した位置で前記第 1 の領域に接続する請求項 1 乃至 5 のいずれか 1 項に記載の画素ユニット

。

【請求項 8】

請求項 1 乃至 7 のいずれか 1 項に記載の画素ユニットが複数配置された撮像素子であって、

20

前記画素ユニットのうち、一部の画素ユニットが第 1 の方向に並んで配置された画素ユニット列を構成し、

前記画素ユニット列がさらに第 1 の方向と直交する第 2 の方向に複数並んで配置された撮像素子。

【請求項 9】

前記画素ユニット列を構成する前記一部の画素ユニットは、前記画素ユニットの電気信号を読み出す 1 つの信号線に接続されている請求項 8 に記載の撮像素子。

【発明の詳細な説明】

【技術分野】

30

【0001】

本発明は、画素ユニット、及び撮像素子に関するものである。

【背景技術】

【0002】

CMOS (Complementary Metal Oxide Semiconductor) イメージセンサ等の固体撮像素子は、一般的な半導体の製造プロセスを用いた製造が可能であり、アナログ、デジタル回路を同一のチップ内に混在させることができる。そのため、周辺の IC を減らすことができるといった、大きな利点を持つ。

【0003】

このような固体撮像素子は、複数の画素が配置された画素部と、画素部の周辺に配置された周辺回路とによって構成される。各画素は、フォトダイオード (PD) の光電変換素子、光電変換した電荷を電圧変換するためのフローティングディフュージョン (FD)、および種々のトランジスタを含む画素トランジスタを備える。

40

【0004】

FD は、FD 拡散層 (または拡散領域)、FD 配線、増幅トランジスタのゲート容量を持ち、FD 全体の容量は、電圧変換効率に影響することが知られている。例えば、固体撮像素子の変換効率の向上を目的として、FD 拡散の高濃度領域を分離端から分離した構造が知られている (例えば、特許文献 1 参照)。

【発明の概要】

【発明が解決しようとする課題】

50

【0005】

しかしながら、従来の撮像素子を構成する画素のFD拡散層は、転送トランジスタを介してPDから転送された電荷を受けることから、転送特性を維持するために一定のチャネル幅を有する。そのため、拡散層の体積（拡散領域の面積）が拡大し、FD全体の容量の増加につながり、電圧変換効率が低下する。その結果、ノイズが助長されてSN特性が劣化するという問題があった。

【0006】

本発明は、撮像素子の転送特性を維持しながら、電圧変換効率を向上させることができる画素ユニットを提供することを目的とする。

【課題を解決するための手段】

10

【0007】

本実施の形態の一観点における画素ユニットは、光電変換素子と、前記光電変換素子に接続して前記光電変換素子で光電変換した電荷を転送する第1のトランジスタと、前記第1のトランジスタにより転送された電荷をリセットする第2のトランジスタと、前記第1のトランジスタと前記第2のトランジスタの間に設けられて、拡散した不純物を含みかつ前記第1のトランジスタから転送された電荷を蓄積する拡散領域とを備える画素ユニットであって、前記拡散領域は、前記第1のトランジスタのゲート及び前記第2のトランジスタのゲートに接続する第1の領域と、前記第1の領域に隣接して、前記第1のトランジスタのゲートに接続し且つ前記第2のトランジスタのゲートに接続しない第2の領域とを含み、前記第2の領域の不純物濃度が、前記第1の領域の不純物濃度よりも低いことを特徴とする。

20

【発明の効果】

【0008】

開示の画素ユニットによれば、撮像素子の転送特性を維持し、変換効率を向上させることができる。

【図面の簡単な説明】

【0009】

【図1】本発明に係る画素ユニットの一例（第1実施例）の構成を示す図である。

【図2】本発明に係る画素ユニットの一例（第2実施例）の構成を示す図である。

【図3】本発明に係る画素ユニットの一例（第3実施例）の構成を示す図である。

30

【図4】本発明に係る画素ユニットの一例（第4実施例）の構成を示す図である。

【図5】図4の画素ユニット（第4実施例）を用いた撮像素子（画素部）の一例の一部を省略して説明する図である。

【図6】図4の画素ユニット（第4実施例）を用いた撮像素子（画素部）の他の例の一部を省略して説明する図である。

【図7】本発明に係る画素ユニットを用いた撮像素子の一例を示す概略ブロック図である。

【図8】図7の撮像素子の画素部を構成する画素の回路構成を示す図である。

【図9】図7の撮像素子を構成する画素ユニットの動作タイミングを説明する図である。

【図10】本発明に係る画素ユニットを備える撮像素子を用いたカメラシステムの一例を示す図である。

40

【発明を実施するための形態】

【0010】

以下、図面を参照して本発明を実施するための形態について詳細に説明する。

【0011】

図1は、本発明に係る画素ユニットの一例（第1実施例）である画素の構造を示す。画素1は、フォトダイオード（PD）3、転送トランジスタ（TX）5、フローティングディフュージョン領域（FD領域）7、及びリセットトランジスタ（RT）9を含んで構成されている。

【0012】

50

フォトダイオード 3 は、転送トランジスタ 5 に電氣的に接続されて、光を電荷に変換する機能を有する。

【 0 0 1 3 】

転送トランジスタ 5 は、フォトダイオード 3 とフローティングディフュージョン領域 7 との間に設けられて、フォトダイオード 3 とフローティングディフュージョン領域 7 とに電氣的に接続されている。転送トランジスタ 5 は、フォトダイオード 3 で変換された電荷をフローティングディフュージョン領域 7 に転送する機能を有する。

【 0 0 1 4 】

フローティングディフュージョン領域 7 は、転送トランジスタ 5 とリセットトランジスタ 9 との間に設けられてこれらに電氣的に接続されている。フローティングディフュージョン領域 7 には、不純物が拡散して含まれている。フローティングディフュージョン領域 7 には、転送トランジスタ 5 から転送された電荷が蓄積される。

【 0 0 1 5 】

リセットトランジスタ 9 は、フローティングディフュージョン領域 7 に電氣的に接続されている。リセットトランジスタ 9 は、フローティングディフュージョン領域 7 に蓄積された電荷の電位をリセット電位にリセット（電圧変換）する機能を有する。

【 0 0 1 6 】

なお、フォトダイオード 3 は、本発明の画素ユニットを構成する光電変換素子の一例である。転送トランジスタ 5 は、本発明の画素ユニットを構成する第 1 のトランジスタの一例である。フローティングディフュージョン領域 7 は、本発明の画素ユニットを構成する拡散領域の一例である。また、リセットトランジスタ 9 は、本発明の画素ユニットを構成する第 2 のトランジスタの一例である。

【 0 0 1 7 】

フローティングディフュージョン領域 7 は、拡散する不純物の濃度が異なる二つの領域で構成されている。このうち不純物濃度が高い領域は高濃度領域 7 a を構成し、また低い方の領域は低濃度領域 7 b を構成する。この高濃度領域 7 a の不純物濃度は、 $1 \times 10^{19} \text{ cm}^{-3}$ 以上とすることができる。また、低濃度領域 7 b の不純物濃度は、 $1 \times 10^{19} \text{ cm}^{-3}$ 未満とすることができる。

【 0 0 1 8 】

高濃度領域 7 a は、転送トランジスタ 5 のゲート 5 a 及びリセットトランジスタ 9 のゲート 9 a に直接接続されている。高濃度領域 7 a は、後述のように、転送トランジスタ 5 のゲート 5 a の底部に接続して、面積が狭小となる不純物濃度の高い領域（N⁺）を構成することができる。

【 0 0 1 9 】

低濃度領域 7 b は、高濃度領域 7 a に隣接して、転送トランジスタ 5 のゲート 5 a に直接接続し、かつ、リセットトランジスタ 9 のゲート 9 a に高濃度領域 7 a を介して接続するように設けられている。言い換えると、低濃度領域 7 b は、転送トランジスタ 5 には直接接続するが、リセットトランジスタ 9 には直接接続していない。低濃度領域 7 b は、高濃度領域（N⁺）より不純物濃度が低い領域（N⁻）で形成されている。

【 0 0 2 0 】

なお、高濃度領域 7 a は、本発明の画素ユニットを構成する拡散領域のうちの第 1 の領域の一例であり、低濃度領域 7 b は、該拡散領域のうちの第 2 の領域の一例である。

【 0 0 2 1 】

このような高濃度領域と低濃度領域を設けることにより、転送トランジスタとリセットトランジスタとの間の接合容量（拡散容量）をフローティングディフュージョン全体で小さくすることができるため、撮像素子の変換効率を向上させることができる。

【 0 0 2 2 】

また、ポテンシャルが浅い低濃度領域に集められた電荷が、ポテンシャルの深い高濃度領域に集められるため、転送効率の低下を抑えることができる。

【 0 0 2 3 】

10

20

30

40

50

CMOS製造のプロセスでは、フローティングディフュージョン領域7の周辺に、フローティングディフュージョン領域7以外の部分とフローティングディフュージョン領域7とを分離するための分離領域11が形成される。分離領域11は、P型の領域(P+)を構成する。この分離領域11は、本発明における素子分離領域の一例である。

【0024】

フローティングディフュージョン領域以外の部分とは、画素1中のフローティングディフュージョン領域7が転送トランジスタ5と接続する部分及びリセットトランジスタと接続する部分を除いた部分である。転送トランジスタ5と接続する部分は、転送トランジスタ5のゲート5aに相当し、リセットトランジスタと接続する部分は、リセットトランジスタ9のゲート9aに相当する。

10

【0025】

このような分離領域11は、CMOSの製造上、内部に結晶欠陥(または格子欠陥)が生じ易い。そのため、拡散領域のうち特に高濃度領域に分離領域が隣接すると、暗電流が生じやすくなり、変換効率が低下するおそれがある。そこで、高濃度領域7aと分離領域11とを隔てるように、低濃度領域7bは、高濃度領域7aと分離領域11との間に存在するように設けるのが好ましい。このような位置に低濃度領域7bを設けると、暗電流の発生を抑制することができ、変換効率の低下を少なくすることができる。

【0026】

フローティングディフュージョン領域7は、高濃度領域7aと低濃度領域7bとが次のような位置関係になるように設けるのが好ましい。例えば、図1に示すように、高濃度領域7aが直接接続する転送トランジスタ5のゲート5aからリセットトランジスタ9のゲート9aまでの距離をL1とする。また、リセットトランジスタ9と対向する低濃度領域7bの端部からリセットトランジスタ9のゲート9aまでの距離をL2とする。

20

【0027】

このとき、L2/L1の値ができるだけ小さくなるように、高濃度領域7aと低濃度領域7bとの位置関係を定めるのが好ましい。このような位置関係となるように、高濃度領域7aと低濃度領域7bを設けると、転送特性を維持しながら変換効率を向上させる効果を確実に得ることができる。

【0028】

また、図1の平面視では、低濃度領域7bが、高濃度領域7aを挟むように高濃度領域7aに隣接している。高濃度領域7aに対して低濃度領域7bをこのように配置すると、フローティングディフュージョン領域7が転送トランジスタに接続する部分の近傍(暗電流が生じやすい部分)に低濃度領域7bを配置することができる。そのため、フローティングディフュージョンFDの拡散容量を少なくしながら、暗電流の発生を抑制することができるので、変換効率を確実に向上させることができる。

30

【0029】

また、フローティングディフュージョン領域の転送トランジスタに接続する部分を高濃度領域7aと低濃度領域7bで構成するため、フローティングディフュージョン領域のソースを大きくすることができる。その結果、電荷の転送特性も向上させることができる。

【0030】

フローティングディフュージョン領域7内の低濃度領域7bの不純物濃度は、通常のLDD(lightly doped drain)構造の低濃度領域より低い濃度である。また、低濃度領域7bは通常のPN接合の形成で自然に形成される接合近傍の低不純物濃度領域よりも広い面積を有する。

40

【0031】

一方、フローティングディフュージョン領域7内の高濃度領域7aの一部は、転送トランジスタ5と接続した状態で転送トランジスタ5の一部となるコンタクト領域を構成する。言い換えると、転送トランジスタ5の一部がフローティングディフュージョン領域7中の高濃度領域7aの一部を兼ねている。

【0032】

50

また、転送トランジスタ5の一部は、フォトダイオード3からフローティングディフュージョン領域7に向かって延びる延長部5bとして構成するのが好ましい。延長部5bは、図1に示すように、フォトダイオード3の転送トランジスタ5側の端部よりもフローティングディフュージョン領域7側にせり出して、フローティングディフュージョン領域7の一部に重なるように形成されている。このような延長部5bにより、フローティングディフュージョン領域7の高濃度領域7aの領域を狭小化することができる。

【0033】

つまり、延長部5bは、フローティングディフュージョン領域7内の高濃度領域7aが転送トランジスタ5と直接接続する部分(コンタクト領域)となる。言い換えると、転送トランジスタ5の一部が高濃度領域7aの一部となるため、高濃度領域7aの面積を小さくすることができる。

10

【0034】

高濃度領域7aは、実質的にコンタクト領域を置く位置以外には必要ない。一般のCMOSプロセスによる製造の場合は、高濃度領域7aは、レジストマスクを用いた不純物注入で形成されるため、コンタクト領域の接触面積より十分大きくなる。一方、フローティングディフュージョン領域7の面積の増大はフローティングディフュージョンにおける拡散容量(いわゆる接合容量)を増大させ、変換効率の低下を招くおそれがある。

【0035】

そこで、本例では、図1に示すように、フローティングディフュージョン領域7のうち、転送トランジスタ5のゲート5aに接続するコンタクト領域(実質的に電荷が蓄積され易い領域)を転送トランジスタ5との間で共有するn型の高濃度領域7aを形成する。それ以外の領域はn型の低濃度領域7bとなるように不純物濃度分布を設定している。

20

【0036】

高濃度領域7aに比べて、低濃度領域7bでの接合容量は非常に小さい。そのため、フローティングディフュージョン領域7における全体の接合容量は減少し、変換効率は向上する。また、フォトダイオード3からフローティングディフュージョン領域7のポテンシャルが浅い低濃度領域7bへ転送された電荷は、ポテンシャルの深い高濃度領域7aへ集められるため、転送効率も維持できる。

【0037】

図2では、本発明の画素ユニットの他の一例(第2実施例)の構成について説明する。なお、図2において図1に示す第1実施例と共通する部分については、図1に示した符号に100の数を加えた数の符号を付して説明を省略する。図2に示す画素101では、低濃度領域107bが半導体基板(Sub)の一部で構成されている。

30

【0038】

半導体基板(Sub)は、高濃度領域よりも不純物濃度が十分に低い。そのため、フローティングディフュージョン領域107の低濃度領域107bを半導体基板Subの一部で構成することにより、フローティングディフュージョン領域107の拡散容量成分を低減することができる。したがって、フローティングディフュージョン領域107における全体の接合容量が減少し、変換効率が向上する。

【0039】

また、低濃度領域107bをこのような半導体基板(Sub)の一部で構成することにより、フローティングディフュージョンの低濃度領域の形成に他の部材を用いる必要がない。すなわち、従来のCMOS製造プロセスを(エッチング等)を用いて低濃度領域を設けることができるため、製造コストを抑えることができる。

40

【0040】

図3では、本発明の画素ユニットのさらに他の一例(第3実施例)の構成について説明する。なお、図3において図1に示す第1実施例と共通する部分については、図1に示した符号に200の数を加えた数の符号を付して説明を省略する。図3に示す画素201では、転送トランジスタ205が、平面視で、フォトダイオード203側に向かって凸となる凸部205cを備えている。

50

【0041】

転送トランジスタ205にこのような凸部が存在するより、フォトダイオード203からフローティングディフュージョン領域207（転送トランジスタ205のゲート205a）までの長さが略均一になる。その結果、転送トランジスタ205に隣接するフォトダイオード203の領域の電位が略均一になる。そのため、フォトダイオード203の領域内の転送トランジスタ205から離れた部分203aと転送トランジスタに隣接する部分203bとの間で転送電界が向上し、撮像素子の転送特性を向上させることができる。

【0042】

図4では、本発明の画素ユニットのさらに他の一例（第4実施例）の構成について説明する。なお、図4において図1に示す第1実施例と共通する部分については、図1に示した符号に300の数を加えた数の符号を付して説明を省略する。図4に示す画素301では、さらに増幅トランジスタ（SF）313が設けられている。

10

【0043】

増幅トランジスタ313は、フローティングディフュージョン領域307に接続してフローティングディフュージョン領域307で変換した信号電圧を増幅する。増幅トランジスタ313は、本発明における第3のトランジスタの一例である。

【0044】

増幅トランジスタ313は、ゲート313aとドレイン・ソース拡散313bとから構成されている。このうちゲート313aは、FD容量のうちゲート容量となる。ゲート313aには、フローティングディフュージョン領域307のうち、高濃度領域307aがメタル配線315を介して接続されている。

20

【0045】

このような増幅トランジスタを設けることにより、画素の転送特性が向上し、フローティングディフュージョンFDの全体のFD容量を抑制することができるため、変換効率を向上させることができる。また、このような増幅トランジスタの存在により、増幅した電気信号の外部に出力することができるため、他の画素との組み合わせた撮像素子の組み立てが容易になる。

【0046】

図5は、図4で示した実施例4の画素を配列した画素部の一例を示す。なお、図5では、理解を容易にするため、画素部の大部分を省略した一部について説明する。図5の画素部314では、複数の画素301のうち、一部の複数の画素（画素301a, 301b）が、平面視で、垂直方向（上下方向）に一列に並んで配置された画素群317を構成している。この画素群317は、さらに、図5の平面視で、水平方向（左右方向）に複数列並んで配置されている。

30

【0047】

画素群317を構成する画素301a, 301bはいずれも、1つの画素群317に対して1本の垂直信号線319にメタル配線321を介して接続している。垂直信号線319は、各画素301から出力された電気信号を読み出し信号処理部（後述する図7の読み出し信号処理部527）に送信する機能を有する。

【0048】

なお、画素群317は、本発明における画素ユニット列の一例である。また、垂直方向は本発明の第1の方向の一例であり、水平方向は第1の方向と直交する第2の方向の一例である。さらに、垂直信号線319は、本発明における信号線の一例である。

40

【0049】

画素群を構成する画素の配列方向と、画素群の配列方向は限定されるものではない。しかしながら、本例のように、画素を垂直方向に並べて配列した画素群をさらに水平方向に並べて配置すれば、画素部に複数の画素を高密度で配置することができる。また、各垂直信号線の長さを短くすることができる。その結果、転送特性を向上させ、入射の障害、飽和を劣化させない、高解像度の固体撮像素子を提供することができる。

【0050】

50

図6は、図4で示した実施例4の画素を配列した画素部の他の一例を示す図である。なお、図6でも、図5と同様に、画素部の大部分を省略した一部について説明する。また、図6において図5と共通する部分については、図5に示した符号の数に100の数を加えた数の符号を付して説明を省略する。

【0051】

図6の画素部414は、画素群417を構成する各画素401が1つの画素401に対して1本の垂直信号線419に接続して構成されている。具体的には、画素群417を構成する画素401のうち画素401aが垂直信号線419aにメタル配線421aを介して接続し、画素401bが垂直信号線419bにメタル配線421bを介して接続している。

10

【0052】

このような画素と垂直信号線との接続により、同時に画素の信号を読み出しことができる。そのため、撮像素子を高速に動作させることができ、さらに転送特性を向上させることができる。

【0053】

ここで、本発明の画素ユニットを適用した撮像素子（固体撮像素子）の動作について説明する。図7は、本発明の画素ユニットを備える撮像素子（固体撮像素子）の概略構成を示す。なお図7において図5と共通する部分については、図5に示した符号の数に200の数を加えた数の符号を付して説明を省略する。

【0054】

本例の固体撮像素子523は、主要部が、制御回路部525、画素部514、及び読み出し信号処理部527で構成されている。

20

【0055】

制御回路部525は、画素部514に接続されて、画素部514を駆動するための駆動信号を画素部514に送信する。

【0056】

画素部514は、本発明の画素ユニットの一例を示す画素501が複数配置されて構成されている。画素部514は、さらに各画素501が接続する垂直信号線519を介して読み出し信号処理部527に接続されている。画素部514は、制御回路部525からの駆動信号により駆動し、これにより各画素501から出力された出力信号を読み出し信号処理部527に送信する。

30

【0057】

読み出し信号処理部527は、画素501の出力信号を読み出す読み出し回路529と、読み出し回路によって読み出された出力信号を信号データとして外部に出力するデータ転送部531とを備える。

【0058】

読み出し回路529には、出力信号がアナログ信号として読み出される場合はアナログアンプを、デジタル信号として読み出される場合はAD変換回路を用いることができる。本例では、読み出し回路529として、図7に示すようにAD変換回路が設けられている。

40

【0059】

データ転送部531には、読み出し信号処理部527で処理された信号がアナログ信号の場合は、アナログ出力用の出力アンプを用いることができる。また、AD変換回路などによるデジタル化されたデジタル信号の場合は、デジタルデータ用の差動増幅回路などを用いることができる。本例では、データ転送部531として、差動増幅回路が設けられている。

【0060】

図8は、図7の撮像素子の画素部514を構成する画素501の回路構成を示す。画素501には、フォトダイオードPD、転送トランジスタTX、リセットトランジスタRT、増幅トランジスタSF、フローティングディフュージョンFDが配置されている。画素

50

501には、さらに、電源VDD、転送トランジスタTXの制御線(転送制御線)LTX、リセットトランジスタRTの制御線(リセット制御線)LRT、及びリセットトランジスタRTの電源制御線LVDDRTが配置されている。

【0061】

転送トランジスタTXは、フォトダイオードPDと出力ノードとしてのフローティングディフュージョンFDとの間に接続される。転送トランジスタTXは、転送制御線LTXに対して制御回路部525から駆動信号が与えられることにより、フォトダイオードPDで光電変換された電荷(または電子)をフローティングディフュージョンFDに転送する。

【0062】

リセットトランジスタRTは、リセット電源制御線LVDDRTとフローティングディフュージョンFDとの間に接続される。このリセットトランジスタRTでは、リセット制御線LRTを通してリセットトランジスタRTのゲートに対して、制御回路部525からリセット用の駆動信号が与えられる。これにより、フローティングディフュージョンFDの電位が、リセット電源LVDDRTの電位によってリセットされる。

【0063】

フローティングディフュージョンFDは、転送トランジスタTXとリセットトランジスタRTとの間に接続された状態で、増幅トランジスタSFのゲートに接続されている。

【0064】

増幅トランジスタSFは、垂直信号線519に接続され、画素部514外の定電流源とソースフォロアを構成する。増幅トランジスタSFは、フローティングディフュージョンFDの電位を増幅してその電位に応じた電圧を垂直信号線519に出力する。この垂直信号線519を通じて、各画素501から出力された電圧は、読み出し信号処理部527に出力される。

【0065】

画素部514に配線されているリセット制御線LRT、転送制御線LTX、およびリセット電源制御線LVDDRTは、図7に示すように、これらを一組として複数の画素が配列された各行単位で配線される。これらのリセット制御線LRT、転送制御線LTX、およびリセット電源制御線LVDDRTは、制御回路部525により駆動される。

【0066】

次に、図9を用いて、本発明の一例である撮像素子の画素部を構成する画素の動作タイミングを説明する。図9に示す各動作は、図8の回路図にある各ノードに対応している。また各動作は、画素501のリセット信号の読み出し時刻 t_{dark} と画素501の信号レベルの読み出し時刻 t_{sig} の間を含む時間の動作を表している。

【0067】

リセット電源制御線LVDDRTは、電源VDDを構成する。これにより画素部514の画素の読み出し動作を有効にする。次に、図示しないテスト信号入力ゲートTFDを接地する。これにより、図示しないテスト出力信号部の増幅トランジスタTSFと垂直信号線とを切断し、画素部514の各画素501からの出力信号を読み出す。

【0068】

画素501の出力信号の読み出し動作を時系列に説明する。まず、リセット信号の読み出し時刻 t_{dark} より前に、リセットトランジスタRTをリセット制御線LRTをHレベルの電圧VDDにする。これにより、フローティングディフュージョンFDのリセット電位 $V_{FD_{dark}}$ にリセットされる。

【0069】

リセット信号の読み出し時刻 t_{dark} では、そのリセット電圧によるリセットされたフローティングディフュージョンFDの電位レベル $V_{FD_{dark}}$ を、増幅トランジスタSFから垂直信号線519に出力された出力信号として読み出し信号処理部527が読み出す。

【0070】

10

20

30

40

50

その後、信号レベルの読み出し時刻 t_{sig} より前に、転送トランジスタ TX を転送制御線 LTX で H レベルの電圧 VDD にして、フォトダイオード PD で蓄積した電子（電荷）をフローティングディフュージョン FD に転送する（電荷転送を行う）。

【0071】

信号レベルの読み出し時刻 t_{sig} では、その電荷転送によって転送された電子数および FD 容量に応じて変動した信号レベルの電圧 $V_{FD_{sig}}$ を増幅トランジスタ SF より垂直信号線 519 に出力した出力信号として読み出し信号処理部 527 が読み出す。

【0072】

図10は、本発明の撮像素子が適用されるカメラシステムの一例を示す図である。図10のカメラシステム631は、主要部が固体撮像素子623、レンズ633、駆動回路635、および信号処理回路637で構成されている。なお、固体撮像素子623には、図5乃至7に示した固体撮像素子を用いることができる。

10

【0073】

レンズ633は、固体撮像素子623の画素領域にて入射光を撮像面に結像させることができ、カメラレンズの光学系を構成する。

【0074】

駆動回路635は、固体撮像素子623を駆動することができ、カメラシステムの駆動部を構成する。

【0075】

信号処理回路637は、固体撮像素子623から出力された出力信号に対して所定の信号処理を施すことができ、カメラシステムの信号処理部を構成する。

20

【0076】

信号処理回路637により処理された画像信号は、アナログ出力であれば、アナログ・デジタル変換回路(AFE)を通して、またデジタル出力であればデジタル信号処理(DFE)を通して、メモリなどの記録媒体に記録される。記録媒体に記録された画像情報は、プリンタなどによってハードコピーされる。また、信号処理部で処理された画像信号を液晶ディスプレイなどのモニターに動画として映し出される。

【0077】

このように、撮像装置に上述の固体撮像素子を搭載することにより、上述した固体撮像素子の効果（撮像素子の転送効率を維持または向上させながら、電圧変換効率が向上することができるという効果）が得られるため、高精度なカメラが実現できる。

30

【符号の説明】

【0078】

- 1, 101, 201, 301, 401 画素
- 3, 103, 203, 303, 403 フォトダイオード
- 5, 105, 205, 305, 405 転送トランジスタ
- 5b 延長部
- 7, 107, 207, 307, 407 フローティングディフュージョン領域
- 7a, 107a, 207a, 307a, 407a 高濃度領域
- 7b, 107b, 207b, 307b, 407b 低濃度領域（半導体基板）
- 9, 109, 209, 309, 409 リセットトランジスタ
- 11, 111, 211, 311, 411 分離領域
- 313, 413 増幅トランジスタ
- 317, 417 画素群
- 319, 419, 519 垂直信号線
- 523, 623 固体撮像素子
- 631 カメラシステム

40

【先行技術文献】

【特許文献】


【0079】

50

【特許文献1】特開平2013-225774号公報


【図1】

本発明に係る画素ユニットの一例(第1実施例)の構成を示す図




【図2】

本発明に係る画素ユニットの一例(第2実施例)の構成を示す図




【図7】

本発明に係る画素ユニットを用いた撮像素子の一例を示す概略ブロック図




【図8】

図7の撮像素子の画素部を構成する画素の回路構成を示す図




【図9】

図7の撮像素子を構成する画素ユニットの動作タイミングを説明する図



【図10】

本発明に係る画素ユニットを備える撮像素子を用いたカメラシステムの一例を示す図



フロントページの続き

- (56)参考文献 特開2007-329479(JP,A)
特開2013-225774(JP,A)
特開2007-053217(JP,A)
特開2009-135319(JP,A)
米国特許出願公開第2016/0013224(US,A1)

(58)調査した分野(Int.Cl., DB名)

H01L 27/146
H04N 5/357
H04N 5/369
H04N 5/374