

(12) 特許協力条約に基づいて公開された国際出願

(19) 世界知的所有権機関
国際事務局

(43) 国際公開日
2017年1月19日(19.01.2017)




(10) 国際公開番号
WO 2017/010004 A1

- (51) 国際特許分類:
G06F 12/08 (2006.01)
 - (21) 国際出願番号: PCT/JP2015/070438
 - (22) 国際出願日: 2015年7月16日(16.07.2015)
 - (25) 国際出願の言語: 日本語
 - (26) 国際公開の言語: 日本語
 - (71) 出願人: 株式会社東芝 (KABUSHIKI KAISHA TOSHIBA) [JP/JP]; 〒1058001 東京都港区芝浦一丁目1番1号 Tokyo (JP).
 - (72) 発明者: 城田 祐介 (SHIROTA, Yusuke); 〒1058001 東京都港区芝浦一丁目1番1号 株式会社東芝 知的財産室内 Tokyo (JP). 金井 達徳 (KANAI, Tatsunori); 〒1058001 東京都港区芝浦一丁目1番1号 株式会社東芝 知的財産室内 Tokyo (JP). 樽家 昌也 (TARUI, Masaya); 〒1058001 東京都港区芝浦一丁目1番1号 株式会社東芝 知的財産室内 Tokyo (JP).
 - (74) 代理人: 特許業務法人酒井国際特許事務所 (SAKAI INTERNATIONAL PATENT OFFICE); 〒1000013 東京都千代田区霞が関3丁目8番1号 虎の門三井ビルディング Tokyo (JP).
 - (81) 指定国 (表示のない限り、全ての種類の国内保護が可能): AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
 - (84) 指定国 (表示のない限り、全ての種類の広域保護が可能): ARIPO (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW), ユーラシア (AM, AZ, BY, KG, KZ, RU, TJ, TM), ヨーロッパ (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR), OAPI (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
- 添付公開書類:
— 国際調査報告 (条約第 21 条(3))

(54) Title: MEMORY CONTROLLER, INFORMATION PROCESSING DEVICE, AND PROCESSING DEVICE

(54) 発明の名称: メモリコントローラ、情報処理装置および処理装置



(57) Abstract: According to the present invention, a high-performance and highly-reliable data perpetuating method is realized. A memory controller of an embodiment includes a non-volatile cache memory and a controller. The non-volatile cache memory stores therein one portion of data stored in a non-volatile main memory connected to the memory controller. The controller controls writing into the non-volatile cache memory. The memory controller is connected to a processing device via an interconnector that guarantees a protocol indicating a procedure for preventing mismatch of data among a plurality of cache memories. After detecting that data stored in any region of the non-volatile main memory has been updated by the processing device, the controller transmits the updated data to the memory controller and writes the updated data into the non-volatile cache memory by using the protocol.

(57) 要約:

[続葉有]



WO 2017/010004 A1

高性能・高信頼なデータ永続化処理方式を実現する。実施形態のメモリコントローラは、不揮発キャッシュメモリとコントローラとを有する。不揮発キャッシュメモリは、メモリコントローラに接続された不揮発メインメモリに記憶されたデータの一部を記憶する。コントローラは、不揮発キャッシュメモリへの書き込みを制御する。メモリコントローラは、複数のキャッシュメモリ間のデータの不一致が起こらないようにするための手順を示すプロトコルを保証するインターコネクトを介して、処理装置と接続される。コントローラは、プロトコルを利用して、処理装置が、不揮発メインメモリの何れかの領域に記憶されたデータを更新したことを検出した後に、その更新済みのデータをメモリコントローラへ送信させ、その更新済みのデータを不揮発キャッシュメモリに書き込む。

明 細 書

発明の名称：メモリコントローラ、情報処理装置および処理装置

技術分野

[0001] 本発明の実施形態は、メモリコントローラ、情報処理装置および処理装置に関する。

背景技術

[0002] MRAM (Magnetoresistive Random Access Memory)、PCM (Phase Change Memory)、Memristorなどのような、プロセッサのメモリバスに直結できるバイトアドレスラブルで高速な不揮発メモリをメインメモリ（永続メモリ）として使用するコンピュータシステムは、高信頼・高性能が要求されるオンライントランザクション処理システムなどのアプリケーションに利用すると、重要なデータをメインメモリに保存すれば該データを永続化できる。そのため、従来システムのように、ハードディスクやSSD (Solid State Drive) にデータを保存する場合と比較して、高速にデータを永続化できるので、オンライントランザクション処理データベースアプリケーションなどのアプリケーションを高性能化できる可能性を有している。

[0003] また、トランザクション処理システムは高信頼性も要求されるため、プロセッサ上で実行するプログラムによる不揮発メモリへの書き込みのアトミシティ（書き込み途中の状態で終わらない性質）やオーダリング（順序性）を保証するデータの永続的な更新処理方式が必要である。

先行技術文献

特許文献

[0004] 特許文献1：特開2004-362570号公報

発明の概要

発明が解決しようとする課題

[0005] しかしながら、従来技術では、十分に高性能・高信頼なデータ永続化処理方式を実現することは困難であった。

課題を解決するための手段

[0006] 実施形態のメモリコントローラは、不揮発キャッシュメモリとコントローラとを有する。不揮発キャッシュメモリは、メモリコントローラに接続された不揮発メインメモリに記憶されたデータの一部を記憶することなどに利用される。コントローラは、不揮発キャッシュメモリへの書き込みや読み出しを制御する。メモリコントローラは、複数のキャッシュメモリ間のデータの不一致が起こらないようにキャッシュの一貫性を維持・管理するための手順を示すプロトコルを保証するインターコネクタを介して処理装置と接続される。バスやネットワークで接続されてもよい。コントローラは、プロトコルを利用して、処理装置が、不揮発メインメモリの何れかの領域に記憶されたデータを更新したことを検出した後に、その更新済みのデータをメモリコントローラへ送信させ、その更新済みのデータを不揮発キャッシュメモリに書き込む。

図面の簡単な説明

- [0007] [図1]第1の実施形態の情報処理装置の構成の一例を示す図。
[図2]対比例の情報処理装置の構成の一例を示す図。
[図3]変形例の情報処理装置の構成の一例を示す図。
[図4]実施形態のアトミシティを説明するための図。
[図5]実施形態のアトミシティを説明するための図。
[図6]第1の実施形態の永続データの更新を行う処理の一例を示す図。
[図7]第1の実施形態の永続データが永続化される手順の一例を示す図。
[図8]第1の実施形態の永続データが永続化される手順の詳細を示す図。
[図9]第1の実施形態のメモリコントローラの動作例を示す図。
[図10]変形例の永続データが永続化される手順の一例を示す図。
[図11]第1の実施形態の永続データの永続化の完了確認手順の一例を示す図。
。
[図12]第1の実施形態の情報処理装置の動作例を示す図。
[図13]第2の実施形態の永続データが永続化される手順の一例を示す図。

[図14]第2の実施形態の情報処理装置の動作例を示す図。

[図15]第2の実施形態の情報処理装置の動作例を示す図。

発明を実施するための形態

[0008] 以下、添付図面を参照しながら、本発明に係るメモリコントローラ、情報処理装置および処理装置の実施形態を詳細に説明する。

[0009] (第1の実施形態)

具体的な内容を説明する前に、従来技術と併せて本実施形態の概要を説明する。MRAMやPCMやMemristorのような、プロセッサのメモリバスに直結できるバイトアドレスラブルで高速な不揮発メモリをメインメモリとして使用するコンピュータシステムは、高信頼・高性能が要求されるオンライントランザクション処理システムなどに利用すると、重要なデータをメインメモリに保存すれば該データを永続化できる。そのため、従来システムのように、ハードディスクやSSDにデータを保存する場合と比較して、データベースのデータを永続化する処理（コミット処理）を高速化できることが期待されている。

[0010] 本実施形態では、これらのメインメモリ向けの高速な不揮発メモリよりもさらに高速に動作する不揮発キャッシュメモリを、不揮発メインメモリと接続されたメモリコントローラに内蔵させ、不揮発キャッシュメモリに書き込まれたデータの永続性を保証することで、コミット処理をさらに高速化する。不揮発キャッシュメモリは、例えばSRAM並みの速度で動作するMRAM、PCM、Memristorなどの不揮発メモリである。

[0011] 図1に示すように、本実施形態では、不揮発キャッシュメモリ10を内蔵したメモリコントローラ100が、MESIFプロトコル、後述のQPIで実装されているプロトコル（QPIプロトコル）、MESIプロトコル、MOESIプロトコルなどの複数のプロセッサ（あるいはプロセッサコア）のキャッシュメモリ間のデータの不一致が起こらないようにする（キャッシュメモリ間の一貫性を維持する）ための手順を示すキャッシュコヒーレンスプロトコルを保証するQPI（Intel QuickPath Interconnect）などの高速

なインターコネクト（キャッシュコヒーレント・インターコネクト）200を介して、プロセッサ（典型的にはCPU、「処理装置」に対応）300と接続される。図1の詳細な構成については後述する。

[0012] これらのキャッシュコヒーレンスプロトコルは、一般的にはプロセッサ同士を接続するために設計されているが、本実施形態ではプロセッサにメモリコントローラを接続し、メモリコントローラ側からも制御するためにこれを用いる。また、これらのキャッシュコヒーレンスプロトコルは、一般的には揮発キャッシュ同士のコヒーレンス維持のために設計されているが、本実施形態では揮発キャッシュと不揮発キャッシュ（あるいは不揮発キャッシュ同士）のコヒーレンス維持のためにこれを用い、揮発キャッシュに対する更新を不揮発キャッシュに反映させて更新を永続化する。

[0013] 図1の構成は、例えば図2に示すような、QPIなどのインターコネクト200で2つのプロセッサ（第1プロセッサ400、第2プロセッサ500）を直接接続したマルチプロセッサシステム（例えばIntel XEONプロセッサシステム）に含まれる2つのプロセッサのうち的一方を、不揮発キャッシュメモリ10を内蔵したメモリコントローラ100に置き換えた構成であると捉えることもできる。

[0014] 図2の例では、第1プロセッサ400は、例えばDRAM (Dynamic Random Access Memory) などの第1揮発メインメモリ410に接続され、第2プロセッサ500は、例えばDRAMなどの第2揮発メインメモリ510に接続されている。第1プロセッサ400は、第1揮発メインメモリ410または第2揮発メインメモリ510に対するデータの読み書きを行う1以上のプロセッサコア420（説明の便宜上、1つのプロセッサコア420のみを例示、他も同様）と、第1揮発メインメモリ410または第2揮発メインメモリ510に記憶されたデータの一部を記憶する第1揮発キャッシュメモリ430とを有する。また、第2プロセッサ500は、第1揮発メインメモリ410または第2揮発メインメモリ510に対するデータの読み書きを行う1以上のプロセッサコア520と、第1揮発メインメモリ410または第2

揮発メインメモリ510に記憶されたデータの一部を記憶する第2揮発キャッシュメモリ530とを有する。

[0015] ここでは、メモリコントローラ100さえ用意すれば、QPIなどのインターコネクタ200を介して、XEONプロセッサシステムのようなマルチプロセッサシステムを構成する既存のプロセッサと該メモリコントローラ100とを接続するだけで、本実施形態の構成を実現することも可能である。

[0016] また、図3は、他の構成例として3つのプロセッサ（第1プロセッサ400、第3プロセッサ600、第4プロセッサ700）、および、不揮発キャッシュメモリ10を内蔵したメモリコントローラ100の各々がQPIなどのインターコネクタ200を介して相互に接続される構成を示しているが、これに限られるものではなく、例えば複数のプロセッサと複数のメモリコントローラ100とが互いに接続される構成であってもよく、スケーラブルなコンピュータシステムの構築が可能である。

[0017] 図3の例では、第1プロセッサ400は、例えばDRAMなどの第1揮発メインメモリ410に接続され、第3プロセッサ600は、例えばDRAMなどの第3揮発メインメモリ610に接続され、第4プロセッサ700は、例えばDRAMなどの第4揮発メインメモリ710に接続され、メモリコントローラ10は、例えばMRAMなどの不揮発メインメモリ110に接続されている。

[0018] 第1プロセッサ400は、何れかのメインメモリ（第1揮発メインメモリ410、不揮発メインメモリ110、第3揮発メインメモリ610、第4揮発メインメモリ710）に対するデータの読み書きを行う1以上のプロセッサコア420と、何れかのメインメモリに記憶されたデータの一部を記憶する第1揮発キャッシュメモリ430とを有する。また、第3プロセッサ600は、何れかのメインメモリに対するデータの読み書きを行う1以上のプロセッサコア620と、何れかのメインメモリに記憶されたデータの一部を記憶する第3揮発キャッシュメモリ630とを有する。また、第4プロセッサ700は、何れかのメインメモリに対するデータの読み書きを行う1以上の

プロセッサコア720と、何れかのメインメモリに記憶されたデータの一部を記憶する第4揮発キャッシュメモリ730とを有する。メモリコントローラ100の具体的な構成については後述する。

[0019] また、トランザクション処理システムは高信頼性も要求されるため、プロセッサ上で実行するプログラムによる不揮発メモリへの書き込みのアトミシティ（書き込み途中の状態で終わらない性質）やオーダリング（順序性）を保證するデータの永続的な更新処理方式が必要である。

[0020] アトミシティを保證する方式として、例えば、WAL（Write Ahead Logging）やシャドウページなどと呼ばれるデータの複数バージョンを管理する方式が広く知られている。これらデータ永続化を実現するプログラミング技法では、最初はメインメモリに記憶されたオリジナルのデータを更新せずに、まずはメインメモリの別の領域に確保したデータの値を更新してデータの新しいバージョンを作成することで明示的にデータの複数のバージョンを生成し、メモリバリアを挟んで、その後でオリジナルのデータを更新する、または、オリジナルのデータへの参照を新しいバージョンのデータへの参照に切り替える等の処理を行う。しかし、この方法では、図2の第1揮発メインメモリ410と第2揮発メインメモリ510を不揮発メモリに置き換えただけのシステムにおいては、新しいバージョンを作成するために不揮発メインメモリ（永続メモリ）へのアクセスが必要になるため、十分に高速化できない。

[0021] また、上述の複数バージョンを管理する方式の場合、メモリバリア以前の書き込みが不揮発メインメモリのセルに到着した後に、メモリバリア後の書き込みが行われるようにタイミングを制御する必要がある。不揮発メインメモリへの書き込みのオーダリングを保證する上で問題になるのが、プロセッサコアと不揮発メインメモリの間に存在する各種キャッシュやライトバッファやライトコンバインバッファなどのメモリへの書き込みタイミングを調整するためのバッファなどの揮発メモリである。この存在により、プロセッサコアがライト命令でデータを書く場合において、不揮発メインメモリに到達

するデータの順番が入れ替わる、あるいは、直ちに不揮発メインメモリには書き込まれずにデータがキャッシュに留まっているといった事態が起こる。そのため、順序性を保証するためには、例えばキャッシュフラッシュ命令を利用して、データをキャッシュから順番に追い出しながら処理を進める必要がある。しかし、キャッシュフラッシュ命令はレイテンシが大きいため、性能面で課題がある。

[0022] 本実施形態では、QPIなどのインターコネクタ200を介して、不揮発キャッシュメモリ10を内蔵したメモリコントローラ100と、プロセッサ300とを接続し、アトミシティとオーダリングを保証しつつ高速なコミット処理を実現するための手段を提供する。

[0023] 一つ目の手段は、キャッシュコヒーレンスプロトコルを利用して、コミット処理の対象となるデータ（永続データ）をアプリケーションなどが書き込んだ直後に高速に、メモリコントローラ100に内蔵された不揮発キャッシュメモリ10に転送して追い出して永続化するための手段である。より具体的な内容については後述するが、本実施形態では、複数のプロセッサ（プロセッサコア）のキャッシュメモリの状態が矛盾しないように制御するキャッシュコヒーレンスプロトコルの特性を利用して、プロセッサコアで永続データに対して直接書き込み処理（インプレース更新）を行うと、即座に更新内容がメモリコントローラ100に転送され、その転送された更新済みのデータが不揮発キャッシュメモリ10に書き込まれて永続化される。

[0024] メモリコントローラ100側から見ると、不揮発キャッシュメモリ10を内蔵するメモリコントローラ100は、キャッシュを持つプロセッサ300とキャッシュコヒーレンスプロトコルで両キャッシュの一貫性を保証するインターコネクタで接続され、接続されたプロセッサ300が永続データに対して書き込みを行うと、プロセッサ300内にある書き込み後のデータをメモリコントローラ100側に転送させるために、キャッシュコヒーレンスプロトコルで決められた、更新したデータを送付する手順を引き起こす要求リクエストをプロセッサ300に対して送付し、送られてきたデータを不揮発

キャッシュメモリ10に対して書き込み永続化する。

[0025] 図4および図5を用いて、本実施形態におけるアトミシティについて説明する。プロセッサ300のプロセッサコア320は、明示的な複数バージョン管理方式を使わずに、不揮発メインメモリ110の領域(アドレス)Xに記憶されたデータ(値A)のインプレース更新を実施しようとする。領域Xに記憶されたデータ(値A)は不揮発メインメモリ110より読み出され、QP1などのインターコネクタ200を介してプロセッサ300側に送られ、プロセッサコア320でインプレース更新すると、更新されたデータ(値A')は、キャッシュコヒーレンスプロトコルに従って、インターコネクタ200を介してプロセッサ300と接続されたメモリコントローラ100へ追い出される。そして、更新されたデータ(値A')は、不揮発キャッシュメモリ10に書き込まれる。更新前のデータ(値A)は、まだ不揮発メインメモリ110上に存在するので、この時点で、領域Xに対応するデータとして、不揮発メインメモリ110上のデータ(値A)と、不揮発キャッシュメモリ10上のデータ(値A')とが同時に存在する状態を、明示的に別の領域(アドレス)などに複数バージョンを作ることなく実現でき、アトミシティを保証できる。永続データの複数のバージョンが永続メモリ上に同時に存在しているので、この時点でコミット処理を完了できる状態になっている。すなわち、更新されたデータを、不揮発メインメモリ110まで書き込むことなくより高速な不揮発キャッシュメモリ10に書き込むだけで、コミット処理を完了できるので、より高速なコミット処理が可能になる。

[0026] 二つ目の手段は、例えばトランザクションのコミット処理の完了を確定するために、更新された永続データの書き込みの完了(言い換えれば、更新された永続データの永続化の完了)を確認するメモリバリアのための手段である。図4のように、状態(b)にしてメモリバリアを実行した後に、状態(c)にする必要があり、この順序を保証することがオーダリングの保証である。一般に、プロセッサコアが書き込み処理をしたと認識しても、更新されたデータは、プロセッサコアとメインメモリの間にあるキャッシュやライト

バッファなどの揮発メモリに留まっていて、更新されたデータがどのタイミングで実際にメインメモリに書き込まれたかをプロセッサコア（つまりプロセッサコアで動作するアプリケーション）が知ることは難しい。本実施形態では、キャッシュコヒーレンスプロトコルを利用して、プロセッサ300（アプリケーション）が永続データを更新すると、更新されたデータを即座にメモリコントローラ100に内蔵された不揮発キャッシュメモリ10へ追い出すための手段を提供しており、この手段が、オーダリングを保証する役割の一つを担っている。ただし、オーダリングを保証するためには、更新されたデータが不揮発キャッシュメモリ10に到達して実際の書き込み処理が完了したのかを確認する手段も必要である。より具体的な内容については後述するが、本実施形態では、キャッシュコヒーレンスプロトコルを利用して、プロセッサ300（アプリケーション）が、メモリコントローラ10へ追出したデータ（更新されたデータ）の書き込み処理の完了（永続化の完了）を確認するための手段を提供することで、オーダリングを保証している。

[0027] 以上のように、本実施形態では、キャッシュコヒーレンスプロトコルを利用した上記2つの手段でアトミシティとオーダリングを保証しつつ、高速なコミット処理を実現する。QP1などのインターコネクタ200は、Xeonプロセッサなどのプロセッサが接続されるように設計されており、インターコネクタ200を介してメモリコントローラ100とプロセッサを接続しても、プロセッサは、インターコネクタ200を介した接続先も自身と同様のプロセッサであるとみなして、キャッシュコヒーレンスプロトコルに従ったメッセージのやり取りを行う。これを利用して、メモリコントローラ100は、更新された永続データや更新されるタイミングの情報をプロセッサから得ることを特徴の一つとする。

[0028] 以下、本実施形態の具体的な内容を詳細に説明する。一例として、図1に示す情報処理装置1を例に挙げて説明する。図1に示すように、情報処理装置1は、不揮発メインメモリ110が接続されたメモリコントローラ100と、揮発メインメモリ310が接続されたプロセッサ300と、を備え、こ

れらはインターコネクタ200を介して接続される。インターコネクタ200は、複数のキャッシュメモリ間のデータの不一致が起こらないようにするための手順を示すプロトコル（キャッシュコヒーレンスプロトコル）を保証するインターコネクタであり、例えばQPIなどで構成される。メモリコントローラ100とプロセッサ300は、バスやネットワークなどで接続されてもよい。

[0029] プロセッサ300は、例えばXEONプロセッサなどのCPUであり、インターコネクタ200が保証するキャッシュコヒーレンスプロトコルに従って動作する。図1に示すように、プロセッサ300は、1以上のプロセッサコア320（説明の便宜上、1つのプロセッサコア320のみを例示）と、揮発キャッシュメモリ330とを有する。プロセッサコア320は、揮発メインメモリ310または不揮発メインメモリ110に対するデータの読み書きを行う。揮発キャッシュメモリ330は、揮発メインメモリ310または不揮発メインメモリ110に記憶されたデータの一部を記憶する。

[0030] この例では、1以上のプロセッサコア320ごとに、L1データキャッシュ、L1命令キャッシュ、L2キャッシュなどのプライベートキャッシュを有している（不図示）。また、例えばL3キャッシュなどのキャッシュ階層における最下位に位置するキャッシュであるラストレベルキャッシュ（LLC）は各プロセッサコア320で共有されるシェアードキャッシュである。これらはSRAM（Static Random Access Memory）などの揮発性のキャッシュメモリで構成されることを前提としており、ここでは、これらを揮発キャッシュメモリ330と称する。以下では、このような構成を前提として説明するが、これに限られるものではない。また、プロセッサ320は、プロセッサコア320の指示に従ってデータの読み書きを制御するDRAMコントローラなどのメモリコントローラ（不図示）を内包しており、これを介して揮発メインメモリ310が接続されている。また、ラストレベルキャッシュ（LLC）などは不揮発キャッシュであってもよい。

[0031] 揮発メインメモリ310は、例えばDRAMなどの揮発メモリで構成され

るメインメモリ（主記憶装置）である。プロセッサ300に接続されるメインメモリとしては、例えばDRAM以外の揮発メモリであってもよいし、例えばMRAMなどの不揮発メモリであってもよい。

[0032] また、図1に示すように、メモリコントローラ100は、不揮発キャッシュメモリ10と、コントローラ20とを有する。不揮発キャッシュメモリ10は、不揮発メインメモリ110に記憶されたデータの一部を記憶するなどに利用される。コントローラ20は、不揮発キャッシュメモリ110へのデータの書き込み及び読出しなどのメモリアクセスを制御する。プロセッサ300は、このメモリコントローラ100を介して不揮発メインメモリ110と接続されている。

[0033] 本実施形態における不揮発メインメモリ110は、MRAMで構成されるが、これに限られるものではない。例えば不揮発メインメモリ110は、PCM、ReRAM (Resistive Random Access Memory)、FeRAM (Ferroelectric Random Access Memory)、Memristorなどで構成されてもよいし、DRAMとNAND Flashを組み合わせたNVDIMM (Non-volatile DIMM) であってもよい。また、不揮発メインメモリ110は、バッテリーでバックアップされる（電源がオフになってもバッテリーからの電力供給が継続される）揮発メモリ（DRAMやSRAMなど）であってもよい。

[0034] コントローラ20は、インターコネクタ200が保証するキャッシュコヒーレンスプロトコルを利用して、プロセッサ300が、不揮発メインメモリ110の何れかの領域に対応するデータを更新したことを検出した後に、その更新済みのデータをメモリコントローラ100へ送信させ、その更新済みのデータを不揮発キャッシュメモリ10に書き込む。

[0035] より具体的には、コントローラ20は、プロセッサ300から、不揮発メインメモリ110の何れかの領域に対応するデータを要求する第1の要求を受信した後に、該領域に対応するデータと、該データを不揮発キャッシュメモリ10に保持していたことを示す情報とを含む第1応答メッセージを、イ

インターコネクト200を介してプロセッサ300へ送信する。コントローラ20は、第1応答メッセージを送信した後に、プロセッサ10から、該領域に対応するキャッシュラインを無効にすることを要求する第2の要求を受信したときに、プロセッサ300（アプリケーション）が、該領域に対応するデータを更新したことを検出する。なお、キャッシュラインとは、キャッシュメモリに保持される単位情報であり、例えば不揮発メインメモリ110上の特定の領域に対応するキャッシュラインとは、該特定の領域に対応するデータのコピーである。ここでは、コントローラ20は、第1の要求により要求された、不揮発メインメモリ110の何れかの領域に対応するデータを不揮発キャッシュメモリ10に保持していない場合であっても、不揮発メインメモリ110の該領域から読み出したデータと、該データを不揮発キャッシュメモリ10に保持していたことを示す情報とを含む第1応答メッセージをプロセッサ300へ送信する。

[0036] また、コントローラ20は、上記第2の要求を受信した後に、該領域に対応するキャッシュラインを無効にする処理は行わずに、第2の要求に対する応答として、該領域に対応するキャッシュラインを無効にしたことを通知するための第2応答メッセージを、インターコネクト200を介してプロセッサ300へ送信する。そして、コントローラ20は、第2応答メッセージを送信した後に、該領域に対応するデータを要求する第3の要求を、インターコネクト200を介してプロセッサ300へ送信し、第3の要求に対する応答として、プロセッサ300により更新済みのデータを受信する。そして、コントローラ20は、その受信した更新済みのデータを不揮発キャッシュメモリ10に書き込む。ここでは、上記第3の要求は、プロセッサ300が更新した該領域に対応するデータの更新を行うために該領域に対応するデータを要求する情報であり、メモリコントローラ100側に第2のプロセッサが接続されていると仮定した場合に第2のプロセッサで該領域に対応するデータを参照しようとして失敗（ライトミスやリードミス）した場合に送信される情報である。また、コントローラ20は、上記第3の要求に対する応答と

して受信した更新済みのデータの更新は行わない。要するに、コントローラ 20 は、更新済みのデータを送付する手順を引き起こす第 3 の要求をプロセッサ 300 に対して送信し、第 3 の要求に対する応答として送られてきたデータを不揮発キャッシュメモリ 10 に対して書き込む。更新済みのデータを送付する手順は、プロセッサ 300 内の更新済みのデータをメモリコントローラ 100 側に転送させるために、インターコネクタ 200 が保証するプロトコル（キャッシュコヒーレンスプロトコル）で決められた手順である。以上の詳細な動作例については後述する。

[0037] ここで、プロセッサ 300 とメモリコントローラ 100 とを接続するインターコネクタ 200 で保証しているキャッシュコヒーレンスプロトコルは、QPI で保証している QPI プロトコルや MESIF プロトコルのようなキャッシュコヒーレンスプロトコルであるが、これに限られるものではなく、例えば MSI プロトコル、MESI プロトコル、MOESI プロトコル、MESIF プロトコルそのものでもよいし、これらを拡張・変更した任意のプロトコルであってもよい。例えば MESIF プロトコルに MOESI プロトコルの Owned 状態を追加したプロトコルであってもよい。他の実施形態についても同様である。例えば既存の XEON プロセッサと QPI を用いて、独自のメモリコントローラ 100 を設計・実装して QPI 経由で接続する構成であってもよい。本実施形態のインターコネクタ 200 でサポートしている QPI プロトコルや MESIF プロトコルのようなキャッシュコヒーレンスプロトコルでは、Modified 状態、Exclusive 状態、Shared 状態、Invalid 状態、Forward 状態というキャッシュラインの状態を設け、基本動作は QPI プロトコルや MESIF プロトコルに準ずる。詳細については、後述の詳細な動作例の中で随時説明していく。

[0038] 以上の構成の情報処理装置 1 において、インプレース更新により図 4 の永続データの複数バージョンを暗黙的に作成してコミット処理する例を説明する。まず、事前準備として、永続データを保存・管理するホームノード（Home node、例えば XEON プロセッサシステムの場合は CPU が配

置される)が、メモリコントローラ100が接続されるノードになるように配置する。例えば永続データを管理するホームノードの番号を指定するAPI(アプリケーションプログラムインタフェース)を利用することで、プログラムが設定することができる。例えば図3のように、情報処理装置のシステム構成上、第2プロセッサ500が存在してよい位置にメモリコントローラ100を配置し、このノードをホームノードにする場合において、APIは、例えば永続データが記憶される領域(メモリ)を確保する際に、メモリ確保の関数の引数にホームノード番号の「2」を指定できるようなものであってもよい。これにより、図5のように、永続データが不揮発メインメモリ110の領域Xに配置される。要するに、本実施形態の情報処理装置1は、永続データの配置先となるメインメモリを設定するための設定手段を備える形態であればよい。この設定手段の一例として、APIが挙げられる。あるいは、永続データを記憶するためにメモリを確保するための専用の関数を使うと、図5のように、永続データが不揮発メインメモリ110の領域Xに自動的に配置されるようなものであってもよい。

[0039] 図6は、アプリケーションが不揮発メインメモリ110の領域Xに対応するデータの更新(永続化)を行う処理の一例を示す図である。まず、プロセッサコア320(アプリケーション)は、不揮発メインメモリ110の領域Xに記憶されたデータ(この例では値Aを示すデータ)をリード命令で読み出して揮発キャッシュメモリ330にキャッシュし、そのキャッシュライン(第1キャッシュライン)に対して、値A'をライト命令で書き込んでインプレース更新する(ステップS701)。後述する「永続データを高速に不揮発キャッシュメモリ10に追い出して永続化する手段」により、プロセッサ300の揮発キャッシュメモリ330に書き込まれた更新済みのデータ(値A')は揮発キャッシュメモリ330上に留まることなく即座に不揮発キャッシュメモリ10へ追い出される。そして、プロセッサコア320(アプリケーション)は、インターコネクタ200を介して接続された外部装置(この例ではメモリコントローラ100)による更新済みのデータの永続化が

完了したのかを確認する永続化確認命令を実行する（ステップS702）。この命令を実行すると、後述する「永続データの永続化の完了を確認する手段」により、プロセッサ300（アプリケーション）側で、外部装置（この例ではメモリコントローラ100）による更新済みのデータの永続化が完了したのかを検出（確認）することが可能となる。以下、「永続データを高速に不揮発キャッシュメモリ10に追い出して永続化する手段」と「永続データの永続化の完了を確認する手段」の動作の詳細を説明する。

[0040] まず、「永続データを高速に不揮発キャッシュメモリ10に追い出して永続化する手段」で永続データが永続化される手順の一例を説明する。図7のステップS1に示すように、まず、プロセッサコア320は、不揮発メインメモリ110の領域Xに記憶されたデータ（値A）を更新するために、領域Xに記憶されたデータ（値A）を読み出して揮発キャッシュメモリ330に保存する。以下では、揮発キャッシュメモリ330のキャッシュラインのうち、不揮発メインメモリ110の領域Xに対応するキャッシュラインを「第1キャッシュライン」と称する場合がある。次に、図7のステップS2に示すように、プロセッサコア320は、第1キャッシュラインに対して、値A'をライト命令で書き込んで第1キャッシュラインのデータ（領域Xに対応するデータ）をインプレース更新する。次に、図7のステップS3に示すように、メモリコントローラ100が、不揮発キャッシュメモリ10のキャッシュラインのうち、不揮発メインメモリ110の領域Xに対応するキャッシュライン（「第2キャッシュライン」と称する場合がある）への書き込みを行うように振る舞う（実際には書き込まない）と（ステップS3-1）、プロセッサ300は更新済みのデータをメモリコントローラ100へ追い出す（ステップS3-2）。そして、メモリコントローラ100は、プロセッサ300から受信した更新済みのデータ（領域Xに対応するデータ）を不揮発キャッシュメモリ10に書き込む。

[0041] 図8は、図7の各ステップ（S1～S3）の詳細な手順の一例を示す図である。まず、ステップS1に対応する内容を説明する。まず、プロセッサコ

ア320が、不揮発メインメモリ110の領域Xのアドレスを指定して、領域Xに記憶されたデータを読み出すリード命令を実行すると、この例では、揮発キャッシュメモリ330は、領域Xに対応するキャッシュラインをキャッシュしていないINVALID状態になっているので、キャッシュミスが発生し、領域Xのアドレスのホームノードに対して、キャッシュミスの第1スヌープリクエスト（領域Xに対応するデータを要求する情報）が送られる。第1スヌープリクエストは上述の第1の要求に相当する。この例では、ホームノードの位置には、プロセッサの代わりに本実施形態のメモリコントローラ100が接続されており、メモリコントローラ100に第1スヌープリクエストが到着する（他のプロセッサが存在する場合はそれらにも届く）。

[0042] この際、仮にメモリコントローラ100の代わりに、キャッシュコヒーレンスプロトコルに従って動作する第2のプロセッサが存在し、第2のプロセッサで、領域Xに対応するキャッシュラインをキャッシュしていないと仮定すると、第2のプロセッサは、不揮発メインメモリ110の領域Xに記憶されたデータ（値A）が入ったキャッシュラインを不揮発メインメモリ110から読み出し、インターコネクト200を介してプロセッサ300へ転送する。そして、プロセッサ300は、転送されたキャッシュライン（領域Xに対応するキャッシュライン）を揮発キャッシュメモリ（ラストレベルキャッシュ）330へ保存する。そうすると、プロセッサ300では、この領域Xに対応するキャッシュライン（第1キャッシュライン）は、キャッシュラインの内容が不揮発メインメモリ110から読み出されたときと変更がなく、かつ、他のどのプロセッサのキャッシュメモリにも同じアドレスのキャッシュラインが入っていない状態であるExclusive状態になってしまう。

[0043] 後述する理由により、本実施形態では、プロセッサ300の第1のキャッシュラインは、他のプロセッサも、領域Xに対応するキャッシュラインをキャッシュしている状態であるShared状態、あるいは、他のプロセッサも、領域Xに対応するキャッシュラインをキャッシュしていて、かつ、領域

Xに対応するキャッシュラインを要求された場合は唯一コピーを転送する形で応答することができる状態であるForward状態になるように、メモリコントローラ100から制御することを狙いとする。そこで、メモリコントローラ100のコントローラ20は、第1スヌープリクエストが到着すると、領域Xに対応するキャッシュラインを唯一キャッシュしているExclusive状態、あるいは、Forward状態であるように振る舞い、領域Xに対応するキャッシュライン（不揮発メインメモリ110の領域Xに記憶されたデータ（値A）を含む）と、領域Xに対応するデータ（キャッシュライン）をキャッシュしている旨を示す情報とを含む第1応答メッセージを、プロセッサ300へ返す。この例では、実際にはメモリコントローラ100の不揮発キャッシュメモリ10には、領域Xに対応するキャッシュラインはキャッシュされていないので、コントローラ20は、不揮発メインメモリ110の領域Xに記憶されたデータを読み出して不揮発キャッシュメモリ10にキャッシュし（キャッシュしなくてもよい）、領域Xから読み出したデータと共に、領域Xに対応するデータをキャッシュしている旨を示す情報（実際にはキャッシュしていなくても）とを含む第1応答メッセージをプロセッサ300へ返す。

[0044] この第1応答メッセージを受信したプロセッサ300は、インターコネクタ200を介して接続されたプロセッサ（第2のプロセッサ）が領域Xに対応するキャッシュラインを保持していると判断するので、第1応答メッセージに含まれるキャッシュラインを第1キャッシュラインとして揮発キャッシュメモリ330に保持する。これで、プロセッサコア320は、領域Xに記憶されたデータ（値A）をリードすることができる。この段階で、プロセッサ300の第1キャッシュラインはForward状態になっていて、プロセッサ300からは、インターコネクタ200を介して接続されたプロセッサ（第2のプロセッサ）が存在（実際に存在するのはメモリコントローラ100）し、第2のプロセッサのキャッシュラインのうち、領域Xに対応するキャッシュライン（第2キャッシュライン）はShared状態になっている

と見えている。

[0045] 次に、ステップS2に対応する内容を説明する。まず、プロセッサコア320は、領域Xに対応するデータに対して、ライト命令でライトする（領域Xのアドレスを指定してライト命令を実行する）。領域Xに対応するキャッシュライン（第1キャッシュライン）は揮発キャッシュメモリ330に存在するので、第1キャッシュラインに対して値A'をライトすることになる。ここで、第1キャッシュラインの状態がForward状態で、他のプロセッサが有する同じアドレスのキャッシュライン（領域Xに対応するキャッシュライン）を無効化する必要があるので、プロセッサ300は、キャッシュコヒーレンスプロトコルに基づき、他のプロセッサに対して、領域Xに対応するキャッシュラインを無効にすることを要求するインバリデートリクエストをブロードキャストする。このインバリデートリクエストは、上述の第2の要求に相当する。上記で第1キャッシュラインをForward状態にするようにメモリコントローラ100側から制御したのは、このインバリデートリクエストを引き起こすためである。つまり、このインバリデートリクエストが発行されることにより、領域Xに対応するデータを更新するライト命令が実行されることをメモリコントローラ100が知ることができる。仮にメモリコントローラ100の代わりに、キャッシュコヒーレンスプロトコルに従って動作する第2のプロセッサが存在する場合は、第2のプロセッサは、インバリデートリクエストを受信すると、その要求に従ってキャッシュラインのインバリデート処理を行う必要がある。ただし、本実施形態では、メモリコントローラ100が領域Xに対応するデータの更新のタイミングを知るために、メモリコントローラ100側がキャッシュコヒーレンスプロトコルを利用して意図的に発行させているインバリデートリクエストなので、メモリコントローラ100はインバリデート処理を実際に行う必要は必ずしもない。そのため、メモリコントローラ100のコントローラ20は、インバリデートリクエストを受け取ると、インバリデート処理は行わずに、インバリデートリクエストに対する応答として、領域Xに対応するキャッシュラインを

キャッシュコヒーレンスプロトコルに従って無効化したように振る舞うために、無効にしたことを通知するための第2応答メッセージをプロセッサ300に返す。この段階で、メモリコントローラ100は、領域Xに対応するデータの更新のタイミングを知ることが出来たことになる。インバリデートリクエストの応答である第2応答メッセージを受け取ったプロセッサ300は、他のプロセッサが有している同じアドレスのキャッシュライン（領域Xに対応するキャッシュライン）は無効化されたと判断し、第1キャッシュラインに対して実際のライト処理を行い、第1キャッシュラインの状態をModified状態に変更する。

[0046] 次に、ステップS3に対応する内容を説明する。メモリコントローラ100のコントローラ20は、インバリデートリクエストの応答である第2応答メッセージを返した後、メモリコントローラ100の代わりに第2のプロセッサが存在すると仮定した場合に、第2のプロセッサが第2キャッシュラインに対する書き込みを行おうとして失敗した時に送る、ライトミスによる第2スヌープリクエスト（領域Xに対応するデータを要求する情報）を送る。これは、ステップS2でプロセッサ300により更新された領域Xに対応するデータを、インターコネクト200を介して即座にメモリコントローラ100側に引き寄せることを目的としている。第2スヌープリクエストは、上述の第3の要求に相当している。

[0047] 第2スヌープリクエストを受信したプロセッサ300は、第2スヌープリクエストに対する応答として、第1キャッシュラインの更新済みのデータ（値A'）を含む第3応答メッセージを送信し、第1キャッシュラインをINVALID状態に変更する。仮に、メモリコントローラ100の代わりに第2のプロセッサが存在する場合は、第2のプロセッサは、第2スヌープリクエストの応答である第3応答メッセージを受信したら、第3応答メッセージに含まれるデータ（値A'）で不揮発メインメモリ110の内容を更新するが、ここでは、メモリコントローラ100は、プロセッサ300により更新済みの領域Xに対応するデータを、インターコネクト200を介して即座に

メモリコントローラ100側に引き寄せるために、意図的に第2スヌープリクエストを発行しているため、第3応答メッセージに含まれる更新済みのデータ(値A')で不揮発メインメモリ110の内容を更新することはしない(ライトミスを引き起こしたがそのライト自体も行わない)。そもそも、更新してしまうと、領域Xに対応するデータとして、複数のバージョンを作成することができなくなってしまう。ここで第3応答メッセージに含まれるデータこそが領域Xに対応するデータの更新内容なので、メモリコントローラ100のコントローラ20は、このデータを不揮発キャッシュメモリ10に書き込む。より具体的には、例えば、不揮発キャッシュメモリ10のうち第2キャッシュラインが保持される領域(不揮発キャッシュメモリ10のうち領域Xに対応する領域)に書き込む。これにより、プロセッサ300により更新済みの領域Xに対応するデータが不揮発キャッシュに書き込まれたことになる。これで図7に示したように、領域Xに対応するデータとして、値Aを示す旧バージョンと、値A'を示す最新バージョンが存在する状態になり、コミット処理の完了が可能な状態になる。本実施形態の情報処理装置1は、不揮発メインメモリ110上の第1データ(例えば領域Xに記憶されたデータ(値A))をプロセッサ300に読み出して更新し、更新済みのデータ(値A')を不揮発キャッシュメモリ10に第2データとして保存した時点で、データを永続化するコミット処理を完了する。

[0048] 図9は、以上のメモリコントローラ100のコントローラ20の動作例を示すフローチャートである。コントローラ20は、プロセッサ300から上述の第1スヌープリクエストを受信すると、上述のインバリデートリクエストをプロセッサに発行させるために、第1スヌープリクエストに対する応答として、上述の第1応答メッセージを送信する(ステップS901)。次に、プロセッサ300から上述のインバリデートリクエストを受信すると、コントローラ20は、上述の第1スヌープリクエストで要求されたデータの更新がプロセッサ300側で行われたことを検出する。そして、コントローラ20は、実際にはインバリデート処理を行わずに、インバリデートリクエ

トに対する応答として、上述の第2 応答メッセージを送信する（ステップS 902）。次に、コントローラ20は、更新済みのデータを即座にメモリコントローラ100側に引き寄せるために、上述の第2のスヌープリクエストをプロセッサ300へ送信する（ステップS 903）。次に、コントローラ20は、第2スヌープリクエストに対する応答として受信した上述の第3 応答メッセージに含まれるデータ（プロセッサ300により更新済みの領域Xに対応するデータ）を不揮発キャッシュメモリ10に書き込む（ステップS 904）。

[0049] また、図10に示すように、ステップS3でライトミスによる第2スヌープリクエストを送る代わりに、リードミスによる第2スヌープリクエストを送ってもよい。

[0050] 次に、「永続データの永続化の完了を確認する手段」で永続データの永続化の完了を確認する手順の一例を説明する。上述の第2のスヌープリクエストに対する応答として、第3 応答メッセージを送信した後、図11に示すように、プロセッサ300は、第1キャッシュラインに対する読み出しを行おうとして失敗した時に送る、リードミスによる第3スヌープリクエスト（領域Xに対応するデータ（キャッシュライン）を要求する情報）を送る。ここでは、上述したように第1キャッシュラインはINVALID状態になっているので第3スヌープリクエストが発行され、その発行された第3スヌープリクエストはインターコネクト200を経由してメモリコントローラ100に到着する。第3スヌープリクエストを受信したコントローラ10は、上述の第3 応答メッセージに含まれるデータ（値A'）の不揮発キャッシュメモリ10への書き込みが完了した後に（つまり永続化が完了した後に）、第3スヌープリクエストに対する応答として、値A'を示すデータを含む第4 応答メッセージを送信する。プロセッサ300が第4 応答メッセージを受信すると、第1キャッシュラインは例えばShared状態になり、値A'を示すデータの読み込みが完了すると、メモリコントローラ100側で永続データの永続化が完了したことが保証されるので、コミット処理を完了すること

ができる。

[0051] 要するに、本実施形態のプロセッサ300は、インターコネクタ200を介して接続された外部装置（ここではメモリコントローラ100）からの、プロセッサ300が更新した、不揮発メインメモリ110の何れかの領域Xに対応するデータの参照を行うために該領域Xに対応するデータを要求する第3の要求（この例では上述の第2スヌープリクエスト）に対するプロトコル（インターコネクタ200が保証するキャッシュコヒーレンスプロトコル）に基づいた応答として、キャッシュメモリ（この例では揮発キャッシュメモリ330）に記憶されたデータのうち該領域Xに対応するデータを送信した後に、その送信したデータの永続化が完了したことを確認するための確認要求を外部装置へ送信し、確認要求に対する応答に基づいて、その送信したデータの永続化が完了したことを確認することができる。ここでは、上記確認要求の一例として、上述の第3スヌープリクエストを挙げて説明したが、これに限られるものではない。

[0052] また、「Intel Architecture Instruction Set Extensions Programming Reference (319433-022, OCTOBER 2014) のCHAPTER 11: MEMORY INSTRUCTIONS」という非特許文献にある、メモリ書き込みの永続化を確認する `Intel` の `Pcommit` 命令を本実施形態で実装する場合には、図11に示すような方法で実現することができる。

[0053] 図12は、永続データの永続化の完了を確認する場合の情報処理装置1の動作例を示すフローチャートである。プロセッサ300は、上述の第2のスヌープリクエストに対する応答として、上述の第3応答メッセージを送信した後、上述の第3スヌープリクエストを、インターコネクタ200を介してメモリコントローラ100へ送信する（ステップS1201）。次に、第3スヌープリクエストを受信したメモリコントローラ100のコントローラ200は、第3スヌープリクエストを受信する前にプロセッサ300から受信した第3応答メッセージに含まれるデータ（値A'）の不揮発キャッシュメモリ10への書き込みの完了を確認した後に、上述の第4応答メッセージを、

インターコネクト200を介してプロセッサ300へ送信する（ステップS1202）。第4応答メッセージを受信したプロセッサ300は、読み出し可能な状態になった第1キャッシュラインからデータ（値A'）の読み出しを完了すると、揮発キャッシュメモリ330からメモリコントローラ100へ追い出したデータ（上述の第3応答メッセージに含まれるデータ）の永続化が完了したことを確認する（ステップS1203）。

[0054] また、永続データの永続化の完了を確認する別の手段として、上述の第2のスヌープリクエストに対する応答として、第3応答メッセージを送信した後、数サイクル～数十サイクルという決められた一定時間待つことで、不揮発キャッシュメモリ10への書き込みが完了したことを確認する手段もある。つまり、第3応答メッセージを送信した後、一定時間が経過したときに、不揮発キャッシュメモリ10への書き込みが完了したことを確認する手段であってもよい。一定時間とは、プロセッサ300からメモリコントローラ100へデータを送るのに必要な時間と、メモリコントローラ100が不揮発キャッシュメモリ10にデータを書き込む処理（永続化）を完了するのに必要な時間との合計よりも長い時間である。この時間は予め測定や設計時などに決定されてアプリケーションなどに提供される値である。この方法は後述の第2の実施形態についても同様に適用することができる。また、前述のP c o m m i t 命令はこの方法で実装されてもよく、後述の第2の実施形態についても同様である。

[0055] 以上に説明したように、本実施形態のメモリコントローラ100は、複数のキャッシュメモリ間のデータの不一致が起こらないようにするための手順を示すキャッシュコヒーレンスプロトコルを保証するインターコネクト200を介してプロセッサ300と接続される。そして、メモリコントローラ100のコントローラ20は、インターコネクト200が保証するキャッシュコヒーレンスプロトコルを利用して、プロセッサ300が、メモリコントローラ100に接続された不揮発メインメモリ110の何れかの領域Xに対応するデータを更新したことを検出した後に、その更新済みのデータをメモリ

コントローラ100へ送信させ、プロセッサ300から受信した更新済みのデータを不揮発キャッシュメモリ10に書き込む。更新前のデータは、まだ不揮発メインメモリ110上に存在するので、この時点で、領域Xに対応するデータとして、不揮発メインメモリ110上のデータと、不揮発キャッシュメモリ10上のデータとが同時に存在する状態を、明示的に複数バージョンを作ることなく実現でき、アトミシティを保証できる。また、更新済みのデータを、不揮発メインメモリ110まで書き込むことなく不揮発キャッシュメモリ10に書き込むだけで、コミット処理を完了できるので、より高速なコミット処理が可能になる。

[0056] また、上述したように、本実施形態のプロセッサ300は、メモリコントローラ300からの、プロセッサ300が更新した、不揮発メインメモリ110の領域Xに対応するデータの参照を行うために領域Xに対応するデータを要求する第3の要求（この例では上述の第2スヌープリクエスト）に対するプロトコルに基づいた応答として、揮発キャッシュメモリ330に記憶されたデータのうち領域Xに対応するデータを送信した後に（この例では上述の第3応答メッセージを送信した後に）、その送信したデータの永続化が完了したことを確認するための確認要求（この例では上述の第3スヌープリクエスト）を送信し、確認要求に対する応答に基づいて、その送信したデータの永続化が完了したことを確認する。

[0057] すなわち、本実施形態では、キャッシュコヒーレンスプロトコルを利用して、プロセッサ300が永続データを更新すると、更新されたデータを即座にメモリコントローラ100に内蔵された不揮発キャッシュメモリ10へ追いつき出す手段を提供するとともに、プロセッサ300が、メモリコントローラ100へ追いつき出したデータ（更新されたデータ）の永続化の完了を確認するための手段を提供することで、オーダリングを保証している。

[0058] 以上より、本実施形態によれば、アトミシティとオーダリングを保証しつつ、高速なコミット処理を実現することができる。したがって、高性能・高信頼なデータ永続化処理方式を実現することができる。

[0059] なお、上述の本実施形態では、コヒーレンスをとる単位としてキャッシュラインを用いたが、この限りではなく、OSのページ単位や、ブロック単位などの任意の粒度であってもよいのは言うまでもない。また、プロセッサ300はCPUだけに限らず、GPUなどのアクセラレータなどであってもよいのも言うまでもない。後述の第2の実施形態でも同様である。

[0060] (第2の実施形態)

次に、第2の実施形態について説明する。上述の第1の実施形態と共通する部分については適宜に説明を省略する。本実施形態では、図13に示すように、プロセッサ300とメモリコントローラ100は、既存のキャッシュコヒーレンスプロトコルとは異なる、コミット処理向けに最適化したキャッシュコヒーレンスプロトコル（以下、「最適化プロトコル」と称する場合がある）を保証するインターコネクタ800を介して接続される点で上述の第1の実施形態と相違する。インターコネクタ800は、プロセッサ300の揮発キャッシュメモリ330と、メモリコントローラ100の不揮発キャッシュメモリ10の一貫性を維持するための最適化プロトコルを保証する。プロセッサ300およびメモリコントローラ100の基本的な構成は第1の実施形態と同様であるが、プロセッサ300およびメモリコントローラ100は、最適化プロトコルに従って動作する。

[0061] 本実施形態では、最適化プロトコルを利用して、上述の第1の実施形態と同様に、「永続データを高速に不揮発キャッシュメモリ10に追い出して永続化する手段」と「永続データの永続化の完了を確認する手段」を提供する。

[0062] まず、「永続データを高速に不揮発キャッシュメモリ10に追い出して永続化する手段」で永続データが永続化される手順の一例を説明する。図13のステップS11に示すように、まず、プロセッサ300は、不揮発メインメモリ110の領域Xに記憶されたデータ（値A）を更新するために、領域Xに記憶されたデータを読み出して揮発キャッシュメモリ330に保存する。より具体的には以下のとおりである。まず、プロセッサコア320が、不

揮発メインメモリ110の領域Xのアドレスを指定して、領域Xに記憶されたデータ（値A）を読み出すリード命令を実行すると、この例では、揮発キャッシュメモリ330は、領域Xに対応するキャッシュラインをキャッシュしていないINVALID状態になっているので、キャッシュミスが発生し、領域Xのアドレスのホームノード（この例ではメモリコントローラ100）に対して、領域Xに対応するデータを要求する第4の要求が送られる。第4の要求を受信したメモリコントローラ100のコントローラ20は、不揮発メインメモリ110の領域Xに記憶されたデータ（値A）を読み出して不揮発キャッシュメモリ10にキャッシュする（第2キャッシュラインをキャッシュする）。なお、この例ではキャッシュしているがキャッシュはしなくてもよい。そして、コントローラ20は、第4の要求に対する応答として、領域Xに対応するキャッシュライン（領域Xから読み出したデータ（値A）を含む第2キャッシュラインの内容）を含む第5応答メッセージをプロセッサ300へ返す。第5応答メッセージを受信したプロセッサ300のプロセッサコア320は、第5応答メッセージに含まれるキャッシュラインを第1キャッシュラインとして揮発キャッシュメモリ330に保持する。これで、プロセッサコア320は、領域Xに記憶されたデータ（値A）をリードすることができる。以上のステップS11の終了時点で、第1キャッシュラインの状態は、次に永続化を行う書き込みが行われたらホームノードへ書き込み内容を転送する状態（FORWARD TO HOMENODE）になる。なお、永続化を行う必要がないデータは書き込み内容を転送する状態にする必要はなく、Exclusive状態などの、キャッシュラインの内容がメインメモリから読み出されたときと変更がない一般的な状態（転送が不要な状態）になる。

[0063] 次に、図13のステップS12に示すように、プロセッサ300（アプリケーション）は、第1キャッシュラインに対して、値A'をライト命令で書き込んで第1キャッシュラインに記憶されたデータをインプレース更新し、更新済みのデータをメモリコントローラ100へ追い出す。より具体的には以下のとおりである。まず、プロセッサコア320は、領域Xに対応するデ

ータに対して、ライト命令でライトする（領域Xのアドレスを指定してライト命令を実行する）。領域Xに対応するキャッシュライン（第1キャッシュライン）は揮発キャッシュメモリ330に存在するので、第1キャッシュラインに対して値A'をライトすることになる。ここでは、第1キャッシュラインの状態は「FORWARD TO HOMENODE」なので、第1キャッシュラインに対する書き込み内容が即座に揮発キャッシュメモリ330からメモリコントローラ100に転送される。転送後、第1キャッシュラインの状態はINVALID状態になる。そして、メモリコントローラ100のコントローラ20は、プロセッサ300から受信した更新済みのデータを不揮発キャッシュメモリ10に書き込む。より具体的には、コントローラ20は、プロセッサ300から受信した更新済みの第1キャッシュラインのコピーを、第2キャッシュラインに書き込んで反映させる。このときには、不揮発メインメモリ110の更新は行わない。これにより、領域Xに対応するデータとして、値Aを示す旧バージョンと、値A'を示す最新バージョンが同時に存在する状態になり、コミット処理の完了が可能な状態になる。

[0064] 図14は、以上の情報処理装置1の動作例を示すフローチャートである。各ステップの具体的な内容は上述したとおりであるが、まずプロセッサ300のプロセッサコア320は、上述の第4の要求を、インターコネクタ800を介してメモリコントローラ100へ送信する（ステップS1301）。次に、第4の要求を受信したメモリコントローラ100のコントローラ20は、第2キャッシュラインをキャッシュし、第4の要求に対する応答として上述の第5応答メッセージを返す（ステップS1302）。次に、第5応答メッセージを受信したプロセッサ300のプロセッサコア320は、第5応答メッセージに含まれるキャッシュライン（第2キャッシュラインの内容）を第1キャッシュラインとしてキャッシュする（ステップS1303）。次に、プロセッサコア320は、第1キャッシュラインに対するライトを実行し（ステップS1304）、更新済みのデータ（更新済みの第1キャッシュラインのコピー）を、インターコネクタ800を介してメモリコントローラ

100へ転送する（ステップS1305）。次に、メモリコントローラ100のコントローラ20は、プロセッサ300からインターコネクタ800を介して受信した更新済みのデータを、第2キャッシュラインに書き込んで反映させる（ステップS1306）。

[0065] 要するに、本実施形態では、プロセッサ300とメモリコントローラ100は、上述の最適化プロトコルを保証するインターコネクタ800を介して接続される。そして、プロセッサ300が不揮発メインメモリ110の何れかの領域Xに対応するデータの更新を行うと、更新済みのデータが上述の最適化プロトコルに従ってメモリコントローラ100へ転送され、コントローラ20は、プロセッサ300から受信した更新済みのデータを不揮発キャッシュメモリ10に書き込む。

[0066] 次に、「永続データの永続化の完了を確認する手段」で永続データの永続化の完了を確認する手順の一例を説明する。プロセッサコア320（アプリケーション）は、以上のようにして第1キャッシュラインに対する書き込み内容をメモリコントローラ100へ転送した後、その転送したデータの永続化の完了を確認するための確認要求を、インターコネクタ800を介してメモリコントローラ100へ送信し、確認要求に対する応答に基づいて、その転送したデータの永続化が完了したことを確認する。この例では、プロセッサコア320は、第1キャッシュラインに対する書き込み内容をメモリコントローラ100へ転送した後、第1キャッシュラインに対する読み出しを試み、失敗し、読み出しを失敗した時に送られる第5の要求（領域Xに対応するデータ（キャッシュライン）を要求する情報）を送る。ここでは、上述したように第1キャッシュラインはINVALID状態になっているので第5の要求が発行され、その発行された第5の要求はインターコネクタ800を経由してメモリコントローラ100に到着する。第5の要求を受信したコントローラ10は、第5の要求を受信する前にプロセッサ300から受信した更新済みの領域Xに対応するデータ（値A'）の不揮発キャッシュメモリ10への書き込みが完了した後に（つまり永続化が完了した後に）、第5の要

求に対する応答として、値A'を示すデータを含む第6応答メッセージを送信する。プロセッサ300が第6応答メッセージを受信すると、第1キャッシュラインは読み込むことが可能な状態になり、値A'を示すデータの読み込みを完了することで、メモリコントローラ100側で永続データの永続化が完了したことが保証されるので、コミット処理を完了することができる。この例では、永続化の確認用に領域Xを利用しているが、この限りではなく、例えば領域Xとは別の領域を確認用に利用してもよい。その場合は第1キャッシュラインに対する書き込み内容をメモリコントローラ100に転送後に行われた第1キャッシュラインの状態をINVALID状態にする処理は必要ない。

[0067] 図15は、永続データの永続化の完了を確認する場合の情報処理装置1の動作例を示すフローチャートである。プロセッサ300は、以上のようにして第1キャッシュラインに対する書き込み内容をメモリコントローラ100へ転送した後、上述の第5の要求を、インターコネクタ800を介してメモリコントローラ100へ送信する（ステップS1401）。次に、第5の要求を受信したメモリコントローラ100のコントローラ20は、第5の要求を受信する前にプロセッサ300から受信した更新済みの領域Xに対応するデータ（値A'）の不揮発キャッシュメモリ10への書き込みの完了を確認した後に、上述の第6応答メッセージを、インターコネクタ800を介してプロセッサ300へ送信する（ステップS1402）。第6応答メッセージを受信したプロセッサ300は、読み出し可能な状態になった第1キャッシュラインからデータ（値A'）の読み出しを完了すると、揮発キャッシュメモリ330からメモリコントローラ100へ追い出したデータ（更新済みの領域Xに対応するデータ）の永続化が完了したことを確認する（ステップS1403）。永続データの永続化の完了を確認する別の方法として、上述の第1の実施形態で述べたように、第1キャッシュラインに対する書き込み内容をメモリコントローラ100へ転送した後、上述の第5の要求を送信するかわりに、一定時間待つことで永続化を確認する方法を適用してもよい。

[0068] なお、前述の Intel の P c o m m i t 命令もこのように実装されてもよい。

[0069] 以上、本発明の実施形態を説明したが、上述の各実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、請求の範囲に記載された発明とその均等の範囲に含まれる。

請求の範囲

[請求項1]

メモリコントローラであって、
前記メモリコントローラに接続された不揮発メインメモリに記憶されたデータの一部を記憶する不揮発キャッシュメモリと、
前記不揮発キャッシュメモリへのデータの書き込みを制御するコントローラと、を有し、
前記メモリコントローラは、
複数のキャッシュメモリ間のデータの不一致が起こらないようにするための手順を示すプロトコルを保証するインターコネクタを介して処理装置と接続され、
前記コントローラは、
前記プロトコルを利用して、前記処理装置が、前記不揮発メインメモリの何れかの領域に対応するデータを更新したことを検出した後に、その更新済みのデータを前記メモリコントローラへ送信させ、その更新済みのデータを前記不揮発キャッシュメモリに書き込む、
メモリコントローラ。

[請求項2]

前記コントローラは、
前記処理装置から、前記不揮発メインメモリの何れかの領域に対応するデータを要求する第1の要求を受信した後に、前記領域に対応するデータと、該データを前記不揮発キャッシュメモリに保持していたことを示す情報とを含む第1応答メッセージを送信し、
前記第1応答メッセージを送信した後に、前記処理装置から、前記領域に対応するキャッシュラインを無効にすることを要求する第2の要求を受信したときに、前記処理装置が、前記領域に対応するデータを更新したことを検出する、
請求項1に記載のメモリコントローラ。

[請求項3]

前記コントローラは、
前記第1の要求により要求された前記領域に対応するデータを前記

不揮発キャッシュメモリに保持していない場合であっても、前記不揮発メインメモリの前記領域から読み出したデータと、該データを前記不揮発キャッシュメモリに保持していたことを示す情報とを含む前記第1応答メッセージを送信する、

請求項2に記載のメモリコントローラ。

[請求項4]

前記コントローラは、

前記第2の要求を受信した後に、前記領域に対応するキャッシュラインを無効にする処理は行わずに、前記第2の要求に対する応答として、前記領域に対応するキャッシュラインを無効にしたことを通知するための第2応答メッセージを送信し、

前記第2応答メッセージを送信した後に、前記領域に対応するデータを要求する第3の要求を送信し、

前記第3の要求に対する応答として、前記処理装置により更新済みのデータを受信し、その受信した更新済みのデータを前記不揮発キャッシュメモリに書き込む、

請求項2または3に記載のメモリコントローラ。

[請求項5]

前記第3の要求は、前記処理装置が更新した前記領域に対応するデータの更新を行うために前記領域に対応するデータを要求する情報であり、

前記コントローラは、前記第3の要求に対する応答として受信した更新済みのデータの更新は行わない、

請求項4に記載のメモリコントローラ。

[請求項6]

前記コントローラは、更新済みのデータを送付する手順を引き起こす第3の要求を前記処理装置に対して送信し、前記第3の要求に対する応答として送られてきたデータを前記不揮発キャッシュメモリに対して書き込み、

前記更新済みのデータを送付する手順は、前記処理装置内の更新済みのデータを前記メモリコントローラ側に転送させるために、前記プ

ロトコルで決められた手順である、

請求項1に記載のメモリコントローラ。

[請求項7]

前記プロトコルは、MESIFプロトコル、QPIプロトコル、MESIプロトコル、MOESIプロトコル、MSIプロトコルの何れかである、

請求項1に記載のメモリコントローラ。

[請求項8]

メモリコントローラと、処理装置とを備える情報処理装置であって、

前記メモリコントローラは、

前記メモリコントローラに接続された不揮発メインメモリに記憶されたデータの一部を記憶する不揮発キャッシュメモリと、

前記不揮発キャッシュメモリへのデータの書き込みを制御するコントローラと、を有し、

複数のキャッシュメモリ間のデータの不一致が起こらないようにするための手順を示すプロトコルを保証するインターコネクトを介して前記処理装置と接続され、

前記コントローラは、

前記プロトコルを利用して、前記処理装置が、前記不揮発メインメモリの何れかの領域に対応するデータを更新したことを検出した後に、その更新済みのデータを前記メモリコントローラへ送信させ、その更新済みのデータを前記不揮発キャッシュメモリに書き込む、

情報処理装置。

[請求項9]

前記不揮発メインメモリ上の第1データを前記処理装置に読み出して更新し、更新済みのデータを前記不揮発キャッシュメモリに第2データとして保存した時点で、データを永続化するコミット処理を完了する、

請求項8に記載の情報処理装置。

[請求項10]

永続データの配置先となるメインメモリを設定するための設定手段

を備える、

請求項 8 に記載の情報処理装置。

[請求項11]

処理装置であって、

外部装置に接続された不揮発メインメモリに記憶されたデータの読み書きを行うプロセッサコアと、

前記不揮発メインメモリに記憶されたデータの一部を記憶するキャッシュメモリと、を有し、

前記処理装置は、

複数のキャッシュメモリ間のデータの不一致が起こらないようにするための手順を示すプロトコルを保証するインターコネクトを介して前記外部装置と接続され、

前記外部装置からの、前記処理装置が更新した、前記不揮発メインメモリの何れかの領域に対応するデータの参照を行うために前記領域に対応するデータを要求する第 3 の要求に対する前記プロトコルに基づいた応答として、前記キャッシュメモリに記憶されたデータのうち前記領域に対応するデータを送信した後に、その送信したデータの永続化が完了したことを確認するための確認要求を送信し、前記確認要求に対する応答に基づいて、その送信したデータの永続化が完了したことを確認する、

処理装置。

[請求項12]

処理装置であって、

外部装置に接続された不揮発メインメモリに記憶されたデータの読み書きを行うプロセッサコアと、

前記不揮発メインメモリに記憶されたデータの一部を記憶するキャッシュメモリと、を有し、

前記処理装置は、

複数のキャッシュメモリ間のデータの不一致が起こらないようにするための手順を示すプロトコルを保証するインターコネクトを介して

前記外部装置と接続され、

前記外部装置からの、前記処理装置が更新した、前記不揮発メインメモリの何れかの領域に対応するデータの参照を行うために前記領域に対応するデータを要求する第3の要求に対する前記プロトコルに基づいた応答として、前記キャッシュメモリに記憶されたデータのうち前記領域に対応するデータを送信した後、一定時間を経過したときに、その送信したデータの永続化が完了したことを確認する、

処理装置。

[請求項13]

処理装置と、前記処理装置とインターコネクで接続されるメモリコントローラと、を備え、

前記処理装置は、

前記メモリコントローラに接続された不揮発メインメモリに記憶されたデータの読み書きを行い、前記不揮発メインメモリに記憶されたデータの一部を記憶するキャッシュメモリを有し、

前記メモリコントローラは、

前記不揮発メインメモリに記憶されたデータの一部を記憶する不揮発キャッシュメモリと、前記不揮発キャッシュメモリへのデータの書き込みを制御するコントローラと、を有し、


前記インターコネクは、前記処理装置の前記キャッシュメモリと、前記メモリコントローラの前記不揮発キャッシュメモリの一貫性を維持するためのプロトコルを保証し、

前記処理装置が前記不揮発メインメモリの何れかの領域に対応するデータの更新を行うと、更新済みのデータが前記プロトコルに従って前記メモリコントローラへ転送され、


前記コントローラは、前記処理装置から受信した更新済みのデータを前記不揮発キャッシュメモリに書き込む、

情報処理装置。


[図1]




[図2]




[図3]




[図4]




[図5]




[図6]




[図7]




[図8]




[図9]




[図10]




[図11]



[図12]




[図13]




領域Xに 記憶された データ

[図14]



[図15]



INTERNATIONAL SEARCH REPORT

International application No.
PCT/JP2015/070438

A. CLASSIFICATION OF SUBJECT MATTER
G06F12/08(2006.01) i

According to International Patent Classification (IPC) or to both national classification and IPC

B. FIELDS SEARCHED

Minimum documentation searched (classification system followed by classification symbols)
G06F12/08

Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched

| | | | |
|---------------------------|-----------|----------------------------|-----------|
| Jitsuyo Shinan Koho | 1922-1996 | Jitsuyo Shinan Toroku Koho | 1996-2015 |
| Kokai Jitsuyo Shinan Koho | 1971-2015 | Toroku Jitsuyo Shinan Koho | 1994-2015 |

Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)

C. DOCUMENTS CONSIDERED TO BE RELEVANT

| Category* | Citation of document, with indication, where appropriate, of the relevant passages | Relevant to claim No. |
|-----------|---|-----------------------|
| A | WO 2014/142908 A1 (HEWLETT-PACKARD DEVELOPMENT CO., L.P.), 18 September 2014 (18.09.2014), paragraphs [0032] to [0039]; fig. 1B (Family: none) | 1-13 |
| A | Sayuri SHIOHIRA, Tomaranai Server o Jitsugen suru Intel Itanium no Technology, Monthly ASCII. Technologies, 24 July 2010 (24.07.2010), vol.15, no.9, pages 50 to 61 | 1-13 |

Further documents are listed in the continuation of Box C. See patent family annex.

| | |
|---|--|
| * Special categories of cited documents: | "T" later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention |
| "A" document defining the general state of the art which is not considered to be of particular relevance | "X" document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone |
| "E" earlier application or patent but published on or after the international filing date | "Y" document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art |
| "L" document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified) | "&" document member of the same patent family |
| "O" document referring to an oral disclosure, use, exhibition or other means | |
| "P" document published prior to the international filing date but later than the priority date claimed | |

| | |
|--|---|
| Date of the actual completion of the international search 13 August 2015 (13.08.15) | Date of mailing of the international search report 25 August 2015 (25.08.15) |
|--|---|

| | |
|--|---|
| Name and mailing address of the ISA/ Japan Patent Office 3-4-3, Kasumigaseki, Chiyoda-ku, Tokyo 100-8915, Japan | Authorized officer Telephone No. |
|--|---|

| | | |
|--|--|----------------|
| A. 発明の属する分野の分類（国際特許分類（IPC）） Int.Cl. G06F12/08(2006.01)i | | |
| B. 調査を行った分野 調査を行った最小限資料（国際特許分類（IPC）） Int.Cl. G06F12/08 | | |
| 最小限資料以外の資料で調査を行った分野に含まれるもの 日本国実用新案公報 1922-1996年 日本国公開実用新案公報 1971-2015年 日本国実用新案登録公報 1996-2015年 日本国登録実用新案公報 1994-2015年 | | |
| 国際調査で使用した電子データベース（データベースの名称、調査に使用した用語） | | |
| C. 関連すると認められる文献 | | |
| 引用文献の カテゴリー* | 引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示 | 関連する 請求項の番号 |
| A | WO 2014/142908 A1 (HEWLETT-PACKARD DEVELOPMENT COMPANY, L.P.) 2014.09.18, 段落 [0032] - [0039]、図1B (ファミリーなし) | 1-13 |
| A | 潮平さゆり, 止まらないサーバーを実現する Intel Itanium のテクノロジー, 月刊アスキーDOTテクノロジー, 2010.07.24, 第15巻, 第9号, p.50-61 | 1-13 |
| <input type="checkbox"/> C欄の続きにも文献が列挙されている。 <input type="checkbox"/> パテントファミリーに関する別紙を参照。 | | |
| * 引用文献のカテゴリー 「A」特に関連のある文献ではなく、一般的技術水準を示すもの 「E」国際出願日前の出願または特許であるが、国際出願日以後に公表されたもの 「L」優先権主張に疑義を提起する文献又は他の文献の発行日若しくは他の特別な理由を確立するために引用する文献（理由を付す） 「O」口頭による開示、使用、展示等に言及する文献 「P」国際出願日前で、かつ優先権の主張の基礎となる出願日の後に公表された文献 「T」国際出願日又は優先日後に公表された文献であって出願と矛盾するものではなく、発明の原理又は理論の理解のために引用するもの 「X」特に関連のある文献であって、当該文献のみで発明の新規性又は進歩性がないと考えられるもの 「Y」特に関連のある文献であって、当該文献と他の1以上の文献との、当業者にとって自明である組合せによって進歩性がないと考えられるもの 「&」同一パテントファミリー文献 | | |
| 国際調査を完了した日 13.08.2015 | 国際調査報告の発送日 25.08.2015 | |
| 国際調査機関の名称及びあて先 日本国特許庁 (ISA/J P) 郵便番号100-8915 東京都千代田区霞が関三丁目4番3号 | 特許庁審査官（権限のある職員） 後藤 彰 電話番号 03-3581-1101 内線 3565 | 5U 4226 |