

(19) 대한민국특허청(KR)
(12) 공개특허공보(A)

(51) Int. Cl.⁶
H01L 21/3205

(11) 공개번호 특1998-077337
(43) 공개일자 1998년11월 16일

(21) 출원번호	특1997-014433
(22) 출원일자	1997년04월 18일
(71) 출원인	현대전자산업 주식회사 김영환
	경기도 이천시 부발읍 아미리 산 136-1
(72) 발명자	김현수
	서울특별시 관악구 신림4동 513-10번지
(74) 대리인	이권희, 이정훈

심사청구 : 없음

(54) 반도체소자의 도전배선 형성방법

요약

본 발명은 반도체소자의 도전배선 형성방법에 관한 것으로, 반도체기판 상부에 하부도전배선층인 다결정 실리콘막을 화학기상증착 (Chemical vapor deposition, 이하 CVD라 함) 방법을 이용하여 소정두께 증착하고, 상기 다결정실리콘막을 세척 (cleaning) 한 다음, 상기 다결정실리콘막 상부에 디.씨.에스. 베이스 텅스텐 실리사이드 (DCS base WSi_x) 를 형성하고, SiH_4 과 WF_6 를 이용하여 엠.에스. 베이스 텅스텐 실리사이드 (MS base WSi_x) 를 얇게 증착시켜 염소 (Cl) 를 캡핑 (capping) 함으로써 Cl 기로 인한 문제점을 해결하여 후속 공정을 용이하게 하고 반도체소자의 특성을 향상시키는 기술이다.

명세서

발명의 상세한 설명

발명의 목적

발명이 속하는 기술분야 및 그 분야의 종래기술

본 발명은 반도체소자의 도전배선 형성방법에 관한 것으로, 특히 반도체소자의 워드라인 (word line) 및 비트라인 (bit line) 에 사용되는 도전배선재료인 텅스텐 실리사이드로 형성하는 기술에 관한 것이다.

종래에는 WF_6 와 DCS 가스, WF_6 와 엠.에스. (MS : Mono Silane, SiH_4 , 이하 MS 라 함) 가스 또는 WF_6 와 디.에스. (DS : DiSilane, Si_2H_6 , 이하 DS 라 함) 가스를 사용하여 텅스텐 실리사이드 (WSi_x) 를 제조하였다.

그리고, 상기 WF_6 와 DCS 가스를 이용하여 형성된 텅스텐 실리사이드 (이하 DCS 텅스텐 실리사이드라 함) 는 WF_6 와 MS 가스를 사용하여 형성된 텅스텐 실리사이드 (이하 MS 텅스텐 실리사이드라 함) 가스 또는 WF_6 와 DS 가스를 사용하여 형성된 텅스텐 실리사이드 (이하 DS 텅스텐 실리사이드라 함) 보다 훨씬 적은 양의 불소를 내부에 갖게 되어 소자의 특성을 향상시킨다. 그리고, 단차피복비와 응력에 대하여 우수한 특성을 갖는다.

또한, 상기 DCS 텅스텐 실리사이드는 MS 텅스텐 실리사이드에 비하여 많은 장점을 갖고 있어 워드라인이나 비트라인용으로 주목되고 있다.

그러나, 상기 DCS 텅스텐 실리사이드는 Cl 을 함유한 DCS 가스를 이용하여 WF_6 와 환원반응시켜 증착하는 과정에서 박막의 내부는 물론 박막 표면에 Cl 기를 형성하게 된다.

그리고, 상기 박막 표면의 Cl 기는, 강한 반응성으로 인하여 공기중에 노출시 습기 (H_2O) 등과 쉽게 반응하여 헤이즈 (haze) 형태의 잔류물 (particle) 을 형성함으로써 박막의 특성을 열화시키고, 후속 공정 패턴시 식각을 어렵게 하며, 비트라인 및 금속배선 등의 콘택저항을 악화시킨다.

상기한 바와 같이 종래기술에 따른 도전배선 형성방법은, Cl 에 의한 잔류물때문에 후속공정인 비트라인, 커패시터 및 금속배선 형성공정을 어렵게 하여 반도체소자의 수율 및 특성을 저하시키는 문제점이 있다.

발명이 이루고자 하는 기술적 과제

본 발명은 상기한 종래기술의 문제점을 해결하기 위하여, DCS 텅스텐 실리사이드 박막 표면에 MS WSi_x 를 얇게 형성시켜 박막 표면의 Cl 기를 캡핑 (capping) 함으로써 반도체소자의 특성 및 신뢰성을 향상시키

고 그에 따른 반도체소자의 고집적화를 가능하게 하는 반도체소자의 도전배선 형성방법을 제공하는데 그 목적이 있다.

발명의 구성 및 작용

이상의 목적을 달성하기 위하여 본 발명에 따른 반도체소자의 도전배선 형성방법은;

반도체기판 상부에 게이트 절연막을 증착하는 공정과;

상기 게이트 절연막 상부에 하부도전배선층인 다결정실리콘막을 CVD방법으로 증착하는 공정과;

상기 다결정실리콘막을 세척하여 자연산화막을 제거하는 공정과;

상기 다결정실리콘막 상부에 DCS 텅스텐 실리사이드를 증착하는 공정과;

상기 DCS 텅스텐 실리사이드의 증착장비 내에 SiH_4 와 WF_6 가스를 플로우하여 상기 DCS 텅스텐 실리사이드 표면에 얇은 막을 형성시키는 공정을 포함하는 것을 특징으로 한다.

이상의 목적을 달성하기 위한 본 발명의 원리는, DCS 텅스텐 실리사이드를 증착한 후 SiH_4 와 WF_6 가스를 플로우시켜 상기 DCS 텅스텐 실리사이드 표면에 유발되는 CI 기를 캡핑 (capping) 함으로써 CI 기에 의한 잔류물의 유발을 억제하고 후속 공정인 패터닝 (patterning) 및 컨택공정을 용이하게 할 수 있도록 하는 것이다.

이하, 본 발명을 공정순서에 따라 상세히 설명하기로 한다.

먼저, 반도체기판 상부에 게이트 산화막을 형성한다.

그리고, 상기 게이트 산화막 상부에 하부도전배선층인 다결정실리콘막을 CVD 방법으로 증착한다.

이때, 상기 다결정실리콘막은 언도프드 다결정실리콘에 POCl_3 가스로 도핑된 도프트 다결정실리콘이나 비정질 실리콘으로 형성할 수 있다.

그 후, 세척공정으로 상기 다결정실리콘막 상부의 자연산화막을 제거한다.

여기서, 상기 세척공정은 상기 다결정실리콘막과 텅스텐 실리사이드를 증착할 수 있는 모듈 (module) 장비에서 진공제동 (vacuum break) 없이 인 - 시튜 (in - situ) 방법으로 다결정실리콘막과 텅스텐 실리사이드를 연속적으로 형성함으로써 생략할 수 있다.

그 다음, 상기 다결정실리콘막 상부에 500 내지 650 °C 정도의 온도에서 DCS 텅스텐 실리사이드를 증착시킨다.

그 후, 상기 DCS 텅스텐 실리사이드 증착장비 내에 SiH_4 와 WF_6 가스를 짧은 시간동안 플로우시켜 상기 DCS 텅스텐 실리사이드 표면에 MS WSi_x 로 구성된 얇은 막을 형성함으로써 박막 표면의 CI 기를 캡핑 (capping) 한다.

이때, 상기 DCS 텅스텐 실리사이드 표면에 MS WSi_x 로 구성된 얇은 막은 5 ~ 500 Å 정도의 두께로 한다.

그리고, 상기 SiH_4 와 WF_6 가스를 짧은 시간동안 플로우하여 상기 DCS 텅스텐 실리사이드 표면에 MS WSi_x 로 구성된 얇은 막을 형성시키는 공정은, 상기 DCS 가스를 이용하여 형성되는 모든 종류의 실리콘 화합물 증착시 CI 기에 의한 결함발생을 방지할 수 있다.

한편, 상기 MS WSi_x 로 구성된 얇은 막은 DS 텅스텐 실리사이드로 대신할 수 있다.

발명의 효과

이상에서 설명한 바와 같이 본 발명에 따른 반도체소자의 도전배선 형성방법은, DCS 텅스텐 실리사이드 증착장비 내에 SiH_4 와 WF_6 가스를 짧은 시간동안 플로우시켜 상기 DCS 텅스텐 실리사이드 표면에 MS WSi_x 로 구성된 얇은 막을 형성함으로써 상기 DCS 표면의 CI 기가 외부에 노출되어 습기 등과 반응하는 것을 방지함으로써 후속 패터닝공정 및 컨택공정을 용이하게 하고, 그에 따른 반도체소자의 특성을 향상시키며 반도체소자의 고집적화를 가능하게 하는 이점이 있다.

(57) 청구의 범위

청구항 1

반도체기판 상부에 게이트 절연막을 형성하는 공정과,

상기 게이트 절연막 상부에 하부도전배선층인 다결정실리콘막을 CVD방법으로 증착하는 공정과,

상기 다결정실리콘막을 세척하여 공정과,

상기 다결정실리콘막 상부에 DCS 텅스텐 실리사이드를 증착하는 공정과,

SiH_4 와 WF_6 가스를 이용하여 상기 DCS 텅스텐 실리사이드 표면에 MS WSi_6 로 구성된 얇은 막을 형성하는 공정을 포함하는 반도체소자의 도전배선 형성방법.

청구항 2

청구항 1 에 있어서,

상기 MS WSi_x 는 5 ~ 500 Å 정도의 두께로 증착하는 것을 특징으로 하는 반도체소자의 도전배선 형성방법.

청구항 3

청구항 2 에 있어서,

상기 MS WSi_x 은 DS 텅스텐 실리사이드로 대신하는 것을 특징으로 하는 반도체소자의 도전배선 형성방법.

청구항 4

청구항 1 또는 2 에 있어서,

상기 MS WSi_x 는 진공제동 없이 인-시튜공정으로 형성하는 것을 특징으로 하는 반도체소자의 도전배선 형성방법.

청구항 5

청구항 4 에 있어서,

상기 MS WSi_x 은 DS 텅스텐 실리사이드로 대신하는 것을 특징으로 하는 반도체소자의 도전배선 형성방법.