

(12) 特許協力条約に基づいて公開された国際出願

(19) 世界知的所有権機関
国際事務局

(43) 国際公開日
2013年9月26日(26.09.2013)




(10) 国際公開番号
WO 2013/140851 A1

- (51) 国際特許分類:
G01R 33/07 (2006.01) H03K 17/95 (2006.01)
- (21) 国際出願番号: PCT/JP2013/051704
- (22) 国際出願日: 2013年1月28日(28.01.2013)
- (25) 国際出願の言語: 日本語
- (26) 国際公開の言語: 日本語
- (30) 優先権データ:
特願 2012-066004 2012年3月22日(22.03.2012) JP
- (71) 出願人: セイコーインスツル株式会社(SEIKO INSTRUMENTS INC.) [JP/JP]; 〒2618507 千葉県千葉市美浜区中瀬1丁目8番地 Chiba (JP).
- (72) 発明者: 有山 稔(ARIYAMA, Minoru); 〒2618507 千葉県千葉市美浜区中瀬1丁目8番地 セイコーインスツル株式会社内 Chiba (JP). 村岡 大介(MURAOKA, Daisuke); 〒2618507 千葉県千葉市美浜区中瀬1丁目8番地 セイコーインスツル株式会社内 Chiba (JP). 挽地 友生(HIKICHI, Tomoki); 〒2618507 千葉県千葉市美浜区中瀬1丁目8番地 セイコーインスツル株式会社内 Chiba (JP). 深井 健太郎(FUKAI, Kentaro); 〒2618507 千葉県千葉市美浜区中瀬1丁目8番地 セイコーインスツル株式会社内 Chiba (JP).
- (74) 代理人: 久原 健太郎, 外(KUHARA, Kentaro et al.); 〒2618507 千葉県千葉市美浜区中瀬1丁目8番地 セイコーインスツル株式会社内 Chiba (JP).
- (81) 指定国 (表示のない限り、全ての種類の国内保護が可能): AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
- (84) 指定国 (表示のない限り、全ての種類の広域保護が可能): ARIPO (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, SZ, TZ, UG, ZM, ZW), ユーロパ (AM, AZ, BY, KG, KZ, RU, TJ, TM), ヨーロッパ (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT,

[続葉有]

(54) Title: SENSOR DEVICE

(54) 発明の名称: センサ装置



(57) Abstract: Provided is a sensor device that can eliminate the effects of offset voltage of a sensor element, differential amplifier, and amplifier in a sensor device, so that a physical quantity can be detected with high accuracy. The device is provided with: a switching circuit to which a first terminal pair and a second terminal pair of a sensor element are connected, for controlling switching of the terminal pairs and outputting a detection voltage; a differential amplifier having a first input terminal and a second input terminal to which are respectively connected a first output terminal and a second output terminal of the switching circuit, for outputting the result of differential amplification of the detection voltage; an amplifier having two or more differential input pairs, one of the differential input pairs inputting a differential signal output by the differential amplifier, and the other differential input pair inputting a reference signal reflecting a detected physical quantity; and a detection voltage setting circuit for outputting the reference signal to the amplifier.

(57) 要約: センサ装置におけるセンサ素子、差動増幅器、増幅器の各オフセット電圧の影響を取り除き、物理量を高精度に検出できるセンサ装置を提供する。センサ素子の第一の端子対および第二の端子対が接続され、その端子対を切り替え制御し、検出電圧を出力するスイッチ切替回路と、スイッチ切替回路の第一の出力端子及び第二の出力端子が各々第一の入力端子及び第二の入力端子に接続され、検出電圧を差動増幅した結果を出力する差動増幅器と、2つ以上の差動入力対を有し、一つの差動入力対には差動増幅器より出力された差動信号が入力され、少なくとも一つの差動入力対には検出する物理量に応じた基準信号が入力される増幅器と、増幅器に基準信号を出力する検出電圧設定回路を備える。

WO 2013/140851 A1

NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR), OAPI 添付公開書類:
(BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, — 国際調査報告 (条約第 21 条(3))
NE, SN, TD, TG).

明 細 書

発明の名称： センサ装置

技術分野

[0001] 本発明は、物理量を検知して、検知した物理量、例えば磁界の強度を電気信号に変換するセンサ装置に関する。

背景技術

[0002] 携帯電話機やノートパソコン等における開閉状態検知用センサとして、またモータ等の回転位置検知センサとして磁気センサ装置が用いられている（例えば、特許文献1参照）。この磁気センサ装置の回路図を図15に示す。この磁気センサ装置は、磁電変換素子（例えばホール素子）によって磁界強度（または磁束密度）に応じた（一般的には概比例した）電圧を出力し、その出力電圧を増幅器で増幅し、比較器を用いて所定の磁界強度または磁束密度よりも大きい小さいかを判定する（H信号かL信号の二値で出力する）。

[0003] 上記の磁電変換素子の出力電圧は一般に微小であり、磁電変換素子が持つオフセット電圧（素子オフセット電圧）や、増幅器や比較器が持つオフセット電圧（入力オフセット電圧）や、これらのノイズが誤差の要因となって、精度が低下するという問題がある。上記の素子オフセット電圧は、主に磁電変換素子がパッケージから受ける応力等によって発生する。上記の入力オフセット電圧は、主に増幅器や比較器の入力回路を構成する素子の特性ばらつき等により発生する。また上記のノイズは、主に回路を構成する単体トランジスタが持つフリッカ雑音や、単体トランジスタや抵抗素子が持つ熱雑音により発生する。

[0004] 上述の磁電変換素子や増幅器が持つオフセット電圧の影響を低減するため、図15に示した磁気センサ装置は、以下の構成となっている。ホール素子1501と、ホール素子1501の第一検出状態と第二検出状態とを切り替えるスイッチ切換回路1502と、スイッチ切換回路1502の二つの出力

端子の電圧差 ($V_1 - V_2$) を増幅する差動増幅回路 1503 と、差動増幅回路 1503 の一方の出力端子が一端に接続される容量 1504 と、差動増幅回路 1503 の他方の出力端子と容量 1504 の他端との間に接続されるスイッチ 1506 と、比較器 1505 とを有する構成となっている。

[0005] ここで、第一検出状態では、端子 A と C から電源電圧を入力し、端子 B と D から検出電圧を出力する。また、第二検出状態では、端子 B と D から電源電圧を入力し、端子 A と C から検出電圧を出力する。磁界強度に応じたホール素子 1501 の差動信号電圧 (以下、素子信号電圧) を V_h 、ホール素子 1501 のオフセット電圧 (以下、素子オフセット電圧) を V_{oh} 、差動増幅回路 1503 の増幅率を G 、差動増幅回路 1503 の入力オフセット電圧を V_{oa} とする。第一検出状態および第二検出状態での素子信号電圧 V_h をそれぞれ V_{h1} 、 V_{h2} とし、素子オフセット電圧 V_{oh} についても V_{oh1} 、 V_{oh2} とする。

[0006] ホール素子 1501 の素子オフセット電圧は、一般にスピニングカレントと呼ばれる公知の手法にて相殺する事が可能である。具体的には、同相の信号成分と逆相の素子オフセット成分 (もしくは逆相の信号成分と同相の素子オフセット成分) が得られるようにスイッチ切換回路を切り替えることでオフセット成分を相殺する。スピニングカレントにより、 V_{h2} は V_{h1} に概等しく、 V_{oh2} は V_{oh1} に概等しくなり、第一検出状態では $V_1 - V_2 = V_{h1} + V_{oh1}$ 、第二検出状態では $V_1 - V_2 = -V_{h2} + V_{oh2}$ となる。

[0007] また、第一検出状態では、スイッチ 1506 が ON し、容量 1504 に $V_{c1} = (V_3 - V_4) = G \times (V_1 - V_2) = G \times (V_{h1} + V_{oh1} + V_{oa})$ が充電される。続いて第二検出状態では、スイッチ 1506 が OFF し、 $V_3 - V_4 = G \times (V_1 - V_2) = G \times (-V_{h2} + V_{oh2} + V_{oa})$ が差動増幅回路 1503 から出力される。

[0008] 以上から第二検出状態での比較器 1505 の差動入力電圧は、

$$V_5 - V_6 = (V_3 - V_{c1}) - V_4$$

$$\begin{aligned} &= (V_3 - V_4) - V_{c1} \\ &= G \times (-V_{h2} + V_{oh2} + V_{oa}) - G \times (V_{h1} + V_{oh1} + V_{oa}) \\ &= G \times (-V_{h1} - V_{h2}) + G \times (V_{oh2} - V_{oh1}) \end{aligned}$$

となり、入力オフセット電圧の影響が相殺され、また V_{oh2} は V_{oh1} に概等しいから、素子オフセット電圧も相殺される。

[0009] 以上により入力オフセット電圧の影響を受けず、ばらつきの少ない出力を得ることができ、小型で安価な磁気センサを実現できる。

先行技術文献

特許文献

[0010] 特許文献1：特開2001-337147号公報

発明の概要

発明が解決しようとする課題

[0011] しかしながら、上述したような従来の磁気センサ装置では、比較器1505の入力オフセット電圧を取り除くことができないため、この入力オフセット電圧のばらつきや応力等による変化により、検出磁界強度にばらつきや誤差が生じるという課題があった。

[0012] 本発明はこのような点に鑑みてなされたものであり、簡便な回路構成で素子オフセット電圧と、増幅器および比較器の入力オフセット電圧の影響を取り除き、磁界強度を高精度に検出できる磁気センサ装置を提供することを目的とする。

課題を解決するための手段

[0013] 従来のこのような問題点を解決するために、本発明のセンサ装置は以下のような構成とした。

[0014] センサ素子に印加される物理量の強度に応じて論理出力を行うセンサ装置であって、センサ素子の第一の端子対および第二の端子対が接続され、電源が供給される端子対と物理量の強度に応じた検出電圧を出力する端子対とを

切り替え制御し、検出電圧を出力する第一の出力端子及び第二の出力端子を有するスイッチ切替回路と、スイッチ切替回路の第一の出力端子及び第二の出力端子が各々第一の入力端子及び第二の入力端子に接続され、検出電圧を差動増幅した結果を出力する第一の出力端子及び第二の出力端子を有する差動増幅器と、第一の入力端子と第二の入力端子と第三の入力端子と第四の入力端子と出力端子を備え、第一の入力端子と出力端子が第一のスイッチを介して接続され、第一の入力端子が第一の容量を介して差動増幅器の第一の出力端子と接続され、第二の入力端子が差動増幅器の第二の出力端子と接続された増幅器と、増幅器の第三の入力端子と第四の入力端子に異なる電圧を出力する検出電圧設定回路と、を備える。

発明の効果

[0015] 本発明のセンサ装置によれば、スイッチと容量を有効的に活用することにより簡便な回路構成で、センサ装置を構成するセンサ素子、差動増幅器、において発生するオフセット成分を取り除くことが可能となる。従って、物理量の強度の検出電圧レベルを精度よく設定することが出来るので、高精度なセンサ装置を提供することが可能となる。

図面の簡単な説明

[0016] [図1]第1の実施形態の磁気センサ装置の回路図である。
[図2]本発明の磁気センサ装置に用いる差動増幅器の回路図の一例である。
[図3]第1の実施形態に用いる増幅器の回路図の一例である。
[図4]本発明の磁気センサ装置のスイッチ制御信号のタイミングチャートの一例である。
[図5]本発明の磁気センサ装置に用いる検出電圧設定回路の回路図の一例である。
[図6]第1の実施形態のスイッチ制御信号のタイミングチャートの一例である。
。
[図7]第1の実施形態のスイッチ制御信号のタイミングチャートの一例である。
。

[図8]第1の実施形態のスイッチ制御信号のタイミングチャートの一例である。

[図9]本発明の磁気センサ装置に用いる検出電圧設定回路の回路図の一例である。

[図10]第1の実施形態に用いる増幅器の回路図の一例である。

[図11]本発明の磁気センサ装置に用いる差動増幅器の回路図の一例である。

[図12]第2の実施形態の磁気センサ装置の回路図である。

[図13]第2の実施形態に用いる増幅器の回路図の一例である。

[図14]第2の実施形態に用いる増幅器の回路図の一例である。

[図15]従来の磁気センサ装置の回路図である。

発明を実施するための形態

[0017] 本発明のセンサ装置、例えば磁気センサ装置は、折りたたみ式携帯電話機やノートパソコン等における開閉状態検知センサや、モータの回転位置検知センサなど、磁界強度の状態を検知するセンサとして幅広く利用されている。以下、本実施形態について図面を参照して説明する。

<第1の実施形態>

図1は、本発明の第1の実施形態の磁気センサ装置の回路図である。第1の実施形態の磁気センサ装置は、磁電変換素子であるホール素子1と、スイッチ切換回路2と、差動増幅器3と、増幅器4と、容量C1と、スイッチS1と、検出電圧設定回路5を備える。検出電圧設定回路5は基準電圧設定回路Vref1および基準電圧設定回路Vref2で構成される。

[0018] ホール素子1は、第一端子対A-Cと第二端子対B-Dとを備える。

スイッチ切換回路2は、ホール素子1の各端子A、B、CおよびDと接続される4つの入力端子と、第一出力端子及び第二出力端子を有する。

[0019] 差動増幅器3は、スイッチ切換回路2の第一出力端子及び第二出力端子が各々接続される第一入力端子V1及び第二入力端子V2と、第一出力端子V3及び第二出力端子V4とを有する。

[0020] 容量C1は、2つの端子を有し、一方の端子は差動増幅器3の第一出力端

子V3に接続され、もう一方の端子は増幅器4の第一差動入力対の第一入力端子V5に接続される。

[0021] 増幅器4は、4つの入力端子と1つの出力端子とを有し、詳しくは、第一差動入力対の第一入力端子V5と、第一差動入力対の第二入力端子V6と、第二差動入力対の第一入力端子V7と、第二差動入力対の第二入力端子V8と出力端子VOを有する。増幅器4の第一差動入力対の第二入力端子V6は差動増幅器3の第二出力端子V4に接続され、第二差動入力対の第一入力端子V7は基準電圧設定回路Vref1の正極に接続され、第二差動入力対の第二入力端子V8は基準電圧設定回路Vref2の正極に接続される。

[0022] スイッチS1は、2つの端子を有し、一方の端子は増幅器4の第一差動入力対の第一入力端子V5に接続され、もう一方の端子は増幅器4の出力端子VOに接続され、スイッチ制御信号（回路図には図示しない）により、オンまたはオフが制御される。

[0023] 次に、第1の実施形態の磁気センサ装置の動作を説明する。

[0024] スイッチ切換回路2は、ホール素子1の第一端子対A-Cに電源電圧を入力し第二端子対B-Dから検出電圧を出力する第一検出状態と、第二端子対B-Dに電源電圧を入力し第一端子対A-Cから検出電圧を出力する第二検出状態とを切り替える機能を有する。

[0025] ホール素子1は磁界強度（または磁束密度）に応じた信号電圧を出力すると共に、誤差成分であるオフセット電圧を出力する。

[0026] 差動増幅器3は、2つの入力電圧の差を増幅し、2つの出力電圧の差として出力する機能を有する。この増幅機能を式で表すと

$$V3 - V4 = G \times (V1 - V2) \cdots (1)$$

となる。ここにGは増幅率であり、各端子V1~V4の電圧をそれぞれV1~V4とした。このような差動増幅器3の機能は、例えば図3に示すような回路構成で実現することができる。

[0027] 図2は、差動増幅器3の一例を示す回路図である。

[0028] 図2の差動増幅器3は、差動増幅器31、32と抵抗R11、R12、R

13を有し、以下のように接続されて構成される。差動増幅器3の第一入力端子V1が差動増幅器31の非反転入力端子に接続され、第二入力端子V2が差動増幅器32の非反転入力端子に接続され、第一出力端子V3が差動増幅器31の出力端子に接続され、第二出力端子V4が差動増幅器32の出力端子に接続される。抵抗R11、R12、R13は、第一出力端子V3と第二出力端子V4の間に直列に接続され、R11とR12の接続点V1'は差動増幅器31の反転入力端子に接続され、R12とR13の接続点V2'は差動増幅器32の反転入力端子に接続される。

[0029] 差動増幅器3は以上のように接続されており、次のように動作する。

[0030] 差動増幅器31は非反転増幅器として動作し、反転入力端子に接続した接続点V1'が非反転入力端子に接続したV1に概等しくなるように動作する。また、差動増幅器32は非反転増幅器として動作し、反転入力端子に接続した接続点V2'が非反転入力端子に接続したV2に概等しくなるように動作する。また、抵抗R11、R12、R13に流れる電流は等しいので、次の式を得る。

$$(V3 - V1) \div R11 = (V1 - V2) \div R12 \dots (2)$$

$$(V2 - V4) \div R13 = (V1 - V2) \div R12 \dots (3)$$

式(2)と式(3)から、V3およびV4を計算すると次のようになる。

$$V3 = + (R11 \div R12 + 1 \div 2) \times (V1 - V2) + (V1 + V2) \div 2 \dots (4)$$

$$V4 = - (R13 \div R12 + 1 \div 2) \times (V1 - V2) + (V1 + V2) \div 2 \dots (5)$$

式(4)と式(5)の右辺の抵抗を含む括弧の項をそれぞれ増幅率G1、G2とし

$$G1 = R11 \div R12 + 1 \div 2 \dots (6)$$

$$G2 = R13 \div R12 + 1 \div 2 \dots (7)$$

とおくと、式(4)と式(5)は次のようになる。

$$V3 = + G1 \times (V1 - V2) + (V1 + V2) \div 2 \dots (8)$$

$$V_4 = -G_2 \times (V_1 - V_2) + (V_1 + V_2) \div 2 \cdots (9)$$

式(8)と式(9)から $V_3 - V_4$ を計算すると次のようになる。

$$V_3 - V_4 = (G_1 + G_2) \times (V_1 - V_2) \cdots (10)$$

ここで、増幅率 G を

$$G = G_1 + G_2 \cdots (11)$$

とおくと、式(11)は

$$V_3 - V_4 = G \times (V_1 - V_2) \cdots (12)$$

となり、式(1)と同じ結果を得る。すなわち、図2に示した回路例は、2つの入力電圧の差を増幅し、2つの出力電圧の差として出力する機能を有している。また、図2に示した回路例は、このような計装アンプ構成とすることにより、入力における同相ノイズの影響を抑制することが可能となる。なお、式(11)および(6)、(7)から

$$G = (R_{11} + R_{12} + R_{13}) \div R_{12} \cdots (13)$$

となるから、増幅率 G は抵抗 R_{11} 、 R_{12} 、 R_{13} によって任意に設定可能である。

[0031] 増幅器4は、一对の入力電圧の差を増幅した値と、もう一对の入力電圧の差を増幅した値と、の和を出力する機能を有する。この増幅機能を概念的に表した図を図3に示す。

[0032] 図3は、増幅器4の機能を表す概念図である。

[0033] 図3の増幅器4は、差動増幅器41、42と加算器44を有し、以下のようにつなぐられて構成される。増幅器4の第一差動入力対の第一入力端子 V_5 が差動増幅器41の反転入力端子につなぐされ、第一差動入力対の第二入力端子 V_6 が差動増幅器41の非反転入力端子につなぐされ、第二差動入力対の第一入力端子 V_7 が差動増幅器42の反転入力端子につなぐされ、第二差動入力対の第二入力端子 V_8 が差動増幅器42の非反転入力端子につなぐされる。差動増幅器41の出力と差動増幅器42の出力は加算器44の入力にそれぞれにつなぐされ、加算器44の出力が増幅器4の出力端子 V_O につなぐされる。

[0034] 増幅器4は以上のようににつなぐされており、次のように動作する。

[0035] 差動増幅器 4 1 は 2 つの入力端子 V 5 と V 6 の電圧の差を増幅して加算器 4 4 に入力し、差動増幅器 4 2 は 2 つの入力端子 V 7 と V 8 の電圧の差を増幅して加算器 4 4 に入力する。加算器 4 4 は差動増幅器 4 1 と差動増幅器 4 2 の出力の和を出力する。この増幅機能を式で表すと

$$V O = A 1 \times (V 6 - V 5) + A 2 \times (V 8 - V 7) \cdots (14)$$

となる。ここに A 1 および A 2 はそれぞれ差動増幅器 4 1 および 4 2 の増幅率である。また、各端子 V 5 ~ V 8 および V O の電圧をそれぞれ V 5 ~ V 8 および V O とした。

[0036] 図 1 の磁気センサ装置では、図 3 に示した増幅器 4 の第一差動入力対の第一入力端子 V 5 と出力端子 V O はスイッチ S 1 の両端に接続されている。

[0037] スイッチ S 1 がオンしている状態では、V O と V 5 は概等しい電圧になるから、V O は式 (15) から次のように表される。

$$V O = A 1 \div (1 + A 1) \times V 6 + A 2 \div (1 + A 1) \times (V 8 - V 7) \cdots (15)$$

説明の便宜上、増幅率 A 1 および A 2 は十分に大きいとすると、次式を得る。

$$V O = V 6 + (A 2 \div A 1) \times (V 8 - V 7) \cdots (16)$$

すなわち増幅器 4 は、スイッチ S 1 がオンしている状態では、出力端子 V O と、第一差動入力対の第一入力端子 V 5 を介した差動増幅器 4 1 の反転入力端子が電氣的に接続されており、フィードバックループが形成され、出力電圧 V O は入力電圧 V 6 に追従するだけでなく、入力 V 8 と V 7 の電圧の差分を増幅率 A 1 と A 2 の比で増幅した電圧との和をも出力する、一種のボルテージフォロワのような動作をする。

[0038] 一方、スイッチ S 1 がオフしている状態では増幅器 4 にフィードバックループが形成されないことから、V O は比較器 (コンパレータ) として動作する。式 (14) から

$$V O = A 1 \times \{ (V 6 - V 5) + (A 2 \div A 1) \times (V 8 - V 7) \} \cdots (17)$$

であるから、すなわち増幅器 4 は、スイッチ S 1 がオフしている状態では、

V6とV5の差分の電圧と、V8とV7の差分を増幅率A1とA2の比で増幅した電圧と、の和の電圧を、十分に大きな増幅率A1で増幅して、ハイレベル信号（一般に正の電源電圧レベル）またはローレベル信号（一般に負の電源電圧レベル、またはGNDレベル）を出力端子VOに出力する比較動作を行う。

[0039] 図4にスイッチ制御信号のタイミングチャートを示す。

[0040] 検出動作の一周期Tは、第一フェーズφ1と第二フェーズφ2からなる。スイッチS1は、図4のスイッチ制御信号により制御され、第一フェーズφ1でオンし、第二フェーズφ2でオフとする。また、スイッチ切換回路2およびホール素子1も図4のスイッチ制御信号により制御され、第一フェーズφ1で第一検出状態T1、第二フェーズφ2で第二検出状態T2になるとする。各フェーズでの図1の磁気センサ装置の動作の概略を説明すると、第一フェーズφ1は、ホール素子1の素子信号電圧と素子オフセット電圧および差動増幅器3と増幅器4のオフセット電圧を容量C1に記憶するフェーズであり、第二フェーズφ2は、第一フェーズφ1のオフセット成分を相殺しつつ、素子信号電圧が示す磁界強度に応じて決まる電圧と、検出電圧との比較を行うフェーズである。以下に詳細に説明する。

[0041] 第一フェーズφ1では、ホール素子1は第一検出状態T1になり、スイッチS1はオンする。スイッチS1がオンすることで、増幅器4は前述のように一種のボルテージフォロアのように動作する。これを式で表すと、式(16)から次のようになる。

$$V5\phi1 = VO\phi1 = V6\phi1 + (A2 \div A1) \times (V8\phi1 - V7\phi1) \dots (18)$$

各電圧の末尾のφ1は、第一フェーズφ1の電圧である事を示す。これ以降では、他の電圧、また第二フェーズφ2についても同様に表記する。

また、容量C1には電圧V3と電圧V5の差分ΔVC1φ1が充電される。

$$\Delta VC1\phi1 = V3\phi1 - V5\phi1 \dots (19)$$

上式に式(18)を代入すると、次式を得る。

$$\Delta V C 1 \phi 1 = V 3 \phi 1 - V 6 \phi 1 - (A 2 \div A 1) \times (V 8 \phi 1 - V 7 \phi 1) \dots (20)$$

ここで、 $V 6 = V 4$ となるように接続され、また、増幅器4の第二差動入力対の第一入力端子V7には基準電圧設定回路Vref1の正極が接続され、第二差動入力対の第二入力端子V8には基準電圧設定回路Vref2の正極が接続されているから、各基準電圧設定回路の正極の電圧をそれぞれ、Vref1、Vref2とすると、式(20)は次式で表される。

$$\Delta V C 1 \phi 1 = (V 3 \phi 1 - V 4 \phi 1) - (A 2 \div A 1) \times (V r e f 2 \phi 1 - V r e f 1 \phi 1) \dots (21)$$

また、式(12)から

$$V 3 \phi 1 - V 4 \phi 1 = G \times (V 1 \phi 1 - V 2 \phi 1) \dots (22)$$

であるから、これを式(21)に代入すると次のようになる。

$$\Delta V C 1 \phi 1 = G \times (V 1 \phi 1 - V 2 \phi 1) - (A 2 \div A 1) \times (V r e f 2 \phi 1 - V r e f 1 \phi 1) \dots (23)$$

すなわち、容量C1には、V1とV2の差分を増幅率Gで増幅した電圧と、Vref2とVref1の差分を増幅率A1とA2の比で増幅した電圧と、の差の電圧が充電される。

[0042] 一方、第二フェーズφ2では、ホール素子1は第二検出状態T2になり、スイッチS1はオフする。容量C1には $\Delta V C 1 \phi 1$ が充電されているので、電圧V5は次式で表される。

$$V 5 \phi 2 = V 3 \phi 2 - \Delta V C 1 \phi 1 \dots (24)$$

増幅器4の出力は、式(17)から次式のようになる。

$$V O \phi 2 = A 1 \times \{ (V 6 \phi 2 - V 5 \phi 2) + (A 2 \div A 1) \times (V 8 \phi 2 - V 7 \phi 2) \} \dots (25)$$

前述のとおり、 $V 6 = V 4$ となるように接続され、また、増幅器4の第二差動入力対の第一入力端子V7には基準電圧設定回路Vref1の正極が接続され、第二差動入力対の第二入力端子V8には基準電圧設定回路Vref2の正極が接続されているから、式(25)は

$$V_{O\phi 2} = A_1 \times \{ (V_{4\phi 2} - V_{5\phi 2}) + (A_2 \div A_1) \times (V_{ref 2\phi 2} - V_{ref 1\phi 2}) \} \dots (26)$$

となる。これに式(24)を代入すると、次のようになる。

$$V_{O\phi 2} = A_1 \times \{ (V_{4\phi 2} - V_{3\phi 2}) + (A_2 \div A_1) \times (V_{ref 2\phi 2} - V_{ref 1\phi 2}) \} + A_1 \times \Delta V_{C1\phi 1} \dots (27)$$

式(23)に示した容量C1に充電されている電圧 $\Delta V_{C1\phi 1}$ を上式に代入して整理すると次式を得る。

$$\begin{aligned} V_{O\phi 2} &= A_1 \times \{ (V_{4\phi 2} - V_{3\phi 2}) + (A_2 \div A_1) \times (V_{ref 2\phi 2} - V_{ref 1\phi 2}) \} + A_1 \times \{ (V_{3\phi 1} - V_{4\phi 1}) - (A_2 \div A_1) \times (V_{ref 2\phi 1} - V_{ref 1\phi 1}) \} \\ &= A_1 \times [\{ - (V_{3\phi 2} - V_{4\phi 2}) + (V_{3\phi 1} - V_{4\phi 1}) \} + (A_2 \div A_1) \times \{ (V_{ref 2\phi 2} - V_{ref 1\phi 2}) - (V_{ref 2\phi 1} - V_{ref 1\phi 1}) \}] \dots (28) \end{aligned}$$

式(28)を分かりやすくするために、差動増幅器3を経由して増幅器4に供給される電圧成分を ΔV_{sig} 、基準電圧設定回路から増幅器4に供給される電圧成分を ΔV_{ref} とおくと、式(28)は次のように表せる。

$$V_{O\phi 2} = A_1 \times [\Delta V_{sig} + (A_2 \div A_1) \times \Delta V_{ref}] \dots (29)$$

ここに、

$$\Delta V_{sig} = - (V_{3\phi 2} - V_{4\phi 2}) + (V_{3\phi 1} - V_{4\phi 1}) \dots (30)$$

$$\Delta V_{ref} = (V_{ref 2\phi 2} - V_{ref 1\phi 2}) - (V_{ref 2\phi 1} - V_{ref 1\phi 1}) \dots (31)$$

である。すなわち、差動増幅器3から供給される電圧成分 ΔV_{sig} と、基準電圧設定回路5から供給される電圧成分 ΔV_{ref} を増幅率A1とA2の比で増幅した電圧とを比較した結果が、最終的に増幅器4の出力端子VOからハイレベル信号またはローレベル信号として出力されることになる。

また、式(12)から

$$V_{3\phi 2} - V_{4\phi 2} = G \times (V_{1\phi 2} - V_{2\phi 2}) \dots (32)$$

であるから、上式(32)と式(22)を式(30)に代入すると

$$\Delta V_{sig} = G \times \{ (V_{1\phi 2} - V_{2\phi 2}) - (V_{1\phi 1} - V_{2\phi 1}) \} \dots (33)$$

[0043] 次に、ホール素子1の出力端子対における差動出力電圧を V_h 、同相電圧を V_{cm} として、有効信号成分の伝達について説明する。差動出力電圧 V_h は、磁界強度に応じた信号電圧である。

[0044] 第一フェーズ $\phi 1$ では、ホール素子1は検出状態 $T 1$ であり、端子 $V 1$ および $V 2$ の電圧は以下となる。

$$V_{1\phi 1} = V_{cm\phi 1} + V_{h\phi 1} \div 2 \dots (34)$$

$$V_{2\phi 1} = V_{cm\phi 1} - V_{h\phi 1} \div 2 \dots (35)$$

上式と、式(23)から

$$\Delta V_{C1\phi 1} = G \times V_{h\phi 1} - (A_2 \div A_1) \times (V_{ref2\phi 1} - V_{ref1\phi 1}) \dots (36)$$

第二フェーズ $\phi 2$ では、ホール素子1は検出状態 $T 2$ であり、端子 $V 1$ および $V 2$ の電圧は以下となる。

$$V_{1\phi 2} = V_{cm\phi 2} - V_{h\phi 2} \div 2 \dots (37)$$

$$V_{2\phi 2} = V_{cm\phi 2} + V_{h\phi 2} \div 2 \dots (38)$$

式(34)、(35)、(37)、(38)を式(33)に代入すると、

$$\Delta V_{sig} = -G \times (V_{h\phi 2} + V_{h\phi 1}) \dots (39)$$

となる。また、 ΔV_{ref} は式(31)と同じ結果となる。従って、差動増幅器3を経由して増幅器4に供給される電圧成分 ΔV_{sig} は、信号強度に応じた信号電圧を増幅した信号成分であり、第二フェーズで増幅器4において、信号成分 ΔV_{sig} と基準電圧設定回路により定まる基準電圧成分 ΔV_{ref} とが式(29)に基づいた式で比較されて、その結果が端子 $V O$ に出力される。

[0045] 次に、ホール素子1の素子オフセット電圧を V_{oh} として同様の計算を行い、素子オフセット成分の伝達について説明する。上述の有効信号成分の計

算ではホール素子 1 の出力電圧成分が第一検出状態 T 1 と第二検出状態 T 2 とで逆相としているため、素子オフセット成分は同相となる。

[0046] 第一フェーズ $\phi 1$ では、ホール素子 1 は検出状態 T 1 であり、端子 V 1 および V 2 の電圧は以下となる。

$$V 1 \phi 1 = V c m \phi 1 + V o h \phi 1 \div 2 \dots (40)$$

$$V 2 \phi 1 = V c m \phi 1 - V o h \phi 1 \div 2 \dots (41)$$

上式と、式 (23) から

$$\Delta V C 1 \phi 1 = G \times V o h \phi 1 - (A 2 \div A 1) \times (V r e f 2 \phi 1 - V r e f 1 \phi 1) \dots (42)$$

第二フェーズ $\phi 2$ では、ホール素子 1 は検出状態 T 2 であり、端子 V 1 および V 2 の電圧は以下となる。

$$V 1 \phi 2 = V c m \phi 2 + V h \phi 2 \div 2 \dots (43)$$

$$V 2 \phi 2 = V c m \phi 2 - V h \phi 2 \div 2 \dots (44)$$

式 (40)、(41)、(43)、(44) を式 (33) に代入すると

$$\Delta V s i g = G \times (V o h \phi 2 - V o h \phi 1) \dots (45)$$

一般に、ホール素子 1 の素子オフセット電圧 $V o h$ は第一検出状態と第二検出状態において概等しいから、 $V o h \phi 2 - V o h \phi 1$ はほぼゼロの値となり、第二フェーズの増幅器 4 における比較動作時に、素子オフセット成分は取り除かれ、比較結果として出力に現われる素子オフセット電圧の影響が抑制される。

[0047] 次に、差動増幅器 3 の入力オフセット電圧を第一入力端子 V 1 において $V o a 1$ 、第二入力端子 V 2 において $V o a 2$ 、増幅器 4 の各差動入力対の入力オフセット電圧を第一差動入力対の第二入力端子 V 6 において $V o a 3$ 、第二差動入力対の第二入力端子 V 8 において $V o a 4$ 、として、増幅器のオフセット成分の伝達について説明する。

[0048] 第一フェーズ $\phi 1$ では、端子 V 1 および V 2 の電圧は以下となる。

$$V 1 \phi 1 = V c m \phi 1 \dots (46)$$

$$V 2 \phi 1 = V c m \phi 1 \dots (47)$$

式(22)と上式とから

$$\begin{aligned} V_{3\phi 1} - V_{4\phi 1} &= G \times (V_{1\phi 1} + V_{oa1\phi 1}) - (V_{2\phi 1} + V_{oa2\phi 1}) \\ &= G \times (V_{oa1\phi 1} - V_{oa2\phi 1}) \dots (48) \end{aligned}$$

また、式(18)から

$$V_{5\phi 1} = V_{6\phi 1} + V_{oa3\phi 1} + (A_2 \div A_1) \times (V_{8\phi 1} + V_{oa4\phi 1} - V_{7\phi 1}) \dots (49)$$

前述のとおり、 $V_6 = V_4$ 、 $V_7 = V_{ref1}$ 、 $V_8 = V_{ref2}$ であるから、式(49)は次のように表せる。

$$V_{5\phi 1} = V_{4\phi 1} + V_{oa3\phi 1} + (A_2 \div A_1) \times (V_{ref2\phi 1} - V_{ref1\phi 1} + V_{oa4\phi 1}) \dots (50)$$

上式(50)を式(19)に代入すると、

$$\begin{aligned} \Delta V_{C1\phi 1} &= (V_{3\phi 1} - V_{4\phi 1}) - V_{oa3\phi 1} - (A_2 \div A_1) \times \\ &\quad (V_{ref2\phi 1} - V_{ref1\phi 1} + V_{oa4\phi 1}) \dots (51) \end{aligned}$$

となる。

[0049] 第二フェーズ $\phi 2$ では、端子 V_1 および V_2 の電圧は以下となる。

$$V_{1\phi 2} = V_{cm\phi 2} \dots (52)$$

$$V_{2\phi 2} = V_{cm\phi 2} \dots (53)$$

式(33)と上式から

$$\begin{aligned} V_{3\phi 2} - V_{4\phi 2} &= G \times (V_{1\phi 2} + V_{oa1\phi 2}) - (V_{2\phi 2} + V_{oa2\phi 2}) \\ &= G \times (V_{oa1\phi 2} - V_{oa2\phi 2}) \dots (54) \end{aligned}$$

また、式(25)から

$$V_{O\phi 2} = A_1 \times \{ (V_{6\phi 2} + V_{oa3\phi 2} - V_{5\phi 2}) + (A_2 \div A_1) \times (V_{8\phi 2} + V_{oa4\phi 2} - V_{7\phi 2}) \} \dots (55)$$

前述のとおり、 $V_6 = V_4$ 、 $V_7 = V_{ref1}$ 、 $V_8 = V_{ref2}$ であるから、式(55)は次のように表せる。

$$V_{O\phi 2} = A_1 \times \{ (V_{4\phi 2} - V_{5\phi 2} + V_{oa3\phi 2}) + (A_2 \div A_1$$

$$) \times (V_{ref2\phi2} - V_{ref1\phi2} + V_{oa4\phi2}) \} \dots (56)$$

式(24)から、 $V_{5\phi2} = V_{3\phi2} - \Delta V_{C1\phi1}$ であるから、上式(56)は次のように表せる。

$$V_{O\phi2} = A_1 \times \{ (V_{4\phi2} - V_{3\phi2} + \Delta V_{C1\phi1} + V_{oa3\phi2}) + (A_2 \div A_1) \times (V_{ref2\phi2} - V_{ref1\phi2} + V_{oa4\phi2}) \} \dots (57)$$

上式(57)中の $\Delta V_{C1\phi1}$ は、第一フェーズ $\phi1$ において容量 $C1$ に充電された電圧であり、式(51)で表されているから、これを式(57)に代入すると、

$$V_{O\phi2} = A_1 \times [\{ - (V_{3\phi2} - V_{4\phi2}) + (V_{3\phi1} - V_{4\phi1}) + (V_{oa3\phi2} - V_{oa3\phi1}) \} + (A_2 \div A_1) \times \{ (V_{ref2\phi2} - V_{ref1\phi2}) - (V_{ref2\phi1} - V_{ref1\phi1}) + (V_{oa4\phi2} - V_{oa4\phi1}) \}] \dots (58)$$

上式(58)に、式(48)(54)を代入すると

$$V_{O\phi2} = A_1 \times [G \times \{ - (V_{oa1\phi2} - V_{oa1\phi1}) + G \times (V_{oa2\phi2} - V_{oa2\phi1}) + (V_{oa3\phi2} - V_{oa3\phi1}) \} + (A_2 \div A_1) \times \{ (V_{ref2\phi2} - V_{ref1\phi2}) - (V_{ref2\phi1} - V_{ref1\phi1}) + (V_{oa4\phi2} - V_{oa4\phi1}) \}] \dots (59)$$

上式を式(29)と対比するために、差動増幅器3を經由して増幅器4に供給される電圧成分 ΔV_{sig} と、基準電圧設定回路5から増幅器4に供給される電圧成分 ΔV_{ref} を導入すると、式(59)は

$$V_{O\phi2} = A_1 \times [G \times \Delta V_{sig} + (A_2 \div A_1) \times \Delta V_{ref}] \dots (60)$$

となり、式(29)と同じ式になる。ここに

$$\Delta V_{sig} = \{ - (V_{oa1\phi2} - V_{oa1\phi1}) + G \times (V_{oa2\phi2} - V_{oa2\phi1}) + (V_{oa3\phi2} - V_{oa3\phi1}) \} \dots (61)$$

$$\Delta V_{ref} = (V_{ref2\phi2} - V_{ref1\phi2}) - (V_{ref2\phi1} - V_{ref1\phi1}) + (V_{oa4\phi2} - V_{oa4\phi1}) \dots (62)$$

である。

[0050] 厳密には、差動増幅器3および増幅器4のオフセット電圧 $V_{oa1} \sim 4$ は経時変化や温度変化（温度ドリフト）を示すが、第一フェーズ $\phi 1$ および第二フェーズ $\phi 2$ の時間がこれらの経時変化や温度変化に対して十分に短い時間であれば、オフセット電圧の値は、第一フェーズ $\phi 1$ と第二フェーズ $\phi 2$ で概等しい値とみなす事ができる。従って、式（59）において、 $V_{oa1\phi 2} - V_{oa1\phi 1}$ 、 $V_{oa2\phi 2} - V_{oa2\phi 1}$ 、 $V_{oa3\phi 2} - V_{oa3\phi 1}$ 、 $V_{oa4\phi 2} - V_{oa4\phi 1}$ はほぼゼロの値となり、第二フェーズの増幅器4における比較動作時に、差動増幅器3および増幅器4のオフセット成分は取り除かれる。

[0051] 以上をまとめると、前述の式（39）、（45）、（59）で示されるように、本発明の磁気センサ装置では、ホール素子1、差動増幅器3、増幅器4において発生する全てのオフセット成分を取り除き、ホール素子の信号成分と基準電圧とを比較することができ、高精度の磁界強度の検出が実現される。また、理想的なホール素子においては、第一検出状態と第二検出状態の同相電圧 $V_{cm\phi 1}$ 、 $V_{cm\phi 2}$ は等しいが、実際のホール素子においては必ずしも等しい値ではなく、このことも高精度な磁界強度の検出に誤差を生じさせる要因となっている。本発明の磁気センサ装置においては、式（59）で示されるように、比較結果の式の中にこれらの項は含まれておらず、ホール素子の同相電圧の非理想成分を除去した高精度の磁界強度の検出が実現される。

[0052] また、ホール素子の信号成分と比較される基準電圧成分 ΔV_{ref} は、式（31）に示されるように、基準電圧設定回路 V_{ref1} と準電圧設定回路 V_{ref2} の第一フェーズ $\phi 1$ における値と、第二フェーズ $\phi 2$ におけるそれぞれの値によって、任意に設定する事が可能である。すなわち、本発明の磁気センサ装置では、任意に基準電圧を設定することで、検出する磁界強度を任意に設定することができる。

[0053] また、一般的にホール素子の感度は温度依存を有するので、ホール素子1

が出力する磁界強度に応じた信号電圧も温度依存を有する。これを補正するために、例えば、基準電圧設定回路 V_{ref1} と基準電圧設定回路 V_{ref2} に温度依存をもたせることで、検出する磁界強度の温度依存を抑制することができる。

[0054] ここで、図1の磁気センサ装置を構成する要素である検出電圧設定回路5の回路構成の一例について示す。

[0055] 図5は、検出電圧設定回路5の一例である。

[0056] 図5の検出電圧設定回路5は、抵抗 R_{51} 、 R_{52} 、 R_{53} と、スイッチ S_{51} 、 S_{51x} 、 S_{52} 、 S_{52x} を有し、以下のように接続されて構成される。抵抗 R_{51} 、 R_{52} 、 R_{53} は、正の電源電圧端子（以下電源電圧端子） V_{DD} と負の電源電圧端子（以下、グランド端子） V_{SS} との間に直列に接続される。 R_{51} と R_{52} の接続点を V_{n1} 、 R_{52} と R_{53} の接続点を V_{n2} とする。スイッチ S_{51} 、 S_{51x} 、 S_{52} 、 S_{52x} は2つの端子を有し、スイッチ制御信号（図示しない）により、オンまたはオフが制御される。スイッチ S_{51} の一方の端子は接続点 V_{n1} に接続され、もう一方の端子は基準電圧設定回路 V_{ref1} の正極に接続される。スイッチ S_{51x} の一方の端子は接続点 V_{n2} に接続され、もう一方の端子は基準電圧設定回路 V_{ref1} の正極に接続される。スイッチ S_{52} の一方の端子は接続点 V_{n1} に接続され、もう一方の端子は基準電圧設定回路 V_{ref2} の正極に接続される。スイッチ S_{52x} の一方の端子は接続点 V_{n2} に接続され、もう一方の端子は基準電圧設定回路 V_{ref2} の正極に接続される。以下の説明では、電源電圧端子 V_{DD} およびグランド端子 V_{SS} の電圧をそれぞれ V_{DD} 、 V_{SS} 、接続点 V_{n1} 、 V_{n2} の電圧をそれぞれ V_{n1} 、 V_{n2} 、基準電圧設定回路 V_{ref1} の正極、 V_{ref2} の正極の電圧を、それぞれ基準電圧 V_{ref1} 、 V_{ref2} として説明する。

[0057] 検出電圧設定回路5は以上のように接続されており、次のように動作する。

[0058] 接続点 V_{n1} と V_{n2} の電圧は、 V_{DD} および V_{SS} を抵抗 R_{51} 、 R_{52}

2、R53で分圧した電圧であるから

$$V_{n1} = R_{51} \div (R_{51} + R_{52} + R_{53}) \times (V_{DD} - V_{SS}) \dots \quad (63)$$

$$V_{n2} = (R_{51} + R_{52}) \div (R_{51} + R_{52} + R_{53}) \times (V_{DD} - V_{SS}) \dots \quad (64)$$

となる。電圧 V_{n1} および V_{n2} は、抵抗 R_{51} 、 R_{52} 、 R_{53} により任意に設定可能である。

[0059] スイッチ S_{51} と S_{51x} は、どちらか一方がオンし、もう一方がオフするように制御される。従って、 V_{ref1} には V_{n1} または V_{n2} のどちらかの電圧が出力される。また、スイッチ S_{52} と S_{52x} についても同様に、どちらか一方がオンし、もう一方がオフするように制御される。従って、 V_{ref2} には V_{n1} または V_{n2} のどちらかの電圧が出力される。

[0060] ここで、図5に示す検出電圧設定回路5の各スイッチは図6に示すタイミングチャートのスイッチ制御信号で制御されるとする。

[0061] 図6にスイッチ制御信号のタイミングチャートを示す。

[0062] スイッチ S_1 は、前述のとおり、スイッチ制御信号により制御され、第一フェーズ ϕ_1 でオンし、第二フェーズ ϕ_2 でオフする。また、スイッチ S_{51} と S_{51x} はスイッチ制御信号により制御され、スイッチ S_{51} は ϕ_1 でも ϕ_2 でもオンし、スイッチ S_{51x} は ϕ_1 でも ϕ_2 でもオフする。また、スイッチ S_{52} と S_{52x} はスイッチ制御信号により制御され、スイッチ S_{52} は ϕ_1 でオンし、 ϕ_2 でオフする。スイッチ S_{51x} は ϕ_1 でオフし、 ϕ_2 でオフする。ここで、スイッチ S_1 がオフする際には、第一フェーズ ϕ_1 で容量 C_1 に充電した電圧に誤差が生じないようにするために、スイッチ S_1 がオフするタイミングよりも、スイッチ S_{52} および S_{52x} が切り替わるタイミングを遅らせる必要がある。これを明示するために、図6のタイミングチャートでは、誇張して図示している。なお、図6のタイミングチャートでは、スイッチ S_1 がオンする際にも、スイッチ S_{52} および S_{52x} が切り替わるタイミングを遅らせるようなタイミングとしているか、スイッ

チS 1 がオンする際には、スイッチS 1 がオンするタイミングと、スイッチS 5 2 およびS 5 2 x が切り替わるタイミングが同じでもよく、また、逆にS 5 2 およびS 5 2 x が切り替わるタイミングの方が早くてもよい。

[0063] 以上のようにスイッチが制御されるので、各フェーズにおける基準電圧 V_{ref1} 、 V_{ref2} は、次のようになる。

$$V_{ref1\phi1} = V_{n1}$$

$$V_{ref1\phi2} = V_{n1}$$

$$V_{ref2\phi1} = V_{n1}$$

$$V_{ref2\phi2} = V_{n2}$$

上式および式(31)から

$$\Delta V_{ref} = (V_{n2} - V_{n1}) \cdots (65)$$

となる。従って、ホール素子からの信号成分と増幅器4で比較される電圧 ΔV_{ref} は任意に設定可能な電圧 V_{n1} 、 V_{n2} の差分で与えられる。前述のとおり、本発明の磁気センサ装置では、任意に基準電圧を設定することが可能であり、すなわち、検出する磁界強度を任意に設定することができる。

[0064] 次に、図5に示す検出電圧設定回路5の各スイッチは、図7に示すタイミングチャートのスイッチ制御信号で制御されるとする。

[0065] 図7にスイッチ制御信号のタイミングチャートの一例を示す。図6に示すタイミングチャートとの違いは、スイッチS 5 1 が $\phi 1$ でオフ、 $\phi 2$ でオンし、スイッチS 5 1 x が $\phi 1$ でオン、 $\phi 2$ でオフする点である。このようにスイッチが制御されると、各フェーズにおける基準電圧 V_{ref1} 、 V_{ref2} は次のようになる。

$$V_{ref1\phi1} = V_{n2}$$

$$V_{ref1\phi2} = V_{n1}$$

$$V_{ref2\phi1} = V_{n1}$$

$$V_{ref2\phi2} = V_{n2}$$

上式および式(31)から

$$\Delta V_{ref} = 2 \times (V_{n2} - V_{n1}) \cdots (66)$$

となる。従って、図6のタイミングチャートで得られた ΔV_{ref} の電圧の2倍の電圧が得られる。すなわち、抵抗 R_{51} 、 R_{52} 、 R_{53} の値が一意に決まり、接続点 V_{n1} および V_{n2} の電圧が一意に決まった状態において、スイッチ S_{51} 、 S_{51x} 、 S_{52} 、 S_{52x} のオンとオフの制御を切り替える事により、検出する磁界強度を切り替えることが可能である。

[0066] さらに、図5に示す検出電圧設定回路5の各スイッチは、図8に示すタイミングチャートのスイッチ制御信号で制御されるとする。

[0067] 図8にスイッチ制御信号のタイミングチャートの一例を示す。図6に示すタイミングチャートとの違いは、スイッチ S_{51} が $\phi 2$ でオフする点、スイッチ S_{51x} が $\phi 2$ でオンする点、スイッチ S_{52} が $\phi 1$ でも $\phi 2$ でもオンする点、スイッチ S_{52x} が $\phi 1$ でも $\phi 2$ でもオフする点である。

[0068] このようにスイッチが制御されると、各フェーズにおける基準電圧 V_{ref1} 、 V_{ref2} は次のようになる。

$$V_{ref1\phi 1} = V_{n1}$$

$$V_{ref1\phi 2} = V_{n2}$$

$$V_{ref2\phi 1} = V_{n1}$$

$$V_{ref2\phi 2} = V_{n1}$$

上式および式(31)から

$$\Delta V_{ref} = -(V_{n2} - V_{n1}) \dots (67)$$

となる。従って、図6のタイミングチャートで得られた ΔV_{ref} の電圧と正負が逆の電圧が得られる。ここで、ホール素子の特性から、ホール素子1の出力端子対に出力される差動出力電圧 V_h の符号は、S極とN極で逆転する。すなわち、増幅器4に入力される信号成分は、S極とN極を検知する場合で符号が逆転する。従って、検出電圧設定回路5で設定する検出電圧についても、符号が逆の検出電圧が必要となる。図8のタイミングチャートの場合では、図6のタイミングチャートの場合と符号が逆の ΔV_{ref} が得られており、上記要件を満たしている。すなわち、第一フェーズ $\phi 1$ と第二フェーズ $\phi 2$ でオンおよびオフするスイッチを切換えて、 ΔV_{ref} の符号を逆

転させることにより、S極とN極を分別して検出する事が可能である。

[0069] また、検出電圧設定回路5の一例として図9を示す。

[0070] 図9は、検出電圧設定回路5の一例である。図5との違いは、抵抗R54、スイッチS51x'、S52x'を追加した点であり、追加要素は以下のように接続されて構成される。抵抗R54は、図5の電源電圧端子VDDと抵抗R53の間に直列に接続される。R53とR54の接続点をVn2'とする。スイッチS51x'、S52x'は2つの端子を有し、スイッチ制御信号(図示しない)により、オンまたはオフが制御される。スイッチS51x'の一方の端子は接続点Vn2'に接続され、もう一方の端子は基準電圧設定回路Vref1の正極に接続される。スイッチS52x'の一方の端子は接続点Vn2'に接続され、もう一方の端子は基準電圧設定回路Vref2の正極に接続される。追加された要素以外の接続は図5と同様である。

[0071] 検出電圧設定回路5は以上のように接続されており、次のように動作する。

[0072] 接続点Vn1とVn2とVn2'の電圧は、VDDおよびVSSを抵抗R51、R52、R53、R54で分圧した電圧であるから

$$V_{n1} = R_{51} \div (R_{51} + R_{52} + R_{53} + R_{54}) \times (V_{DD} - V_{SS}) \dots (68)$$

$$V_{n2} = (R_{51} + R_{52}) \div (R_{51} + R_{52} + R_{53} + R_{54}) \times (V_{DD} - V_{SS}) \dots (69)$$

$$V_{n2'} = (R_{51} + R_{52} + R_{53}) \div (R_{51} + R_{52} + R_{53} + R_{54}) \times (V_{DD} - V_{SS}) \dots (70)$$

となる。電圧Vn1およびVn2、Vn2'は、抵抗R51、R52、R53、R54により任意に設定可能である。

[0073] スイッチS51、S51x、S51x'は、スイッチS51がオンしているときはS51xとS51x'の両方ともオフし、スイッチS51がオフしているときはS51xかS51x'のどちらか一方がオンし、もう片方はオフするように制御される。スイッチS52、S52x、S52x'も同様に

、スイッチS52がオンしているときはS52xとS52x'の両方ともオフし、スイッチS52がオフしているときはS52xかS52x'のどちらか一方がオンし、もう片方はオフするように制御される。スイッチS51x'、S52x'は検出電圧にヒステリシスを設けるために備えており、スイッチS51x'またはS52x'によって設定された検出電圧により磁界強度が検出された場合、次の検出周期TでオンするスイッチがS51x'からS51x、またはS52x'からS52xに変更される。同様に、磁界強度の検出が解除された場合、次の検出周期TでオンするスイッチがS51xからS51x'、またはS52xからS52x'に変更される。これにより、磁界強度の検出および解除時におけるチャタリングを抑制することができる。

[0074] 以上をまとめると、前述の図5～図9の説明で示されるように、本発明の磁気センサ装置では、基準電圧設定回路5から増幅器4に供給される電圧成分 ΔV_{ref} の大きさと符号によって検出する磁界強度を任意に設定することが実現でき、容易にS極とN極の判別を行うことが実現でき、容易に検出と解除のヒステリシスを設定することが実現できる。このような本回路構成の多機能性は、図5および図9に示した検出電圧設定回路5の回路構成によるものだけでなく、式(31)で示すように、基準電圧成分 ΔV_{ref} を基準電圧設定回路 V_{ref1} および基準電圧設定回路 V_{ref2} の第一フェーズ ϕ_1 と第二フェーズ ϕ_2 における電圧により設定可能としている回路構成によるものである。

[0075] ここで、図1の磁気センサ装置を構成する要素である増幅器4の回路構成の一例について示しておく。図3の概念図で示した増幅器4の機能は、さらに具体的には、例えば図10に示すような回路構成で実現することができる。

[0076] 図10は、増幅器4の回路構成の一例である。

[0077] 増幅器4は、定電流回路I1と、NMOSトランジスタM43、M44A、M44B、M45A、M46A、M45B、M46Bと、PMOSトラン

ジスタM41、M42を有し、次のように接続されて構成される。定電流回路I1の一方は電源電圧端子VDDに接続され、もう一方はNMOSトランジスタM43のドレインおよびゲートに接続される。この接続点をVBNとする。VBNはNMOSトランジスタM44aのゲートとNMOSトランジスタM44bのゲートに接続される。NMOSトランジスタM43、M44A、M44Bのソースはグランド端子VSSに接続される。NMOSトランジスタM45AとM46AのソースはM44Aのドレインに接続され、NMOSトランジスタM45BとM46BのソースはM44Bのドレインに接続される。NMOSトランジスタM45AとM45BのドレインはPMOSトランジスタM41のドレインに接続される。この接続点をVAとする。NMOSトランジスタM46AとM46BのドレインはPMOSトランジスタM42のドレインに接続される。この接続点は、増幅器4の出力端子VOに接続される。PMOSトランジスタM41とM42のゲートは接続点VAに接続され、ソースは電源電圧端子VDDに接続される。NMOSトランジスタM45A、M46Aのゲートは、それぞれ第一差動入力対の第二入力端子V6、第一入力端子V5に接続され、NMOSトランジスタM45B、M46Bのゲートは、それぞれ第二差動入力対の第二入力端子V8、第一入力端子V7に接続される。

[0078] 増幅器4は以上のように接続されており、次のように動作する。

[0079] 定電流回路I1は、定電流を発生しNMOSトランジスタM43に供給する。NMOSトランジスタM43、M44A、M44Bはカレントミラー回路を構成しており、NMOSトランジスタM44A、M44Bのドレイン-ソース間には、M43のドレイン-ソース間に流れる電流に基づいた電流が流れる。NMOSトランジスタM44A、M45A、M46A、PMOSトランジスタM41、M42からなる5つのトランジスタは、差動増幅器を構成しており、第一差動入力対を構成するNMOSトランジスタM45A、M46Aのゲート電圧の差、すなわち、第一差動入力対の第二入力端子V6と第一差動入力対の第一入力端子V5の電圧差を増幅して、出力端子VOに出

力するように動作する。この増幅率を A_1 とする。ここで、カレントミラー回路構成および差動増幅器構成の動作については、CMOSアナログ回路の文献等にて詳細に記載されており、ここでは詳細な説明は省略する。また、NMOSトランジスタ M_{44B} 、 M_{45B} 、 M_{46B} 、PMOSトランジスタ M_{41} 、 M_{42} からなる5つのトランジスタも、差動増幅器を構成しており、第二差動入力対を構成するNMOSトランジスタ M_{45B} 、 M_{46B} のゲート電圧の差、すなわち、第二差動入力対の第二入力端子 V_8 と第二差動入力対の第一入力端子 V_7 の電圧差を増幅して、出力端子 V_O に出力するように動作する。この増幅率を A_2 とする。また、第一差動入力対を構成するNMOSトランジスタ M_{45A} のドレインと第二差動入力対を構成するNMOSトランジスタ M_{45B} のドレインが接続点 V_A にてPMOSトランジスタ M_{41} のドレインに接続され、第一差動入力対を構成するNMOSトランジスタ M_{46A} のドレインと第二差動入力対を構成するNMOSトランジスタ M_{46B} のドレインが出力端子 V_O にてPMOSトランジスタ M_{42} のドレインに接続されていることにより、この接続点 V_A および出力端子 V_O にて、第一差動入力対と第二差動入力対の各差動入力対で増幅された電圧が加算されるように動作する。これらの動作を式で表すと、

$$V_O = A_1 \times (V_6 - V_5) + A_2 \times (V_8 - V_7) \cdots (71)$$

となる。式(14)と同等の動作を行う。

[0080] 以上により、本発明の第1の実施形態の磁気センサ装置の動作を説明し、高精度な磁気検出を実現できることを示した。本発明の第1の実施形態を構成する、差動増幅器3および増幅器4および検出電圧設定回路5については、具体的な回路構成およびタイミングチャートを示したが、本説明内で記載した動作を行う構成であれば、必ずしもこの構成に制限されるものではない。例えば、差動増幅器3の具体的な構成を図2に示したが、構成はこの限りではなく、図11に示すように、抵抗 R_{13} を取り除き、その両端を接続した構成でも良い。この場合の差動増幅器3の増幅率 G は、式(13)で示された増幅率の式において、抵抗 R_{13} の値を限りなく小さくした値で表され、

$$G = (R_{11} + R_{12}) \div R_{12} \cdots (72)$$

となるが、本発明の趣旨である高精度な磁気検出という点から逸脱するものではない。

[0081] また、前述の説明では、S極とN極を分別して検出可能であることを示したが、さらには、本発明における磁気センサ装置は、交番検知（たとえばモータの回転検知）用途に使用することもできる。交番検知は一方（例えばS極）の極性のみの検知を行う状態から、その一方の極性が検知されると他方（N極）の極性のみの検知を行う状態に切り換わる磁気センサ装置である。

[0082] また、図4または図6または図7または図8のタイミングチャートにおいて、検出周期Tと検出周期Tの間一定期間のスタンバイ期間を設けて、磁気センサ装置の平均消費電流を抑える駆動方法とした場合でも、高精度な磁気検出の効果が得られる。

[0083] なお、前述では磁電変換素子を用いた磁気センサ装置について説明したが、本発明の装置は磁界強度に応じて電圧出力を行う磁電変換素子の代わりに、加速度や圧力などに応じて同様に電圧出力がなされる変換素子を用いることもできる。

<第2の実施形態>

図12は、本発明の第2の実施形態の磁気センサ装置の回路図である。図1に示した第1の実施形態との違いは、増幅器4を増幅器4bに変更し、検出電圧設定回路5の構成を変更した点である。増幅器4bの増幅器4との違いは、第三差動入力対を追加し、第三差動入力対の第一入力端子V9と、第三差動入力対の第二入力端子V10を追加した点にある。検出電圧設定回路5の変更点は、基準電圧設定回路Vref3および基準電圧設定回路Vref4が追加された点にある。増幅器4bの第三差動入力対の第一入力端子V9は基準電圧設定回路Vref3の正極に接続され、増幅器4bの第三差動入力対の第二入力端子V10は基準電圧設定回路Vref4の正極に接続される。このほかの接続および構成については、第一の実施形態と同じである。

[0084] 図13は、増幅器4bの機能を表す概念図である。

[0085] 図13に示す増幅器4bの図3に示した増幅器4との違いは、差動増幅器43およびその入力端子V9、V10を追加した点にある。増幅器4bの第三差動入力対の第一入力端子V9は差動増幅器43の反転入力端子に接続され、第三差動入力対の第二入力端子V10は差動増幅器43の非反転入力端子に接続される。差動増幅器43の出力は加算器44の入力に接続される。このほかの接続および構成については、図3に示す増幅器4と同じである。差動増幅器43は、差動増幅器41、42と同様に動作し、2つの入力端子V9とV10の電圧の差を増幅して加算器44に入力する。加算器44では差動増幅器41と差動増幅器42の出力に加えて差動増幅器43の出力の和を出力する。この増幅機能を式で表すと、式(14)に差増増幅回路43による項が追加され

$$V_0 = A_1 \times (V_6 - V_5) + A_2 \times (V_8 - V_7) + A_3 \times (V_{10} - V_9) \dots (73)$$

となる。ここにA3は差動増幅器43の増幅率である。

[0086] 本発明の第2の実施形態の磁気センサ装置の動作は、第1の実施形態の磁気センサ装置の動作と同様に説明され、結果的に次の式で表される。

[0087] 第二フェーズφ2における増幅器4の出力は、式(29)と同様に

$$V_{0\phi 2} = A_1 \times [\Delta V_{sig} + (A_2 \div A_1) \times \Delta V_{ref}] \dots (74)$$

となり、信号成分ΔVsigは、式(30)、(33)と同様に

$$\Delta V_{sig} = - (V_{3\phi 2} - V_{4\phi 2}) + (V_{3\phi 1} - V_{4\phi 1}) \dots (75)$$

$$\Delta V_{sig} = G \times \{ (V_{1\phi 2} - V_{2\phi 2}) - (V_{1\phi 1} - V_{2\phi 1}) \} \dots (76)$$

で表される。また、基準電圧成分ΔVrefは、式(31)に、基準電圧設定回路Vref3と基準電圧設定回路Vref4による項が追加され、

$$\Delta V_{ref} = (V_{ref 2\phi 2} - V_{ref 1\phi 2}) - (V_{ref 2\phi 1} - V_{ref 1\phi 1})$$

$$V_{ref1\phi1} + (V_{ref4\phi2} - V_{ref3\phi2}) - (V_{ref4\phi1} - V_{ref3\phi1}) \dots (77)$$

となる。前述の第1の実施形態の磁気センサ装置の説明において、基準電圧設定回路 V_{ref1} および基準電圧設定回路 V_{ref2} の電圧を第一フェーズ $\phi1$ と第二フェーズ $\phi2$ で適宜設定することにより、検出する磁界強度の任意設定や、S極とN極の判別や、検出と解除のヒステリシス設定が可能になるなどの多機能性を示したが、本回路構成においては、さらに基準電圧設定回路 V_{ref3} および基準電圧設定回路 V_{ref4} の電圧を第一フェーズ $\phi1$ と第二フェーズ $\phi2$ で適宜設定することが可能であり、さらに広範な磁気検出機能の実現が可能となることを示唆している。また、前述の第1の実施形態の磁気センサ装置の説明では、基準電圧設定回路 V_{ref1} および基準電圧設定回路 V_{ref2} に温度依存を持たせることで、ホール素子の感度の温度依存を補正し、検出する磁界強度の温度依存を抑制可能であることを示したが、本構成では、例えば、基準電圧設定回路 V_{ref1} および基準電圧設定回路 V_{ref2} は温度に依存しない基準電圧を出力し、基準電圧設定回路 V_{ref3} および基準電圧設定回路 V_{ref4} は温度に依存する基準電圧を出力することで、基準温度での検出磁界強度の設定を V_{ref1} および V_{ref2} で行い、基準温度からの温度補正分の設定を V_{ref3} および V_{ref4} で行うといったことが可能になる。

[0088] ここで、図12の磁気センサ装置を構成する要素である増幅器4bの回路構成の一例について示しておく。図13の概念図で示した増幅器4bの機能は、さらに具体的には、例えば図14に示すような回路構成で実現することができる。

[0089] 図14は、増幅器4bの回路構成の一例である。

[0090] 増幅器4bの増幅器4との違いは、NMOSトランジスタM44C、M45C、M46Cを追加した点にある。追加した要素は、増幅器4の構成に次のように接続される。NMOSトランジスタM44Cのソースはグランド端子VSSに接続される。NMOSトランジスタM45CとM46Cのソース

はM44Cのドレインに接続される。NMOSトランジスタM45Cのドレインは接続点VAに接続される。NMOSトランジスタM46Cのドレインは出力端子VOに接続される。NMOSトランジスタM45C、M46Cのゲートは、それぞれ第三差動入力対の第二入力端子V10、第一入力端子V9に接続される。このほかの接続および構成については、図10に示す増幅器4と同じである。

[0091] 増幅器4bは以上のように接続されており、次のように動作する。増幅器4からの追加分について説明する。

[0092] NMOSトランジスタM43とM44Cはカレントミラー回路を構成しており、NMOSトランジスタM44Cのドレイン-ソース間には、M43のドレイン-ソース間に流れる電流に基づいた電流が流れる。NMOSトランジスタM44C、M45C、M46C、PMOSトランジスタM41、M42からなる5つのトランジスタは、差動増幅器を構成しており、第三差動入力対を構成するNMOSトランジスタM45C、M46Cのゲート電圧の差、すなわち、第三差動入力対の第二入力端子V10と第一差動入力対の第一入力端子V9の電圧差を増幅して、出力端子VOに出力するように動作する。この増幅率をA3とする。第一差動入力対を構成するNMOSトランジスタM45Aのドレインと第二差動入力対を構成するNMOSトランジスタM45Bのドレインと第三差動入力対を構成するNMOSトランジスタM45Cのドレインが接続点VAにてPMOSトランジスタM41のドレインに接続され、第一差動入力対を構成するNMOSトランジスタM46Aのドレインと第二差動入力対を構成するNMOSトランジスタM46Bのドレインと第三差動入力対を構成するNMOSトランジスタM46Cのドレインが出力端子VOにてPMOSトランジスタM42のドレインに接続されていることにより、この接続点VAおよび出力端子VOにて、第一差動入力対と第二差動入力対と第三差動入力対の各差動入力対で増幅された電圧が加算されるように動作する。これらの動作を式で表すと、

$$V_O = A_1 \times (V_6 - V_5) + A_2 \times (V_8 - V_7) + A_3 \times (V_{10} - V_9)$$

9) . . . (78)

となり、式(73)と同等の動作を行うことが示される。

符号の説明

- [0093] 1 ホール素子
2 スイッチ切換回路
3、31、32、41、42、43 差動増幅器
4、4b 増幅器
44 加算器
5 検出電圧設定回路
I1 定電流回路
Vref1、Vref2、Vref3、Vref4 基準電圧設定回路

請求の範囲

[請求項1] センサ素子に印加される物理量の強度に応じて論理出力を行うセンサ装置であって、

前記センサ素子の第一の端子対および第二の端子対が接続され、電源が供給される端子対と物理量の強度に応じた検出電圧を出力する端子対とを切り替え制御し、前記検出電圧を出力する第一の出力端子及び第二の出力端子を有するスイッチ切替回路と、

前記スイッチ切替回路の第一の出力端子及び第二の出力端子が各々第一の入力端子及び第二の入力端子に接続され、前記検出電圧を差動増幅した結果を出力する第一の出力端子及び第二の出力端子を有する差動増幅器と、

第一の入力端子と第二の入力端子と第三の入力端子と第四の入力端子と出力端子を備え、該第一の入力端子と該出力端子が第一のスイッチを介して接続され、該第一の入力端子が第一の容量を介して前記差動増幅器の前記第一の出力端子と接続され、該第二の入力端子が前記差動増幅器の前記第二の出力端子と接続された増幅器と、

前記増幅器の前記第三の入力端子と前記第四の入力端子に異なる電圧を出力する検出電圧設定回路と、

を備えることを特徴とするセンサ装置。

[請求項2] 前記検出電圧設定回路は、電源端子と接地端子の間に直列に接続された複数の抵抗で構成され、少なくとも3つの分圧点を有し、

第一の分圧点と前記増幅器の前記第三の入力端子の間に設けられた第二のスイッチと、

第二の分圧点と前記増幅器の前記第三の入力端子の間に設けられた第三のスイッチと、

第三の分圧点と前記増幅器の前記第三の入力端子の間に設けられた第四のスイッチと、

前記第一の分圧点と前記増幅器の前記第四の入力端子の間に設けら

れた第五のスイッチと、

前記第二の分圧点と前記増幅器の前記第四の入力端子の間に設けられた第六のスイッチと、

前記第三の分圧点と前記増幅器の前記第四の入力端子の間に設けられた第七のスイッチと、

を備えることを特徴とする請求項 1 に記載のセンサ装置。

[請求項3]

前記スイッチ切替回路は、

前記センサ素子の前記第一端子対に電源を供給し、前記第二端子対から前記検出電圧を出力する第一検出状態と、

前記センサ素子の前記第二端子対に電源を供給し、前記第一端子対から前記検出電圧を出力する第二検出状態と、

を切り替える機能を有することを特徴とする請求項 1 または 2 に記載のセンサ装置。

[請求項4]

前記増幅器は、2つ以上の差動入力対を有し、

少なくとも一つの差動入力対には、前記差動増幅器より出力された差動信号が入力され、

少なくとも一つの差動入力対には、検出する物理量に応じた基準信号が入力される、ことを特徴とする請求項 1 から 3 のいずれかに記載のセンサ装置。


[請求項5]

前記物理量は、磁気である請求項 1 から 4 のいずれかに記載のセンサ装置。


[請求項6]

前記物理量は、圧力である請求項 1 から 4 のいずれかに記載のセンサ装置。


[図1]




[図2]




[図3]




[図4]




[図5]




[図6]




[図7]




[図8]




[図9]



[図12]



[図13]



INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP2013/051704

<p>A. CLASSIFICATION OF SUBJECT MATTER <i>G01R33/07(2006.01) i, H03K17/95(2006.01) i</i></p> <p>According to International Patent Classification (IPC) or to both national classification and IPC</p>														
<p>B. FIELDS SEARCHED</p> <p>Minimum documentation searched (classification system followed by classification symbols) <i>G01R33/07, H03K17/95</i></p> <p>Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched <i>Jitsuyo Shinan Koho 1922-1996 Jitsuyo Shinan Toroku Koho 1996-2013</i> <i>Kokai Jitsuyo Shinan Koho 1971-2013 Toroku Jitsuyo Shinan Koho 1994-2013</i></p> <p>Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)</p>														
<p>C. DOCUMENTS CONSIDERED TO BE RELEVANT</p> <table border="1" style="width:100%; border-collapse: collapse;"> <thead> <tr> <th style="width:10%;">Category*</th> <th style="width:70%;">Citation of document, with indication, where appropriate, of the relevant passages</th> <th style="width:20%;">Relevant to claim No.</th> </tr> </thead> <tbody> <tr> <td align="center">Y</td> <td>JP 2004-340782 A (Toko, Inc.), 02 December 2004 (02.12.2004), paragraph [0017]; fig. 5 (Family: none)</td> <td align="center">1-6</td> </tr> <tr> <td align="center">Y</td> <td>JP 2010-283522 A (New Japan Radio Co., Ltd.), 16 December 2010 (16.12.2010), paragraphs [0016] to [0028]; fig. 1 to 3 (Family: none)</td> <td align="center">1-6</td> </tr> <tr> <td align="center">Y</td> <td>JP 2010-281801 A (Seiko Instruments Inc.), 16 December 2010 (16.12.2010), paragraph [0015]; fig. 1 & US 2010/0308815 A1 & CN 101907691 A</td> <td align="center">2</td> </tr> </tbody> </table>			Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.	Y	JP 2004-340782 A (Toko, Inc.), 02 December 2004 (02.12.2004), paragraph [0017]; fig. 5 (Family: none)	1-6	Y	JP 2010-283522 A (New Japan Radio Co., Ltd.), 16 December 2010 (16.12.2010), paragraphs [0016] to [0028]; fig. 1 to 3 (Family: none)	1-6	Y	JP 2010-281801 A (Seiko Instruments Inc.), 16 December 2010 (16.12.2010), paragraph [0015]; fig. 1 & US 2010/0308815 A1 & CN 101907691 A	2
Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.												
Y	JP 2004-340782 A (Toko, Inc.), 02 December 2004 (02.12.2004), paragraph [0017]; fig. 5 (Family: none)	1-6												
Y	JP 2010-283522 A (New Japan Radio Co., Ltd.), 16 December 2010 (16.12.2010), paragraphs [0016] to [0028]; fig. 1 to 3 (Family: none)	1-6												
Y	JP 2010-281801 A (Seiko Instruments Inc.), 16 December 2010 (16.12.2010), paragraph [0015]; fig. 1 & US 2010/0308815 A1 & CN 101907691 A	2												
<p><input type="checkbox"/> Further documents are listed in the continuation of Box C. <input type="checkbox"/> See patent family annex.</p>														
<p>* Special categories of cited documents:</p> <table style="width:100%;"> <tr> <td style="width:50%;"> <p>“A” document defining the general state of the art which is not considered to be of particular relevance</p> <p>“E” earlier application or patent but published on or after the international filing date</p> <p>“L” document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified)</p> <p>“O” document referring to an oral disclosure, use, exhibition or other means</p> <p>“P” document published prior to the international filing date but later than the priority date claimed</p> </td> <td style="width:50%;"> <p>“T” later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention</p> <p>“X” document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone</p> <p>“Y” document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art</p> <p>“&” document member of the same patent family</p> </td> </tr> </table>			<p>“A” document defining the general state of the art which is not considered to be of particular relevance</p> <p>“E” earlier application or patent but published on or after the international filing date</p> <p>“L” document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified)</p> <p>“O” document referring to an oral disclosure, use, exhibition or other means</p> <p>“P” document published prior to the international filing date but later than the priority date claimed</p>	<p>“T” later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention</p> <p>“X” document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone</p> <p>“Y” document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art</p> <p>“&” document member of the same patent family</p>										
<p>“A” document defining the general state of the art which is not considered to be of particular relevance</p> <p>“E” earlier application or patent but published on or after the international filing date</p> <p>“L” document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified)</p> <p>“O” document referring to an oral disclosure, use, exhibition or other means</p> <p>“P” document published prior to the international filing date but later than the priority date claimed</p>	<p>“T” later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention</p> <p>“X” document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone</p> <p>“Y” document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art</p> <p>“&” document member of the same patent family</p>													
<p>Date of the actual completion of the international search 04 April, 2013 (04.04.13)</p>		<p>Date of mailing of the international search report 16 April, 2013 (16.04.13)</p>												
<p>Name and mailing address of the ISA/ Japanese Patent Office</p>		<p>Authorized officer</p>												
<p>Facsimile No.</p>		<p>Telephone No.</p>												

A. 発明の属する分野の分類 (国際特許分類 (IPC)) Int.Cl. G01R33/07(2006.01)i, H03K17/95(2006.01)i		
B. 調査を行った分野 調査を行った最小限資料 (国際特許分類 (IPC)) Int.Cl. G01R33/07, H03K17/95		
最小限資料以外の資料で調査を行った分野に含まれるもの 日本国実用新案公報 1922-1996年 日本国公開実用新案公報 1971-2013年 日本国実用新案登録公報 1996-2013年 日本国登録実用新案公報 1994-2013年		
国際調査で使用した電子データベース (データベースの名称、調査に使用した用語)		
C. 関連すると認められる文献		
引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求項の番号
Y	JP 2004-340782 A (東光株式会社) 2004.12.02, 段落【0017】、【図5】 (ファミリーなし)	1-6
Y	JP 2010-283522 A (新日本無線株式会社) 2010.12.16, 段落【0016】 - 【0028】、【図1】 - 【図3】 (ファミリーなし)	1-6
Y	JP 2010-281801 A (セイコーインスツル株式会社) 2010.12.16, 段落【0015】、【図1】 & US 2010/0308815 A1 & CN 101907691 A	2
<input type="checkbox"/> C欄の続きにも文献が列挙されている。 <input type="checkbox"/> パテントファミリーに関する別紙を参照。		
* 引用文献のカテゴリー 「A」 特に関連のある文献ではなく、一般的技術水準を示すもの 「E」 国際出願日前の出願または特許であるが、国際出願日以後に公表されたもの 「L」 優先権主張に疑義を提起する文献又は他の文献の発行日若しくは他の特別な理由を確立するために引用する文献 (理由を付す) 「O」 口頭による開示、使用、展示等に言及する文献 「P」 国際出願日前で、かつ優先権の主張の基礎となる出願日の後に公表された文献 「T」 国際出願日又は優先日後に公表された文献であって出願と矛盾するものではなく、発明の原理又は理論の理解のために引用するもの 「X」 特に関連のある文献であって、当該文献のみで発明の新規性又は進歩性がないと考えられるもの 「Y」 特に関連のある文献であって、当該文献と他の1以上の文献との、当業者にとって自明である組合せによって進歩性がないと考えられるもの 「&」 同一パテントファミリー文献		
国際調査を完了した日 04.04.2013	国際調査報告の発送日 16.04.2013	
国際調査機関の名称及びあて先 日本国特許庁 (ISA/J P) 郵便番号100-8915 東京都千代田区霞が関三丁目4番3号	特許庁審査官 (権限のある職員) 中村 和正 電話番号 03-3581-1101 内線 3258	2S 4401