



(19) 대한민국특허청(KR)  
(12) 등록특허공보(B1)

(45) 공고일자 2018년09월14일  
(11) 등록번호 10-1899178  
(24) 등록일자 2018년09월10일

(51) 국제특허분류(Int. Cl.)  
G02B 27/22 (2006.01) G02F 1/13 (2006.01)  
G09G 3/36 (2006.01) H04N 13/30 (2018.01)  
(21) 출원번호 10-2013-7023782  
(22) 출원일자(국제) 2012년01월25일  
심사청구일자 2017년01월12일  
(85) 번역문제출일자 2013년09월09일  
(65) 공개번호 10-2014-0051151  
(43) 공개일자 2014년04월30일  
(86) 국제출원번호 PCT/JP2012/052193  
(87) 국제공개번호 WO 2012/111427  
국제공개일자 2012년08월23일  
(30) 우선권주장  
JP-P-2011-031103 2011년02월16일 일본(JP)  
(56) 선행기술조사문헌  
JP10174127 A\*  
\*는 심사관에 의하여 인용된 문헌

(73) 특허권자  
가부시키가이샤 한도오파이 에네루기 켄큐쇼  
일본국 가나가와켄 아쓰기시 하세 398  
(72) 발명자  
야마자키 슌페이  
일본 2430036 가나가와켄 아쓰기시 하세 398 가부  
시키가이샤 한도오파이 에네루기 켄큐쇼 내  
고야마 준  
일본 2430036 가나가와켄 아쓰기시 하세 398 가부  
시키가이샤 한도오파이 에네루기 켄큐쇼 내  
(74) 대리인  
장수길, 박충범, 이중희

전체 청구항 수 : 총 7 항


심사관 : 이정호

(54) 발명의 명칭 표시 장치

(57) 요약

표시 장치는, 표시 패널과, 표시 패널의 시인자 측으로 제공되며 서로 인접하는 제 1 액정 소자 및 제 2 액정 소자를 포함한 셔터 패널을 포함한다. 제 1 표시 상태에서는, 제 1 액정 소자에 의하여 셔터 패널에 제 1 차광 영역 및 제 1 투광 영역을 형성하고, 표시 패널로부터의 광은 제 1 투광 영역을 통하여 방출된다. 제 2 표시 상태에서는, 제 1 액정 소자 및 제 2 액정 소자에 의하여 셔터 패널에 제 1 차광 영역보다 큰 제 2 차광 영역과 제 1 투광 영역보다 작은 제 2 투광 영역을 형성하고, 표시 패널로부터의 광은 제 2 투광 영역을 통하여 방출된다.

대표도 - 도2



## 명세서

### 청구범위

#### 청구항 1

표시 장치에 있어서,

표시 패널과;

제 1 액정 소자, 제 2 액정 소자, 및 제 3 액정 소자를 포함한 서터 패널과;

상기 표시 장치와 시인자 사이의 거리를 검출하는 센서를 포함하고,

상기 제 1 액정 소자는 상기 제 2 액정 소자와 상기 제 3 액정 소자 사이에 개재되고,

상기 제 1 액정 소자는 제 1 전극을 포함하고, 상기 제 2 액정 소자는 제 2 전극을 포함하고, 상기 제 3 액정 소자는 제 3 전극을 포함하고,

상기 제 2 전극은 상기 제 3 전극에 배선을 통하여 전기적으로 접속되고,

제 1 표시 상태에서는, 상기 제 1 액정 소자, 상기 제 2 액정 소자, 및 상기 제 3 액정 소자에 의하여 상기 서터 패널에 제 1 차광 영역 및 제 1 투광 영역이 형성되고, 상기 표시 패널로부터의 광은 상기 제 1 투광 영역을 통하여 방출되고,

제 2 표시 상태에서는, 상기 제 1 액정 소자, 상기 제 2 액정 소자, 및 상기 제 3 액정 소자에 의하여 상기 서터 패널에 상기 제 1 차광 영역보다 큰 제 2 차광 영역 및 상기 제 1 투광 영역보다 작은 제 2 투광 영역이 형성되고, 상기 표시 패널로부터의 광은 상기 제 2 투광 영역을 통하여 방출되고,

상기 서터 패널은 상기 표시 패널로부터의 광의 방향으로 위치되고,

상기 센서에 의하여 검출된 거리에 따라 상기 제 1 표시 상태 및 상기 제 2 표시 상태 중 하나가 선택되는, 표시 장치.

#### 청구항 2

삭제

#### 청구항 3

삭제

#### 청구항 4

삭제

#### 청구항 5

표시 장치에 있어서,

표시 패널과;

제 1 액정 소자, 제 2 액정 소자, 및 제 3 액정 소자를 포함한 서터 패널과;

상기 표시 장치와 시인자 사이의 거리와 각도를 검출하는 센서를 포함하고,

상기 제 1 액정 소자는 상기 제 2 액정 소자와 상기 제 3 액정 소자 사이에 개재되고,

상기 제 1 액정 소자는 제 1 전극을 포함하고, 상기 제 2 액정 소자는 제 2 전극을 포함하고, 상기 제 3 액정 소자는 제 3 전극을 포함하고,

상기 제 2 전극은 상기 제 3 전극에 배선을 통하여 전기적으로 접속되고,

제 1 표시 상태에서는, 상기 제 1 액정 소자, 상기 제 2 액정 소자, 및 상기 제 3 액정 소자에 의하여 상기 셔터 패널에 제 1 차광 영역 및 제 1 투광 영역이 형성되고, 상기 표시 패널로부터의 광은 상기 제 1 투광 영역을 통하여 방출되고,

제 2 표시 상태에서는, 상기 제 1 액정 소자, 상기 제 2 액정 소자, 및 상기 제 3 액정 소자에 의하여 상기 셔터 패널에 상기 제 1 차광 영역보다 큰 제 2 차광 영역 및 상기 제 1 투광 영역보다 작은 제 2 투광 영역이 형성되고, 상기 표시 패널로부터의 광은 상기 제 2 투광 영역을 통하여 방출되고,

상기 셔터 패널은 상기 표시 패널로부터의 광의 방향으로 위치되고,

상기 센서에 의하여 검출된 거리와 각도에 따라 상기 제 1 표시 상태 및 상기 제 2 표시 상태 중 하나가 선택되고,

상기 셔터 패널은 제 1 트랜지스터 및 제 2 트랜지스터를 포함하고,

상기 제 1 트랜지스터의 소스 및 드레인 중 하나는 상기 제 1 전극에 전기적으로 접속되고,

상기 제 2 트랜지스터의 소스 및 드레인 중 하나는 상기 제 2 전극에 전기적으로 접속되고,

상기 제 1 트랜지스터의 소스 및 드레인 중 다른 하나는 제 1 배선에 전기적으로 접속되고,

상기 제 2 트랜지스터의 소스 및 드레인 중 다른 하나는 제 2 배선에 전기적으로 접속되고,

상기 제 1 트랜지스터의 게이트는 제 3 배선에 전기적으로 접속되고,

상기 제 2 트랜지스터의 게이트는 상기 제 3 배선에 전기적으로 접속되는, 표시 장치.

## 청구항 6

삭제

## 청구항 7

삭제

## 청구항 8

삭제

## 청구항 9

표시 장치에 있어서,

표시 패널과;

제 1 액정 소자, 제 2 액정 소자, 및 제 3 액정 소자를 포함한 셔터 패널과;

상기 표시 장치와 시인자 사이의 거리와 각도를 검출하는 센서를 포함하고,

상기 제 1 액정 소자는 상기 제 2 액정 소자와 상기 제 3 액정 소자 사이에 개재되고,

상기 제 1 액정 소자는 제 1 전극을 포함하고, 상기 제 2 액정 소자는 제 2 전극을 포함하고, 상기 제 3 액정 소자는 제 3 전극을 포함하고,

상기 제 2 전극은 상기 제 3 전극에 배선을 통하여 전기적으로 접속되고,

제 1 표시 상태에서는, 상기 제 1 액정 소자, 상기 제 2 액정 소자, 및 상기 제 3 액정 소자에 의하여 상기 셔터 패널에 제 1 차광 영역 및 제 1 투광 영역이 형성되고, 상기 표시 패널로부터의 광은 상기 제 1 투광 영역을 통하여 방출되고,

제 2 표시 상태에서는, 상기 제 1 액정 소자, 상기 제 2 액정 소자, 및 상기 제 3 액정 소자에 의하여 상기 셔터 패널에 상기 제 1 차광 영역보다 큰 제 2 차광 영역 및 상기 제 1 투광 영역보다 작은 제 2 투광 영역이 형성되고, 상기 표시 패널로부터의 광은 상기 제 2 투광 영역을 통하여 방출되고,

상기 셔터 패널은 상기 표시 패널로부터의 광의 방향으로 위치되고,

상기 센서에 의하여 검출된 거리와 각도에 따라 상기 제 1 표시 상태 및 상기 제 2 표시 상태 중 하나가 선택되는, 표시 장치.

#### 청구항 10

제 1 항, 제 5 항 및 제 9 항 중 어느 한 항에 있어서,  
상기 표시 패널은 서로 인접하는 제 1 화소와 제 2 화소를 포함한 화소 유닛을 포함하고,  
상기 제 1 차광 영역의 피치는 상기 화소 유닛의 피치보다 큰, 표시 장치.

#### 청구항 11

제 1 항, 제 5 항 및 제 9 항 중 어느 한 항에 있어서,  
상기 표시 패널은 발광 표시 소자를 포함하는, 표시 장치.

#### 청구항 12

제 1 항, 제 5 항 및 제 9 항 중 어느 한 항에 있어서,  
상기 표시 패널은 액정 표시 소자를 포함하는, 표시 장치.

#### 청구항 13

제 1 항, 제 5 항 및 제 9 항 중 어느 한 항에 있어서,  
상기 센서는 적외선 센서 및 자이로 센서에 의해 검출하는, 표시 장치.

### 발명의 설명

#### 기술 분야

[0001] 본 발명은, 표시 장치에 관한 것이며, 특히 3차원(3D) 화상을 표시할 수 있는 표시 장치에 관한 것이다.

#### 배경 기술

[0002] 텔레비전 장치 등의 대형 표시 장치에서 휴대 전화 등의 소형 표시 장치에 이르기까지 표시 장치가 널리 사용되고 있다. 부가 가치가 높은 제품이 요구될 것이고 개발이 진행되고 있다. 근년, 더 현실적인 화상을 표시하기 위하여, 3D 화상을 표시할 수 있는 표시 장치가 개발되고 있다.

[0003] 3D 화상을 표시하는 방식으로서, 왼쪽 눈으로 보는 화상과 오른쪽 눈으로 보는 화상을 분리하기 위한 안경을 사용하는 방식(스테레오스코피(sterescopy)라고도 함)과, 표시부에서 왼쪽 눈으로 보는 화상과 오른쪽 눈으로 보는 화상을 분리하기 위한 구성을 추가하여 안경 없이 3D 화상을 볼 수 있는 무안경 방식(autostereoscopy)이 있다. 무안경 방식의 3D 화상을 보기 위하여 안경을 준비할 필요가 없어 편리성이 뛰어나다. 무안경 방식의 3D 표시는 휴대 전화나 휴대형 게임기 등으로 보급되고 있다.

[0004] 무안경 방식으로 3D 화상을 표시하는 방식으로서, 표시부에 시차 배리어를 추가하는 시차 배리어 방식(parallax barrier method)이 알려져 있다. 이 방식에 있어서의 시차 배리어는 스트라이프 형상의 차광부이고, 3D 표시로부터 2D 표시로 전환할 때 해상도의 저하를 초래한다. 그래서, 시차 배리어 방식에 있어서, 패터닝된 투명 전극을 갖는 액정 패널을 사용하고, 2D 표시와 3D 표시를 전환하는 경우에 시차 배리어의 유무를 설정하기 위해서, 상기 투명 전극에 인가하는 전압을 제어함으로써 액정층에 의한 투광 또는 차광을 제어하는 구성이 제안되어 있다(특허 문헌 1 참조).

### 선행기술문헌

#### 특허문헌

[0005] (특허문헌 0001) 일본국 특개2005-258013호 공보

## 발명의 내용

### 해결하려는 과제

- [0006] 그러나, 시차 배리어 방식으로 3D 화상을 표시하기 위해서는 표시 화면과 시인자(視認者)의 눈 사이에 특정한 거리가 있을 필요가 있다.
- [0007] 그래서, 본 발명의 일 형태의 목적은, 시인자가 육안으로 3D 화상을 볼 수 있는 거리(표시 화면과 시인자의 눈 사이)의 범위를 확대하는 것이다.

### 과제의 해결 수단

- [0008] 본 발명의 일 형태에 따르면, 표시 장치는, 표시 패널과, 표시 패널의 시인자 측으로 제공되며 제 1 액정 소자 및 제 1 액정 소자와 인접하는 제 2 액정 소자를 갖는 셔터 패널을 포함한다. 제 1 표시 상태에서는, 제 1 액정 소자에 의하여 셔터 패널에 제 1 차광 영역 및 제 1 투광 영역을 형성하고, 표시 패널로부터의 광은 제 1 투광 영역을 통하여 방출된다. 제 2 표시 상태에서는, 제 1 액정 소자 및 제 2 액정 소자에 의하여 셔터 패널에 제 1 차광 영역보다 큰 제 2 차광 영역과 제 1 투광 영역보다 작은 제 2 투광 영역을 형성하고, 표시 패널로부터의 광은 제 2 투광 영역을 통하여 방출된다.
- [0009] 본 발명의 다른 형태에 따르면, 표시 장치는, 표시 패널과, 표시 패널의 시인자 측으로 제공되며 제 1 액정 소자 및 제 1 액정 소자와 인접하는 제 2 액정 소자를 갖는 셔터 패널과, 셔터 패널 및 시인자 사이의 거리와 각도를 검출하는 센서를 포함한다. 제 1 표시 상태에서는, 제 1 액정 소자에 의하여 셔터 패널에 제 1 차광 영역 및 제 1 투광 영역을 형성하고, 표시 패널로부터의 광은 제 1 투광 영역을 통하여 방출된다. 제 2 표시 상태에서는, 제 1 액정 소자 및 제 2 액정 소자에 의하여 셔터 패널에 제 1 차광 영역보다 큰 제 2 차광 영역과 제 1 투광 영역보다 작은 제 2 투광 영역을 형성하고, 표시 패널로부터의 광은 제 2 투광 영역을 통하여 방출된다. 센서에 의하여 검출된 거리와 각도에 따라 제 1 표시 상태 및 제 2 표시 상태 중 하나가 선택된다.
- [0010] 상기 표시 장치에 있어서, 제 2 액정 소자는 제 1 액정 소자의 양측에 제공할 수 있다. 또한, 표시 패널은, 서로 인접하는 제 1 화소와 제 2 화소를 포함한 화소 유닛을 포함할 수 있고, 제 1 차광 영역의 피치는 화소 유닛의 피치보다 클 수 있다.

### 발명의 효과

- [0011] 본 발명의 일 형태에 따르면, 시인자가 육안으로 3D 화상을 볼 수 있는 거리 범위를 확대할 수 있다. 그 결과, 편리성이 뛰어난 표시 장치를 제공할 수 있다.

### 도면의 간단한 설명

- [0012] 도면에 있어서,
- 도 1의 (A) 및 (B)는 각각 표시 장치를 도시한 모식도이고,
- 도 2의 (A) 내지 (C)는 차광부, 표시 패널, 및 시인자 사이의 관계를 도시한 것이고,
- 도 3의 (A)는 표시 장치의 이용예를 도시한 도면이고, 도 3의 (B)는 표시 장치의 블록도이고,
- 도 4의 (A1), (A2), (B1), (B2), (C1), 및 (C2)는 셔터 패널의 형태를 도시한 것이고,
- 도 5의 (A) 및 (B)는 셔터 패널의 형태를 도시한 것이고,
- 도 6의 (A) 및 (B)는 표시 패널의 일 형태를 도시한 것이고,
- 도 7의 (A) 및 (B)는 표시 패널의 일 형태를 도시한 것이고,
- 도 8의 (A) 및 (B)는 셔터 패널의 일 형태를 도시한 것이고,
- 도 9의 (A) 내지 (C)는 전자 기기의 형태를 도시한 것이다.

### 발명을 실시하기 위한 구체적인 내용

- [0013] 이하에서, 본 발명의 실시형태에 대하여 도면을 참조하여 설명한다. 또한, 본 발명은 많은 상이한 형태로 실시

할 수 있고 본 발명의 취지 및 범위에서 벗어남이 없이 본 발명의 형태 및 상세한 사항을 다양하게 변경할 수 있다는 것은 당업자라면 용이하게 이해할 수 있다. 따라서, 본 발명은 본 실시형태의 이하의 설명에 한정해서 해석되는 것은 아니다. 또한, 이하에서 설명하는 본 발명의 구성에 있어서, 같은 부분을 나타내는 부호는 다른 도면간에서 공통적으로 사용된다.

- [0014] 또한, 실시형태의 도면 등에 도시된 구성에 있어서 크기, 층의 두께, 신호 파형, 및 영역은 단순화를 위하여 과장되는 경우가 있다. 따라서, 반드시 그 스케일은 도면 등에 도시된 스케일에 한정될 필요는 없다.
- [0015] 또한, 본 명세서 등에서, "제 1", "제 2", "제 3" 및 "제 N(N은 자연수)"이라는 용어는, 구성 요소간 혼동을 피하기 위하여 사용되는 것이기 때문에 구성 요소의 개수를 한정하지 않는다. 자연수는 특별한 설명이 없는 한, 1 이상이다.
- [0016] (실시형태 1)
- [0017] 우선, 본 발명의 일 형태에 따른 표시 장치에 대하여 도 1의 (A) 및 (B), 도 2의 (A) 내지 (C), 및 도 3의 (A) 및 (B)를 참조하여 설명한다.
- [0018] 도 1의 (A) 및 (B)는 각각 본 발명의 일 형태에 따른 표시 장치를 도시한 모식도이다. 도 1의 (A)에 도시된 표시 장치는, 복수의 화소(100)가 매트릭스로 배치된 표시 패널(10)과, 제 1 액정 소자(200A) 및 제 2 액정 소자(200B)가 서로 인접하며 스트라이프 패턴으로 배치된 셔터 패널(20)을 포함한다. 도 1의 (B)에 도시된 표시 장치는, 복수의 화소(100)가 매트릭스로 배치된 표시 패널(10)과, 제 1 액정 소자(200A) 및 제 2 액정 소자(200B)가 서로 인접하며 매트릭스로 배치된 셔터 패널(20)을 포함한다. 도 1의 (A) 및 (B)에는 시인자의 시인 상태를 나타내기 위해서 왼쪽 눈(31) 및 오른쪽 눈(32)을 도시하였다.
- [0019] 셔터 패널(20)은, 표시 패널(10)로부터 광이 방출되는 방향, 즉 표시 장치 중 시인자에 의하여 시인되는 측으로 제공된다. 셔터 패널(20)은, 복수의 제 1 액정 소자(200A) 및/또는 복수의 제 2 액정 소자(200B)를 사용하여, 시인자에 의하여 시인되는 표시를 차단할 수 있다. 구체적으로는, 셔터 패널(20)은, 제 1 액정 소자(200A) 및/또는 제 2 액정 소자(200B)가 차광 상태인지 또는 투광 상태인지에 따라 제 1 표시 상태 또는 제 2 표시 상태를 취한다. 또한, 셔터 패널(20)에서, 시인자에 의하여 시인되는 표시는 복수의 제 1 액정 소자(200A) 및/또는 복수의 제 2 액정 소자(200B)의 영역 이외에서는 차단되지 않는다. 셔터 패널(20)에서는, 제 1 표시 상태에 있어서, 제 1 액정 소자(200A)를 사용하여 제 1 차광 영역이 형성되고, 제 1 차광 영역 이외의 부분에 제 1 투광 영역이 형성된다. 제 2 표시 상태에 있어서, 제 1 액정 소자(200A) 및 제 2 액정 소자(200B)를 사용하여 제 2 차광 영역이 형성되고, 제 2 차광 영역 이외의 부분에 제 2 투광 영역이 형성된다. 또한, 제 1 액정 소자(200A) 및/또는 제 2 액정 소자(200B)를 사용하여 형성되는 차광 영역의 개수는 일레이고, 증가할 수 있다.
- [0020] 본 실시형태에서 설명하는 제 1 액정 소자(200A) 및 제 2 액정 소자(200B)의 조합을 광학 셔터 영역(200)으로 간주하면, 광학 셔터 영역(200)은 시차 배리어로서 기능할 수 있다. 본 발명의 일 형태에서 시차 배리어로서 기능하는 광학 셔터 영역(200)은 도 1의 (A) 또는 (B)에 도시된 바와 같이 스트라이프 패턴 또는 매트릭스로 배치되고, 스트라이프 패턴 또는 매트릭스로 배치되는 광학 셔터의 폭을 조절하는 기능을 갖는다. 구체적으로는, 예를 들어 제 1 액정 소자(200A)만이 초기 상태에서 시차 배리어로서 기능하고, 시인자의 시인 상태에 따라 제 1 액정 소자(200A) 및/또는 제 2 액정 소자(200B)가 시차 배리어로서 기능할 수 있다. 즉, 본 실시형태에서 설명하는 광학 셔터 영역(200)을 포함한 셔터 패널(20)은, 시인자의 시인 상태에 따라 시차 배리어 폭을 변화시킬 수 있다.
- [0021] 본 실시형태에서 설명하는 제 1 액정 소자(200A) 및 제 2 액정 소자(200B)의 폭(이 액정 소자들이 스트라이프 패턴을 형성하는 상태에서 단축 방향의 길이)은 반복 단위인 화소(100)의 피치보다 작게 설정하는 것이 바람직하다. 상기와 같이 설계된 본 실시형태의 광학 셔터 영역(200)에서는, 제 1 액정 소자(200A) 및 제 2 액정 소자(200B)에 의하여 광의 투과 또는 차단을 개별적으로 제어함으로써, 시차 배리어로서 기능하는 광학 셔터 영역(200)의 폭을 용이하게 조절할 수 있다. 또한, 제 2 액정 소자(200B)를 사용하여 형성되는 차광 영역의 크기는 제 1 액정 소자(200A)를 사용하여 형성되는 차광 영역의 크기보다 큰 것이 바람직하다. 이와 같은 구성으로 함으로써, 시인자가 3D 화상을 볼 수 있는 범위가 확대될 수 있다.
- [0022] 또한, 화소는, 밝기를 제어할 수 있는 요소인 복수의 부화소를 조합하여 얻어진 표시 단위에 상당한다. 복수의 부화소는 컬러 화상을 표시하기 위한 조합인 적색(R), 녹색(G), 및 청색(B)의 색 요소의 밝기를 제어할 수 있는 표시 단위를 형성한다. 또한, 컬러 화상을 표시하기 위한 색 요소의 색은 RGB의 3색에 한정되지 않고, 3색보다 많아도 좋고, RGB 이외의 색을 포함하여도 좋다.



- [0023] 다음에, 도 2의 (A) 내지 (C)는, 도 1의 (A) 및 (B)의 파선 A-B를 따른 표시 장치의 구조를, 시인자의 왼쪽 눈(31) 및 오른쪽 눈(32)과 표시 패널(10) 사이의 거리를 바꿔서, 모식적으로 도시한 것이다. 도 2의 (A) 내지 (C)에 있어서, 도 2의 (A)에서의 시인자의 왼쪽 눈(31) 및 오른쪽 눈(32)과 표시 패널(10) 사이의 거리를 기준으로 하여, 도 2의 (B)는 시인자의 왼쪽 눈(31) 및 오른쪽 눈(32)이 표시 패널(10)로부터 더 먼 경우, 도 2의 (C)는 시인자의 왼쪽 눈(31) 및 오른쪽 눈(32)이 표시 패널(10)에 더 가까운 경우에 대하여 도시한 것이다.
- [0024] 도 2의 (A) 내지 (C)를 서로 비교한다. 시인자가 도 2의 (A)의 거리로부터 표시 장치를 볼 때, 광학 셔터 영역(200)은, 왼쪽 눈(31) 및 오른쪽 눈(32) 중 한쪽이 특정의 화소(100)의 표시를 직접(광학 셔터 영역(200)을 통하지 않고) 시인하고, 왼쪽 눈(31) 및 오른쪽 눈(32) 중 다른 쪽이 상기 특정의 화소(100)의 표시를 광학 셔터 영역(200)을 통하지 않고 시인하도록, 위치된다.
- [0025] 시인자가 도 2의 (A)의 거리로부터 표시 장치를 볼 때, 왼쪽 눈(31)은 화소(100a)의 표시를 직접 시인하는(도 2의 (A)에서의 쇄선 참조) 한편, 오른쪽 눈(32)은 광학 셔터 영역(200)이 사이에 위치되기 때문에 화소(100a)의 표시를 시인하지 않는다(도 2의 (A)에서의 실선 참조). 또한, 왼쪽 눈(31)은 화소(100b)의 표시를 시인하지 않는다(도 2의 (A)에서의 쇄선 참조) 한편, 오른쪽 눈(32)은 광학 셔터 영역(200)이 사이에 위치되지 않기 때문에 화소(100b)의 표시를 시인한다(도 2의 (A)에서의 실선 참조). 따라서, 왼쪽 눈(31) 및 오른쪽 눈(32) 사이의 양안 시차(binocular parallax)의 발생에 의하여 시인자에게 3D 표시를 시인시킬 수 있다.
- [0026] 시인자가 도 2의 (B)의 거리로부터 표시 장치를 볼 때, 즉 멀리서부터 표시 장치를 볼 때는, 도 2의 (A)와 같이 위치된 광학 셔터 영역(200)에서는 시인자가 화소(100a)의 표시와 화소(100b)의 표시가 혼합된 것을 보기 때문에, 왼쪽 눈(31) 및 오른쪽 눈(32)에 화소(100a)의 표시 및 화소(100b)의 표시를 따로따로 시인시킬 수 없다. 이것을 고려하여, 본 실시형태에서 설명하는 광학 셔터 영역(200)을 포함한 셔터 패널(20)에서는, 시인자의 시인 상태에 따라 시차 배리어의 폭을 변화시킬 수 있게 한다.
- [0027] 도 2의 (B)의 경우에는, 광학 셔터 영역(200)의 액정 소자를 사용하여 형성되는 차광 영역은, 광학 셔터 영역(200)에 의한 시차 배리어의 폭이 도 2의 (A)에서의 시차 배리어의 폭보다 커지도록 넓어져 있다. 이로써, 도 2의 (B)에서도 마찬가지로, 왼쪽 눈(31)은 화소(100a)의 표시를 직접 시인하는(도 2의 (B)에서의 쇄선 참조) 한편, 오른쪽 눈(32)은 광학 셔터 영역(200)이 사이에 위치되기 때문에 화소(100a)의 표시를 시인하지 않는다(도 2의 (B)에서의 실선 참조). 또한, 왼쪽 눈(31)은 화소(100b)의 표시를 시인하지 않는다(도 2의 (B)에서의 쇄선 참조) 한편, 오른쪽 눈(32)은 광학 셔터 영역(200)이 사이에 위치되지 않기 때문에 화소(100b)의 표시를 시인한다(도 2의 (B)에서의 실선 참조). 따라서, 시인자가 멀리서부터 표시 장치를 볼 때, 왼쪽 눈(31)과 오른쪽 눈(32) 사이의 양안 시차의 발생에 의하여 3D 표시를 시인할 수 있다.
- [0028] 시인자가 도 2의 (C)의 거리로부터 표시 장치를 볼 때, 즉 표시 장치로부터 가까운 거리에서 표시 장치를 볼 때는, 도 2의 (A)와 같이 위치된 광학 셔터 영역(200)에서는 시인자가 화소(100a)의 표시와 화소(100b)의 표시가 혼합된 것을 보기 때문에, 왼쪽 눈(31) 및 오른쪽 눈(32)에 화소(100a)의 표시 및 화소(100b)의 표시를 따로따로 시인시킬 수 없다. 이것을 고려하여, 본 실시형태에서 설명하는 광학 셔터 영역(200)을 포함한 셔터 패널(20)에서는, 시인자의 시인 상태에 따라 시차 배리어의 폭을 변화시킬 수 있게 한다.
- [0029] 도 2의 (C)의 경우에는, 광학 셔터 영역(200)의 액정 소자를 사용하여 형성되는 차광 영역은, 광학 셔터 영역(200)에 의한 시차 배리어의 폭이 도 2의 (A)에서의 시차 배리어의 폭보다 커지도록 넓어진다. 이로써, 도 2의 (C)에서도 마찬가지로, 왼쪽 눈(31)은 화소(100a)의 표시를 직접 시인하는(도 2의 (C)에서의 쇄선 참조) 한편, 오른쪽 눈(32)은 광학 셔터 영역(200)이 사이에 위치되기 때문에 화소(100a)의 표시를 시인하지 않는다(도 2의 (C)에서의 실선 참조). 또한, 왼쪽 눈(31)은 화소(100b)의 표시를 시인하지 않는다(도 2의 (C)에서의 쇄선 참조) 한편, 오른쪽 눈(32)은 광학 셔터 영역(200)이 사이에 위치되지 않기 때문에 화소(100b)의 표시를 시인한다(도 2의 (C)에서의 실선 참조). 따라서, 시인자가 표시 장치로부터 가까운 거리에서 표시 장치를 볼 때, 왼쪽 눈(31)과 오른쪽 눈(32) 사이의 양안 시차의 발생에 의하여 3D 표시를 시인할 수 있다.
- [0030] 2D 화상이 표시될 때는, 시인자의 양쪽 눈이 화소(100a) 및 화소(100b)의 표시를 시인할 수 있도록, 광학 셔터 영역(200)은 왼쪽 눈(31) 또는 오른쪽 눈(32)에 의하여 시인되는 화소(100a)의 표시 및 화소(100b)의 표시를 차단하지 않는다. 따라서, 해상도를 낮추지 않고 셔터 패널(20)에 의하여 3D 표시와 2D 표시를 용이하게 전환시킬 수 있다.
- [0031] 다음에, 도 3의 (A)는, 시인자에 의하여 사용될 때의, 상기에서 설명한 본 실시형태의 표시 장치의 이용예를 도시한 모식도이다.

- [0032] 도 3의 (A)는 표시 장치(300) 및 시인자(301)를 도시한 것이다. 표시 장치(300)는, 상기에서 설명한 표시 패널 및 서터 패널을 포함한 표시부(302) 외, 거리 센서(303) 및 각도 센서(304)를 포함한다. 거리 센서(303) 및 각도 센서(304)는, 표시 장치(300)와 시인자(301) 사이의 거리를 측정하기 위한 수단으로서 제공되는 것이며, 거리 측정을 위한 하나의 구성요소로서 도시되어 있다.
- [0033] 측정 수단인 거리 센서(303) 및 각도 센서(304)는 표시 장치(300)와 시인자(301) 사이의 거리를 측정한다. 예를 들어 적외선 센서 등의 거리 센서(303)에 의한 거리 검출과, 자이로 센서 등의 각도 센서(304)에 의한 각도 검출을 조합함으로써, 표시 장치(300)와 시인자(301) 사이의 거리를 고정밀도로 측정하는 것이 바람직하다. 표시 장치(300)에 있어서는, 서터 패널(20)에서의 제 1 액정 소자(200A) 및 제 2 액정 소자(200B)를 사용하여 형성된 시차 배리어의 폭을 상술한 거리에 따라 변화시킬 수 있다. 구체적으로는, 표시 장치(300)와 시인자(301) 사이의 거리에 따라 제 1 표시 상태 및 제 2 표시 상태의 표시 상태를 선택적으로 전환할 수 있다. 따라서, 본 실시형태의 표시 장치는, 표시 장치(300)와의 거리가 고정되지 않고 시인자(301)가 표시부(302)를 시인하는 경우에도, 왼쪽 눈 및 오른쪽 눈의 양안 시차를 발생시킴으로써 시인자에게 3D 표시를 시인시킬 수 있다.
- [0034] 도 3의 (B)는 도 3의 (A)를 참조하여 설명한 거리 센서(303) 및 각도 센서(304)를 포함한 표시 장치(300)의 블록도이다. 도 3의 (B)의 블록도에 도시된 표시 장치(300)는, 도 3의 (A)에서 설명한 표시부(302), 거리 센서(303) 및 각도 센서(304) 외에, 표시 패널(311), 서터 패널(312), 애플리케이션 프로세서(313), 표시 패널 제어 회로(314), 서터 패널 제어 회로(315), 및 센서 제어 회로(316)를 포함한다.
- [0035] 표시부(302)에 포함되는 표시 패널(311) 및 서터 패널(312)은 도 1의 (A) 및 (B)를 사용하여 설명한 표시 패널 및 서터 패널이고, 이것은, 표시 장치와 시인자 사이의 거리가 변화되더라도 3D 화상을 표시할 수 있는 것을 의미한다.
- [0036] 센서 제어 회로(316)는 거리 센서(303) 및 각도 센서(304)에 의하여 시인자와의 거리를 측정할 수 있다. 센서 제어 회로(316)에 의하여 얻어진 표시 장치와 시인자 사이의 거리에 관한 데이터는 애플리케이션 프로세서(313)에 출력된다.
- [0037] 애플리케이션 프로세서(313)는 2D 표시 또는 3D 표시를 위한 화상 데이터가 외부로부터 공급된다. 애플리케이션 프로세서(313)는 외부로부터 공급되는 화상 데이터에 따라 표시 패널 제어 회로(314)를 제어한다. 표시 패널 제어 회로(314)는 표시 패널(311)의 화상의 표시를 제어한다. 또한, 애플리케이션 프로세서(313)는 센서 제어 회로(316)로부터 공급되는 표시 장치와 시인자 사이의 거리에 관한 데이터에 따라 서터 패널 제어 회로(315)를 제어한다. 서터 패널 제어 회로(315)는 서터 패널(312)을 제어한다.
- [0038] 상기에서 설명한 본 실시형태의 구성에 의하여, 시인자가 3D 화상을 육안으로 볼 수 있는 거리 범위를 확대할 수 있어, 편리성이 뛰어난 표시 장치를 제공할 수 있다.
- [0039] 본 실시형태는 다른 실시형태에서 설명하는 구성과 적절히 조합하여 실시할 수 있다.
- [0040] (실시형태 2)
- [0041] 본 실시형태에서는, 본 발명의 일 형태에 따른 표시 장치에 있어서의 서터 패널의 구체적인 예에 대하여 도 4의 (A1), (A2), (B1), (B2), (C1), 및 (C2), 및 도 5의 (A) 및 (B)를 참조하여 설명한다. 본 실시형태에서 설명하는 서터 패널은 실시형태 1의 서터 패널(20)의 구체적인 예이다.
- [0042] 서터 패널은, 차광 상태 및 투광 상태가 전환되는 복수의 광학 소자로 구성된다. 광학 소자로서는, 한 쌍의 전극 사이에 액정이 위치된 액정 소자를 사용하는 것이 바람직하다. 액정 소자에 전압을 인가함으로써 액정의 배향을 제어하여, 액정 소자의 상태(차광 상태 또는 투광 상태)를 선택적으로 제어한다.
- [0043] 도 4의 (A1) 및 (A2)는 서터 패널(500a)을 도시한 것이다. 도 4의 (A1)는 서터 패널(500a)의 평면도이다. 도 4의 (A2)는 도 4의 (A1)의 Y1-Y2를 따른 단면도이다.
- [0044] 서터 패널(500a)에서는, 기관(501)에 제공된 전극(506)(506a, 506b, 및 506c)과, 기관(502)에 제공된 전극(505)과의 사이에 액정(503)을 끼운다. 전극(506)은 스트라이프 패턴으로 전극(506a, 506b, 및 506c)으로 형성되고, 전극(506a, 506b, 및 506c) 각각은 전극(506a1)과 전극(506a2), 전극(506b1)과 전극(506b2), 및 전극(506c1)과 전극(506c2)으로 분할된다. 본 실시형태에 있어서는 전극(506a1)(506b1 및 506c1)을 끼우도록 전극(506a1)(506b1 및 506c1)의 양측에 전극(506a2)(506b2 및 506c2)이 배치된다. 전극(506a1)(506b1 및 506c1)과 전극(506a2)(506b2 및 506c2)은 서로 전기적으로 독립되고 다른 전위를 공급하여 제어할 수 있다.



- [0045] 도 4의 (A1) 및 (A2)에서, 전극(505)은 연속된 평탄 도전막이다. 또한, 도 4의 (B1) 및 (B2)에 도시된 바와 같이, 전극(506a, 506b, 및 506c)과 마찬가지로 전극(505)은 스트라이프 패턴으로 전극(505a, 505b, 및 505c)으로 형성되고, 전극(505a, 505b, 및 505c) 각각은 전극(505a1)과 전극(505a2), 전극(505b1)과 전극(505b2), 및 전극(505c1)과 전극(505c2)으로 분할된다. 본 실시형태에서는 전극(505a1)(505b1 및 505c1)을 끼우도록 전극(505a1)(505b1 및 505c1)의 양측에 전극(505a2)(505b2 및 505c2)이 배치된다. 전극(505a1)(505b1 및 505c1)과 전극(505a2)(505b2 및 505c2)은 서로 전기적으로 독립하고, 다른 전위를 공급하여 제어할 수 있다. 도 4의 (B1)는 셔터 패널(500b)의 평면도이다. 도 4의 (B2)는 도 4의 (B1)의 Y3-Y4를 따른 단면도이다. 스트라이프 형상의 전극(506a, 506b, 및 506c)과 스트라이프 형상의 전극(505a, 505b, 및 505c)은 액정을 개재(介在)하여 격자 패턴으로 서로 중첩됨으로써, 액정 소자를 도트(dot) 패턴으로 형성할 수 있어, 차광 영역 및 투광 영역을 더 정밀하게 제어할 수 있다.
- [0046] 또한, 전극(505a, 505b, 및 505c) 및 전극(506a, 506b, 및 506c)은 3개 이상의 전극으로 분할되거나, 상기 전극들은 상이한 폭을 가질 수 있다.
- [0047] 도 4의 (C1) 및 (C2)는 전극(506a, 506b, 및 506c) 및 전극(505a, 505b, 및 505c)에 적용할 수 있는 다른 형상의 예로서 전극(506b)을 도시한 것이다. 도 4의 (C1)는 전극(506b)의 평면도이다. 도 4의 (C2)는 도 4의 (C1)의 Y5-Y6을 따른 단면도이다.
- [0048] 도 4의 (C1) 및 (C2)에 도시된 전극(506b)과 같이, 예를 들어 제 1 액정 소자(507b1)의 전극(506b1)의 양측에 폭이 좁은, 제 2 액정 소자(507b2)의 복수의 전극(506b2)이 제공된다. 상술한 바와 같이, 제 2 액정 소자는 제 1 액정 소자의 전극보다 폭이 좁은 복수의 전극을 가질 수 있다.
- [0049] 전극(506a1, 506b1, 및 506c1) 및 전극(506a2, 506b2, 및 506c2) 각각은 전극(505)과의 사이에 액정(503)을 끼워, 제 1 액정 소자(507a1, 507b1, 및 507c1), 및 제 1 액정 소자(507a1, 507b1, 및 507c1)에 인접하는 제 2 액정 소자(507a2, 507b2, 및 507c2)를 형성한다. 제 1 액정 소자(507a1, 507b1, 및 507c1) 및 제 2 액정 소자(507a2, 507b2, 및 507c2)는 서로 전기적으로 독립하여 제어할 수 있다.
- [0050] 3D 화상을 표시할 때, 제 1 액정 소자(507a1, 507b1, 및 507c1) 및 제 2 액정 소자(507a2, 507b2, 및 507c2)를 제어함으로써, 차광 영역을 선택적으로 결정할 수 있다. 예를 들어, 시인자가 셔터 패널(500a)로부터 비교적으로 먼 경우에는, 제 1 액정 소자(507a1, 507b1, 및 507c1)만을 구동하여 제 1 차광 영역을 형성하여, 시인자에게 3D 표시로서 제 1 표시 상태를 제공할 수 있다. 한편, 시인자가 셔터 패널(500a)로부터 가까운 경우에는, 제 1 액정 소자(507a1, 507b1, 및 507c1) 및 제 2 액정 소자(507a2, 507b2, 및 507c2) 양쪽 모두를 구동하여 제 1 차광 영역보다 큰 제 2 차광 영역을 형성하여, 시인자에게 3D 표시로서 제 2 표시 상태를 제공할 수 있다.
- [0051] 또한, 액정 소자에 전기적으로 접속되는, 스위치로서 기능하는 소자를 제공하여 액정 소자를 제어할 수 있다. 도 5의 (A) 및 (B) 각각은 스위치로서 기능하는 소자로서 트랜지스터를 제공하여 액정 소자를 구동하는 예를 도시한 것이다.
- [0052] 도 5의 (A)의 셔터 패널은, 트랜지스터(520a1)와 전기적으로 접속되는 전극(516a1)을 갖는 제 1 액정 소자, 상기 제 1 액정 소자에 인접하고, 트랜지스터(520a2)와 전기적으로 접속되는 전극(516a2)을 갖는 제 2 액정 소자, 및 용량 배선(524)을 포함한다. 도시되지 않았지만, 전극(516a1) 및 전극(516a2) 위에는 액정을 개재하여 전극(516a1) 및 전극(516a2)과 쌍이 되는 전극들이 제공된다.
- [0053] 트랜지스터(520a1) 및 트랜지스터(520a2)는 배선(521a)과 전기적으로 접속되고, 각각이 배선(522a1) 및 배선(522a2)과 전기적으로 접속된다. 제 2 액정 소자에 포함되고 전극(516a1)을 개재하도록 위치된 전극들(516a2)은 배선(523)을 통하여 서로 전기적으로 접속된다.
- [0054] 도 5의 (B)는, 셔터 패널이, 상기 제 2 액정 소자에 인접하고, 트랜지스터(520a3)와 전기적으로 접속되는 전극(516a3)을 갖는 제 3 액정 소자를 더 포함한 예를 도시한 것이다. 제 2 액정 소자에 포함되고, 전극(516a1)을 개재하도록 위치된 전극들(516a2)은 배선(525)을 통하여 서로 전기적으로 접속된다. 제 3 액정 소자에 포함되고, 전극(516a1) 및 전극(516a2)을 개재하도록 위치된 전극들(516a3)은 배선(526)을 통하여 서로 전기적으로 접속된다.
- [0055] 도 5의 (B)는, 트랜지스터(520a1, 520a2, 및 520a3)가, 반도체층, 게이트 절연층, 게이트 전극층, 층간 절연층, 및 소스 전극층이 이 순서대로 적층된 탑 게이트 구조의 플래너형 트랜지스터인 예를 도시한 것이다. 배선(523, 525, 및 526) 및 용량 배선(524)은 배선(521a)과 같은 공정으로 형성할 수 있다.

- [0056] 도 5의 (A) 및 (B)는, 전극(516a1, 516a2, 및 516a3) 각각의 크기(면적)가 거의 같은 예를 도시한 것이지만, 크기는 특별히 한정되지 않고 전극(516a1, 516a2, 및 516a3)이 상이한 크기를 가져도 좋다. 또한, 다수(3개 이상)의 액정 소자가, 전극(516a)을 갖는 액정 소자의 양측에 제공되어도 좋다.
- [0057] 3D 화상을 표시할 때, 제 1 액정 소자, 제 2 액정 소자, 및 제 3 액정 소자를 제어함으로써, 선택적으로 차광 영역을 결정할 수 있다. 예를 들어, 제 1 액정 소자만을 구동하여 형성하는 제 1 차광 영역, 제 1 액정 소자 및 제 2 액정 소자를 구동하여 형성하는 제 2 차광 영역, 및 제 1 액정 소자, 제 2 액정 소자, 및 제 3 액정 소자를 구동하여 형성하는 제 3 차광 영역처럼, 동일한 서터 패널에 있어서 면적이 다른 차광 영역을 형성할 수 있다. 제 1 액정 소자, 제 2 액정 소자, 및 제 3 액정 소자로서, 전압을 인가할 때에 흑색을 나타내는 액정 소자를 사용하면, 구동하는 액정 소자의 개수를 증가시킴에 따라 서터 패널에서의 차광 영역을 확대할 수 있다.
- [0058] 본 실시형태에서는 나타내지 않지만, 편광판, 위상차판, 또는 반사 방지막 등의 광학 필름을 서터 패널에 적절히 제공한다. 서터 패널에는 다양한 구성의 투과형 액정 소자, 및 다양한 액정 모드를 채용할 수 있다.
- [0059] 예를 들어, 도 4의 (A1) 내지 (C2)에 도시된 바와 같이, 한 쌍의 전극 사이에 액정을 끼운 구성에 있어서는, 기판에 대략 수직인 전계를 발생시켜, 기판에 수직인 면 내에서 액정 분자를 움직여 계조(gray level)를 제어하는 방식을 사용할 수 있다. 또한, 도 5의 (A) 및 (B)의 액정 소자의 전극이 IPS 모드나 FFS 모드로 사용되는 구성을 가질 때, 기판에 대략 평행한(수평인) 전계를 발생시켜, 기판에 평행한 면 내에서 액정 분자를 움직여 계조를 제어하는 방식을 사용할 수 있다.
- [0060] 서터 패널에 사용되는 트랜지스터의 구조는 특별히 한정되지 않고, 예를 들어 톱 게이트 구조 또는 보텀 게이트 구조를 갖는 스테거형 트랜지스터 또는 플레너형 트랜지스터를 사용할 수 있다. 트랜지스터는, 채널 형성 영역이 하나 형성되는 싱글 게이트 구조, 채널 형성 영역이 2개 형성되는 더블 게이트 구조, 또는 채널 형성 영역이 3개 형성되는 트리플 게이트 구조를 가져도 좋다. 또는, 트랜지스터는 게이트 절연층을 개재하여 채널 형성 영역 위 및 아래에 배치된 2개의 게이트 전극층을 포함한 듀얼 게이트 구조를 가져도 좋다.
- [0061] 본 실시형태는 다른 실시형태에서 설명하는 구성과 적절히 조합하여 실시할 수 있다.
- [0062] (실시형태 3)
- [0063] 본 실시형태에서는, 실시형태 1의 표시 패널에 적용할 수 있는 표시 패널의 구성예에 대하여 도 6의 (A) 및 (B), 및 도 7의 (A) 및 (B)를 참조하여 설명한다.
- [0064] 표시 패널에 제공되는 표시 소자로서는, 발광 소자(발광 표시 소자라고도 함) 또는 액정 소자(액정 표시 소자라고도 함)를 사용할 수 있다. 발광 소자는 전류 또는 전압에 의하여 휘도가 제어되는 소자를 그 범주에 포함하고, 구체적으로는 무기 EL(electro luminescent) 소자, 및 유기 EL 소자 등을 포함한다.
- [0065] 도 6의 (A) 및 (B)는, 표시 소자로서 유기 EL 소자를 사용한 표시 패널의 구성예를 도시한 것이다. 도 6의 (A)는 표시 패널의 평면도이다. 도 6의 (B)는 도 6의 (A)의 A-B 및 C-D를 따른 단면도이다. 소자 기판(410)은 실재(405)에 의하여 밀봉 기판(404)에 고착되고, 구동 회로 유닛(소스 구동 회로(401) 및 게이트 구동 회로(403)), 및 복수의 화소를 포함한 화소부(402)를 포함한다.
- [0066] 배선(408)은 소스 구동 회로(401) 및 게이트 구동 회로(403)에 입력되는 신호를 전송하기 위한 배선이고, 외부 입력 단자로서 기능하는 가요성 인쇄 기판(FPC)(409)으로부터 비디오 신호, 클록 신호, 스타트 신호, 및 리셋 신호 등을 수신한다. 여기서는 FPC만이 도시되었지만, 이 FPC에 인쇄 배선 기판(PWB)이 제공되어도 좋다. 본 명세서에서의 표시 패널은, 표시 패널 본체뿐만 아니라, 이것에 FPC 또는 PWB가 제공된 것을 포함한다.
- [0067] 소자 기판(410) 위에 구동 회로 유닛(소스 구동 회로(401) 및 게이트 구동 회로(403)) 및 화소부(402)가 형성된다. 도 6의 (B)는, 구동 회로 유닛인 소스 구동 회로(401)와, 화소부(402) 중 3개의 화소를 도시한 것이다.
- [0068] 본 실시형태에서는, 청색(B) 화소(420a), 녹색(G) 화소(420b), 적색(R) 화소(420c)의 3색의 화소를 포함한 화소부(402)의 예에 대하여 설명한다. 또한, 본 실시형태는 이 예에 한정되지 않고, 화소부(402)에 적어도 2색의 화소를 포함함으로써 다색 화상을 표시할 수 있는 표시 패널, 또는 단색 표시를 위한 표시 패널이어도 좋다.
- [0069] 화소(420a, 420b, 및 420c) 각각은 컬러 필터층(434a, 434b, 및 434c), 발광 소자(418a, 418b, 및 418c), 및 발광 소자(418a, 418b, 및 418c)에 전기적으로 접속되고 스위칭 트랜지스터로서 기능하는 트랜지스터(412a, 412b, 및 412c)를 포함한다.
- [0070] 컬러 필터층은, 각 화소의 색에 대응하고 차광층(435)에 제공된 개구를 매우도록 제공할 수 있다. 예를 들어,

청색(B) 화소(420a)의 컬러 필터층(434a)을 청색으로 하고, 녹색(G) 화소(420b)의 컬러 필터층(434b)을 녹색으로 하고, 적색(R) 화소(420c)의 컬러 필터층(434c)을 적색으로 한다.

- [0071] 발광 소자(418a, 418b, 및 418c)는 반사성 전극(413a, 413b, 및 413c) 각각, EL층(431), 및 투광성 전극(433)을 포함한다. 반사성 전극(413a, 413b, 및 413c) 또는 투광성 전극(433)은 한쪽이 양극으로서 사용되고, 나머지는 음극으로서 사용된다.
- [0072] EL층(431)은 적어도 발광층을 갖는다. EL층(431)은 발광층에 더하여, 정공 주입층, 정공 수송층, 전자 수송층, 및/또는 전자 주입층 등을 포함한 적층 구조를 가질 수 있다. 또한, 복수의 EL층을 적층하여도 좋고, 하나의 EL층과 다른 EL층 사이에 전하 발생층을 제공하여도 좋다. 양극과 음극 사이에 복수의 발광층을 적층할 때, 예를 들어 발광 소자는 백색 발광할 수 있다.
- [0073] 반사성 전극(413a, 413b, 및 413c) 각각과 EL층(431) 사이에, 투광성 도전층(415a, 415b, 415c)을 제공하여도 좋다. 투광성 도전층(415a, 415b, 및 415c)은 각 화소에서 반사성 전극(413a, 413b, 413c) 각각과 투광성 전극(433) 사이의 광학 거리를 조정하는 기능을 갖는다. 각 발광 소자에서 마이크로 캐비티에 의하여 원하는 스펙트럼을 증가시킴으로써, 색 순도가 높은 표시 패널을 제공할 수 있다.
- [0074] 도 6의 (B)는, 백색 발광하는 발광 소자 및 컬러 필터를 조합한 톱 이미션의 표시 패널을 도시한 것이지만, 상기 표시 패널은 분할 채색 방식(separate coloring method)으로 형성한 발광 소자를 포함한 톱 이미션의 표시 패널일 수도 있다. 분할 채색 방식은, RGB를 위한 재료가 각 화소에 증착법 등으로 도포되는 방식이다.
- [0075] 메탈 마스크를 사용하여 발광층을 화소마다 분할하여 형성하는 대신에 연속막으로 형성하면, 메탈 마스크의 사용으로 인한 수율의 저하 및 공정의 복잡화를 회피할 수 있다. 따라서, 고정세이고 색 재현성이 높은 표시 패널을 실현할 수 있다.
- [0076] 소스 구동 회로(401)로서는 n채널형 트랜지스터(423)와 p채널형 트랜지스터(424)의 조합을 포함한 CMOS 회로가 형성된다. 구동 회로는 CMOS 회로, PMOS 회로 또는 NMOS 회로 등, 트랜지스터로 형성되는 다양한 회로로 구성되어도 좋다. 본 실시형태는, 기판 위에 소스 구동 회로 및 게이트 구동 회로를 형성하는 예를 나타내지만, 반드시 이 구조로 한정될 필요는 없고, 소스 구동 회로 및 게이트 구동 회로의 일부 또는 모두를 기판 위 대신에 기판 외부에 형성할 수 있다.
- [0077] 반사성 전극(413a, 413b, 및 413c) 및 투광성 도전층(415a, 415b, 및 415c)의 단부를 덮도록 절연물(414)이 형성된다. 여기서, 절연물(414)은 포지티브형 감광성 아크릴 수지 필름막을 사용하여 형성된다.
- [0078] 피복성을 향상시키기 위하여 절연물(414)의 상단부 또는 하단부가 곡률을 갖는 곡면을 갖도록 절연물(414)이 형성된다. 예를 들어, 절연물(414)의 재료로서 포지티브형 감광성 아크릴을 사용한 경우, 절연물(414)의 상단부만이 곡률반경(0.2  $\mu\text{m}$  내지 3  $\mu\text{m}$ )의 곡면을 갖는 것이 바람직하다. 절연물(414)은, 빛의 조사에 의하여 부식제에 불용성이 되는 네거티브형, 또는 빛의 조사에 의해서 부식제에 용성이 되는 포지티브형을 사용하여 형성할 수 있다.
- [0079] 실재(405)로 밀봉 기판(404)을 소자 기판(410)에 접착시킴으로써, 소자 기판(410), 밀봉 기판(404) 및 실재(405)로 둘러싸인 공간(407)에 발광 소자(418a, 418b, 및 418c)를 제공한다. 공간(407)은 불활성 가스(질소나 아르곤 등), 유기 수지, 또는 실재(405) 등의 충전재(充填材)로 충전되어 있다. 유기 수지 및 실재(405)로서는, 흡습성 물질을 함유한 재료를 사용하여도 좋다.
- [0080] 또한, 실재(405)로서는, 에폭시계 수지를 사용하는 것이 바람직하다. 이러한 재료는 수분 또는 산소를 가능한 한 투과시키지 않는 것이 바람직하다. 밀봉 기판(404)으로서, 유리 기판, 석영 기판, 또는 FRP(Fiberglass-Reinforced Plastics), PVF(폴리비닐플루오라이드), 폴리에스테르 또는 아크릴 등의 플라스틱 기판을 사용할 수 있다.
- [0081] 본 실시형태와 같이, 하지막으로서 기능하는 절연막(411)을 소자 기판(410)과 트랜지스터의 반도체층 사이에 제공하여도 좋다. 절연막은, 소자 기판(410)으로부터 불순물 원소가 확산되는 것을 방지하는 기능을 갖고, 질화 실리콘막, 산화 실리콘막, 질화산화 실리콘막, 및 산화질화 실리콘막 중 하나 또는 복수를 사용한 단층 구조 또는 적층 구조로 형성할 수 있다.
- [0082] 본 실시형태에서, 표시 패널에 적용할 수 있는 트랜지스터의 구조는 특별히 한정되지 않고, 예를 들어 톱 게이트 구조 또는 보텀 게이트 구조를 갖는 스테거형 트랜지스터 또는 플레너형 트랜지스터를 사용할 수 있다. 트랜지스터는, 채널 형성 영역이 하나 형성되는 싱글 게이트 구조, 채널 형성 영역이 2개 형성되는 더블 게이트

구조, 또는 채널 형성 영역이 3개 형성되는 트리플 게이트 구조를 가져도 좋다. 또는, 트랜지스터는 게이트 절연층을 개재하여 채널 형성 영역 위 및 아래에 배치된 2개의 게이트 전극층을 포함한 듀얼 게이트 구조를 가져도 좋다.

[0083] 게이트 전극층은, 몰리브덴, 티타늄, 크롬, 탄탈, 텅스텐, 알루미늄, 구리, 네오디뮴, 또는 스칸듐 등의 금속 재료, 또는 이들 재료의 어느 것을 주성분으로 함유한 합금 재료를 사용하여 단층 구조 또는 적층 구조로 형성할 수 있다.

[0084] 예를 들어, 게이트 전극층의 2층 구조로서는, 알루미늄층과 이 위에 적층된 몰리브덴층의 2층 구조, 구리층과 이 위에 적층된 몰리브덴층의 2층 구조, 구리층과 이 위에 적층된 질화 티타늄층 또는 질화 탄탈층의 2층 구조, 또는 질화 티타늄층과 몰리브덴층의 2층 구조로 하는 것이 바람직하다. 3층 구조로서는, 텅스텐층 또는 질화 텅스텐층과, 알루미늄과 실리콘의 합금층 또는 알루미늄과 티타늄의 합금층과, 질화 티타늄층 또는 티타늄층을 적층한 적층 구조를 채용하는 것이 바람직하다.

[0085] 게이트 절연층은, 플라즈마 CVD법 또는 스퍼터링법 등에 의하여, 산화 실리콘층, 질화 실리콘층, 산화질화 실리콘층, 및/또는 질화산화 실리콘층의 단층 구조 또는 적층 구조로 형성할 수 있다. 또는, 게이트 절연층으로서, 유기 실란 가스를 사용한 CVD법으로 형성된 산화 실리콘층을 사용할 수 있다. 유기 실란 가스로서는, 테트라에톡시실란(TEOS)(화학식:  $\text{Si}(\text{OC}_2\text{H}_5)_4$ ), 테트라메틸실란(TMS)(화학식:  $\text{Si}(\text{CH}_3)_4$ ), 테트라메틸사이클로테트라실록산(TMCTS), 옥타메틸사이클로테트라실록산(OMCTS), 헥사메틸다이실라잔(HMDS), 트라이에톡시실란(화학식:  $\text{SiH}(\text{OC}_2\text{H}_5)_3$ ), 또는 트리스다이메틸아미노실란( $\text{SiH}(\text{N}(\text{CH}_3)_2)_3$ ) 등의 실리콘 함유 화합물을 사용할 수 있다.

[0086] 반도체층의 재료는 특별히 한정되지 않고, 트랜지스터(412a, 412b, 412c, 423, 및 424)에 요구되는 특성에 따라 적절히 결정된다. 반도체층에 사용할 수 있는 재료의 예에 대하여 설명한다.

[0087] 반도체층은, 실란이나 게르만으로 대표되는 반도체 재료 가스를 사용하여 스퍼터링법이나 기상 성장법으로 제작되는 비정질 반도체; 상기 비정질 반도체를 광 에너지나 열 에너지를 사용하여 결정화시켜 형성되는 다결정 반도체; 또는 미결정 반도체 등의 재료를 사용하여 형성할 수 있다. 반도체층은 스퍼터링법, LPCVD법, 또는 플라즈마 CVD법 등에 의하여 형성할 수 있다.

[0088] 반도체층에는 단결정 반도체(예를 들어, 실리콘이나 탄소화 실리콘)를 사용할 수 있다. 반도체층에 단결정 반도체를 사용하면 트랜지스터 크기를 저감할 수 있기 때문에, 표시부에서 화소의 밀도를 더 높일 수 있다. 반도체층에 단결정 반도체를 사용하는 경우, 단결정 반도체층을 포함한 SOI 기판을 시용할 수 있다. 또는, 실리콘 웨이퍼 등의 반도체 기판을 사용하여도 좋다.

[0089] 비정질 반도체의 대표적인 예로서는 수소화 비정질 실리콘, 결정성 반도체의 대표적인 예로서는 폴리실리콘을 들 수 있다. 폴리실리콘(다결정 실리콘)의 예로서는, 800℃ 이상의 프로세스 온도에서 형성되는 폴리실리콘을 주성분으로 함유한 고온 폴리실리콘, 600℃ 이하의 프로세스 온도에서 형성되는 폴리실리콘을 주성분으로 함유한 저온 폴리실리콘, 및 결정화를 촉진하는 원소를 사용하여 비정질 실리콘을 결정화시켜 얻어진 폴리실리콘 등을 들 수 있다. 물론, 상술한 바와 같이, 미결정 반도체 또는 반도체층의 일부에 결정상을 포함하는 반도체를 사용할 수도 있다.

[0090] 또한, 산화물 반도체를 사용하여도 좋다. 산화물 반도체의 예로서는, 4원계 금속의 산화물인 In-Sn-Ga-Zn-O계 산화물 반도체; 3원계 금속의 산화물인 In-Ga-Zn-O계 산화물 반도체, In-Sn-Zn-O계 산화물 반도체, In-Al-Zn-O계 산화물 반도체, Sn-Ga-Zn-O계 산화물 반도체, Al-Ga-Zn-O계 산화물 반도체, Sn-Al-Zn-O계 산화물 반도체; 2원계 금속의 산화물인 In-Zn-O계 산화물 반도체, Sn-Zn-O계 산화물 반도체, Al-Zn-O계 산화물 반도체, Zn-Mg-O계 산화물 반도체, Sn-Mg-O계 산화물 반도체, In-Mg-O계 산화물 반도체, In-Ga-O계 산화물 반도체; 및 1원계 금속의 산화물인 In-O계 산화물 반도체, Sn-O계 산화물 반도체, Zn-O계 산화물 반도체 등을 들 수 있다. 또한, 상기 산화물 반도체에  $\text{SiO}_2$ 를 함유하여도 좋다. 여기서, 예를 들어 In-Ga-Zn-O계 산화물 반도체는, 적어도 In, Ga, 및 Zn을 함유한 산화물을 의미하고, 원소의 조성비에 특별히 제한은 없다. In-Ga-Zn-O계 산화물 반도체는 In, Ga, 및 Zn 이외의 원소를 함유하여도 좋다.

[0091] 산화물 반도체층에는, 화학식  $\text{InMO}_3(\text{ZnO})_m(m>0)$ 로 표기되는 박막을 사용할 수 있다. 여기서, M은 Ga, Al, Mn, 및 Co 중에서 선택된 하나 또는 복수의 금속 원소를 나타낸다. 예를 들어, M은 Ga, Ga 및 Al, Ga 및 Mn, 또는 Ga 및 Co일 수 있다.

[0092] 산화물 반도체로서 In-Zn-O계 재료를 사용하는 경우, 원자수비는 In/Zn=0.5 내지 50, 바람직하게는 In/Zn=1 내



지 20, 더 바람직하게는  $\text{In}/\text{Zn}=1.5$  내지 15이다.  $\text{Zn}$ 의 원자수비가 바람직한 상기 범위일 때, 트랜지스터의 전계 효과 이동도를 향상시킬 수 있다. 여기서, 화합물의 원자수비가  $\text{In}:\text{Zn}:\text{O}=\text{X}:\text{Y}:\text{Z}$ 일 때,  $\text{Z}>1.5\text{X}+\text{Y}$ 의 관계를 만족시킨다.

- [0093] 산화물 반도체층에는, 단결정 구조가 아니고 비정질 구조도 아니며, c축 배향을 갖는 결정성 산화물 반도체(c-axis aligned crystalline oxide semiconductor(CAAC-OS)라고도 함)를 사용할 수 있다.
- [0094] 소스 전극층 및 드레인 전극층으로서 기능하는 배선층의 재료의 예로서는 Al, Cr, Ta, Ti, Mo, 및 W에서 선택된 원소; 상술한 원소들의 어느 것을 성분으로 함유한 합금; 및 상술한 원소들 중 어느 것을 조합한 합금막을 들 수 있다. 또한, 가열 처리를 수행하는 경우에는, 도전막이 가열 처리에 대한 내열성을 갖는 것이 바람직하다. 알루미늄 단체적으로 사용하면 내열성이 낮거나 부식하기 쉽다 등의 문제를 일으키기 때문에, 알루미늄을 내열성을 갖는 도전성 재료와 조합하여 사용한다. 알루미늄과 조합하여 사용되는 내열성을 갖는 도전성 재료로서는, 티타늄(Ti), 탄탈(Ta), 텅스텐(W), 몰리브덴(Mo), 크롬(Cr), 네오디뮴(Nd), 및 스칸듐(Sc)으로부터 선택된 원소, 이들 원소의 어느 것을 성분으로 함유한 합금, 이들 원소 중 어느 것을 조합한 합금막, 또는 이들 원소 중 어느 것을 성분으로 함유한 질화물을 사용할 수 있다.
- [0095] 트랜지스터를 덮는 절연막(419)으로서, 건식법이나 습식법으로 형성되는 무기 절연막 또는 유기 절연막을 사용할 수 있다. 예를 들어, CVD법 또는 스퍼터링법 등에 의하여 형성되는 질화 실리콘막, 산화 실리콘막, 산화 질화 실리콘막, 산화 알루미늄막, 산화 탄탈막 또는 산화 갈륨막을 사용할 수 있다. 또한, 폴리이미드, 아크릴, 벤조사이클로부텐, 폴리아미드, 또는 에폭시 수지 등의 유기 재료를 사용할 수 있다. 또한, 상기 유기 재료 이외에, 저유전율 재료(low-k 재료), 실록산계 수지, PSG(인 유리), 또는 BPSG(인보소 유리) 등을 사용할 수도 있다.
- [0096] 또한, 실록산계 수지는, 실록산계 재료를 출발 재료로서 사용하여 형성된 Si-O-Si 결합을 포함한 수지에 상당한다. 실록산계 수지는 치환기로서 유기기(예를 들어, 알킬기나 아릴기) 또는 플루오로기를 포함하여도 좋다. 또한, 유기기는 플루오로기를 포함하여도 좋다. 실록산계 수지를 도포법에 의하여 도포하고, 소성함으로써 절연막(419)을 형성할 수 있다.
- [0097] 또한, 상술한 재료 중 어느 것을 사용하여 각각 형성된 복수의 절연막을 적층함으로써 절연막(419)을 형성하여도 좋다. 예를 들어, 절연막(419)은 무기 절연막 위에 유기 수지막을 적층하는 구조를 가져도 좋다.
- [0098] 도 7의 (A) 및 (B)는 표시 소자로서 액정 소자를 포함한 표시 패널의 일례를 도시한 것이다. 도 7의 (A)는 표시 패널의 평면도이고, 도 7의 (B)는 도 7의 (A)의 E-F를 따른 단면도이다. 본 실시형태에서 나타내는 액정 소자를 포함한 패널의 구성은 서터 패널의 구성으로서 적절히 채용할 수 있다.
- [0099] 도 7의 (A) 및 (B)에서, 제 1 기판(601) 위에 제공된 화소부(602)와 주사선 구동 회로(604)를 둘러싸도록 실재(605)가 제공된다. 화소부(602)와 주사선 구동 회로(604) 위에 제 2 기판(606)이 제공된다. 따라서, 화소부(602)와 주사선 구동 회로(604)는 제 1 기판(601), 실재(605), 및 제 2 기판(606)에 의하여 액정층(608)과 함께 밀봉된다.
- [0100] 도 7의 (A)에서는 제 1 기판(601) 위 중 실재(605)로 둘러싸여 있는 영역과 다른 영역에, 별도 준비된 기판 위에 단결정 반도체막 또는 다결정 반도체막을 사용하여 형성된 신호선 구동 회로(603)가 실장된다. 각종 신호 및 전위가 FPC(618)로부터 신호선 구동 회로(603), 주사선 구동 회로(604), 및 화소부(602)에 공급된다.
- [0101] 도 7의 (A) 및 (B)에서, 표시 패널은 접속 단자 전극(615) 및 단자 전극(616)을 포함한다. 접속 단자 전극(615) 및 단자 전극(616)은 이방성 도전막(619)을 통하여 FPC(618)의 단자에 전기적으로 접속된다. 접속 단자 전극(615)은 액정 소자의 제 1 전극층(630)과 같은 도전막을 사용하여 형성되고, 단자 전극(616)은 트랜지스터(610) 및 트랜지스터(611)의 소스 전극 및 드레인 전극과 같은 도전막을 사용하여 형성된다.
- [0102] 제 1 기판(601) 위에 제공된 화소부(602)와 주사선 구동 회로(604) 각각은 복수의 트랜지스터를 포함한다. 도 7의 (B)는 화소부(602)에 포함되는 트랜지스터(610)와 주사선 구동 회로(604)에 포함되는 트랜지스터(611)를 도시한 것이다.
- [0103] 도 7의 (B)에서, 표시 소자인 액정 소자(613)는 제 1 전극층(630), 제 2 전극층(631), 및 액정층(608)을 포함한다. 또한, 배향막으로서 기능하는 절연막(632) 및 절연막(633)은 액정층(608)을 사이에 끼우도록 제공된다. 제 2 전극층(631)은 제 2 기판(606) 측에 제공되고, 제 1 전극층(630)과 제 2 전극층(631)은 액정층(608)을 개재하여 적층된다.

- [0104] 기동형 스페이서(635)는 절연막을 선택적으로 에칭함으로써 얻어진다. 스페이서(635)는 액정층(608)의 두께(셀 갭)를 제어하기 위하여 제공된다. 또는, 구형 스페이서를 사용하여도 좋다.
- [0105] 표시 소자로서 액정 소자를 사용하는 경우, 서모트로픽 액정, 저분자 액정, 고분자 액정, 고분자 분산형 액정, 강유전성 액정, 또는 반강유전성 액정 등을 사용할 수 있다. 이들 액정 재료는 조건에 따라 콜레스테릭(cholesteric)상, 스멕틱(smectic)상, 큐빅(cubic)상, 키랄 네마틱(chiral nematic)상, 또는 등방(isotropic)상 등을 나타낸다.
- [0106] 또는, 배향막이 필요하지 않은 블루상(blue phase)을 나타내는 액정을 사용하여도 좋다. 블루상은 액정상의 하나이며, 콜레스테릭(cholesteric) 액정의 온도를 올리는 동안에 콜레스테릭상이 등방상으로 변화되기 직전에 발생한다. 블루상은 좁은 온도 범위에서만 발생하기 때문에, 온도 범위를 개선하기 위해서 수 중량% 이상의 키랄제를 혼합시킨 액정 조성물을 액정층에 사용한다. 블루상을 나타내는 액정과 키랄제를 포함하는 액정 조성물은, 1ms(밀리초) 이하의 짧은 응답 속도와, 광학적 등방성을 갖기 때문에, 배향 처리가 불필요하고 시야각 의존성이 작다. 또한, 배향막을 제공할 필요가 없고 러빙 처리도 필요 없기 때문에, 러빙 처리로 인한 정전 파괴를 방지할 수 있고, 제작 공정시의 표시 패널 불량이나 파손을 경감시킬 수 있다. 따라서, 표시 패널의 생산성을 향상시킬 수 있다.
- [0107] 액정 재료의 고유 저항률은  $1 \times 10^9 \Omega \cdot \text{cm}$  이상이고, 바람직하게는  $1 \times 10^{11} \Omega \cdot \text{cm}$  이상이고, 더 바람직하게는  $1 \times 10^{12} \Omega \cdot \text{cm}$  이상이다. 본 명세서에서의 고유 저항률의 값은 20℃에서 측정된다.
- [0108] 액정 소자를 포함한 표시 패널(액정 표시 패널)에는, TN(Twisted Nematic) 모드, IPS(In-Plane-Switching) 모드, FFS(Fringe Field Switching) 모드, ASM(Axially Symmetric aligned Micro-cell) 모드, OCB(Optically Compensated Birefringence) 모드, FLC(Ferroelectric Liquid Crystal) 모드, 또는 AFLC(AntiFerroelectric Liquid Crystal) 모드 등을 사용할 수 있다.
- [0109] 본 실시형태의 표시 패널은, 수직 배향(VA) 모드를 이용한 투과형 액정 표시 패널 등의 노멀리 블랙(normally black)형 액정 표시 패널일 수 있다. 수직 배향 모드는, 액정 표시 패널의 액정 분자의 배열을 제어하는 방식이며, 전압이 인가되어 있지 않을 때에 패널 면에 대하여 액정 분자가 수직으로 배향한다. 수직 배향 모드의 예로서는, 예를 들어, MVA(Multi-Domain Vertical Alignment) 모드, PVA(Patterned Vertical Alignment) 모드, 또는 ASV(Advanced Super View) 모드 등을 채용할 수 있다. 또한, 화소를 몇 개의 영역(서브 픽셀)으로 나누고 각각 영역에서 분자가 다른 방향으로 배향하는 멀티 도메인 또는 멀티 도메인 설계라고 불리는 방법을 사용할 수 있다.
- [0110] 또한, 본 실시형태에서 설명하는 표시 패널에 있어서, 블랙 매트릭스(차광층), 편광 부재, 위상차 부재, 또는 반사 방지 부재 등의 광학 부재(광학 기관) 등을 적절히 제공한다. 예를 들어, 편광 기관 및 위상차 기관을 사용함으로써 원 편광을 얻어도 좋다. 또한, 액정 표시 패널의 광원으로서 백 라이트 또는 사이드 라이트 등을 사용하여도 좋다.
- [0111] 화소부에서의 표시 방식으로서, 프로그레시브 방식이나 인터레이스 방식 등을 채용할 수 있다. 또한, 컬러 표시할 때 화소에서 제어하는 색 요소는 RGB(R는 적색, G는 녹색, B는 청색에 상당함)의 3색에 한정되지 않는다. 예를 들면, RGBW(W는 백색에 상당함); 또는 RGB와, 옐로우, 시안, 마젠타 등의 일색 이상을 사용할 수 있다. 또한, 표시 영역의 크기는 색 요소 도트마다 상이하셔도 좋다. 본 실시형태는 컬러 표시의 표시 패널에 대한 적용에 한정되는 것이 아니고, 흑백 표시의 표시 패널에 적용할 수도 있다.
- [0112] 본 발명의 일 형태에 따른 표시 패널은, 본 실시형태에서 설명한 표시 패널을 실시형태 1에서의 표시 패널에 적용함으로써 제공할 수 있다.
- [0113] 또한, 본 실시형태는 다른 실시형태에서 설명하는 구성과 적절히 조합하여 실시할 수 있다.
- [0114] (실시형태 4)
- [0115] 본 발명의 일 형태에 따른 표시 장치는 터치 패널이라고 불리는 위치 입력 장치를 포함하여도 좋다. 본 실시형태에서는 본 발명의 일 형태에 따른 표시 장치에 적용할 수 있고, 터치 패널을 포함하는 서터 패널의 구성에 대하여 도 8의 (A) 및 (B)를 사용하여 설명한다.
- [0116] 도 8의 (A)는 본 실시형태에 나타내는 서터 패널의 사시도이다. 도 8의 (B)는 도 8의 (A)의 M-N을 따른 단면도이다. 또한, 도 8의 (A)에서는, 도면의 번잡을 피하기 위하여, 몇 개의 구성 요소(예를 들어, 편광판)를 생략



하였다.

- [0117] 도 8의 (A) 및 (B)에 도시된 셔터 패널(640)은 제 1 편광판(642), 액정 소자 유닛(650), 액정 소자 유닛(650)과 중첩되어 제공된 터치 패널 유닛(660), 제 2 편광판(648), 및 제 2 편광판(648)에 접하여 제공된 기판(652)을 포함한다.
- [0118] 액정 소자 유닛(650)은, 기판(644)과 기판(646) 사이에 제공된 복수의 액정 소자를 포함한다. 복수의 액정 소자는 실시형태 2에서 나타낸 구성을 가질 수 있다.
- [0119] 도 8의 (B)의 화살표는 방출되는 광의 방향을 나타내고, 본 발명의 일 형태에 따른 표시 장치에서 제 1 편광판(642) 측에 표시 패널이 제공되는 것을 의미한다.
- [0120] 터치 패널 유닛(660)에는, 예를 들어 정전(靜電) 용량 방식을 사용할 수 있다. 도 8의 (A) 및 (B)는 투영 정전 용량 방식을 사용하는 구성예를 나타낸 것이다. 터치 패널 유닛(660)은 복수의 제 1 전극(662), 제 1 전극(662)을 덮는 절연층(666), 복수의 제 2 전극(664), 및 제 2 전극(664)을 덮는 절연층(668)을 포함한다.
- [0121] 제 1 전극(662)은 복수의 직사각형 도전막(661)이 서로 접속된 구성을 갖는다. 제 2 전극(664)은 복수의 직사각형 도전막(663)이 서로 접속된 구성을 갖는다. 복수의 제 1 전극(662) 및 복수의 제 2 전극(664)은, 직사각형 도전막(661)의 위치가 직사각형 도전막(663)의 위치와 다르게 되도록 서로 중첩된다. 다만, 제 1 전극(662) 및 제 2 전극(664)의 형상은 상술한 것에 한정되지 않는다.
- [0122] 제 1 전극(662) 및 제 2 전극(664)은, 예를 들어 산화 실리콘을 함유한 산화 인듐 주석, 산화 인듐 주석, 산화 아연, 산화 인듐 아연, 또는 갈륨을 첨가한 산화 아연 등의 투광성을 갖는 도전성 재료를 사용하여 형성할 수 있다.
- [0123] 본 실시형태에서 설명하는 터치 패널 유닛을 포함한 셔터 패널의 일례는, 셔터 패널을 구성하는 제 1 편광판(642)과 제 2 편광판(648) 사이에 터치 패널 유닛(660)을 적층한 구조를 갖는다. 이 구조로 함으로써, 표시 장치에 셔터 패널과 터치 패널을 별도로 제작하여 제공하는 경우와 비교하여 부품 개수를 삭감할 수 있다. 결과적으로, 표시 장치의 제작 비용을 삭감할 수 있다. 또한, 표시 장치의 중량 및 두께를 저감할 수 있다.
- [0124] 또한, 본 실시형태는 다른 실시형태에서 설명하는 구성과 적절히 조합하여 실시할 수 있다.
- [0125] (실시형태 5)
- [0126] 본 발명의 일 형태에 따른 표시 장치는, 노트북 컴퓨터, 기록 매체가 제공된 화상 재생 장치(대표적으로는 DVD(Digital Versatile Disc) 등의 기록 매체의 내용을 재생하고, 그 재생된 화상을 표시하는 디스플레이를 갖는 장치)에 사용할 수 있다. 본 발명의 일 형태에 따른 표시 장치를 포함할 수 있는 전자 기기의 다른 예로서, 휴대 전화, 휴대형 게임기, 휴대 정보 단말, 전자 서적, 비디오 카메라 및 디지털 스틸 카메라 등의 카메라, 고글형 디스플레이(헤드 장착형 디스플레이), 내비게이션 시스템, 음향 재생 장치(카 오디오 시스템, 디지털 오디오 플레이어 등), 복사기, 팩시밀리, 프린터, 프린터 복합기, 현금 자동 입출금기(ATM), 및 자동 판매기를 들 수 있다. 본 실시형태에서는 이와 같은 전자 기기의 구체적인 예에 대하여 도 9의 (A) 내지 (C)를 참조하여 설명한다.
- [0127] 도 9의 (A)는, 하우징(5001), 하우징(5002), 표시부(5003), 표시부(5004), 마이크로폰(5005), 스피커(5006), 조작 키(5007), 및 스타일러스(5008)를 포함한 휴대형 게임기를 도시한 것이다. 본 발명의 일 형태에 따른 표시 장치는 표시부(5003) 또는 표시부(5004)로서 사용할 수 있다. 표시부(5003) 또는 표시부(5004)로서 본 발명의 일 형태에 따른 표시 장치를 사용함으로써, 3D 화상을 표시할 수 있으며 편리성이 뛰어난 휴대형 게임기를 제공할 수 있다. 도 9의 (A)의 휴대형 게임기는, 2개의 표시부(5003 및 5004)를 갖지만, 휴대형 게임기에 포함되는 표시부의 개수는 이것에 한정되지 않는다.
- [0128] 도 9의 (B)는, 하우징(5201), 표시부(5202), 키 보드(5203), 및 포인팅 디바이스(5204)를 포함한 노트북형 퍼스널 컴퓨터를 도시한 것이다. 본 발명의 일 형태에 따른 표시 장치는 표시부(5202)에 사용할 수 있다. 표시부(5202)로서 본 발명의 일 형태에 따른 표시 장치를 사용함으로써, 3D 화상을 표시할 수 있으며 편리성이 뛰어난 노트북형 퍼스널 컴퓨터를 제공할 수 있다.
- [0129] 도 9의 (C)는, 하우징(5401), 표시부(5402), 및 조작 키(5403)를 포함한 휴대 정보 단말을 도시한 것이다. 본 발명의 일 형태에 따른 표시 장치는 표시부(5402)로서 사용할 수 있다. 표시부(5402)로서 본 발명의 일 형태에 따른 표시 장치를 사용함으로써, 3D 화상을 표시할 수 있으며 편리성이 뛰어난 휴대 정보 단말을 제공할 수 있

다.

[0130] 본 실시형태는 다른 실시형태에서 설명한 구성과 적절히 조합하여 실시할 수 있다.


### 부호의 설명

[0131] 10: 표시 패널, 20: 셔터 패널, 31: 왼쪽 눈, 32: 오른쪽 눈, 100: 화소, 200: 광학 셔터 영역, 300: 표시 장치, 301: 시인자, 302: 표시부, 303: 거리 센서, 304: 각도 센서, 311: 표시 패널, 312: 셔터 패널, 313: 애플리케이션 프로세서, 314: 표시 패널 제어 회로, 315: 셔터 패널 제어 회로, 316: 센서 제어 회로, 401: 소스 구동 회로, 402: 화소부, 403: 게이트 구동 회로, 404: 밀봉 기관, 405: 실재, 407: 공간, 408: 배선, 409: FPC(flexible printed circuit), 410: 소자 기관, 411: 절연막, 414: 절연물, 419: 절연막, 423: n채널형 트랜지스터, 424: p채널형 트랜지스터, 431: EL층, 433: 전극, 501: 기관, 502: 기관, 503: 액정, 505: 전극, 506: 전극, 523: 배선, 524: 용량 배선, 525: 배선, 526: 배선, 601: 기관, 602: 화소부, 603: 신호선 구동 회로, 604: 주사선 구동 회로, 605: 실재, 606: 기관, 608: 액정층, 610: 트랜지스터, 611: 트랜지스터, 613: 액정 소자, 615: 접속 단자 전극, 616: 단자 전극, 618: FPC, 619: 이방성 도전막, 630: 전극층, 631: 전극층, 632: 절연막, 635: 스페이서, 640: 셔터 패널, 642: 편광판, 644: 기관, 646: 기관, 648: 편광판, 650: 액정 소자 유닛, 652: 기관, 660: 터치 패널 유닛, 661: 도전막, 662: 제 1 전극, 663: 도전막, 664: 제 2 전극, 666: 절연층, 668: 절연층, 100a: 화소, 100b: 화소, 200A: 제 1 액정 소자, 200B: 제 2 액정 소자, 412a: 트랜지스터, 413a: 전극, 415a: 도전층, 418a: 발광 소자, 420a: 화소, 420b: 화소, 420c: 화소, 434a: 컬러 필터층, 434b: 컬러 필터층, 434c: 컬러 필터층, 5001: 하우징, 5002: 하우징, 5003: 표시부, 5004: 표시부, 5005: 마이크로폰, 5006: 스피커, 5007: 조작 키, 5008: 스타일러스, 5201: 하우징, 5202: 표시부, 5203: 키보드, 5204: 포인팅 디바이스, 5401: 하우징, 5402: 표시부, 5403: 조작 키, 500a: 셔터 패널, 505a: 전극, 505a1: 전극, 506a: 전극, 506a1: 전극, 506a2: 전극, 507a1: 액정 소자, 507a2: 액정 소자, 516a1: 전극, 516a2: 전극, 516a3: 전극, 520a1: 트랜지스터, 520a2: 트랜지스터, 520a3: 트랜지스터, 521a: 배선, 522a1: 배선


본 출원은 본 명세서에 그 전문이 참조로 통합되고, 2011년 2월 16일에 일본 특허청에 출원된 일련 번호가 2011-031103인 일본 특허 출원에 기초한다.

도면

도면1




도면2




도면3


(A)



(B)




도면4







도면5

(A)




(B)






도면6

도면7



도면8



도면9

