



(12) 发明专利申请

(10) 申请公布号 CN 105529241 A

(43) 申请公布日 2016. 04. 27

(21) 申请号 201410513673. 7

(22) 申请日 2014. 09. 29

(71) 申请人 中芯国际集成电路制造(上海)有限公司

地址 201203 上海市浦东新区张江路 18 号

(72) 发明人 涂火金

(74) 专利代理机构 北京集佳知识产权代理有限公司 11227

代理人 应战 骆苏华

(51) Int. Cl.

H01L 21/02(2006. 01)

H01L 21/336(2006. 01)

H01L 29/78(2006. 01)


权利要求书2页 说明书9页 附图10页

(54) 发明名称

半导体结构及其形成方法

(57) 摘要

一种半导体结构及其形成方法，所述半导体结构的形成方法包括：提供半导体衬底；在所述半导体衬底上形成鳍部；在所述鳍部表面形成外延层，所述外延层的空穴迁移率大于鳍部的空穴迁移率。可以提高在所述半导体结构基础上形成的P型鳍式场效应晶体管的性能。



1. 一种半导体结构的形成方法,其特征在于,包括:
提供半导体衬底;
在所述半导体衬底上形成鳍部;
在所述鳍部表面形成外延层,所述外延层的空穴迁移率大于鳍部的空穴迁移率。
2. 根据权利要求 1 所述的半导体结构的形成方法,其特征在于,所述外延层的材料为 SiGe 或 Ge,所述外延层内的 Ge 的摩尔百分比含量为 20%~100%。
3. 根据权利要求 1 所述的半导体结构的形成方法,其特征在于,采用选择性外延工艺形成所述外延层,所述选择性外延工艺采用的外延气体包括锗源气体、硅源气体、HCl 和 H₂,其中,锗源气体包括 GeH₄,硅源气体包括 SiH₄ 或 SiH₂Cl₂,锗源气体、硅源气体和 HCl 的气体流量为 1sccm ~ 1000sccm, H₂ 的流量为 0.1slm ~ 50slm, 所述选择性外延工艺的温度为 500℃~800℃,压强为 1Torr ~ 100Torr。
4. 根据权利要求 1 所述的半导体结构的形成方法,其特征在于,所述外延层与鳍部在垂直于鳍部长度方向的剖面为菱形。
5. 根据权利要求 1 所述的半导体结构的形成方法,其特征在于,所述半导体衬底为绝缘底上硅衬底,包括:底层硅层、位于底层硅层表面的绝缘层、位于绝缘层表面的顶层硅层。
6. 根据权利要求 5 所述的半导体结构的形成方法,其特征在于,刻蚀所述顶层硅层至绝缘层表面,形成所述鳍部。
7. 根据权利要求 5 所述的半导体结构的形成方法,其特征在于,形成所述鳍部的方法包括:刻蚀所述顶层硅层至绝缘层表面,形成初始鳍部;在所述绝缘层表面形成第一介质材料层,所述第一介质材料层的表面与初始鳍部的顶部表面齐平;回刻蚀所述第一介质材料层,形成第一介质层,使所述第一介质层的表面低于初始鳍部顶部表面,并覆盖部分初始鳍部的侧壁;在高于第一介质层表面的部分初始鳍部表面形成第二介质层;去除所述第一介质层,暴露出部分初始鳍部的侧壁;对所述初始鳍部暴露的侧壁进行横向刻蚀,使未被第二介质层覆盖的部分初始鳍部宽度减小;去除所述第二介质层,刻蚀后的初始鳍部作为最终形成的鳍部。
8. 根据权利要求 7 所述的半导体结构的形成方法,其特征在于,所述第一介质层的厚度为 20 Å~100 Å,所述第二介质层的厚度为 1nm ~ 10nm。
9. 根据权利要求 7 所述的半导体结构的形成方法,其特征在于,采用第一湿法刻蚀工艺去除所述第一介质层。
10. 根据权利要求 9 所述的半导体结构的形成方法,其特征在于,所述第一湿法刻蚀工艺对所述第一介质层的刻蚀选择性大于对第二介质层的刻蚀选择性。
11. 根据权利要求 9 所述的半导体结构的形成方法,其特征在于,所述第一介质层的材料为氮化硅,所述第一湿法刻蚀工艺采用的刻蚀溶液为磷酸溶液。
12. 根据权利要求 7 所述的半导体结构的形成方法,其特征在于,采用第二湿法刻蚀工艺对所述初始鳍部暴露的侧壁进行横向刻蚀,所述第二湿法刻蚀工艺采用的刻蚀溶液为四甲基氢氧化铵。
13. 根据权利要求 7 所述的半导体结构的形成方法,其特征在于,未被第二介质层覆盖的部分初始鳍部被刻蚀后的宽度大于 10nm。

14. 根据权利要求 7 所述的半导体结构的形成方法, 其特征在于, 采用热氧化工艺形成所述第二介质层。

15. 根据权利要求 7 所述的半导体结构的形成方法, 其特征在于, 采用所述第三湿法刻蚀工艺去除所述第二介质层。

16. 根据权利要求 15 所述的半导体结构的形成方法, 其特征在于, 所述第二介质层的材料为氧化硅, 所述第三湿法刻蚀工艺采用的刻蚀溶液为氢氟酸溶液。

17. 根据权利要求 1 所述的半导体结构的形成方法, 其特征在于, 所述半导体衬底为单晶硅衬底; 刻蚀所述单晶硅衬底形成鳍部。

18. 根据权利要求 17 所述的半导体结构的形成方法, 其特征在于, 还包括: 在所述半导体衬底表面形成隔离层, 所述隔离层的表面低于鳍部的顶部表面且覆盖鳍部的部分侧壁。

19. 根据权利要求 1 所述的半导体结构的形成方法, 其特征在于, 还包括: 在所述外延层上形成横跨鳍部的栅极结构, 在所述栅极结构两侧的外延层以及鳍部内形成源极和漏极。

20. 一种根据权利要求 1 至权利要求 19 任一项所述的方法所形成的半导体结构, 其特征在于, 包括:

半导体衬底;

位于所述半导体衬底上的鳍部;

位于所述鳍部表面形成外延层, 所述外延层的空穴迁移率大于鳍部的空穴迁移。

半导体结构及其形成方法

技术领域

[0001] 本发明涉及半导体技术领域，特别涉及一种半导体结构及其形成方法。

背景技术

[0002] 随着半导体工艺技术的不断发展，工艺节点逐渐减小，后栅 (gate-last) 工艺得到了广泛应用，以获得理想的阈值电压，改善器件性能。但是当器件的特征尺寸进一步下降时，即使采用后栅工艺，常规的 MOS 场效应管的结构也无法满足对器件性能的需求，鳍式场效应晶体管 (Fin FET) 作为一种多栅器件得到了广泛的关注。鳍式场效应晶体管能够有效改善晶体管的短沟道效应，提高器件的性能。

[0003] 现有的鳍式场效应晶体管的鳍部相邻一般为硅，对于 N 型鳍式场效应晶体管，载流子为电子，在硅中迁移率较大，使 N 型鳍式场效应晶体管具有较高的饱和电流；而对于 P 型鳍式场效应晶体管，载流子为空穴，空穴在硅中的迁移率较低，导致 P 型鳍式场效应晶体管的饱和电流较低，采用上述 N 型鳍式场效应晶体管和 P 型鳍式场效应晶体管构成互补鳍式场效应晶体管，会导致互补鳍式场效应晶体管内的 N 型鳍式场效应晶体管和 P 型鳍式场效应晶体管的饱和电流不匹配，从而导致互补鳍式场效应晶体管的性能下降，进而影响整个集成电路的性能。

[0004] 所以，所述 P 型鳍式场效应晶体管的性能有待进一步的提高。

发明内容

[0005] 本发明解决的问题是提供一种半导体结构及其方法，提高 P 型鳍式场效应晶体管的性能。

[0006] 为解决上述问题，本发明提供一种半导体结构的形成方法，包括：提供半导体衬底；在所述半导体衬底上形成鳍部；在所述鳍部表面形成外延层，所述外延层的空穴迁移率大于鳍部的空穴迁移。

[0007] 可选的，所述外延层的材料为 SiGe 或 Ge，所述外延层内的 Ge 的摩尔百分比含量为 20% ~ 100%。

[0008] 可选的，采用选择性外延工艺形成所述外延层，所述选择性外延工艺采用的外延气体包括锗源气体、硅源气体、HCl 和 H₂，其中，锗源气体包括 GeH₄，硅源气体包括 SiH₄ 或 SiH₂Cl₂，锗源气体、硅源气体和 HCl 的气体流量为 1sccm ~ 1000sccm，H₂ 的流量为 0.1slm ~ 50slm，所述选择性外延工艺的温度为 500°C ~ 800°C，压强为 1Torr ~ 100Torr。

[0009] 可选的，所述外延层与鳍部在垂直鳍部长度方向的剖面为菱形。

[0010] 可选的，所述半导体衬底为绝缘底上硅衬底，包括：底层硅层、位于底层硅层表面的绝缘层、位于绝缘层表面的顶层硅层。

[0011] 可选的，刻蚀所述顶层硅层至绝缘层表面，形成所述鳍部。

[0012] 可选的，形成所述鳍部的方法包括：刻蚀所述顶层硅层至绝缘层表面，形成初始鳍部；在所述绝缘层表面形成第一介质材料层，所述第一介质材料层的表面与初始鳍部的顶

部表面齐平；回刻蚀所述第一介质材料层，形成第一介质层，使所述第一介质层的表面低于初始鳍部顶部表面，并覆盖部分初始鳍部的侧壁；在高于第一介质层表面的部分初始鳍部表面形成第二介质层；去除所述第一介质层，暴露出部分初始鳍部的侧壁；对所述初始鳍部暴露的侧壁进行横向刻蚀，使未被第二介质层覆盖的部分初始鳍部宽度减小；去除所述第二介质层，刻蚀后的初始鳍部作为最终形成的鳍部。

[0013] 可选的，所述第一介质层的厚度为 20 Å~100 Å，所述第二介质层的厚度为 1nm ~ 10nm。

[0014] 可选的，采用第一湿法刻蚀工艺去除所述第一介质层。

[0015] 可选的，所述第一湿法刻蚀工艺对所述第一介质层的刻蚀选择性大于对第二介质层的刻蚀选择性。

[0016] 可选的，所述第一介质层的材料为氮化硅，所述第一湿法刻蚀工艺采用的刻蚀溶液为磷酸溶液。

[0017] 可选的，采用第二湿法刻蚀工艺对所述初始鳍部暴露的侧壁进行横向刻蚀，所述第二湿法刻蚀工艺采用的刻蚀溶液为四甲基氢氧化铵。

[0018] 可选的，未被第二介质层覆盖的部分初始鳍部被刻蚀后的宽度大于 10nm。

[0019] 可选的，采用热氧化工艺形成所述第二介质层。

[0020] 可选的，采用所述第三湿法刻蚀工艺去除所述第二介质层。

[0021] 可选的，所述第二介质层的材料为氧化硅，所述第三湿法刻蚀工艺采用的刻蚀溶液为氢氟酸溶液。

[0022] 可选的，所述半导体衬底为单晶硅衬底；刻蚀所述单晶硅衬底形成鳍部。

[0023] 可选的，还包括：在所述半导体衬底表面形成隔离层，所述隔离层的表面低于鳍部的顶部表面且覆盖鳍部的部分侧壁。

[0024] 可选的，还包括：在所述外延层上形成横跨鳍部的栅极结构，在所述栅极结构两侧的外延层以及鳍部内形成源极和漏极。

[0025] 为解决上述问题，本发明的技术方案还提供一种采用上述方法形成的半导体结构，包括：半导体衬底；位于所述半导体衬底上的鳍部；位于所述鳍部表面形成外延层，所述外延层的空穴迁移率大于鳍部的空穴迁移。

[0026] 与现有技术相比，本发明的技术方案具有以下优点：

[0027] 本发明的半导体结构的形成方法中，在半导体衬底上形成鳍部之后，在鳍部表面形成外延层，所述外延层的空穴迁移率大于鳍部的空穴迁移率。从而使得在以上述半导体结构为基础形成的 P 型鳍式场效应晶体管的空穴迁移率得到提高，可以提高 P 型鳍式场效应晶体管的性能。

[0028] 进一步的，由于外延层在不同晶向上的生长速率不同，所述外延层与鳍部在垂直鳍部长度方向上的剖面可以为菱形或其他多边形。在所述外延层上形成栅极结构，可以提高栅极结构与外延层的接触面积，提高沟道长度，从而改善晶体管的短沟道效应，提高 P 型鳍式场效应晶体管的性能。

[0029] 进一步的，所述半导体衬底为绝缘底上硅衬底，刻蚀所述绝缘底上硅衬底的顶层硅层至绝缘层，形成初始鳍部；然后在所述绝缘层表面形成第一介质层，所述第一介质层的表面低于初始鳍部的顶部表面；然后在所述高于第一介质层的初始鳍部表面形成第二介质

层；然后，去除所述第一介质层，暴露出部分初始鳍部的侧壁，沿所述侧壁对初始鳍部进行横向刻蚀，使得部分初始鳍部的宽度减小，形成鳍部。与初始鳍部相比，所述鳍部的表面积增大，从而进一步提高在鳍部上形成的外延层的表面积，从而进一步提高鳍式场效应晶体管的沟道长度，提高鳍式场效应晶体管的性能。

[0030] 本发明的技术方案的半导体结构，包括位于半导体衬底上的鳍部，以及位于鳍部表面的外延层，所述外延层的空穴迁移率大于鳍部的空穴迁移率。可以提高空穴的迁移率，提高在此结构基础上形成的P型鳍式场效应晶体管的性能。

附图说明

[0031] 图1至图20是本发明的实施例的半导体结构的形成过程示意图。

具体实施方式

[0032] 如背景技术中所述，现有P型鳍式场效应晶体管的性能有待进一步的提高。

[0033] 本发明的实施例中，在鳍部表面形成外延层，所述外延层的空穴迁移率大于鳍部的空穴迁移，所述外延层作为P型鳍式场效应晶体管的沟道区域，可以提高P型鳍式场效应晶体管的性能。

[0034] 为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。

[0035] 请参考图1，提供半导体衬底100。

[0036] 所述半导体衬底100的材料包括硅、锗、锗化硅、砷化镓等半导体材料，所述半导体衬底100可以是体材料也可以是复合结构如绝缘体上硅。本领域的技术人员可以根据半导体衬底100上形成的半导体器件选择所述半导体衬底100的类型，因此所述半导体衬底的类型不应限制本发明的保护范围。

[0037] 本实施例中，所述半导体衬底100为绝缘底上硅衬底，所述半导体衬底100包括：底层硅层101、位于底层硅层101表面的绝缘层102、位于绝缘层102表面的顶层硅层103。采用绝缘底上硅衬底作为半导体衬底100，可以降低寄生电容，提高在所述半导体衬底100上形成的器件的性能。

[0038] 请参考图2，在所述半导体衬底100上形成鳍部110。

[0039] 本实施例中，由于所述半导体衬底100为绝缘底上硅衬底，可以直接刻蚀所述半导体衬底100的顶层硅层103(请参考图1)至绝缘层102表面，形成所述鳍部110。

[0040] 本实施例中，采用干法刻蚀工艺刻蚀所述顶层硅层103，在所述半导体衬底100上形成鳍部110。本实施例中，所述干法刻蚀工艺采用的刻蚀气体为HBr和Cl₂的混合气体作为刻蚀气体，O₂作为缓冲气体，其中HBr的流量为50sccm～1000sccm，Cl₂的流量为50sccm～1000sccm，O₂的流量为5sccm～20sccm，压强为5mTorr～50mTorr，功率为400W～750W，O₂的气体流量为5sccm～20sccm，温度为40℃～80℃，偏置电压为100V～250V。

[0041] 本实施例中，以形成两个分立的鳍部110作为示例，在本发明的其他实施例中，也可以形成一个或者三个以上的鳍部110。

[0042] 所述鳍部110下方的绝缘层102作为鳍部110与底层硅层101之间的隔离层，同时作为相邻鳍部110之间的隔离结构。

[0043] 请参考图 3 和图 4, 在所述鳍部 110 表面形成外延层 120, 所述外延层 120 的空穴迁移率大于鳍部 110 的空穴迁移。图 4 为形成所述外延层 120 之后的立体示意图。

[0044] 所述外延层 120 的材料为 SiGe 或 Ge, 其中 Ge 的摩尔百分比含量为 20%~100%。

[0045] 采用选择性外延工艺形成所述外延层, 所述选择性外延工艺采用的外延气体包括锗源气体、硅源气体、HCl 和 H₂, 其中, 锗源气体包括 GeH₄, 硅源气体包括 SiH₄ 或 SiH₂Cl₂, 锗源气体、硅源气体和 HCl 的气体流量为 1sccm ~ 1000sccm, H₂ 的流量为 0.1slm ~ 50slm, 所述选择性外延工艺的温度为 500℃ ~ 800℃, 压强为 1Torr ~ 100Torr。

[0046] 本实施例中, 所述外延层 120 的材料为 SiGe, 所述外延层 120 内的 Ge 含量分布均匀。在本发明的其他实施例中, 所述外延层 120 内的 Ge 含量可以从鳍部 110 表面随着厚度的增加逐渐升高, 这样可以减小外延层 120 与鳍部 110 表面的晶格常数差异, 提高形成的外延层 120 的沉积质量。

[0047] 本实施例中, 所述半导体衬底 100 表面为 (100) 晶面, 使得鳍部 110 顶部表面的晶面为 (100) 晶面, 鳍部侧壁的晶面为 (010) 晶面, 由于 <100> 晶向和 <010> 晶向上的外延速率较快, 而其它晶向上的外延速率较慢, 从而形成的外延层 120 与鳍部 110 沿鳍部 110 长度方向的剖面为菱形。

[0048] 在本发明的一个实施例中, 位于鳍部 110 的顶部表面的外延层 120 的顶点与鳍部 110 顶部表面之间的距离为 2nm ~ 50nm。使得所述外延层 120 具有足够的厚度, 能够作为沟道区域。

[0049] 在本发明的其他实施例中, 可以采用表面为其他晶面的半导体衬底 100, 后续形成鳍部 110 后, 在鳍部 110 上外延形成的外延层 120 也可以是其他多边形形状。

[0050] 后续可以在所述外延层 120 表面形成横跨鳍部 110 的栅极结构, 所述栅极结构包括位于部分外延层 120 表面的栅介质层, 以及位于栅介质层表面的栅极, 被栅极结构包围的部分外延层 120 作为沟道区域。形成所述栅极结构的方法包括: 在所述外延层 120 表面依次沉积形成栅介质材料层和位于栅介质材料层表面的栅极材料层; 对所述栅极材料层和栅介质材料层进行图形化, 形成栅极结构, 并且暴露出栅极结构两侧的外延层 120。

[0051] 由于所述外延层 120 的空穴迁移率大于鳍部 110 的空穴迁移率, 与直接在鳍部 110 上形成栅极结构相比, 在所述外延层 120 上形成鳍式场效应晶体管的栅极结构, 可以提高型鳍式场效应晶体管的空穴迁移率, 从而提高 P 型鳍式场效应晶体管性能。

[0052] 并且, 本实施例中, 所述外延层 120 为多边形, 可以提高栅极结构与外延层 120 之间的接触面积, 从而提高鳍式场效应晶体管的沟道长度, 从而进一步提高鳍式场效应晶体管的性能。

[0053] 本实施例中, 相邻鳍部 110 上的外延层 120 之间的最短间距大于 10nm, 这样在后续在外延层 120 表面沉积形成栅介质材料层和栅极材料层时, 沉积气体能够容易进入相邻鳍部 110 之间的凹槽内, 与外延层 120 表面充分接触, 从而在外延层 120 表面形成厚度均匀, 沉积质量较高的栅介质材料层和栅极材料层, 避免由于相邻外延层 120 之间间距过小, 导致形成的栅介质材料层与栅极材料层沉积质量较差而影响形成的鳍式场效应晶体管的性能。

[0054] 在形成所述栅极结构之后, 还可以在所述栅极结构两侧的外延层 120 和鳍部 110 内形成源极和漏极。可以对所述栅极结构两侧的外延层 120 和鳍部 110 内直接进行 P 型

离子注入形成 P 型鳍式场效应晶体管的源极或漏极；也可以在所述栅极结构两侧的外延层 120 和鳍部 110 内形成凹槽之后，在所述凹槽内填充 P 型掺杂的应力材料，作为 P 型鳍式场效应晶体管的源极或漏极，对晶体管的沟道区域施加压应力，进一步提高 P 型鳍式场效应晶体管的性能。

[0055] 本实施例中，还提供一种采用上述方法形成的半导体结构。

[0056] 请参考图 3 和图 4，图 4 为所述半导体结构的立体示意图，图 3 为剖面示意图。

[0057] 所述半导体结构包括：半导体衬底；位于半导体衬底表面的鳍部 110，位于鳍部 110 表面的外延层 120，所述外延层 120 的空穴迁移率大于鳍部 110 的空穴迁移率。所述半导体衬底包括底层硅层 101，位于底层硅层 101 表面的绝缘层 102。所述外延层 120 的材料为 SiGe 或 Ge。

[0058] 所述半导体结构还可以包括位于外延层 120 表面，横跨所述鳍部 110 的栅极结构，以及位于所述栅极结构两侧的外延层 120 与鳍部 110 内的源极和漏极。在所述外延层 120 上形成鳍式场效应晶体管的栅极结构，可以提高型鳍式场效应晶体管的空穴迁移率，还可以提高栅极结构与外延层 120 之间的接触面积，从而提高鳍式场效应晶体管的沟道长度，从而进一步提高鳍式场效应晶体管的性能。

[0059] 本发明的另一实施例中也提供一种半导体结构的形成方法。

[0060] 请参考图 5，提供半导体衬底 200。

[0061] 所述半导体衬底 100 的材料包括硅、锗、锗化硅、砷化镓等半导体材料，所述半导体衬底 100 可以是体材料也可以是复合结构如绝缘体上硅。本领域的技术人员可以根据半导体衬底 100 上形成的半导体器件选择所述半导体衬底 100 的类型，因此所述半导体衬底的类型不应限制本发明的保护范围。本实施例中，所述半导体衬底 200 为单晶硅衬底，采用单晶硅衬底可以降低成本。

[0062] 请参考图 6，在所述半导体衬底 200 表面形成掩膜层，所述掩膜层具有开口 203，暴露出部分半导体衬底 200 的表面。

[0063] 所述掩膜层包括位于半导体衬底 200 表面的第一掩膜层 201 以及位于所述第一掩膜层 201 表面的第二掩膜层 202。所述第一掩膜层 201 的材料为氧化硅，第二掩膜层 202 的材料氮化硅，所述第一掩膜层 201 可以避免第二掩膜层 202 与半导体衬底 200 的表面之间产生晶格失配，导致半导体衬底 200 内出现缺陷，影响后续形成的鳍部的质量。所述掩膜层定义了后续形成的鳍部的位置和尺寸。

[0064] 请参考图 7，沿所述开口 203 刻蚀所述半导体衬底 200，形成鳍部 204 及位于鳍部 204 两侧的凹槽 210。

[0065] 本实施例中，直接刻蚀所述半导体衬底 200 形成鳍部 204，在本发明的其他实施例中，也可以在所述半导体衬底 200 表面形成半导体外延层之后，刻蚀所述半导体外延层形成所述鳍部 204。所述鳍部 204 的数量可以是一个或多个。

[0066] 后续在相邻鳍部 204 之间的凹槽 210 内形成隔离层，作为鳍部 204 之间的隔离结构。

[0067] 请参考图 8，在所述凹槽 210（请参考图 7）和开口 203（请参考图 7）内形成隔离材料层 212，所述隔离材料层 212 的表面与第二掩膜层 202 的表面齐平。

[0068] 所述隔离材料层 212 的形成方法包括：在所述凹槽 210 和开口 203 内形成隔离材

料,所述隔离材料还覆盖掩膜层表面;以所述第二掩膜层 202 为停止层,对所述隔离材料进行平坦化,形成隔离层 212,使所述隔离层 212 的表面与第二掩膜层 202 的表面齐平。所述隔离材料可以是氧化硅。

[0069] 本实施例中,在形成所述隔离材料层 212 之前,还可以在所述凹槽 210 的内壁表面形成垫氧化层 211,所述垫氧化层 211 的材料为氧化硅,采用热氧化工艺形成所述垫氧化层 211,可以修复所述凹槽 210 内壁表面的缺陷,进而提高后续在所述垫氧化层 211 表面形成的隔离材料层 212 的沉积质量,提高所述隔离材料层 212 的隔离性能。

[0070] 请参考图 9,去除所述掩膜层以及位于所述开口 203 内的隔离材料层 212,使剩余的隔离材料层 212 的表面与鳍部 204 的顶部齐平。

[0071] 可以采用化学机械抛光工艺去除所述掩膜层以及位于所述开口 203 内的隔离材料层 212,以所述鳍部 204 的顶部表面作为停止层,从而使得剩余的隔离材料层 212 的表面与鳍部 204 的顶部表面齐平。

[0072] 请参考图 10,回刻蚀所述隔离材料层 212(请参考图 10),形成隔离层 212a,所述隔离层 212a 的表面低于鳍部 204 的顶部表面。

[0073] 可以采用湿法或者干法刻蚀工艺刻蚀所述隔离材料层 212,使其厚度下降,形成隔离层 212a。本实施例中,同时刻蚀所述垫氧化层 211(请参考图 9),剩余的垫氧化层 211a 顶部与隔离层 212a 表面齐平。

[0074] 形成所述隔离层 212a 之后,暴露出部分鳍部 204 的表面。所述隔离层 212a 作为相邻鳍部 204 之间的隔离结构,以及后续形成的栅极结构与半导体衬底 200 之间的隔离结构。

[0075] 请参考图 11,在高于隔离层 212a 表面的鳍部 204 表面形成外延层 220。

[0076] 所述外延层 220 的材料为 SiGe 或 Ge,其中 Ge 的摩尔百分比含量为 20%~100%。

[0077] 采用选择性外延工艺形成所述外延层 220,所述选择性外延工艺采用的外延气体包括锗源气体、硅源气体、HCl 和 H₂,其中,锗源气体包括 GeH₄,硅源气体包括 SiH₄ 或 SiH₂Cl₂,锗源气体、硅源气体和 HCl 的气体流量为 1sccm~1000sccm, H₂ 的流量为 0.1slm~50slm,所述选择性外延工艺的温度为 500°C~800°C,压强为 1Torr~100Torr。

[0078] 本实施例中,所述外延层 220 的材料为 SiGe,所述外延层 220 内的 Ge 含量分布均匀。在本发明的其他实施例中,所述外延层 220 内的 Ge 含量可以从鳍部 110 表面随着厚度的增加逐渐升高,这样可以减小外延层 220 与鳍部 110 表面的晶格常数差异,提高形成的外延层 220 的沉积质量。

[0079] 本实施例中,所述半导体衬底 200 的表面晶面为 (100),由于在不同晶面上的外延速率不同,在所述鳍部 204 表面外延形成的外延层 220 与鳍部 204 在沿鳍部 204 长度方向的剖面为菱形。在本发明的其他实施例中,可以采用表面为其他晶面的半导体衬底 200,后续形成鳍部 204 后,在鳍部 204 上外延形成的外延层 220 也可以是其他多边形形状。

[0080] 在本发明的一个实施例中,位于鳍部 204 的顶部表面的外延层 220 的顶点与鳍部 204 顶部表面之间的距离为 2nm~50nm。使得所述外延层 220 具有足够的厚度,能够作为沟道区域。

[0081] 后续可以在所述外延层 220 表面形成横跨鳍部 204 的栅极结构,所述栅极结构包括位于部分外延层 220 表面的栅介质层,以及位于栅介质层表面的栅极,被栅极结构包围

的部分外延层 220 作为沟道区域。形成所述栅极结构的方法包括：在所述外延层 220 表面依次沉积形成栅介质材料层和位于栅介质材料层表面的栅极材料层；对所述栅极材料层和栅介质材料层进行图形化，形成栅极结构，并且暴露出栅极结构两侧的外延层 220。

[0082] 由于所述外延层 220 的空穴迁移率大于鳍部 204 的空穴迁移率，与直接在鳍部 204 上形成栅极结构相比，在所述外延层 220 上形成鳍式场效应晶体管的栅极结构，可以提高型鳍式场效应晶体管的空穴迁移率，从而提高 P 型鳍式场效应晶体管性能。并且，本实施例中，所述外延层 220 为多边形，可以提高栅极结构与外延层 220 之间的接触面积，从而提高鳍式场效应晶体管的沟道长度，从而进一步提高鳍式场效应晶体管的性能。

[0083] 本实施例中，相邻鳍部 204 上的外延层 220 之间的最短间距大于 10nm，这样在后续在外延层 220 表面沉积形成栅介质材料层和栅极材料层时，沉积气体能够容易进入相邻鳍部 204 之间的凹槽内，与外延层 220 表面充分接触，从而在外延层 220 表面形成厚度均匀，沉积质量较高的栅介质材料层和栅极材料层，避免由于相邻外延层 220 之间间距过小，导致形成的栅介质材料层与栅极材料层沉积质量较差而影响形成的鳍式场效应晶体管的性能。

[0084] 在形成所述栅极结构之后，还可以在所述栅极结构两侧的外延层 220 和鳍部 204 内形成源极和漏极。可以对所述栅极结构两侧的外延层 220 和鳍部 204 内直接进行 P 型离子注入形成 P 型鳍式场效应晶体管的源极或漏极；也可以在所述栅极结构两侧的外延层 220 和鳍部 204 内形成凹槽之后，在所述凹槽内填充 P 型掺杂的应力材料，作为 P 型鳍式场效应晶体管的源极或漏极，对晶体管的沟道区域施加压应力，进一步提高 P 型鳍式场效应晶体管的性能。

[0085] 本实施例中还提供一种半导体结构，请参考图 11，所述半导体结构包括：半导体衬底 200；位于半导体衬底 200 上的鳍部 204；位于半导体衬底 200 上的隔离层 212a，所述隔离层 212a 的表面低于鳍部 204 的顶部表面，且覆盖部分鳍部 204 的侧壁表面；位于高于隔离层 212a 的部分鳍部 204 表面上的外延层 220。所述隔离层 212a 与鳍部 204、半导体衬底 200 之间还形成与垫氧化层 211a。

[0086] 所述半导体结构还可以包括位于外延层 220 表面，横跨所述鳍部 204 的栅极结构，以及位于所述栅极结构两侧的外延层 220 与鳍部 204 内的源极和漏极。在所述外延层 220 上形成鳍式场效应晶体管的栅极结构，可以提高型鳍式场效应晶体管的空穴迁移率，还可以提高栅极结构与外延层 220 之间的接触面积，从而提高鳍式场效应晶体管的沟道长度，从而进一步提高鳍式场效应晶体管的性能。

[0087] 本发明的另一实施例还提供一种半导体结构的形成方法。

[0088] 请参考图 12，提供半导体衬底 300。

[0089] 本实施例中，所述半导体衬底 300 为绝缘底上硅衬底，所述半导体衬底 300 包括：底层硅层 301、位于底层硅层 301 表面的绝缘层 302、位于绝缘层 302 表面的顶层硅层 303。采用绝缘底上硅衬底作为半导体衬底 300，可以降低寄生电容，提高在所述半导体衬底 300 上形成的器件的性能。

[0090] 请参考图 13，在所述半导体衬底 300 上形成初始鳍部 310。

[0091] 本实施例中，直接刻蚀所述半导体衬底 300 的顶层硅层 303（请参考图 12）至绝缘层 202 表面，形成所述初始鳍部 310。

[0092] 请参考图 14, 在初始鳍部 310 两侧形成第一介质材料层 311, 所述第一介质材料层的表面与初始鳍部 310 的顶部表面齐平。

[0093] 形成所述第一介质材料层 311 的方法包括: 在所述绝缘层 302 上形成覆盖所述初始鳍部 310 的第一介质材料后, 以所述初始鳍部 310 顶部表面为停止层, 对所述第一介质材料进行平坦化, 形成所述第一介质材料层 311。

[0094] 本实施例中, 所述第一介质材料层 311 的材料为氮化硅。在本发明的其他实施例中, 所述第一介质材料层 311 的材料还可以是氮氧化硅、碳氧化硅等其他介质材料。

[0095] 请参考图 15, 回刻蚀所述第一介质材料层 311(请参考图 14), 形成第一介质层 311a, 使所述第一介质层 311a 的表面低于初始鳍部 310 顶部表面, 并覆盖部分初始鳍部 310 的侧壁。

[0096] 采用干法刻蚀工艺回刻蚀所述第一介质材料层 311, 所述干法刻蚀工艺可以采用 CF_4 、 C_2F_6 或 C_3F_8 等含氟气体中的一种或几种气体。

[0097] 在本发明的一个实施例中, 刻蚀所述第一介质材料层 311 后形成的第一介质层 311a 的厚度为 $20\text{\AA} \sim 200\text{\AA}$ 。

[0098] 请参考图 16, 在高于第一介质层 311a 表面的部分初始鳍部 310 表面形成第二介质层 312。

[0099] 所述第二介质层 312 的材料与第一介质层 311a 的材料不同, 从而在后续进行湿法刻蚀工艺的过程中, 对于第二介质层 312 与第一介质层 311a 具有不同的刻蚀选择性。

[0100] 本实施例中, 所述第二介质层 312 的材料为氧化硅, 可以采用热氧化工艺形成所述第二介质层 312。所述第二介质层 312 的厚度为 $1\text{nm} \sim 10\text{nm}$, 所述第二介质层 312 的厚度大于 1nm , 具有足够的厚度, 能够在后续工艺中保护所述被覆盖的鳍部 310; 所述第二介质层 312 的厚度小于 10nm , 从而可以避免在采用热氧化工艺形成所述第二介质层 312 的过程中, 消耗过多的硅, 导致鳍部 310 的厚度发生较大变化, 偏离设计值。

[0101] 请参考图 17, 去除所述第一介质层 311a(请参考图 16), 暴露出部分初始鳍部 310 的侧壁。

[0102] 采用第一湿法刻蚀工艺去除所述第一介质层 311a。所述第一湿法刻蚀工艺对所述第一介质层 311a 的刻蚀选择性大于对第二介质层 312 的刻蚀选择性, 从而在进行第一湿法刻蚀工艺的过程中, 所述第二介质层 312 未被去除。

[0103] 本实施例中, 所述第一介质层 311a 的材料为氮化硅, 所述第一湿法刻蚀工艺采用的刻蚀溶液为磷酸溶液, 对所述第一介质层 311a 具有较高的刻蚀速率。

[0104] 去除所述第一介质层 311a 后, 暴露出部分鳍部 310 的侧壁表面。

[0105] 请参考图 18, 对所述初始鳍部 310(请参考图 17) 暴露的侧壁进行横向刻蚀, 使未被第二介质层 312 覆盖的部分初始鳍部 310(请参考图 17) 宽度减小, 形成鳍部 310a。

[0106] 采用第二湿法刻蚀工艺对所述初始鳍部 310 暴露的侧壁进行横向刻蚀, 所述第二湿法刻蚀工艺采用的刻蚀溶液为四甲基氢氧化铵。

[0107] 所述第一介质层 311a(请参考图 16) 的厚度限定了第二湿法刻蚀工艺中, 刻蚀溶液与初始鳍部 310 侧壁接触的面积。本实施例中, 所述第一介质层 311a 的厚度为 $20\text{\AA} \sim 200\text{\AA}$, 从而使得暴露的初始鳍部 310 的侧壁高度为 $20\text{\AA} \sim 200\text{\AA}$ 。所述暴露的侧壁高

度小于200Å,可以避免由于侧壁与第二湿法刻蚀工艺的刻蚀容易接触面积过大,刻蚀速率较快,不易控制横向的刻蚀深度,导致初始鳍部310被刻断。本实施例中所述鳍部310a上部分的第一宽度d1为20nm~50nm,被横向刻蚀后的鳍部310a的下部分的第二宽度d2大于10nm,避免所述鳍部310发生倒塌。在本发明的其他实施例中,可以根据鳍部310a的第一宽度,设置合理的第二宽度。

[0108] 对所述初始鳍部310(请参考图17)进行横向刻蚀之后,形成鳍部310a,所述鳍部310a与初始鳍部310相比,表面积得到提高,从而也能够进一步提高后续在所述鳍部310a表面形成的外延层的表面积。

[0109] 请参考图19,去除所述第二介质层312(请参考图18)。

[0110] 采用所述第三湿法刻蚀工艺去除所述第二介质层312。本实施例中,所述第二介质层312的材料为氧化硅,所述第三湿法刻蚀工艺采用的刻蚀溶液为氢氟酸溶液。

[0111] 去除所述第二介质层312之后,暴露出所述鳍部310a的顶部表面和侧壁表面。

[0112] 请参考图20,在所述鳍部310a表面形成外延层320。

[0113] 所述外延层320的材料为SiGe或Ge,可以采用选择性外延工艺形成所述外延层320,具体不再赘述。

[0114] 由于所述鳍部310a具有宽度较大的上部分,和宽度较小的下部分,使得所述鳍部310a的表面积增大,由于不同晶向上的外延速率不相同,在所述鳍部310a的上部分和下部分表面均会形成多边形,从而可以进一步提高形成的外延层310a的表面积,从而进一步提高后续形成的P型鳍式场效应晶体管的沟道长度,提高P型鳍式场效应晶体管的性能。

[0115] 后续还可以在所述外延层320上形成横跨鳍部的栅极结构,在所述栅极结构两侧的外延层320以及鳍部310a内形成源极和漏极。

[0116] 本实施例还提供一种采用上述方法形成的半导体结构,请参考图20,所述半导体结构包括:半导体衬底,位于半导体衬底表面的鳍部310a,位于鳍部310a表面的外延层320。所述鳍部310a包括第一部分和位于第一部分表面的第二部分,所述第一部分宽度小于第二部分宽度。所述半导体衬底包括底层硅层301和位于底层硅层301表面的绝缘层302。

[0117] 所述半导体结构还可以包括位于外延层320表面,横跨所述鳍部310a的栅极结构,以及位于所述栅极结构两侧的外延层320与鳍部310a内的源极和漏极。在所述外延层320上形成鳍式场效应晶体管的栅极结构,可以提高型鳍式场效应晶体管的空穴迁移率,还可以提高栅极结构与外延层320之间的接触面积,从而提高鳍式场效应晶体管的沟道长度,从而进一步提高鳍式场效应晶体管的性能。

[0118] 虽然本发明披露如上,但本发明并非限定于此。任何本领域技术人员,在不脱离本发明的精神和范围内,均可作各种更动与修改,因此本发明的保护范围应当以权利要求所限定的范围为准。




图 1




图 2




图 3




图 4




图 5




图 6




图 7




图 8




图 9




图 10




图 11




图 12




图 13




图 14




图 15




图 16




图 17




图 18




图 19




图 20