



(12) 发明专利

(10) 授权公告号 CN 102281404 B

(45) 授权公告日 2014. 01. 08

(21) 申请号 201110153366. 9

(22) 申请日 2011. 06. 09

(30) 优先权数据

2010-135391 2010. 06. 14 JP

(73) 专利权人 佳能株式会社

地址 日本东京

(72) 发明人 樱木孝正

(74) 专利代理机构 中国国际贸易促进委员会专

利商标事务所 11038

代理人 杜娟

(51) Int. Cl.

H04N 5/374 (2011. 01)

H04N 5/378 (2011. 01)

(56) 对比文件

CN 101437119 A, 2009. 05. 20, 全文.

CN 101266750 A, 2008. 09. 17, 全文.

CN 101221975 A, 2008. 07. 16, 全文.

JP 特开 2008-241781 A, 2008. 10. 09, 全文.

EP 2031576 A2, 2009. 04. 03, 全文.

US 2008/0238835 A1, 2008. 10. 02, 全文.

审查员 赵梅芳


权利要求书2页 说明书7页 附图8页

(54) 发明名称

成像装置

(57) 摘要

一种成像装置,包括:用于保持从像素输出的信号的多个存储电容器;和用于分别将存储电容器连接到公共信号线的多个第一开关,其中,多个存储电容器中的每一个包含与相应第一开关连接并被供给从相应的像素输出的相应的信号的端子和被供给基准电位的另一端子,基准电位供给单元在多个存储电容器保持信号的时间段期间供给第一基准电位,并在接通第一开关的时间段期间供给具有与接通第一开关之前的公共信号线的电位的电位差的第二基准电位,该电位差比第一基准电位的电位差大。



1. 一种成像装置,包括:

输出通过光电转换得到的信号的多个像素;

用于保持从像素输出的信号的多个存储电容器;

用于传送由存储电容器保持的信号公共信号线;和

多个第一开关,分别用于将多个存储电容器中的每一个连接到公共信号线,其中,
多个存储电容器中的每一个具有与第一开关连接并且被供给从像素输出的信号的一个端子和被施加基准电位的另一端子,

该成像装置还包括用于供给基准电位的基准电位供给单元,并且,

基准电位供给单元在所述多个存储电容器保持信号的时间段期间供给第一基准电位,并且在接通第一开关的时间段的一部分期间供给第二基准电位并且在第一开关被关断之前供给第一基准电位,使得第二基准电位和接通第一开关之前的公共信号线的电位之间的电位差大于第一基准电位和接通第一开关之前的公共信号线的电位之间的电位差。

2. 根据权利要求1的成像装置,还包括输出放大器,所述输出放大器连接到公共信号线,并且放大和输出来自公共信号线的信号,其中,

基准电位供给单元控制基准电位,使得向公共信号线上的被设置为远离输出放大器的存储电容器供给的第二基准电位和接通第一开关之前的公共信号线的电位之间的电位差大于向公共信号线上的被设置为更接近输出放大器的存储电容器供给的第二基准电位和接通第一开关之前的公共信号线的电位之间的电位差。

3. 根据权利要求1的成像装置,还包括用于传送从像素输出的通过光电转换得到的信号的第一信号线,其中,

基准电位供给单元包含分别与多个存储电容器的另一端子中的每一个连接的多个基准电位改变开关,并且,

基准电位改变开关在第一开关被关断时向所对应的存储电容器的另一端子供给接地电位,并且基准电位改变开关在接通第一开关的时间段的至少一部分的时间段期间向所对应的存储电容器的另一端子供给正电位。

4. 根据权利要求3的成像装置,其中,

多个基准电位改变开关分别能够将存储电容器的另一端子中的每一个连接到多个正电压节点中的每一个,并且,

多个正电压节点通过连接在电压源和接地电位节点之间的电阻线被供给经电阻分压的电压。

5. 根据权利要求1的成像装置,其中,

基准电位供给单元包含通过公共信号线的寄生电容与公共信号线连接的多个第三开关,

第三开关在第一开关被关断时通过所述寄生电容向公共信号线供给接地电位,并且第三开关在接通第一开关的时间段的至少一部分的时间段期间通过所述寄生电容向公共信号线供给负电位。

6. 根据权利要求1的成像装置,其中,

多个第一开关被划分成多个块,并且,成像装置包含分别被设置在每个块中的第一开关和公共信号线之间的多个第四开关,并且,

多个第四开关被依次接通以便依次选择多个块。

成像装置

技术领域

[0001] 本发明涉及成像装置。

背景技术

[0002] 作为固态成像装置的例子,在日本专利申请公开 No. H02-107075 中公开的一种是已知的。在日本专利申请公开 No. H02-107075 中公开的固态成像装置中,来自二维设置的像素的信号被暂时存储在为各列设置的累积电容中,随后通过借助于来自水平扫描电路的脉冲被控制为接通 / 关断的开关而被依次读取到水平信号线。在水平信号线上出现的信号电压例如被放大器放大,并被输出到外面。随着近年来不断增加的对于数字照相机中高速拍摄的需要,从累积电容向水平信号线的读取速度的提高导致作为照相机产品的竞争力的提高。

[0003] 但是,当信号从累积电容被读取到水平信号线时,水平信号线的电容和电阻分布不均匀,因此,更远离水平信号线的输出端子的列中的累积电容具有更大的寄生电容和寄生电阻,从而导致信号读取期间信号电压波形的劣化。因此,出现高速读取的困难。还出现导致特性不均匀的问题。

发明内容

[0004] 本发明的目的是提供一种能够高速读取信号的成像装置。

[0005] 为了实现该目的,根据本发明的成像装置包括:输出通过光电转换得到的信号的多个像素;用于保持从像素输出的信号的多个存储电容器;用于传送由存储电容器保持的信号公共信号线;和分别用于将多个存储电容器中的每一个连接到公共信号线的多个第一开关,其中,多个存储电容器中的每一个具有与第一开关连接并且被供给从像素输出的信号的一个端子和被施加基准电位的另一端子,成像装置还包括用于供给基准电位的基准电位供给单元,并且,基准电位供给单元在通过多个存储电容器保持信号的时间段期间供给第一基准电位,并且在接通第一开关的时间段期间供给第二基准电位,使得第二基准电位和接通第一开关之前的公共信号线的电位之间的电位差大于第一基准电位和接通第一开关之前的公共信号线的电位之间的电位差。

[0006] 根据本发明的成像装置由此能够实现高速信号读取。

[0007] 从参照附图对示例性实施例的以下说明,本发明的其它特征将变得明显。

附图说明

[0008] 图 1 是示出根据第一实施例的成像装置的示例性配置的示意图。

[0009] 图 2 是根据第一实施例的成像装置的时序图。

[0010] 图 3 是示出根据第二实施例的成像装置的示例性配置的示意图。

[0011] 图 4 是示出根据第三实施例的成像装置的示例性配置的示意图。

[0012] 图 5 是根据第三实施例的成像装置的时序图。

- [0013] 图 6 是示出根据第四实施例的成像装置的示例性配置的示图。
- [0014] 图 7 是根据第四实施例的成像装置的时序图。
- [0015] 图 8 是示出成像装置的示图。
- [0016] 图 9 是成像装置中的部分电路的等效电路图。
- [0017] 图 10 是图 9 中的部分电路的等效电路图。
- [0018] 图 11 是根据第一实施例的成像装置中的部分电路的等效电路图。
- [0019] 图 12 是根据第一实施例的成像装置中的部分电路的另一等效电路图。
- [0020] 图 13 是根据第四实施例的成像装置中的部分电路的等效电路图。
- [0021] 图 14 是示出根据第五实施例的成像装置的示例性配置的示图。
- [0022] 图 15 是根据第五实施例的成像装置的时序图。

具体实施方式

[0023] 现在根据附图详细描述本发明的优选实施例。

[0024] (第一实施例)

[0025] 参照图 8～10 描述根据本发明的第一实施例的成像装置的操作原理。图 8 是示意性地示出成像装置的配置的示图。成像装置包括：像素单元 10、定时产生电路 103、垂直扫描电路 104、列存储电容器单元 105、第一开关 108、垂直信号线（第一信号线）100、公共信号线 110、水平扫描电路 112 和输出放大器 113。像素单元 10 包含按二维矩阵设置的多个像素 101。对于每一列，列存储电容器单元 105 包含开关 102 和存储电容器 C105。定时产生电路 103 将定时信号输出到开关 102、垂直扫描电路 104 和水平扫描电路 112。每个像素 101 包含执行光电转换以将光转换成电信号并且将从光电转换得到的电信号输出到相应的垂直信号线 100 的光电转换元件。为各列提供的垂直信号线 100 共同连接到各列中的像素 101，并且，像素 101 将信号输出到各垂直信号线 100。垂直扫描电路 104 逐行地选择像素 101，并且使得来自所选择的像素 101 的电信号输出到相应的垂直信号线 100。开关 102 分别被设置在垂直信号线 100 和存储电容器 C105 之间。在通过由定时产生电路 103 执行的控制接通开关 102 时，存储电容器 C105 累积垂直信号线 100 上的信号。第一开关 108 分别被设置在存储电容器 C105 和公共信号线 110 之间。存储电容器 C105 中的每一个的一个端子与相应的开关 102 和 108 连接，而另一端子与相应的开关 106 连接。当通过由水平扫描电路 112 执行的控制依次接通多个列中的第一开关 108 时，在列中的存储电容器 C105 中累积的信号被依次传输到公共信号线 110。与公共信号线 110 连接的输出放大器 113 放大并且输出来自公共信号线 110 的信号。

[0026] 图 9 是通过提取了图 8 中的成像装置的从存储电容器 C105 到输出放大器 113 的部分的配置的示图，其中添加了寄生电容 C110 和寄生电阻 R110。寄生电容 C110 是对于各列存在的公共信号线 110 的电容。寄生电阻 R110 是对于各列存在的公共信号线 110 的电阻。

[0027] 图 10 是图 9 中的配置中的部分电路的等效电路图。在接地电位（基准电位）节点之间，存储电容器 C105、第一开关 108 的导通电阻 R108、公共信号线 110 的寄生电阻 R110 和公共信号线 110 的寄生电容 C110 被串联连接。电压 V105 是存储电容器 C105 的端子之间的电压。信号电荷 Q105 是累积于存储电容器 C105 中的电荷，并且当第一开关 108 被接

通时移动到公共信号线 110 的寄生电容 C110,从而导致在公共信号线 110 上出现电压。为了迅速地将信号电荷 Q105 移动到电容 C110,可使得作为第一开关 108 被接通的结果而流动的电流尽可能地大。

[0028] 更具体地,在存储电容器 C105 保持信号的时间段期间,第一基准电位被供给到存储电容器 C105。然后,在第一开关 108 被接通的时间段期间,供给与接通第一开关 108 之前的公共信号线 110 的电位的电位差比第一基准电位的电位差大的第二基准电位,从而提供更大的电流。

[0029] 将详细描述该操作。可通过首先暂时将存储电容器 C105 的基准电压从接地电位改变为正电压并且升高导通电阻 R108 的两个端子中与存储电容器 C105 连接的端子的电压以增加在导通电阻 R108 中流动的电流,来执行该操作。存储电容器 C105 的端子之间的电压 $V_{105}(t)$ 可由下式 (1) 表达,并且,寄生电容 C110 的端子之间的电压 $V_{110}(t)$ 可由下式 (2) 表达。并且,公共信号线 110 中的信号电荷 $Q_{110}(t)$ 可由下式 (3) 表达,并且,存储电容器 C105 中的信号电荷 $Q_{105}(t)$ 可由下式 (4) 表达。并且,在电阻 R108 中流动的电流 $I(t)$ 可由下式 (5) 表达。

$$[0030] \quad V_{105}(t) = Q_{105}(t)/C_{105} \dots (1)$$

$$[0031] \quad V_{110}(t) = Q_{110}(t)/C_{110} \dots (2)$$

$$[0032] \quad Q_{110}(t) = \int I(t) dt \dots (3)$$

$$[0033] \quad Q_{105}(t) = Q_{105}(0) - \int I(t) dt \dots (4)$$

$$[0034] \quad I(t) = (V_{105}(t) - V_{110}(t)) / (R_{108} + R_{110}) \dots (5)$$

[0035] 式 (3) 表示,假定寄生电容 C110 中的初始电荷为 0,寄生电容 C110 中的电荷 $Q_{110}(t)$ 等于流入寄生电容 C110 中的电流 I 的时间积分值。式 (4) 表示存储电容器 C105 的电荷 $Q_{105}(t)$ 等于通过从初始电荷 $Q_{105}(0)$ 减去电流 $I(t)$ 的积分值得到的值。式 (5) 表示电流 $I(t)$ 等于通过将施加到电阻 R108 和 R110 的电压除以电阻 R108 与 R110 的和得到的值,并且,施加到电阻 R108 和 R110 的电压为 $V_{105}(t)$ 和 $V_{110}(t)$ 之间的差值电压。

[0036] 如果第一开关 108 接通期间的电阻 R108 是固定的而不管向其施加的电压如何,那么,从式 (5) 可以清楚地看出,当 $V_{105}(t)$ 较大时,电流 $I(t)$ 较大。考虑紧接着接通第一开关 108 之后的状态,电荷 Q_{110} 为 0,因此,电压 V_{110} 也是 0。可通过下式 (6) 获得寄生电容 C110 的端子之间的电压 V_{110} 的随时间增加率,该式 (6) 表示该速率与电压 $V_{105}(t)$ 的初始值 $V_{105}(0)$ 成比例。

$$[0037] \quad d\{V_{110}(t)\}/dt = I(0)/C_{110}$$

$$[0038] \quad = 1/C_{110} \times V_{105}(0) / (R_{108} + R_{110}) \dots (6)$$

[0039] 这里,由于电压 $V_{105}(t)$ 是存储电容器 C105 的端子之间的电压,如果存储电容器 C105 的基准电压从接地电位改变为正电压 V_A ,那么,施加到导通电阻 R108 的电压增加该量,从而导致电流 $I(0)$ 的值如下式 (7) 表示的那样增加。

$$[0040] \quad I(0) = (V_A + V_{105}(0)) / (R_{108} + R_{110}) \dots (7)$$

[0041] 以下,参照图 1 描述其中存储电容器 C105 的基准电压从接地电位改变为正电压 V_A 的电路配置。作为对于来自更远离输出放大器 113 的存储电容器 C105 的信号在信号传输期间具有更大的波形劣化的问题的对策,使得来自电压源的电压 V_A 的值在更接近输出放大器 113 的列中更小,而不是使得电压 V_A 的值在所有的列中相等,由此减少上述的速度增

加效果,从而使得能够提供基本上均匀的波形劣化。

[0042] 图 1 是示出根据本发明的第一实施例的成像装置的示例性配置的示图。图 1 中的成像装置是通过向图 8 中的成像装置添加基准电位改变开关 106 和电压源 107 而获得的成像装置。以下描述图 1 中的成像装置与图 8 中的成像装置不同的点。为各列设置基准电位改变开关 106,并且与各列中的存储电容器 C105 连接。为各列设置的电压源 107 输出电压 VA。在各列中的电压源 107 中,较接近输出放大器 113 的列中的一个电压源输出较低电压,而较远离输出放大器 113 的一个电压源输出较高电压。因此,在公共信号线 110 上提供了各列中均匀的信号波形劣化,从而使得能够提供均匀的特性。每个存储电容器 C105 的一端通过相应的开关 102 与相应的垂直信号线 100 连接,而另一端与相应的基准电位改变开关 106 连接。在水平扫描电路 112 的控制下,基准电位改变开关 106 逐列地将存储电容器 C105 的另一端连接到接地电位节点或电压源 107。如果存储电容器 C105 的另一端与相应的接地电位节点连接,那么接地电位 (0V) 被供给到存储电容器 C105 的该另一端。如果存储电容器 C105 的另一端与电压源 107 连接,那么正电压 VA 被供给到存储电容器 C105 的该另一端。

[0043] 来自二维设置的像素 101 的输出信号被来自垂直扫描电路 104 的脉冲驱动,并且,作为行被依次选择的结果而被输出到各垂直信号线 100。被来自定时产生电路 103 的脉冲驱动的开关 102 被接通,垂直信号线 100 上的信号在存储电容器 C105 中被累积。基准电位改变开关 106 中的每一个通过来自水平扫描电路 112 的脉冲被连接到接地电位节点侧,使得此时的相应的存储电容器 C105 的基准电压具有接地电位。随后,各列中的第一开关 108 通过来自水平扫描电路 112 的扫描脉冲被依次接通,并且在存储电容器 C105 中累积的信号电荷被传送到公共信号线 110。这里,基准电位改变开关 106 通过来自水平扫描电路 112 的脉冲被控制,使得每个基准电位改变开关 106 根据从水平扫描电路 112 输出扫描脉冲的定时而被连接到电压源 107 侧。

[0044] 图 2 是示出成像装置中的控制脉冲的时序图。在来自垂直扫描电路 104 的脉冲信号处于高电平的时间段期间,相关行中的像素 101 被选择,并且,来自所选择的像素 101 的信号被输出到垂直信号线 100。在来自开关 102 的控制脉冲信号处于高电平的时间段期间,开关 102 接通,并且,在相应的存储电容器 C105 中累积来自相应的垂直信号线 100 的信号。此时来自相应的基准电位改变开关 106 的控制脉冲信号处于低电平,并且,基准电位改变开关 106 与接地电位节点侧连接。随后,来自各列中的第一开关 108 的控制脉冲信号依次转换为高电平,并且,各列中的第一开关 108 被依次接通,来自存储电容器 C105 的信号电荷被传送到公共信号线 110。来自每个基准电位改变开关 106 的控制脉冲信号处于高电平的时间段 Tw 被包括在来自相应的第一开关 108 的控制脉冲信号处于高电平的时间段内,并且,在时间段 Tw 期间,基准电位改变开关 106 与电压源 107 侧连接。当第一开关 108 关断时,基准电位改变开关 106 向相应的存储电容器 C105 的另一端供给接地电位,并且,在第一开关 108 接通的时间段中的至少一部分时间段 Tw 中,基准电位改变开关 106 向存储电容器 C105 的另一端供给正电压 VA。更具体地,当第一开关 108 关断时,基准电位改变开关 106 将存储电容器 C105 的另一端连接到相应的接地电位节点。在第一开关 108 接通的时间段中的至少一部分时间段 Tw 中,基准电位改变开关 106 将存储电容器 C105 的另一端连接到相应的正电压节点。

[0045] 作为上述操作的结果,在存储电容器 C105 中累积的信号电荷被高速传送到公共信号线 110。时间段 T_w 的适当值可以是累积于存储电容器 C105 中的大多数的电荷被传送到公共信号线 110 所需要的时间。更具体地,时间段 T_w 可以是大致为由存储电容器 C105 的电容值、开关 106 和 108 的导通电阻值和公共信号线 110 的寄生电容 C110 确定的时间常数的三倍的值。但是,该值不限于时间常数的三倍的值。

[0046] 图 11 是图 1 的成像装置中的列中的部分电路的等效电路图。电阻 R108 是第一开关 108 的导通电阻。电阻 R 110 是公共信号线 110 的寄生电阻。电容 C110 是公共信号线 110 的寄生电容。导通电阻 R108、寄生电阻 R110 和寄生电容 C110 被串联连接在存储电容器 C105 的一端与接地电位节点之间。基准电位改变开关 106 将存储电容器 C105 的另一端连接到接地电位节点或电压源 107。换句话说,基准电位改变开关 106 将存储电容器 C105 的基准电位(基准电压)切换到接地电位或正电压 VA。如果基准电位改变开关 106 与电压源 107 侧连接,那么被施加到电阻 R108 和 R110 的初始电压为 $V_A + V_{105}(0)$ 。因此,如上所述,紧接在切换基准电位改变开关 106 之后的电流 $I(0)$ 增加,因此,基于式(6),电压 V_{110} 的随时间改变率也增加。这表示信号电荷以更高的速度从存储电容器 C105 被传送到寄生电容 C110。换句话说,本实施例使得能够将存储电容器 C105 中的信号电荷高速传送到公共信号线 110。并且,在各列中的电压源 107 中,更远离输出放大器 113 的列中的一个电压源输出更高电压,由此可以在公共信号线 110 中提供在各列中均匀的信号波形劣化,使得能够提供均匀的特性。

[0047] 图 12 是示出图 11 中的电路的另一示例性配置的示图。将描述图 12 中的电路与图 11 中的电路不同的点。存储电容器 C105 的另一端与接地电位节点固定连接。寄生电容 C110 的一端通过电阻 R108 和 R110 与存储电容器 C105 的一端连接。第三开关 115 将寄生电容 C110 的另一端连接到接地电位节点或负电压源 114。当第三开关 115 与负电压源 114 连接时,负电压 VB 被供给到寄生电容 C110 的另一端。与存储电容器 C105 的另一端连接的接地电位节点的电压变得比与寄生电容 C110 的另一端连接的负电源电压 114 的负电压 VB 更高,因此,如图 11 的情况那样,存储电容器 C105 中的信号电荷被高速传送到公共信号线 110。更具体地,紧接在第一开关 108 被接通之后,电容 C110 的基准电位通过第三开关 115 对于时间段 T_w 从接地电位改变为负电压 VB。多个第三开关 115 通过电容 C110 与公共信号线 110 连接。当相应的第一开关 108 关断时,每个第三开关 115 通过相应的电容 C110 向公共信号线 110 供给接地电位。在第一开关 108 接通的时间段中的至少一部分时间段 T_w 中,第三开关 115 通过电容 C110 向公共信号线 110 供给负电压 VB。因此,第一开关 108 被接通之后的初始电流增加,使得能够实现高速信号传送。将在后面参照图 6 描述更具体的电路配置。

[0048] (第二实施例)

[0049] 图 3 是示出根据本发明的第二实施例的成像装置的示例性配置的示图。本实施例与第一实施例的不同之处在于,取代为各列配置的电压源 107,使用包含一个电压源 107 和电阻线的分压电路。电阻线被连接在正电压源 107 和接地电位节点之间。在电阻线上,以预定的间隔设置用于各列的正电压节点。作为设置电阻分压电路的结果,在用于电阻线上的各列的正电压节点中,较接近输出放大器 113 的列中的一个正电压节点具有较低的电压。每个列中的基准电位改变开关 106 将存储电容器 C105 的另一端连接到接地电位节点

或相应列中的正电压节点。因此,通过使用电压源 107,可以在公共信号线 110 上提供均匀的信号波形劣化,使得能够提供均匀的特性。多个基准电位改变开关 106 可以将多个存储电容器 C105 的另一端分别连接到多个正电压节点。多个正电压节点通过连接在电压源 107 和接地电位节点之间的电阻线被供给从电阻分压得到的电压。根据本实施例,可以通过借助于电压源 107 和电阻分压电路对于各列改变(逐渐减小)存储电容器 C105 的基准电位,来解决从具有行相关性的存储电容器 C105 传送信号时的信号波形劣化的问题。

[0050] (第三实施例)

[0051] 图 4 是示出根据本发明的第三实施例的成像装置的示例性配置的示图,图 5 是根据第三实施例的成像装置的时序图。图 4 中的成像装置与图 3 中的成像装置的不同之处在于,取代电压源 107 和基准电位改变开关 106,提供可变电电压源 121。可变电电压源 121 通过导电线或电阻线被共同连接到各列中的存储电容器 C105 的另一端,使得能够选择性地向存储电容器 C105 的另一端供给接地电位或正电压 VA。图 5 中的时序图与图 2 中的时序图类似。但是,在与图 2 中的基准电位改变开关 106 类似的定时上,可变电电压源 121 以低电平输出接地电位,并且以高电平输出正电压 VA。在图 5 中的时序图中,可变电电压源 121 在时间段 Tw 期间将输出从接地电位改变为正电压 VA。正电压 VA 的值可增加到用于提供成像装置的半导体工艺所允许的最大电压,并且,随着值更大,可以提供更大的速度增加效果。并且,可变电电压源 121 的极性依赖于从存储电容器 C105 传送的电荷的极性,并且,可在正极性的情况下通过正电压提供高速传送效果,并且,也可在负极性的情况下通过负电压提供高速传送效果。

[0052] (第四实施例)

[0053] 图 6 是示出根据本发明的第四实施例的成像装置的示例性配置的示图,并且,图 7 是根据第四实施例的成像装置的时序图。图 6 中的成像装置是如作为图 11 和图 12 的组合的图 13 所示的那样通过使用开关 106 和 115 同时改变两个电容 C105 和 C110 的基准电位的例子。图 13 中的电路是通过向图 11 中的电路添加第三开关 115 和负电压源 114 而获得的电路。第三开关 115 将寄生电容 C110 的另一端连接到接地电位或负电压源 114。图 6 中的成像装置是通过向图 1 中的成像装置添加第三开关 115 和负电压源 114 而获得的成像装置。每个寄生电容 C110 的一端与公共信号线 110 连接,而另一端与相应的第三开关 115 连接。第三开关 115 将相应的寄生电容 C110 的另一端连接到接地电位或负电压源 114。将描述图 7 中的时序图与图 2 中的时序图不同的点。当来自第一开关 108 的控制脉冲信号转变为高电平时,第一开关 108 被接通,并且,累积于相应的存储电容器 C105 中的信号电荷被传送到公共信号线 110。在来自第一开关 108 的控制脉冲信号处于高电平的时间段中的时间段 Tw 期间,来自开关 106 和 115 的控制脉冲信号同时转变为高电平。在时间段 Tw 以外的时间段期间,来自开关 106 和 115 的控制脉冲信号处于低电平。基准电位改变开关 106 在控制脉冲信号处于低电平时与接地电位节点连接,并在控制脉冲信号处于高电平时与正电压源 107 连接。第三开关 115 在控制脉冲信号处于低电平时与接地电位节点连接,并且在控制脉冲信号处于高电平时与负电压源 114 连接。在时间段 Tw 中,存储电容器 C105 的基准电压从接地电位被切换到正电压 VA,并且,公共信号线 110 的寄生电容 C110 的基准电位从接地电位被切换到负电压 VB。因此,使得存储电容器 C105 的基准电位比公共信号线 110 的寄生电容 C110 的基准电位更高,使得能够将存储电容器 C105 中的信号电荷高速传送到

公共信号线 110。

[0054] (第五实施例)

[0055] 图 14 是示出根据本发明的第五实施例的成像装置的示例性配置的示意图,图 15 是根据第五实施例的成像装置的时序图。图 14 中的成像装置是通过向第四实施例添加第四开关 109 和块选择水平扫描电路 116 而获得的成像装置,并且可选择读取电路块 122。以下描述本实施例与第四实施例不同的点。存储电容器 C105、基准电位改变开关 106、电压源 107 和第一开关 108 以多个列为单位被划分成多个读取电路块 122。每个读取电路块 122 中的第一开关 108 被共同连接到一个开关 109。为每个读取电路块 122 提供第四开关 109,并且第四开关 109 的一端与相应的读取电路块 122 中的所有开关 108 连接,而另一端与公共信号线 110 连接。块选择水平扫描电路 116 执行控制来接通/关断第四开关 109。第一开关 108 被划分到读取电路块 122 中。每个第四开关 109 被设置在相应的读取电路块 122 中的第一开关 108 和公共信号线 110 之间,并且,第四开关 109 被依次接通以依次选择读取电路块 122。以下描述图 15 中的时序图与图 7 中的时序图不同的点。第四开关 109 在来自第四开关 109 的控制脉冲信号处于低电平时关断,而在控制脉冲信号处于高电平时接通。第四开关 109 被依次接通,由此,来自各读取电路块 122 的信号被依次输出到公共信号线 110。在来自一个开关 109 的控制脉冲信号处于高电平并由此选择一个读取电路块 122 的时间段期间,与图 7 中一样,读取电路块 122 中的所有开关 108 被依次接通。在第一开关 108 接通的时间段中的时间段 T_w 期间,相应的开关 106 和开关 115 被同时接通,使得能够将相应的存储电容器 C105 中的信号电荷以高速传送到公共信号线 110。

[0056] 在第一、第二和第五实施例中,开关 106 和电压源 107 提供基准电位供给单元,该基准电位供给单元改变存储电容器 C105 的基准电位和公共信号线 100 的基准电位,使得基准电位之间的差值在第一开关 108 接通的时间段期间变得更大。在图 12 中,通过第三开关 115 和电压源 114 提供上述的基准电位供给单元。在第三实施例中,通过可变电电压源 121 提供基准电位供给单元。在第四实施例中,通过基准电位改变开关 106、电压源 107、第三开关 115 和电压源 114 提供基准电位供给单元。

[0057] 上述的基准电位供给单元控制上述的基准电位,使得当改变基准电位时基准电位进入下述的状态:执行控制使得在公共信号线 110 上,连接到远离输出放大器 113 的位置的存储电容器 C105 与公共信号线 110 之间的基准电位差大于连接到接近输出放大器 113 的位置的存储电容器 C105 与公共信号线 110 之间的基准电位差。

[0058] 上述的实施例中的任一个仅是用于实施本发明的特定例子,并且,不应用上述的实施例限制性解释本发明的技术范围。换句话说,可以在不背离本发明的技术思想或其主要特征的情况下以各种方式实施本发明。上述的实施例的各种组合是可能的。

[0059] 虽然已参照示例性实施例说明了本发明,但应理解,本发明不限于公开的示例性实施例。以下的权利要求的范围应被赋予最宽的解释以包含所有的修改和等同的结构和功能。




图 1




图 2




图 3




图 4




图 5




图 7




图 8




图 9



图 10




图 11




图 12




图 13




图 14




图 15