

(12) 特許協力条約に基づいて公開された国際出願

(19) 世界知的所有権機関
国際事務局

(43) 国際公開日
2014 年 10 月 30 日(30.10.2014)



(10) 国際公開番号
WO 2014/175066 A1

- (51) 国際特許分類:
H01L 31/0236 (2006.01) H01L 31/0747 (2012.01)
H01L 31/068 (2012.01)
- (21) 国際出願番号: PCT/JP2014/060241
- (22) 国際出願日: 2014 年 4 月 9 日(09.04.2014)
- (25) 国際出願の言語: 日本語
- (26) 国際公開の言語: 日本語
- (30) 優先権データ:
特願 2013-092078 2013 年 4 月 25 日(25.04.2013) JP
- (71) 出願人: シャープ株式会社(SHARP KABUSHIKI KAISHA) [JP/JP]; 〒5458522 大阪府大阪市阿倍野区長池町 2 2 番 2 2 号 Osaka (JP).
- (72) 発明者: 原田 真臣(HARADA, Masatomi). 神川剛(KAMIKAWA, Takeshi). 辻埜 和也(TSUJINO, Kazuya).
- (74) 代理人: 川上 桂子, 外(KAWAKAMI Keiko et al.); 〒5300004 大阪府大阪市北区堂島浜 2 丁目 2 番 2 8 号堂島アクシスビル インテリクス特許法律事務所 Osaka (JP).


- (81) 指定国 (表示のない限り、全ての種類の国内保護が可能): AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
- (84) 指定国 (表示のない限り、全ての種類の広域保護が可能): ARIPO (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, SZ, TZ, UG, ZM, ZW), ユーラシア (AM, AZ, BY, KG, KZ, RU, TJ, TM), ヨーロッパ (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR), OAPI (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).

添付公開書類:

— 国際調査報告 (条約第 21 条(3))

(54) Title: PHOTOELECTRIC CONVERSION ELEMENT

(54) 発明の名称: 光電変換素子



(57) Abstract: Provided is a photoelectric conversion element which has increased conversion efficiency by means of uniform passivation. This photoelectric conversion element converts light into electricity, and comprises a silicon substrate (101) that is provided, on at least one surface, with a recessed and projected structure having a plurality of inclined surfaces (101a). In a cross-section that is perpendicular to the line in which two adjacent inclined surfaces (101a) meet, said two inclined surfaces (101a) being adjacent to each other across a recessed and projected structure, if the bottom width (Lb) is the distance between a point (Pa) at which the tangent line of one of the two inclined surfaces (101a) and the tangent line of the deepest part of the recessed portion intersect each other and a point (Pb) at which the tangent line of the other of the two inclined surfaces (101a) and the tangent line of the deepest part of the recessed portion intersect each other, the bottom width (Lb) is 20 nm or more.

(57) 要約:

[続葉有]

WO 2014/175066 A1



均一にパッシベーションされることによって変換効率を高めた光電変換素子を提供する。光電変換素子は、光を電気に変換する光電変換素子であって、複数の傾斜面（101a）を含む凹凸構造が少なくとも一方の面に形成されたシリコン基板（101）を備える。前記凹凸構造の凹部（TXb）を挟んで隣接する2つの傾斜面（101a）が交わる線に垂直な断面において、前記2つの傾斜面（101a）の一方の接線と前記凹部の最深部の接線とが交わる点Paと、前記2つの傾斜面（101a）の他方の接線と前記凹部の最深部の接線とが交わる点Pbとの間の距離をボトム幅Lbとしたとき、前記ボトム幅Lbは、20nm以上である。

明 細 書

発明の名称：光電変換素子

技術分野

[0001] 本発明は、光を電気に変換する光電変換素子に関するものである。

背景技術

[0002] 従来、単結晶シリコン基板の（１００）面を異方性エッチングすることによって、（１１１）面に起因したピラミッド形状の凹凸構造を形成した光閉じ込め構造が知られている。この光閉じ込め構造によれば、シリコン基板の表面の反射率が低減されるので、短絡電流を増加させることができる。

[0003] 特開２０１１－７７２４０号公報には、第１導電型の単結晶シリコン基板と、この単結晶シリコン基板表面に真性な非晶質シリコン層を介して形成された他導電型の非晶質シリコン層と、この非晶質シリコン層上に形成された透明導電膜とを備えた光起電力装置が記載されている。この光起電力装置においては、単結晶シリコン基板の非晶質シリコン層が設けられる表面は、表面の凹凸を近似直線からの標準偏差が１．０nm未満になるように規定されている。

発明の開示

[0004] シリコン結晶系の光電変換素子では、表面のダングリングボンドによって少数キャリアのライフタイムが短くなる。そのため、シリコン基板の表面にパッシベーション膜を形成して、表面での少数キャリアの消滅を抑制している。

[0005] 一方、上述した凹凸構造上にパッシベーション膜を形成すると、凹部近傍でパッシベーション膜に強い応力がかかり、パッシベーションの効果が低下する。

[0006] 本発明の目的は、ピラミッド形状の凹凸構造を持つ受光面を均一にパッシベーションされることによって変換効率を高めた光電変換素子を提供することである。

[0007] ここに開示する光電変換素子は、光を電気に変換する光電変換素子であって、複数の傾斜面を含む凹凸構造が少なくとも一方の面に形成されたシリコン基板を備える。前記凹凸構造の凹部を挟んで隣接する2つの傾斜面が交わる線に垂直な断面において、前記2つの傾斜面の一方の接線と前記凹部の最深部の接線とが交わる点と、前記2つの傾斜面の他方の接線と前記凹部の最深部の接線とが交わる点との間の距離をボトム幅としたとき、前記ボトム幅は、20nm以上である。

[0008] 上記の構成によれば、ボトム幅を20nm以上にすることによって、凹部を挟んで隣接する2つの傾斜面から加わる応力を緩和できる。そのため、ピラミッド形状の凹凸構造を持つ受光面に均一なパッシベーション膜を形成することができ、光電変換素子の変換効率を向上させることができる。

図面の簡単な説明

[0009] [図1]図1は、本発明の第1の実施形態にかかる光電変換素子の構成を模式的に示す断面図である。

[図2]図2は、シリコン基板の凹凸構造を模式的に示す平面図である。

[図3]図3は、図2のⅠⅠⅠーⅠⅠⅠ線に沿った断面図であって、凹部付近の断面のTEM像である。

[図4]図4は、ボトム幅Lbを説明するための模式図である。

[図5]図5は、ボトム幅Lbを説明するための模式図であって、凹部に平坦部分が無い場合を示す図である。

[図6A]図6Aは、本発明の第1の実施形態にかかる光電変換素子の製造方法の一例を説明するための図である。

[図6B]図6Bは、本発明の第1の実施形態にかかる光電変換素子の製造方法の一例を説明するための図である。

[図6C]図6Cは、本発明の第1の実施形態にかかる光電変換素子の製造方法の一例を説明するための図である。

[図6D]図6Dは、本発明の第1の実施形態にかかる光電変換素子の製造方法の一例を説明するための図である。

[図7]図7は、ボトム幅 L_b が20nm未満の場合の、凹部付近の断面のTEM像である。

[図8]図8は、図7中の領域Aの拡大図である。

[図9]図9は、本発明の第2の実施形態にかかる光電変換素子の概略構成を示す断面図である。

[図10]図10は、本発明の第3の実施形態にかかる光電変換素子の概略構成を示す断面図である。

[図11A]図11Aは、本発明の第3の実施形態にかかる光電変換素子の製造方法の一例を説明するための図である。

[図11B]図11Bは、本発明の第3の実施形態にかかる光電変換素子の製造方法の一例を説明するための図である。

[図11C]図11Cは、本発明の第3の実施形態にかかる光電変換素子の製造方法の一例を説明するための図である。

[図12]図12は、本発明の第4の実施形態にかかる光電変換素子の概略構成を示す断面図である。

[図13]図13は、本発明の第5の実施形態にかかる光電変換素子の概略構成を示す断面図である。

[図14]図14は、本発明の第6の実施形態にかかる光電変換素子の概略構成を示す断面図である。

[図15]図15は、本発明の第6の実施形態にかかる光電変換素子を裏面側から見た平面図である。

[図16A]図16Aは、本発明の第6の実施形態にかかる光電変換素子の製造方法の一例を説明するための図である。

[図16B]図16Bは、本発明の第6の実施形態にかかる光電変換素子の製造方法の一例を説明するための図である。

[図16C]図16Cは、本発明の第6の実施形態にかかる光電変換素子の製造方法の一例を説明するための図である。

[図16D]図16Dは、本発明の第6の実施形態にかかる光電変換素子の製造方

法の一例を説明するための図である。

[図16E]図16Eは、本発明の第6の実施形態にかかる光電変換素子の製造方法の一例を説明するための図である。

[図16F]図16Fは、本発明の第6の実施形態にかかる光電変換素子の製造方法の一例を説明するための図である。

[図17]図17は、本発明の第7の実施形態にかかる光電変換素子の概略構成を示す断面図である。

[図18]図18は、実施例1にかかる光電変換素子の凹凸構造の凹部付近の断面TEM像である。

[図19]図19は、比較例1にかかる光電変換素子の凹凸構造の凹部付近の断面TEM像である。

[図20]図20は、反射率とボトム幅 L_b との関係を示すグラフである。

[図21]図21は、短絡電流密度 J_{sc} とボトム幅 L_b との関係を示すグラフである。

[図22]図22は、キャリアライフタイムとボトム幅 L_b との関係を示すグラフである。

[図23]図23は、開放電圧 V_{oc} とボトム幅 L_b との関係を示すグラフである。

[図24]図24は、直列抵抗 R_s とボトム幅 L_b との関係を示すグラフである。

[図25]図25は、変換効率 η とボトム幅 L_b との関係を示すグラフである。

[図26]図26は、図25の一部を拡大して示す図である。

[図27]図27は、傾斜角 α とボトム幅 L_b との関係を示すグラフである。

[図28]図28は、本実施形態にかかる光電変換モジュールの構成の一例を示す概略図である。

[図29]図29は、本実施形態にかかる太陽光発電システムの構成の一例を示す概略図である。

[図30]図30は、図29に示す光電変換モジュールアレイの構成の一例を示す概略図である。

す概略図である。

[図31]図31は、本実施形態にかかる太陽光発電システムの構成の他の一例を示す概略図である。

[図32]図32は、本実施形態にかかる太陽光発電システムの構成の他の一例を示す概略図である。

[図33]図33は、本実施形態にかかる太陽光発電システムの構成の他の一例を示す概略図である。

発明を実施するための形態

[0010] 以下、図面を参照し、本発明の実施の形態を詳しく説明する。図中同一または相当部分には同一符号を付してその説明は繰り返さない。なお、説明を分かりやすくするために、以下で参照する図面においては、構成が簡略化または模式化して示されたり、一部の構成部材が省略されたりしている。また、各図に示された構成部材間の寸法比は、必ずしも実際の寸法比を示すものではない。

[0011] [第1の実施形態]

図1は、本発明の第1の実施形態にかかる光電変換素子1の構成を模式的に示す断面図である。光電変換素子1は、シリコン基板101、半導体層102および103、透明導電膜104および105、ならびに電極106および107を備えている。以下では、電極106および107の厚さ方向をz方向と呼び、z方向に垂直な平面(x-y平面)を基準面と呼ぶ。

[0012] シリコン基板101は、導電型がn型の単結晶基板である。シリコン基板101の厚さは、例えば80~200 μm である。シリコン基板101の比抵抗は、例えば1~4 Ωcm である。

[0013] シリコン基板101の両面に、複数の傾斜面101aから構成される凹凸構造TXが形成されている。凹凸構造TXは、シリコン基板101の表面反射率を低減する。光電変換素子1は、凹凸構造TXによって、より多くの光を取り込むことができる。

[0014] シリコン基板101の光が入射する側の面(以下、受光面と呼ぶ)には、

半導体層 102、透明導電膜 104、および電極 106 が、この順で形成されている。シリコン基板 101 の他方の面（以下、裏面と呼ぶ）には、半導体層 103、透明導電膜 105、および電極 107 が、この順で形成されている。

[0015] 半導体層 102 は、i 型非晶質膜 102 i と、n 型非晶質膜 102 n とを含んでいる。i 型非晶質膜 102 i および n 型非晶質膜 102 n は、シリコン基板 101 の受光面を覆って、この順で形成されている。同様に、半導体層 103 は、i 型非晶質膜 103 i と、p 型非晶質膜 103 p とを含んでいる。i 型非晶質膜 103 i および p 型非晶質膜 103 p は、シリコン基板 101 の裏面を覆って、この順で形成されている。

[0016] i 型非晶質膜 102 i および 103 i は、実質的に真性で、水素を含有する非晶質半導体の膜である。なお、この明細書において、非晶質半導体には、微結晶半導体が含まれるものとする。微結晶半導体とは、非晶質半導体中に析出している半導体結晶の平均粒子径が 1 ~ 50 nm である半導体である。

[0017] i 型非晶質膜 102 i および 103 i は例えば、i 型非晶質シリコン、i 型非晶質シリコンゲルマニウム、i 型非晶質ゲルマニウム、i 型非晶質シリコンカーバイド、i 型非晶質シリコンナイトライド、i 型非晶質シリコンオキサイド、i 型非晶質シリコンカーボンオキサイド等の膜である。i 型非晶質膜 102 i および 103 i の厚さは例えば、数 Å ~ 25 nm である。

[0018] n 型非晶質膜 102 n は、導電型が n 型で、水素を含有する非晶質半導体の膜である。n 型非晶質膜 102 n は例えば、ドーパントとしてリンを含有する。ドーパント濃度は、例えば $1 \times 10^{18} \sim 1 \times 10^{21} \text{ cm}^{-3}$ である。n 型非晶質膜 102 n は例えば、n 型非晶質シリコン、n 型非晶質シリコンゲルマニウム、n 型非晶質ゲルマニウム、n 型非晶質シリコンカーバイド、n 型非晶質シリコンナイトライド、n 型非晶質シリコンオキサイド、n 型非晶質シリコンカーボンオキサイド等の膜である。n 型非晶質膜 102 n の厚さは例えば、2 ~ 50 nm である。

[0019] p型非晶質膜103pは、導電型がp型で、水素を含有する非晶質半導体の膜である。p型非晶質膜103pは例えば、ドーパントとしてボロンを含有する。ドーパント濃度は、例えば $1 \times 10^{18} \sim 1 \times 10^{21} \text{ cm}^{-3}$ である。p型非晶質膜103pは例えば、p型非晶質シリコン、p型非晶質シリコンゲルマニウム、p型非晶質ゲルマニウム、p型非晶質シリコンカーバイド、p型非晶質シリコンナイトライド、p型非晶質シリコンオキサイド、p型非晶質シリコンカーボンオキサイド等の膜である。p型非晶質膜103pの厚さは例えば、2～50nmである。

[0020] i型非晶質膜102iおよび103iは、後述するようにシリコン基板101のパッシベーション膜として機能する。したがって、光電変換素子1は、i型非晶質膜102iおよび103iを備えていることが好ましい。しかし、光電変換素子1は、i型非晶質膜102iおよび103iを備えていなくても良い。

[0021] 半導体層102は、i型非晶質シリコンとn型非晶質シリコンとの組み合わせであることが好ましい。また、半導体層103は、i型非晶質シリコンとp型非晶質シリコンとの組み合わせであることが好ましい。

[0022] 透明導電膜104は、半導体層102を覆って形成されている。透明導電膜105は、半導体層103を覆って形成されている。透明導電膜104および105は、例えば透明導電性酸化物（TCO: Transparent Conductive Oxide）である。透明導電膜104および105の厚さは例えば、50～100nmである。

[0023] なお、透明導電膜104および105として、インジウムスズ酸化物（ITO: Indium Tin Oxide）、 SnO_2 、または ZnO を用いることが好ましい。

[0024] 透明導電膜104の上には電極106が、透明導電膜105の上には電極107が、それぞれ形成されている。電極106および107は、例えば、銀粉末等の導電性フィラーを練り込んだ樹脂組成物である。

[0025] 図2は、シリコン基板101の凹凸構造TXを模式的に示す平面図である

。

[0026] 凹凸構造 TX は、複数の凸部 TXa を含んでいる。図2に示す例では、凸部 TXa のそれぞれは、4つの傾斜面 $101a$ から構成されるピラミッド形状を有している。このような凹凸構造 TX は、後述するように、例えば単結晶シリコン基板の (100) 面を異方性エッチングすることによって形成することができる。この方法によれば、 (111) 面に起因した互いに対称な傾斜面 $101a$ が形成される。

[0027] なお、図2の凹凸構造 TX はあくまでも例示であり、傾斜面 $101a$ は互いに非対称な形状であっても良いし、凸部 TXa が3つ以下または5つ以上の傾斜面から構成されていても良い。

[0028] 凸部 TXa の大きさは、凸部 TXa の底面の一边の長さ（底面の各辺の長さが異なる場合は、最も長い辺の長さ） r の値で、 $0.6 \sim 20 \mu m$ であることが好ましい。太陽光に含まれる $350 \sim 1100 nm$ の波長の光を散乱させる効果を高くすることができるためである。

[0029] 隣接する凸部 TXa の間には、凹部 TXb が形成されている。図3は、図2の $||||-||||$ 線に沿った断面図であって、凹部 TXb 付近の断面の透過型電子顕微鏡（TEM: Transmission Electron Microscope）像である。

[0030] 図4は、ボトム幅 Lb を説明するための模式図である。図4は、図3と同様に、図2の $||||-||||$ 線に沿った断面を示している。図4は、より詳しくは、凹部 TXb を挟んで隣接する2つの傾斜面 $101a$ が交わる線 LX （図2）に垂直な断面である。この断面において、2つの傾斜面 $101a$ の一方の接線と前記凹部 TXb の最深部の接線とが交わる点を点 Pa とし、2つの傾斜面 $101a$ の他方の接線と前記凹部 TXb の最深部の接線とが交わる点を点 Pb とする。そして、点 Pa と点 Pb との間の距離を、ボトム幅 Lb と定義する。

[0031] すなわち、凹部 TXb を挟んで隣接する2つの傾斜面 $101a$ が交わる線 LX （図2）に垂直な断面において、2つの傾斜面 $101a$ の一方の接線と

凹部 T X b の最深部の接線とが交わる点 P a と、2つの傾斜面 1 0 1 a の他方の接線と凹部 T X b の最深部の接線とが交わる点 P b との間の距離を、ボトム幅 L b と定義する。

[0032] 図 5 は、ボトム幅 L b を説明するための模式図であって、凹部 T X b に平坦部分（基準面と平行な部分）が無い場合を示す図である。図 5 に示すように、上記の定義によれば、凹部 T X b に平坦部分が無い場合であっても、ボトム幅 L b を一意に決定することができる。

[0033] 本実施形態にかかる光電変換素子 1 は、ボトム幅 L b が 2 0 n m 以上である。

[0034] [光電変換素子 1 の製造方法]

次に、図 6 A ～図 6 D を参照して、光電変換素子 1 の製造方法の一例を説明する。ただし、光電変換素子 1 の製造方法は、ここで例示する方法に限定されない。

[0035] 両面に凹凸構造 T X が形成されたシリコン基板 1 0 1 を製造する（図 6 A）。まず、平坦面が（1 0 0）面である単結晶シリコン基板をアルカリ溶液に浸漬する。溶液は例えば、K O H 1 ～ 5 重量%とイソプロピルアルコール 1 ～ 1 0 重量%の混合溶液を用いることができる。処理温度は例えば 8 0 ～ 9 0 °C とすることができ、処理時間は例えば 3 0 分とすることができる。

[0036] この方法によれば、（1 0 0）面のエッチング速度と（1 1 1）面のエッチング速度との違いによって、（1 1 1）面に起因した互いに対称な傾斜面 1 0 1 a が形成される。ここで、傾斜面 1 0 1 a と基準面とがなす角度を傾斜角 α （図 1）と定義する。なお、（1 1 1）面と基準面とがなす角度は約 5 4 . 7 ° である。

[0037] 続いて、両面に凹凸構造 T X が形成されたシリコン基板 1 0 1 を、フッ酸と硝酸の混合水溶液（以下、フッ硝酸と呼ぶ）に浸漬してさらにエッチングする。フッ硝酸は例えば、5 0 重量%のフッ酸水溶液と 6 0 重量%の硝酸水溶液とを 1 : 1 0 ～ 1 : 1 0 0 の混合比で混合した水溶液を用いることができる。純粋で薄めて使用してもよい。処理時間は例えば 3 0 ～ 3 0 0 秒であ

る。

[0038] このエッチングによって、シリコン基板の表面は平坦な表面に近づく。すなわち、このエッチングによって、凸部 TXa の高さは低くなり、ボトム幅 Lb は広がり、傾斜角 α は小さくなる。

[0039] 後述するように、ボトム幅 Lb が大きくなると、 i 型非晶質膜 $102i$ および $103i$ のパッシベーション機能が向上する。ボトム幅 Lb を 20 nm 以上にすることによって、パッシベーション機能を顕著に向上させることができる。ボトム幅 Lb は、好ましくは 100 nm 以上である。

[0040] 一方、シリコン基板の表面が平坦な表面に近づくほど、凹凸構造 TX の光の閉じ込め効果が低下する。そのため、ボトム幅 Lb は、好ましくは 600 nm 以下である。また、傾斜角 α は、好ましくは 48° 以上である。

[0041] 次に、シリコン基板 101 の受光面側に、半導体層 102 を形成する（図 $6B$ ）。

[0042] まず、シリコン基板 101 の受光面上に、例えばプラズマCVD（Plasma Chemical Vapour Deposition）によって、 i 型非晶質膜 $102i$ を形成する。例えば、基板温度： $130\sim 220^\circ\text{C}$ 、 H_2 ガス流量： $200\sim 3000\text{ sccm}$ 、 SiH_4 ガス流量： $200\sim 1000\text{ sccm}$ 、圧力： $30\sim 500\text{ Pa}$ 、高周波電力密度 $5\sim 40\text{ mW}/\text{cm}^2$ の条件でプラズマCVDを実施することによって、 i 型非晶質シリコンを成膜することができる。

[0043] 続いて、 i 型非晶質膜 $102i$ 上に、例えばプラズマCVDによって、 n 型非晶質膜 $102n$ を形成する。例えば、基板温度： $130\sim 220^\circ\text{C}$ 、 H_2 ガス流量： $200\sim 3000\text{ sccm}$ 、 SiH_4 ガス流量： $200\sim 1000\text{ sccm}$ 、 PH_3/H_2 ガス流量： $30\sim 500\text{ sccm}$ 、圧力： $20\sim 100\text{ Pa}$ 、高周波電力密度： $5\sim 40\text{ mW}/\text{cm}^2$ の条件でプラズマCVDを実施することによって、リン（P）がドーピングされた n 型非晶質シリコンを成膜することができる。なお、 PH_3/H_2 ガスは PH_3 ガスを H_2 ガスで希釈したガスを表し、 H_2 に対する PH_3 の濃度は例えば 1% とすることができる。

[0044] 次に、シリコン基板 101 の裏面側に、半導体層 103 を形成する（図 6 C）。

[0045] まず、シリコン基板 101 の裏面上に、例えばプラズマ CVD によって、*i* 型非晶質膜 103 *i* を形成する。*i* 型非晶質膜 103 *i* の形成条件は、*i* 型非晶質膜 102 *i* と同様である。*i* 型非晶質膜 102 *i* と *i* 型非晶質膜 103 *i* とは、同じ条件で成膜しても良いし、異なる条件で成膜しても良い。

[0046] 続いて、*i* 型非晶質膜 103 *i* 上に、例えばプラズマ CVD によって、*p* 型非晶質膜 103 *p* を形成する。例えば、基板温度：130～220℃、H₂ ガス流量：200～3000 sccm、SiH₄ ガス流量：200～1000 sccm、B₂H₆/H₂ ガス流量：30～500 sccm、圧力：20～100 Pa、高周波電力密度：5～40 mW/cm² の条件でプラズマ CVD を実施することによって、ボロン（B）がドーパされた *p* 型非晶質シリコンを成膜することができる。なお、B₂H₆/H₂ ガスは B₂H₆ ガスを H₂ ガスで希釈したガスを表し、H₂ に対する B₂H₆ の濃度は例えば 2% とすることができる。

[0047] 次に、半導体層 102 上に透明導電膜 104 を、半導体層 103 上に透明導電膜 105 を、それぞれ形成する（図 6 D）。

[0048] 透明導電膜 104 および 105 として、例えば、次のようなスパッタによって、ITO を形成することができる。まず、SnO₂ 粉末が 5 重量% 混入した In₂O₃ 粉末の焼結体をターゲットとしてカソードに設置する。半導体層 102 および 103 が形成されたシリコン基板 101 を、カソードに対して平行になるように配置し、チャンバー内を真空排気する。シリコン基板 101 の温度が 180℃ になるように加熱し、Ar ガス（流量：200～800 sccm）と O₂ ガス（流量：0～30 sccm）の混合ガスを流してチャンバー内の圧力を 0.4～1.3 Pa に保ちながら、カソードに直流電力を 0.2～2 kW 投入して放電させる。

[0049] 最後に、透明導電膜 104 上に電極 106 を、透明導電膜 105 上に電極 107 を、それぞれ形成する。電極 106 および 107 は、例えば、エポキ

シ樹脂に銀（A g）微粉末を練り込んだA gペーストをスクリーン印刷法によってパターンニングした後、これを200℃、80分焼成硬化することによって形成することができる。

[0050] 以上、光電変換素子1の製造方法の一例を説明した。上記の例では、平坦面が（100）面である単結晶シリコン基板をアルカリ溶液に浸漬して凹凸構造TXを形成する方法を説明したが、凹凸構造TXを形成する方法はこれに限定されない。例えば、反応性ガスを用いたドライエッチングによって凹凸構造TXを形成しても良い。

[0051] [光電変換素子1の効果]

図7は、ボトム幅Lbが20nm未満の場合の、凹部LXb付近の断面のTEM像である。図8は、図7中の領域Aの拡大図である。

[0052] 図8に示すように、ボトム幅Lbが20nm未満の光電変換素子では、半導体層102にひび割れCR1が発生している。これは、半導体層102が形成される際に、両側の傾斜面101aから強い応力を受けるためと考えられる。半導体層102は、パッシベーション膜としての機能を有するが、ひび割れCR1が発生している部分では、パッシベーション膜として機能しない。また、半導体層102は、電流取出し時のキャリア輸送層としての機能も有するが、ひび割れCR1が発生している部分では、キャリアの再結合が起こり取出し電流が小さくなる。

[0053] 図7に示すように、透明導電膜104にもひび割れCR2が発生している。これも上記と同様に、両側の傾斜面101aからの応力によるものと考えられる。透明導電膜104は電流取出し時のキャリア輸送層としての機能を有するが、ひび割れCR2が発生している部分では、キャリアの再結合が起こり取出し電流が小さくなる。さらに、透明導電膜104がひび割れCR2によって分断されるため、横方向導電性が悪くなり、光電変換素子1の直列抵抗Rsが大きくなる。

[0054] 光電変換素子1の裏面側において、同様のひび割れが半導体層103および透明導電膜105にも発生し得る。

- [0055] 本実施形態によれば、ボトム幅 L_b を20nm以上にする。これによって、傾斜面101aからの応力を緩和することができる。これによって、半導体層102、103のパッシベーション機能が向上する。これによって、光電変換素子1の変換効率を向上させることができる。ボトム幅 L_b の大きさと、光電変換素子1の変換効率等の関係については、実施例において詳しく説明する。
- [0056] ボトム幅 L_b を20nm以上にするによって、透明導電膜104および105に加わる応力も緩和することができる。これによって、光電変換素子1の直列抵抗 R_s を小さくすることができる。
- [0057] 本実施形態では、光電変換素子1の受光面側にi型非晶質膜102i、裏面側にi型非晶質膜103iを形成している。本実施形態では、光電変換素子1の両面がパッシベーションされているため、より高いパッシベーション効果が得られる。また、本実施形態では、光電変換素子1が受光面側と裏面側とで対称な構成を有することにより、光電変換素子1の製造工程における反りを抑制することができる。
- [0058] 本実施形態では、半導体膜102および103は、非晶質膜からなる。そのため、光電変換素子1は、高温プロセスを経ないで作製することができる、キャリアライフタイムを長くすることができる。
- [0059] 以上、本発明の第1の実施形態にかかる光電変換素子1の構成、製造方法、および効果について説明した。本実施形態では、導電型がn型のシリコン基板101にp型の半導体膜を形成することでpn結合を形成しているが、p型のシリコン基板にn型の半導体膜を形成した場合でも同様の効果を得ることができる。
- [0060] 上記の例では、シリコン基板101として単結晶シリコン基板を用いる例を説明した。しかし、シリコン基板101として、多結晶シリコン基板を用いても良い。多結晶シリコン基板を用いる場合、例えば、反応性ガスを用いたドライエッチングによってストライプ状の凹凸構造を形成し、その後、フッ硝酸によるエッチングによってボトム幅を調整しても良い。

[0061] 光電変換素子 1 は、裏面側の透明導電膜 105 に代えて、透光性を有しない導電膜を備えていても良い。導電膜は、例えば、Ag、Cu、Sn、Pt、Au、Ti、Pd等の金属、およびこれらの金属の1種以上を含む合金の膜である。

[0062] [第2の実施形態]

図9は、本発明の第2の実施形態にかかる光電変換素子2の概略構成を示す断面図である。光電変換素子2では、p型非晶質膜103pを含む半導体層103がシリコン基板101の受光面側に形成されており、n型非晶質膜102nを含む半導体層102がシリコン基板101の裏面側に形成されている。それ以外の構成は、光電変換素子1と同じである。光電変換素子2においても、シリコン基板101の両面に凹凸構造TXが形成されており、ボトム幅Lbは20nm以上である。

[0063] 本実施形態によっても、第1の実施形態と同様の効果が得られる。

[0064] [第3の実施形態]

図10は、本発明の第3の実施形態にかかる光電変換素子3の概略構成を示す断面図である。光電変換素子3は、シリコン基板101に代えて、受光面側にだけ凹凸構造TXが形成された導電型がn型のシリコン基板301を備えている。光電変換素子3は、電極107に代えて、導電膜105の概略全面を覆って形成された電極307を備えている。それ以外の構成は、光電変換素子1と同じである。光電変換素子3においても、受光面側に形成された凹凸構造TXにおいて、ボトム幅Lbは20nm以上である。

[0065] [光電変換素子3の製造方法]

以下、図11A～図11Cを参照して、光電変換素子3の製造方法の一例を説明する。ただし、光電変換素子3の製造方法は、ここで例示する方法に限定されない。

[0066] 片面だけに凹凸構造TXが形成されたシリコン基板301を作製する（図11A）。まず、単結晶シリコン基板の一方の面にスパッタ等でSiO₂等の膜90を形成する。続いて、膜90をマスクとして、このシリコン基板をア

ルカリ溶液等でエッチングし、膜90を形成した面と反対側の面にだけ凹凸構造TXを形成する。凹凸構造TXを形成後、膜90を除去する。

[0067] 次に、シリコン基板301の受光面側に半導体層102を、裏面側に半導体層103を、それぞれ形成する(図11B)。半導体層102および103の形成方法は、第1の実施形態と同様である。

[0068] 次に、半導体層102上に透明導電膜104を、半導体層103上に透明導電膜105を、それぞれ形成する(図11C)。透明導電膜104および105の形成方法は、第1の実施形態と同様である。

[0069] 次に、透明導電膜104の上に電極106を形成し、透明導電膜105の上に導電膜307を形成する。電極106の形成方法は、第1の実施形態と同様である。電極307は、例えばスパッタによって形成することができる。

[第3の実施形態の効果]

本実施形態によっても、受光面側に形成された凹凸構造TXの凹部TXbにおいて、半導体層102および透明導電膜104に加わる応力が緩和される。これによって、変換効率を向上させることができる。

[0070] 本実施形態では、透明導電膜105の概略全面を覆って、電極307を形成する。光電変換素子3の受光面側から裏面に到達した光は、電極307によって反射される。これによって、光電変換素子3は、より多くの光を取り込むことができる。

[0071] [第4の実施形態]

図12は、本発明の第4の実施形態にかかる光電変換素子4の概略構成を示す断面図である。光電変換素子4では、p型非晶質膜103pを含む半導体層103がシリコン基板301の受光面側に形成されており、n型非晶質膜102nを含む半導体層102がシリコン基板301の裏面側に形成されている。それ以外の構成は、光電変換素子3と同じである。光電変換素子4においても、シリコン基板301の受光面側には凹凸構造TXが形成されており、ボトム幅Lbは20nm以上である。

[0072] 本実施形態によっても、第3の実施形態と同様の効果が得られる。

[0073] [第5の実施形態]

図13は、本発明の第5の実施形態にかかる光電変換素子5の概略構成を示す断面図である。光電変換素子5は、シリコン基板501と、パッシベーション膜502と、透明導電膜105と、電極106および307とを備えている。

[0074] シリコン基板501は導電型がn型であり、受光面側にp型拡散領域501pが形成されており、裏面側にn型拡散領域501nが形成されている。電極106は、p型拡散領域501pに接するように形成されている。光電変換素子5においても、シリコン基板501の受光面側には凹凸構造TXが形成されており、ボトム幅Lbは20nm以上である。

[0075] パッシベーション膜502は例えば、プラズマCVDによって体積させたi型非晶質シリコンの膜であっても良いし、シリコン基板501の表面を熱処理して形成した酸化膜であっても良い。パッシベーション膜502の一部には、p型拡散領域501pと電極106とを接触させるためのコンタクトホールが形成されている。

[0076] [光電変換素子5の製造方法]

以下、光電変換素子5の製造方法の一例を説明する。ただし、光電変換素子5の製造方法は、ここで例示する方法に限定されない。

[0077] まず、片面に凹凸構造TXが形成されたシリコン基板を、第3の実施形態と同様にして製造する。片面に凹凸構造TXが形成されたシリコン基板に、p型拡散領域501pとn型拡散領域501nとを形成する。

[0078] p型拡散領域501pは例えば、シリコン基板501の受光面にAPCVD (Atmospheric Chemical Vapour Deposition) によってBSG (B-doped Silicate Glass) 膜を堆積し、堆積したBSG膜を熱処理することによって形成することができる。p型拡散領域501pのドーパント濃度は、例えば $1 \times 10^{17} \sim 1 \times 10^{18} \text{ cm}^{-3}$ である。

[0079] n型拡散領域501nは例えば、シリコン基板501の裏面を POCl_3 、 N_2 、および O_2 の混合ガス雰囲気化で熱処理することによって形成することができる。n型拡散領域501nのドーパント濃度は、例えば $1 \times 10^{17} \sim 1 \times 10^{18} \text{ cm}^{-3}$ である。

[0080] 次に、パッシベーション膜502を形成する。パッシベーション膜502は、上述のように、プラズマCVDによって体積させたi型非晶質シリコンの膜であっても良いし、シリコン基板501の表面を熱処理して形成した酸化膜であっても良い。p型拡散領域501pと電極106とを接触させるためのコンタクトホールは、例えばフォトリソグラフィによって形成することができる。

[0081] 次に、透明導電膜105、ならびに電極106および307を形成する。透明導電膜105は、例えば、スパッタによって形成することができる。電極106は例えば、印刷法によって形成することができる。電極307は例えば、スパッタによって形成することができる。

[0082] [第5の実施形態の効果]

本実施形態によっても、受光面側に形成された凹凸構造TXの凹部TXbにおいて、パッシベーション膜502に加わる応力が緩和される。これによって、変換効率を向上させることができる。

[0083] 本実施形態では、導電型がn型のシリコン基板501にp型拡散領域501pを形成することでpn結合を形成しているが、p型のシリコン基板にn型拡散領域を形成した場合でも同様の効果を得ることができる。

[0084] [第6の実施形態]

図14は、本発明の第6の実施形態にかかる光電変換素子6の概略構成を示す断面図である。光電変換素子6は、シリコン基板301、半導体層102、602、および603、絶縁膜604、透明導電膜605および606、ならびに電極607および608を備えている。

[0085] 絶縁膜604は、半導体層102を覆って形成されている。絶縁膜604は、反射防止膜としての機能と保護膜としての機能とを有する。絶縁膜60

4は、例えば、酸化シリコン、窒化シリコン、または酸窒化シリコンである。半導体層102のパッシベーション性を考慮すると、窒化シリコンまたは酸窒化シリコンが好ましい。絶縁膜604の厚さは、付与しようとする反射防止特性に応じて適宜に設定されるが、例えば80～300nmである。

[0086] 半導体層602および603は、シリコン基板301の裏面に接して、シリコン基板301の面内方向に配置されている。半導体層602は、i型非晶質膜602iと、n型非晶質膜602nとを含んでいる。半導体膜603は、i型非晶質膜603iと、p型非晶質膜603pとを含んでいる。i型非晶質膜602iおよび603iは、i型非晶質膜102iおよび103iと同様の物質を用いることができる。n型非晶質膜602nは、n型非晶質膜102nと同様の物質を用いることができる。p型非晶質膜603pは、p型非晶質膜103pと同様の物質を用いることができる。

[0087] 半導体層602の上には、透明導電膜605および電極607がこの順で形成されている。半導体層603の上には、透明導電膜606および電極608がこの順で形成されている。

[0088] 図15は、光電変換素子6を裏面側から見た平面図である。図15に示すように、透明導電膜605および電極607と、透明導電膜606および電極608とは、互いに導通しないように形成されている。

[0089] 透明導電膜605および606は、例えばITO、 SnO_2 、またはZnOである。電極607および608は、銀等の反射率の高い金属である。この構成によれば、光電変換素子6の受光面側から裏面に到達した光は、反射率の高い電極607および608によって反射されるため、より多くの光を取り込むことができる。

[0090] 光電変換素子6においても、シリコン基板301の受光面側には凹凸構造TXが形成されており、ボトム幅Lbは20nm以上である。

[0091] [光電変換素子6の製造方法]

以下、図16A～図16Fを参照して、光電変換素子6の製造方法の一例を説明する。ただし、光電変換素子6の製造方法は、ここで例示する方法に

限定されない。

[0092] まず、片面に凹凸構造ＴＸが形成されたシリコン基板３０１を作製する。
シリコン基板３０１は、第３の実施形態と同様にして作製することができる。
。

[0093] 次に、シリコン基板３０１の受光面側に、半導体層１０２を形成する。半導体層１０２は、第１の実施形態と同様にして作製することができる。

[0094] 次に、シリコン基板３０１の裏面側に、半導体層６０２および６０３を形成する。

[0095] まず、プラズマＣＶＤによって、シリコン基板３０１の裏面の概略全面を覆って、ｉ型非晶質膜６０３ｉＡとｐ型非晶質膜６０３ｐＡとを順次形成する（図１６Ａ）。その後、フォトリソグラフィによって、半導体層６０３を形成する部分にレジスト９１を形成し、残部をエッチングによって除去する（図１６Ｂ）。これによって、半導体層６０３が形成される。半導体層６０３を形成後、レジスト９１を除去する。

[0096] 続いて、プラズマＣＶＤによって、シリコン基板３０１の裏面および半導体層６０３の概略全面を覆って、ｉ型非晶質膜６０２ｉＡとｎ型非晶質膜６０２ｎＡとを順次形成する（図１６Ｃ）。その後、フォトリソグラフィによって、半導体層６０２を形成する部分にレジスト９２を形成し、残部をエッチングによって除去する（図１６Ｄ）。これによって、半導体層６０２が形成される。半導体層６０２を形成後、レジスト９２を除去する。

[0097] 次に、半導体層１０２上に、絶縁膜６０４を形成する。絶縁膜６０４は例えば、ＡＰＣＶＤによって形成することができる。

[0098] 次に、半導体層６０２および６０３を覆って、透明導電膜６０５Ａと導電膜６０７Ａとを順次形成する（図１６Ｅ）。透明導電膜６０５Ａおよび導電膜６０７Ａは例えば、スパッタによって形成することができる。その後、フォトリソグラフィによって、透明導電膜６０５および電極６０７、ならびに透明導電膜６０６および電極６０８を形成する部分にレジスト９３を形成し、残部をエッチングによって除去する（図１６Ｆ）。これによって、透明導

電膜 605 および電極 607、ならびに透明導電膜 606 および電極 608 が形成される。透明導電膜 605 および電極 607、ならびに透明導電膜 606 および電極 608 を形成後、レジスト 93 を除去する。

[0099] [光電変換素子 6 の効果]

光電変換素子 6 は、受光面側に電極が存在しない、いわゆる裏面接合型の光電変換素子である。この構成によれば、受光面側に電極が存在しないため、より多くの光を取り込むことができる。

[0100] 本実施形態によっても、受光面側に形成された凹凸構造 TX の凹部 TXb において、半導体層 102 および絶縁膜 604 に加わる応力が緩和される。これによって、変換効率を向上させることができる。

[0101] [第 7 の実施形態]

図 17 は、本発明の第 7 の実施形態にかかる光電変換素子 7 の概略構成を示す断面図である。光電変換素子 7 は、光電変換素子 6 と比較して、以下の点が異なっている。

[0102] 光電変換素子 7 は、シリコン基板 301 に代えて、シリコン基板 701 を備えている。シリコン基板 701 は導電型が n 型であり、受光面側に n 型拡散領域 701n1 が形成されており、裏面側に n 型拡散領域 701n2 および p 型拡散領域 701p が形成されている。光電変換素子 7 は、半導体層 102 に代えてパッシベーション膜 502 を備えている。半導体層 602 および 603 は形成されていない。それ以外の構成は、光電変換素子 6 と同じである。光電変換素子 7 においても、シリコン基板 701 の受光面側には凹凸構造 TX が形成されており、ボトム幅 Lb は 20 nm 以上である。

[0103] シリコン基板 701 は、片面に凹凸構造 TX が形成されたシリコン基板に、n 型拡散領域 701n1、n 型拡散領域 701n2、および p 型拡散領域 701p を形成することによって得られる。

[0104] n 型拡散領域 701n1 は例えば、シリコン基板 701 の受光面を POCl_3 、 N_2 、および O_2 の混合ガス雰囲気酸化で熱処理することによって形成することができる。n 型拡散領域 701n1 のドーパント濃度は、例えば 1×1

$0.17 \sim 1 \times 10^{18} \text{ cm}^{-3}$ である。

[0105] n型拡散領域701n2およびp型拡散領域701pは例えば、次のようにして形成することができる。

[0106] まず、シリコン基板701の裏面の概略全面に、APCVDによってBSG膜を堆積する。BSG膜を堆積後、フォトリソグラフィによってp型拡散領域701pを形成する部分にレジストを形成し、残部を除去する。その後、熱処理を行ってBSGからボロンを拡散させることで、p型拡散領域701pが形成される。p型拡散領域701pのドーパント濃度は、例えば $1 \times 10^{17} \sim 1 \times 10^{18} \text{ cm}^{-3}$ である。

[0107] 次に、シリコン基板701の裏面の概略全面に、APCVDによってPSG (Phosphorus Silicate Glass) 膜を堆積する。PSG膜を堆積後、フォトリソグラフィによってn型拡散領域701n2を形成する部分にレジストを形成し、残部を除去する。その後、熱処理を行ってPSGからリンを拡散させることで、n型拡散領域701n2が形成される。n型拡散領域701n2のドーパント濃度は、例えば $1 \times 10^{17} \sim 1 \times 10^{18} \text{ cm}^{-3}$ である。

[0108] 本実施形態によっても、受光面側に形成された凹凸構造TXの凹部TXbにおいて、受光面側のパッシベーション膜502および絶縁膜604に加わる応力が緩和される。これによって、変換効率を向上させることができる。

[0109] 本実施形態では、シリコン基板701の受光面側にn型拡散領域701n1を形成している。n型拡散領域701n1は、表面障壁として機能する。したがって、n型拡散領域701n1は形成されていることが好ましい。しかし、n型拡散領域701n1は形成されていなくても良い。

[0110] 本実施形態では、導電型がn型のシリコン基板701の裏面にn型拡散領域701n2およびp型拡散領域701pを形成することでpn結合を形成しているが、p型のシリコン基板の裏面にp型拡散領域およびn型拡散領域を形成した場合でも同様の効果を得ることができる。

[0111] 以上、本発明についての実施形態を説明したが、本発明は上述の実施形態

のみに限定されず、発明の範囲内で種々の変更が可能である。

[0112] 本発明の一実施形態にかかる光電変換素子は、光を電気に変換する光電変換素子であって、複数の傾斜面を含む凹凸構造が少なくとも一方の面に形成されたシリコン基板を備える。前記凹凸構造の凹部を挟んで隣接する2つの傾斜面が交わる線に垂直な断面において、前記2つの傾斜面の一方の接線と前記凹部の最深部の接線とが交わる点と、前記2つの傾斜面の他方の接線と前記凹部の最深部の接線とが交わる点との間の距離をボトム幅としたとき、前記ボトム幅は、20 nm以上である（第1の構成）。

[0113] 上記の構成によれば、ボトム幅を20 nm以上にすることによって、凹部を挟んで隣接する2つの傾斜面から加わる応力を緩和できる。そのため、凹凸構造上に均一なパッシベーション膜を形成することができ、光電変換素子の変換効率を向上させることができる。

[0114] 上記第1の構成において、好ましくは、前記ボトム幅は、100～600 nmである（第2の構成）。

[0115] 上記第1または第2の構成において、前記凹凸構造が前記シリコン基板の少なくとも受光面側に形成され、前記シリコン基板の一方の面に接して形成された第1非晶質真性半導体層と、前記第1非晶質真性半導体層上に形成され、前記シリコン基板と異なる導電型である第1導電型半導体層と、前記シリコン基板の他方の面に接して形成された第2非晶質真性半導体層と、前記第2非晶質真性半導体層上に形成され、前記シリコン基板と同じ導電型である第2導電型半導体層とをさらに備えていても良い（第3の構成）。

[0116] 上記第1～第3のいずれかの構成において、好ましくは、前記凹凸構造が前記シリコン基板の少なくとも受光面側に形成され、前記シリコン基板の受光面側に形成された第1透明導電膜をさらに備える（第4の構成）。

[0117] 上記の構成によれば、第1透明導電膜によって、光電変換素子から電流を取り出し易くする。ボトム幅を20 nm以上にするによって、第1透明導電膜が受ける応力を緩和できるため、第1透明導電膜の抵抗が増加するのを抑制できる。

- [0118] 上記第1～第3のいずれかの構成において、前記凹凸構造が前記シリコン基板の少なくとも受光面と反対側に形成され、前記シリコン基板の受光面と反対側に形成された第2透明導電膜と、前記第2透明導電膜上に形成された金属膜とをさらに備えていても良い（第5の構成）。
- [0119] 上記の構成によれば、第2透明導電膜と金属膜とによって、シリコン基板の受光面と反対側へ到達した光を反射し、光の利用率を高めることができる。ボトム幅を20nm以上にするによって、第2透明導電膜が受ける応力を緩和できるため、第2透明導電膜の抵抗が増加するのを抑制できる。
- [0120] 上記第1または第2の構成において、前記凹凸構造が前記シリコン基板の少なくとも受光面側に形成され、前記シリコン基板の受光面に接して形成された第1非晶質真性半導体層と、前記シリコン基板の他方の面に接して形成され、前記シリコン基板の面内方向に配置された第2非晶質真性半導体層および第3非晶質真性半導体層と、前記第2非晶質真性半導体層上に形成され、前記シリコン基板と異なる導電型である第1導電型半導体層と、前記第3非晶質真性半導体層上に形成され、前記シリコン基板と同じ導電型である第2導電型半導体層とをさらに備えていても良い（第6の構成）。
- [0121] 上記第1～第6のいずれかの構成において、好ましくは、前記凹凸構造の凸部の底面の一辺の長さが、0.6～20 μ mである。
- [0122] 上記の構成によれば、太陽光に含まれる光に対する散乱能が高まるので、より効率的に光を利用することができる。
- [0123] 上記第1～第7のいずれかの構成において、好ましくは、前記傾斜面の傾斜角が48°以上である（第8の構成）。

実施例

- [0124] 以下、実施例に基づいて本発明をより具体的に説明する。なお、この実施例は本発明を限定するものではない。
- [0125] [実施例1]

導電型がn型であり、平坦面が(100)面である単結晶シリコン基板を、アルカリ溶液に浸漬して、両面に凹凸構造が形成されたシリコン基板を作

製した。両面に凹凸構造が形成されたシリコン基板をフッ硝酸に浸漬してエッチングした。

[0126] その後、第1の実施形態にかかる光電変換素子1の製造方法に準じて、光電変換素子を作製した。なお、i型非晶質膜102iおよび103iとしてi型非晶質シリコンを、n型非晶質膜102nとしてリンがドーピングされたn型非晶質シリコンを、p型非晶質膜103pとしてボロンがドーピングされたp型非晶質シリコンを、透明導電膜104および105としてITOを、それぞれ使用した。

[0127] この光電変換素子のボトム幅Lbは、300nmであった。

[0128] [比較例1]

フッ硝酸によるエッチングを行わなかった以外は、実施例1と同様にして光電変換素子を作製した。この光電変換素子のボトム幅Lbは、20nm未満であった。

[0129] 図18は、実施例1にかかる光電変換素子の凹凸構造の凹部付近の断面TEM像である。図19は、比較例1にかかる光電変換素子の凹凸構造の凹部付近の断面TEM像である。

[0130] 図19に示すように、比較例1にかかる光電変換素子では、透明導電膜104にひび割れが発生していた。図18に示すように、実施例1にかかる光電変換素子では、透明導電膜104にひび割れは発生していなかった。

[0131] 実施例1および比較例1にかかる光電変換素子について、短絡電流密度 J_{sc} 、開放電圧 V_{oc} 、フィルファクタFF、直列抵抗 R_s 、および変換効率 η を測定した。結果を表1に示す。

[0132] [表1]

	Lb	Jsc	Voc	FF	Rs	η
	nm	mA/cm ²	mV		R $\cdot$ cm ²	%
実施例1	300	33.8	710.9	75.2	2.6	18.4
比較例1	<20	34.7	706.7	73.3	3.4	17.3

[0133] この結果から、ボトム幅Lbが大きい実施例1の光電変換素子の方が、変

換効率 η が大きくなることが分かった。

[0134] [実施例 2]

次に、フッ硝酸によるエッチングの処理条件を変えて、ボトム幅 L_b の異なる複数の光電変換素子を作製した。より具体的には、フッ酸（50重量%水溶液）と硝酸（60重量%水溶液）との混合比、および処理時間を、表2に示すように変えながらエッチングを行った。それ以外は実施例1と同様に、光電変換素子を作製した。この光電変換素子のボトム幅 L_b は、20～600nmであった。また、比較例2として、フッ硝酸によるエッチングを行わずに光電変換素子を作製した。この光電変換素子のボトム幅 L_b は、15nmであった。

[0135] [表2]

	HF:HNO3	時間(秒)	Lb(nm)
実施例2	1:80	30	20～600
	1:80	60	
	1:80	120	
	1:40	30	
	1:40	60	
	1:40	120	
	1:20	30	
	1:20	60	
	1:20	120	
比較例2	なし	なし	15

[0136] 実施例2および比較例2にかかる光電変換素子について、反射率、短絡電流密度 J_{sc} 、キャリアライフタイム、開放電圧 V_{oc} 、直列抵抗 R_s 、変換効率 η 、および傾斜角 α を測定し、ボトム幅 L_b との関係を調べた。キャリアライフタイムはSEMILAB社のWT-2000を用いて測定した。

[0137] 図20は、光電変換素子の反射率とボトム幅 L_b との関係を示すグラフである。図20から、ボトム幅 L_b が大きくなるにしたがって、反射率が大きくなることが分かる。これは、ボトム幅 L_b が大きくなるにしたがって、平坦な部分が増えるためであると考えられる。

[0138] 図21は、短絡電流密度 J_{sc} とボトム幅 L_b との関係を示すグラフである。図21から、ボトム幅 L_b が大きくなるにしたがって、短絡電流密度 J

s_c が低下することが分かる。これは、ボトム幅 L_b が大きくなるにしたがって反射率が高くなるためであると考えられる。ボトム幅 L_b が 600 nm を超えると、短絡電流密度 J_{sc} が小さくなり過ぎ、光電変換素子の性能が低下する。

[0139] 図 2 2 は、キャリアライフタイムとボトム幅 L_b との関係を示すグラフである。図 2 2 から、ボトム幅 L_b が大きくなるにしたがって、キャリアライフタイムが増加することが分かる。これは、ボトム幅 L_b が大きくなることで、半導体層 1 0 2 および 1 0 3 等が受ける応力が緩和され、シリコン基板が均一にパッシベーションされるためであると考えられる。

[0140] 図 2 3 は、開放電圧 V_{oc} とボトム幅 L_b との関係を示すグラフである。図 2 3 から、ボトム幅 L_b が大きくなるにしたがって、開放電圧 V_{oc} が増加することが分かる。これも、ボトム幅 L_b が大きくなることで、シリコン基板が均一にパッシベーションされるためであると考えられる。

[0141] 図 2 4 は、直列抵抗 R_s とボトム幅 L_b との関係を示すグラフである。図 2 4 から、ボトム幅 L_b が大きくなるにしたがって、直列抵抗 R_s が低下することが分かる。これは、ボトム幅 L_b が大きくなることで、透明導電膜 1 0 4 および導電膜 1 0 5 に加わる応力が緩和されるためであると考えられる。

[0142] 図 2 5 は、変換効率 η とボトム幅 L_b との関係を示すグラフである。図 2 5 から、ボトム幅 L_b が大きくなるにしたがって、変換効率 η が増加することが分かる。これは、ボトム幅 L_b が大きくなることによって、半導体層 1 0 2 および 1 0 3 が受ける応力が緩和されることでシリコン基板が均一にパッシベーションされ、開放電圧 V_{oc} が大きくなるためであると考えられる。

[0143] 図 2 6 は、図 2 5 の一部を拡大して示す図である。図 2 6 から、ボトム幅 L_b が 20 nm 以上になると、変換効率 η が顕著に増加することが分かる。なお、図 2 5 から、ボトム幅 L_b が 100 nm までは、変換効率 η が増加し続けていることが分かる。

[0144] 以上から、ボトム幅 L_b が20nm以上であれば、高い変換効率 η が得られることが分かった。ボトム幅 L_b は、好ましくは100～600nmである。

[0145] 図27は、傾斜角 α とボトム幅 L_b との関係を示すグラフである。図27から、傾斜角 α とボトム幅 L_b との間に相関があることが分かる。ボトム幅 L_b を600nm以下にするためには、傾斜角 α を48°以上にすれば良い。

[0146] 以下、本発明の別の局面として第1～第7実施形態の光電変換素子のうち少なくとも1つを備える光電変換モジュール（第8実施形態）および太陽光発電システム（第9実施形態、第10実施形態）について説明する。

[0147] 第1～第7実施形態の光電変換素子は高い変換効率を有するため、これを備える光電変換モジュールおよび太陽光発電システムも高い変換効率を有することができる。

[0148] [第8実施形態]

第8実施形態は、第1～第7実施形態の光電変換素子のうち少なくとも1つを備える光電変換モジュールである。

[0149] <光電変換モジュール>

図28は、本実施形態にかかる光電変換モジュールの構成の一例を示す概略図である。図28を参照して光電変換モジュール1000は、複数の光電変換素子1001と、カバー1002と、出力端子1013, 1014とを備える。

[0150] 複数の光電変換素子1001はアレイ状に配列され直列に接続されている。図28には光電変換素子1001を直列に接続する配列を図示しているが、配列および接続方式はこれに限定されず、並列に接続して配列しても良いし、直列と並列とを組み合わせた配列としても良い。複数の光電変換素子1001の各々には、第1～第7実施形態の光電変換素子のいずれか1つが用いられる。なお、光電変換モジュール1000は、複数の光電変換素子1001のうち少なくとも1つが第1～第7実施形態の光電変換素子のいずれか

からなる限り、上記の説明に限定されず如何なる構成もとれるものとする。また、光電変換モジュール1000に含まれる光電変換素子1001の数は2以上の任意の整数とすることができる。

[0151] カバー1002は耐候性のカバーから構成されており、複数の光電変換素子1001を覆う。カバー1002は、例えば、光電変換素子1001の受光面側に設けられた透明基材（例えばガラス等）と、前記光電変換素子1001の受光面側とは反対の裏面側に設けられた裏面基材（例えば、ガラス、樹脂シート等）と、前記透明基材と前記樹脂基材との間の隙間を埋める封止材（例えばEVA等）を含む。

[0152] 出力端子1013は、直列に接続された複数の光電変換素子1001の一方端に配置される光電変換素子1001に接続される。

[0153] 出力端子1014は、直列に接続された複数の光電変換素子1001の他方端に配置される光電変換素子1001に接続される。

[0154] [第9実施形態]

第9実施形態は、第1～第7実施形態の光電変換素子のうち少なくとも1つを備える太陽光発電システムである。本発明の光電変換素子は高い変換効率を有するため、これを備える本発明の太陽光発電システムも高い変換効率を有することができる。なお、太陽光発電システムとは、光電変換モジュールが出力する電力を適宜変換して、商用電力系統または電気機器等に供給する装置である。

[0155] <太陽光発電システム>

図29は、本実施形態にかかる太陽光発電システムの構成の一例を示す概略図である。図29を参照して、太陽光発電システム2000は、光電変換モジュールアレイ2001と、接続箱2002と、パワーコンディショナ2003と、分電盤2004と、電力メータ2005とを備える。後述するように光電変換モジュールアレイ2001は複数の光電変換モジュール1000（第8実施形態）から構成される。本発明の光電変換素子は高い変換効率を有するため、これを備える本発明の太陽光発電システムも高い変換効率を

有することができる。

[0156] 太陽光発電システム2000には、一般に「ホーム・エネルギー・マネジメント・システム（HEMS：Home Energy Management System）」、「ビルディング・エネルギー・マネジメント・システム（BEMS：Building Energy Management System）」等と呼ばれる機能を付加することができる。これにより太陽光発電システム2000の発電量の監視、太陽光発電システム2000に接続される各電気機器類の消費電力量の監視・制御等を行うことで、エネルギー消費量を削減することができる。

[0157] 接続箱2002は光電変換モジュールアレイ2001に接続される。パワーコンディショナ2003は接続箱2002に接続される。分電盤2004はパワーコンディショナ2003および電気機器類2011に接続される。電力メータ2005は分電盤2004および商用電力系統に接続される。

[0158] なお、図32に示すようにパワーコンディショナ2003には蓄電池2100が接続されていても良い。この場合、日照量の変動による出力変動を抑制することができるとともに、日照のない時間帯であっても蓄電池2100に蓄電された電力を供給することができる。前記蓄電池2100はパワーコンディショナ2003に内蔵されていてもよい。

[0159] （動作）

太陽光発電システム2000の動作を説明する。

[0160] 光電変換モジュールアレイ2001は太陽光を電気に変換して直流電力を発電し、直流電力を接続箱2002へ供給する。

[0161] パワーコンディショナ2003は接続箱2002から受けた直流電力を交流電力に変換して分電盤2004へ供給する。なお、接続箱2002から受けた直流電力の一部または全部を交流電力に変換せず、直流電力のままで分電盤2004へ供給してもよい。

[0162] なお、図32に示すようにパワーコンディショナ2003に蓄電池2100が接続されている場合（または、蓄電池2100がパワーコンディショナ

2003に内蔵される場合)、パワーコンディショナ2003は接続箱2002から受けた直流電力の一部または全部を適切に電力変換して、蓄電池2100に蓄電することができる。蓄電池2100に蓄電された電力は、光電変換モジュールの発電量や電気機器類2011の電力消費量の状況に応じて適宜パワーコンディショナ2003側に供給され、適切に電力変換されて分電盤2004へ供給される。

[0163] 分電盤2004はパワーコンディショナ2003から受けた電力および電力メータ2005を介して受けた商用電力の少なくともいずれかを電気機器類2011へ供給する。また分電盤2004はパワーコンディショナ2003から受けた交流電力が電気機器類2011の消費電力よりも多いとき、パワーコンディショナ2003から受けた交流電力を電気機器類2011へ供給する。そして余った交流電力を電力メータ2005を介して商用電力系統へ供給する。

[0164] また分電盤2004はパワーコンディショナ2003から受けた交流電力が電気機器類2011の消費電力よりも少ないとき、商用電力系統から受けた交流電力およびパワーコンディショナ2003から受けた交流電力を電気機器類2011へ供給する。

[0165] 電力メータ2005は、商用電力系統から分電盤2004へ向かう方向の電力を計測するとともに、分電盤2004から商用電力系統へ向かう方向の電力を計測する。

[0166] (光電変換モジュールアレイ)

光電変換モジュールアレイ2001について説明する。

[0167] 図30は、図29に示す光電変換モジュールアレイ2001の構成の一例を示す概略図である。図30を参照して、光電変換モジュールアレイ2001は、複数の光電変換モジュール1000と出力端子2013, 2014とを含む。

[0168] 複数の光電変換モジュール1000はアレイ状に配列され直列に接続されている。図30には光電変換モジュール1000を直列に接続する配列を図

示しているが、配列および接続方式はこれに限定されず、並列に接続して配列してもよいし、直列と並列とを組み合わせた配列としてもよい。なお光電変換モジュールアレイ 2001 に含まれる光電変換モジュール 1000 の数は 2 以上の任意の整数とすることができる。

[0169] 出力端子 2013 は、直列に接続された複数の光電変換モジュール 1000 の一方端に位置する光電変換モジュール 1000 に接続される。

[0170] 出力端子 2014 は、直列に接続された複数の光電変換モジュール 1000 の他方端に位置する光電変換モジュール 1000 に接続される。

[0171] なお以上の説明はあくまでも一例であり、本実施形態の太陽光発電システムは、複数の光電変換素子 1001 のうち、少なくとも 1 つが第 1 ～第 7 実施形態の光電変換素子のいずれかからなる限り、上記の説明に限定されず如何なる構成もとる得るものとする。

[0172] [第 10 実施形態]

第 10 実施形態は、第 9 実施形態として説明した太陽光発電システムよりも大規模な太陽光発電システムである。第 10 実施形態にかかる太陽光発電システムも、第 1 ～第 7 実施形態の光電変換素子のうち少なくとも 1 つを備えるものである。本発明の光電変換素子は高い変換効率を有するため、これを備える本発明の太陽光発電システムも高い変換効率を有することができる。

[0173] <大規模太陽光発電システム>

図 31 は、本実施形態にかかる太陽光発電システムの構成の他の一例を示す概略図である。図 31 を参照して、太陽光発電システム 4000 は、複数のサブシステム 4001 と、複数のパワーコンディショナ 4003 と、変圧器 4004 とを備える。太陽光発電システム 4000 は、図 29 に示す太陽光発電システム 2000 よりも大規模な太陽光発電システムである。本発明の光電変換素子は高い変換効率を有するため、これを備える本発明の太陽光発電システムも高い変換効率を有することができる。

[0174] 複数のパワーコンディショナ 4003 は、それぞれサブシステム 4001

に接続される。太陽光発電システム４０００において、パワーコンディショナ４００３およびそれに接続されるサブシステム４００１の数は２以上の任意の整数とすることができる。

[0175] なお、図３２に示すようにパワーコンディショナ４００３には蓄電池４１００が接続されていても良い。この場合、日照量の変動による出力変動を抑制することができるとともに、日照のない時間帯であっても蓄電池４１００に蓄積された電力を供給することができる。また、前記蓄電池４１００はパワーコンディショナ４００３に内蔵されていても良い。

[0176] 変圧器４００４は、複数のパワーコンディショナ４００３および商用電力系統に接続される。

[0177] 複数のサブシステム４００１の各々は、複数のモジュールシステム３０００から構成される。サブシステム４００１内のモジュールシステム３０００の数は２以上の任意の整数とすることができる。

[0178] 複数のモジュールシステム３０００の各々は、複数の光電変換モジュールアレイ２００１と、複数の接続箱３００２と、集電箱３００４とを含む。モジュールシステム３０００内の接続箱３００２およびそれに接続される光電変換モジュールアレイ２００１の数は２以上の任意の整数とすることができる。

[0179] 集電箱３００４は複数の接続箱３００２に接続される。またパワーコンディショナ４００３はサブシステム４００１内の複数の集電箱３００４に接続される。

[0180] （動作）

太陽光発電システム４０００の動作を説明する。

[0181] モジュールシステム３０００の複数の光電変換モジュールアレイ２００１は、太陽光を電気に変換して直流電力を発電し、直流電力を接続箱３００２を介して集電箱３００４へ供給する。サブシステム４００１内の複数の集電箱３００４は、直流電力をパワーコンディショナ４００３へ供給する。さらに複数のパワーコンディショナ４００３は、直流電力を交流電力に変換して

、交流電力を変圧器４００４へ供給する。

[0182] なお、図３２に示すようにパワーコンディショナ４００３に蓄電池４１００が接続されている場合（または、蓄電池４１００がパワーコンディショナ４００３に内蔵される場合）、パワーコンディショナ４００３は集電箱３００４から受けた直流電力の一部または全部を適切に電力変換して、蓄電池４１００に蓄電することができる。蓄電池４１００に蓄電された電力は、サブシステム４００１の発電量に応じて適宜パワーコンディショナ４００３側に供給され、適切に電力変換されて変圧器４００４へ供給される。

[0183] 変圧器４００４は複数のパワーコンディショナ４００３から受けた交流電力の電圧レベルを変換して商用電力系統へ供給する。

[0184] なお太陽光発電システム４０００は第１～第７実施形態の光電変換素子のうち少なくとも１つを備えるものであればよく、太陽光発電システム４０００に含まれるすべての光電変換素子が第１～第７実施形態の光電変換素子である必要はない。例えば、あるサブシステム４００１に含まれる光電変換素子のすべてが第１～第７実施形態の光電変換素子のいずれかであり、別のサブシステム４００１に含まれる光電変換素子の一部または全部が、第１～第７実施形態の光電変換素子でない場合等もあり得るものとする。

[0185] 以上のように本発明の実施形態について説明を行ったが、上述した各実施形態の構成を適宜組み合わせることも当初から予定している。

産業上の利用可能性

[0186] 本発明は、光電変換素子として産業上の利用が可能である。

請求の範囲

- [請求項1] 光を電気に変換する光電変換素子であって、
複数の傾斜面を含む凹凸構造が少なくとも一方の面に形成されたシリコン基板を備え、
前記凹凸構造の凹部を挟んで隣接する2つの傾斜面が交わる線に垂直な断面において、前記2つの傾斜面の一方の接線と前記凹部の最深部の接線とが交わる点と、前記2つの傾斜面の他方の接線と前記凹部の最深部の接線とが交わる点との間の距離をボトム幅としたとき、
前記ボトム幅は、20 nm以上である、光電変換素子。
- [請求項2] 前記ボトム幅は、100～600 nmである、請求項1に記載の光電変換素子。
- [請求項3] 前記凹凸構造が前記シリコン基板の少なくとも受光面側に形成され、
前記シリコン基板の一方の面に接して形成された第1非晶質真性半導体層と、
前記第1非晶質真性半導体層上に形成され、前記シリコン基板と異なる導電型である第1導電型半導体層と、
前記シリコン基板の他方の面に接して形成された第2非晶質真性半導体層と、
前記第2非晶質真性半導体層上に形成され、前記シリコン基板と同じ導電型である第2導電型半導体層とをさらに備える、請求項1または2に記載の光電変換素子。
- [請求項4] 前記凹凸構造が前記シリコン基板の少なくとも受光面側に形成され、
前記シリコン基板の受光面に接して形成された第1非晶質真性半導体層と、
前記シリコン基板の他方の面に接して形成され、前記シリコン基板の面内方向に配置された第2非晶質真性半導体層および第3非晶質真


性半導体層と、

前記第2非晶質真性半導体層上に形成され、前記シリコン基板と異なる導電型である第1導電型半導体層と、


前記第3非晶質真性半導体層上に形成され、前記シリコン基板と同じ導電型である第2導電型半導体層とをさらに備える、請求項1または2に記載の光電変換素子。

[請求項5] 前記凹凸構造の凸部の底面の一辺の長さが、 $0.6 \sim 20 \mu\text{m}$ である、請求項1～4のいずれか一項に記載の光電変換素子。


[図1]




[図2]




[図3]




[図4]




[図5]




[図6A]




[図6B]




[図6C]




[図6D]




[図7]




[図8]




[図9]



[図10]



[図11A]



[図11B]






Figure 1 is a cross-sectional view of a semiconductor device. The device includes a substrate 105, a bottom layer 103, and a top layer 102. The bottom layer 103 is composed of a bottom surface 103p and an interface 103i. The top layer 102 is composed of a top surface 102n and an interface 102i. The top layer 102 has a periodic structure with peaks 101a and valleys 101b. A dashed line indicates a transmission path TX through the structure. A coordinate system (x) is shown at the bottom left.


[図13]




[図14]




[図15]




[図16A]




[図16B]




[図16C]




[図16D]




[図16E]




[図16F]




[図17]




[図18]




[図19]




[図20]




[図21]




[図22]




[図23]




[図24]




[図25]




[図26]




[図27]




[図28]




[図29]




[図30]

2001


[図31]



[図32]



[図33]



INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP2014/060241

A. CLASSIFICATION OF SUBJECT MATTER

H01L31/0236(2006.01)i, H01L31/068(2012.01)i, H01L31/0747(2012.01)i

According to International Patent Classification (IPC) or to both national classification and IPC

B. FIELDS SEARCHED

Minimum documentation searched (classification system followed by classification symbols)

H01L31/00-31/20

Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched

Jitsuyo Shinan Koho	1922-1996	Jitsuyo Shinan Toroku Koho	1996-2014
Kokai Jitsuyo Shinan Koho	1971-2014	Toroku Jitsuyo Shinan Koho	1994-2014

Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)

C. DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
X Y	JP 2013-503475 A (Stichting Energieonderzoek Centrum Nederland), 31 January 2013 (31.01.2013), paragraphs [0145] to [0154]; fig. 19 & US 2012/0181667 A1 & EP 2471109 A1 & WO 2011/025371 A1 & CN 102484168 A & KR 10-2012-0050484 A	1-2, 5 1-5
X Y	WO 98/43304 A1 (Sanyo Electric Co., Ltd.), 01 October 1998 (01.10.1998), entire text; all drawings & JP 3271990 B & US 6207890 B1 & EP 1005095 A1 & CN 1251210 A	1-3, 5 1-5

☒ Further documents are listed in the continuation of Box C.

☐ See patent family annex.

* Special categories of cited documents:

"A" document defining the general state of the art which is not considered to be of particular relevance

"E" earlier application or patent but published on or after the international filing date

"L" document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified)

"O" document referring to an oral disclosure, use, exhibition or other means

"P" document published prior to the international filing date but later than the priority date claimed

"T" later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention

"X" document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone

"Y" document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art

"&" document member of the same patent family

Date of the actual completion of the international search
28 April, 2014 (28.04.14)

Date of mailing of the international search report
13 May, 2014 (13.05.14)

Name and mailing address of the ISA/
Japanese Patent Office

Authorized officer

Facsimile No.

Telephone No.

INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP2014/060241

C (Continuation). DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
Y	JP 2008-85374 A (Sanyo Electric Co., Ltd.), 10 April 2008 (10.04.2008), entire text; all drawings (Family: none)	4

A. 発明の属する分野の分類（国際特許分類（I P C））

Int.Cl. H01L31/0236(2006.01)i, H01L31/068(2012.01)i, H01L31/0747(2012.01)i

B. 調査を行った分野

調査を行った最小限資料（国際特許分類（I P C））

Int.Cl. H01L31/00-31/20

最小限資料以外の資料で調査を行った分野に含まれるもの

日本国実用新案公報	1 9 2 2 - 1 9 9 6 年
日本国公開実用新案公報	1 9 7 1 - 2 0 1 4 年
日本国実用新案登録公報	1 9 9 6 - 2 0 1 4 年
日本国登録実用新案公報	1 9 9 4 - 2 0 1 4 年

国際調査で使用した電子データベース（データベースの名称、調査に使用した用語）

C. 関連すると認められる文献

引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求項の番号
X Y	JP 2013-503475 A（シュティヒティン・エネルギーオンデルツォイク・セントラム・ネーデルランド） 2013.01.31, 【0 1 4 5】－【0 1 5 4】、図19 & US 2012/0181667 A1 & EP 2471109 A1 & WO 2011/025371 A1 & CN 102484168 A & KR 10-2012-0050484 A	1-2, 5 1-5
X Y	WO 98/43304 A1（三洋電機株式会社） 1998.10.01, 全文全図 & JP 3271990 B & US 6207890 B1 & EP 1005095 A1 & CN 1251210 A	1-3, 5 1-5

☒ C欄の続きにも文献が列挙されている。☐ パテントファミリーに関する別紙を参照。

* 引用文献のカテゴリー

「A」特に関連のある文献ではなく、一般的技術水準を示すもの
「E」国際出願日前の出願または特許であるが、国際出願日以後に公表されたもの
「L」優先権主張に疑義を提起する文献又は他の文献の発行日若しくは他の特別な理由を確立するために引用する文献（理由を付す）
「O」口頭による開示、使用、展示等に言及する文献
「P」国際出願日前で、かつ優先権の主張の基礎となる出願

の日の後に公表された文献

「T」国際出願日又は優先日後に公表された文献であって出願と矛盾するものではなく、発明の原理又は理論の理解のために引用するもの
「X」特に関連のある文献であって、当該文献のみで発明の新規性又は進歩性がないと考えられるもの
「Y」特に関連のある文献であって、当該文献と他の1以上の文献との、当業者にとって自明である組合せによって進歩性がないと考えられるもの
「&」同一パテントファミリー文献

国際調査を完了した日

2 8 . 0 4 . 2 0 1 4

国際調査報告の発送日

1 3 . 0 5 . 2 0 1 4

国際調査機関の名称及びあて先

日本国特許庁（I S A / J P）
郵便番号100-8915
東京都千代田区霞が関三丁目4番3号

特許庁審査官（権限のある職員）

眞壁 隆一

2 K

4 6 4 0

電話番号 0 3 - 3 5 8 1 - 1 1 0 1 内線 3 2 5 5

C (続き) . 関連すると認められる文献		
引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求項の番号
Y	JP 2008-85374 A (三洋電機株式会社) 2008.04.10, 全文全図 (ファミリーなし)	4