



(19) 대한민국특허청(KR)
(12) 공개특허공보(A)

(11) 공개번호 10-2009-0113643
(43) 공개일자 2009년11월02일

(51) Int. Cl.

H01P 11/00 (2006.01) H01P 7/00 (2006.01)

(21) 출원번호 10-2008-0039469

(22) 출원일자 2008년04월28일

심사청구일자 없음

(71) 출원인

삼성전자주식회사

경기도 수원시 영통구 매탄동 416

고려대학교 산학협력단

서울 성북구 안암동5가1 고려대학교 내

(72) 발명자

박윤권

경기 동두천시 지행동 현진에버빌아파트 105동 1105호

주병권

서울 성북구 안암동5가 고려대학교 전자전기공학부

(뒷면에 계속)

(74) 대리인

정홍식


전체 청구항 수 : 총 14 항

(54) 공진기 및 그 제조 방법

(57) 요약

공진기 제조 방법이 개시된다. 본 방법에 따르면, 나노 임프린트 기술을 이용하여, 기판 상에서 서로 이격된 복수 개의 전극 패턴을 마련하는 단계 및 복수 개의 전극 패턴들에 연결된 연장 전극 패턴을 형성하고, 연장 전극 패턴들 사이에 걸쳐지는 나노 구조물을 형성하는 단계를 포함한다. 이에 따라, 나노 레벨의 공진 구조물을 가지는 NEMS 공진기를 용이하게 제조할 수 있다.

대표도 - 도5



(72) 발명자

하병주

경기 성남시 분당구 수내동 푸른마을벽산아파트
204동 901호

이재성

서울 마포구 신공덕동 삼성1차아파트 109동 200호

송인상

서울 관악구 봉천1동 해태보라매주상타운 1616호

이진우

서울특별시 성북구 안암동5가 고려대학교 전기공학
부

신제식

경기 수원시 영통구 영통동 황골마을1단지아파트
154동 201호

박영민

서울특별시 성북구 안암동5가 고려대학교 전기공학
부

특허청구의 범위

청구항 1

- (a) 나노 임프린트 기술을 이용하여, 기판 상에서 서로 이격된 복수 개의 전극 패턴을 마련하는 단계; 및,
(b) 상기 복수 개의 전극 패턴들에 연결된 연장 전극 패턴을 형성하고, 상기 연장 전극 패턴들 사이에 걸쳐지는 나노 구조물을 형성하는 단계;를 포함하는 공진기 제조 방법.

청구항 2

제1항에 있어서,

상기 (a) 단계는,

상기 기판 표면을 포토레지스트 패턴을 형성하고 금속화한 후, 상기 포토레지스트 패턴을 제거하여 서로 이격된 복수 개의 전극 패턴을 형성하는 단계;

상기 전극 패턴 상에 수지 층(resin layer)을 코팅하는 단계;

기 마련된 나노임프린트 스탬프와 상기 기판을 정렬시키고, 나노임프린트를 수행하여 적어도 하나의 수지층 영역을 제거하는 단계;를 포함하는 것을 특징으로 하는 공진기 제조 방법.

청구항 3

제2항에 있어서,

상기 (b)단계는,

상기 수지층 영역이 제거된 부분의 기판을 노출시키고, 노출된 기판을 금속화(metallization)하여, 상기 복수 개의 전극 패턴 각각과 연결되는 복수 개의 연장 전극 패턴을 형성하는 단계;

상기 복수 개의 연장 전극 패턴들 사이를 연결하는 제1 코팅층을 형성하는 단계;

상기 제1 코팅층이 형성된 영역을 제외한 나머지 영역 전체에 제2 코팅층을 형성하는 단계;

상기 제1 코팅층 및 상기 제2 코팅층 상에 나노 물질을 떨어 뜨린 후, 상기 제2 코팅층과 그 상층에 떨어진 나노 물질을 함께 제거하여, 상기 연장 전극 패턴들 사이에 걸쳐지는 나노 구조물을 형성하는 단계;를 포함하는 것을 특징으로 하는 공진기 제조 방법.

청구항 4

제3항에 있어서,

상기 제1 코팅층을 형성하는 단계는,

포토 리소그래피 기술 또는 소프트 리소그래피 기술을 이용하는 것을 특징으로 하는 공진기 제조 방법.

청구항 5

제3항에 있어서,

상기 제1 코팅층은 APS(3-Aminopropyltriethoxysilane) 고분자 소재로 이루어지며, 상기 제2 코팅층은 OTS(Octadecyltrichlorosilane) 고분자 소재로 이루어지는 것을 특징으로 하는 공진기 제조 방법.

청구항 6

제1항에 있어서,

상기 (a) 단계는 마이크로 미터 레벨의 프로세스이고, 상기 (b) 단계는 나노 미터 레벨의 프로세스인 것을 특징으로 하는 공진기 제조 방법.

청구항 7

제1항에 있어서,

상기 복수 개의 전극 패턴은 마이크로 미터 레벨의 크기이고, 상기 복수 개의 연장 전극 패턴 및 나노 구조물은 나노 미터 레벨의 크기인 것을 특징으로 하는 공진기 제조 방법.

청구항 8

제1항에 있어서,

상기 나노 구조물은 탄소나노튜브, 산화물계열 나노선(nano wire), 고분자계열 나노사(Nanofiber) 중 하나인 것을 특징으로 하는 공진기 제조 방법.

청구항 9

제1항 내지 제8항 중 어느 한 항에 있어서,

상기 복수 개의 연장 전극 패턴 상에 상기 나노 구조물을 고정시키는 단계;를 더 포함하는 공진기 제조 방법.

청구항 10

제9항에 있어서,

상기 나노 구조물을 고정시키는 단계는,

수지층을 추가 코팅하는 단계;

나노 임프린트 기술을 이용하여, 상기 추가 코팅된 수지층의 일부를 제거하는 단계;

상기 수지층이 제거된 영역을 금속화한 후, 상기 추가 코팅된 수지층을 제거하여, 상기 복수 개의 연장 전극 패턴 상에 위치한 나노 구조물 부분을 고정하는 고정 전극을 추가 형성하는 단계;를 포함하는 것을 특징으로 하는 공진기 제조 방법.

청구항 11

기판 상에서 서로 이격 배치된 마이크로 미터 레벨 크기의 복수 개의 전극 패턴;

상기 복수 개의 전극 패턴들에 연결된 나노 미터 레벨 크기의 복수 개의 연장 전극 패턴; 및,

상기 복수 개의 연장 전극 패턴들 사이에 걸쳐지며, 상기 기판 표면과 이격되어 공진 가능한 나노 구조물;을 포함하는 공진기.

청구항 12

제11항에 있어서,

상기 나노 구조물을 상기 연장 전극 패턴 상에 고정시키는 고정 전극;을 더 포함하는 공진기.

청구항 13

제11항에 있어서,

상기 나노 구조물은 탄소나노튜브, 산화물계열 나노선(nano wire), 고분자계열 나노사(Nanofiber) 중 하나인 것을 특징으로 하는 공진기.

청구항 14

제11항에 있어서,

상기 복수 개의 전극 패턴과 상기 기판 표면 사이에 순차적으로 배치되어, 상기 나노 구조물이 공진할 수 있는 공간을 제공하는 산화막 및 실리콘 막;을 더 포함하는 것을 특징으로 하는 공진기.

명세서

발명의 상세한 설명

기술 분야

- <1> 본 발명은 공진기 및 그 제조 방법에 대한 것으로, 구체적으로는 나노 기술을 이용하여 제조된 NEMS 공진기 및 그 제조 방법에 대한 것이다.

배경 기술

- <2> 전자 기술의 발달에 힘입어, 다양한 유형의 휴대형 기기가 초소형으로 개발되어 보급되고 있다. 이와 같이 초소형 기기가 개발되기 위해서는, 각종 부품들의 크기부터 소형화되어야 한다.
- <3> 이에 따라, 최근에는 초소형, 초경량 부품들을 개발하기 위하여, 수 μm 이하의 초미세 구조를 지닌 기계 또는 장비를 설계할 수 있는 멤스(MEMS : Micro Electro-Mechanical System) 기술이나, 더 나아가 수 나노미터 이하의 초미세구조를 가지는 기계 또는 장비를 설계할 수 있는 넴스(NEMS : Nano ElectroMechanical System) 기술의 사용 노력이 가속화되고 있다.
- <4> 이 중 넴스란, 머리카락의 10만분의 1 크기의 전기역할 시스템으로서 전기적 신호를 역학적인 움직임으로 바꾸거나 반대로 역학적 움직임을 전기적 신호로 바꿔주는 미세구조 시스템이라고 할 수 있다.
- <5> 이와 같은 멤스 기술 또는 넴스 기술로 인해 제조된 초소형 공진기는, RF 통신을 수행하는 휴대형 통신 기기에서 필터 또는 듀플렉서의 일 부품으로 사용될 수 있다.
- <6> 한편, 공진기의 성능을 판단하는 지표는 소자의 크기, 동작 온도, Q(Quality factor) 값이다. Q값이란 주파수 선택 특성의 품질을 나타낸다. 이들 수치는 상호 연관 관계를 가지고 있으나, 일반적으로 Q값이 높을수록 고성능으로 평가된다. 높은 Q값을 구현하기 위해서는 소자의 크기가 커야 하고, 온도가 낮아야 한다.
- <7> 이에 따라, 마이크로 기술로 구현한 소자를 저온에서 동작시키면 10000 이상의 Q값을 획득할 수 있다. 그러나, 소자는 실온에서 동작하여야 하고, GHz 대역폭을 획득하려면 소자의 크기가 작아야 한다. 따라서, 종래의 마이크로 기술로 개발된 공진기의 대역폭은 대체로 수백 MHz 범위에 있고, 그 Q값도 그리 크지 않다.
- <8> 이에 따라, 나노 기술을 이용하여 공진기를 제작하고자 하는 노력이 이루어지고 있으나, 나노 물질은 취급이 어려워 정해진 위치에 나노 물질을 배치하기 어렵고, 재현성도 매우 낮다는 문제점이 있었다.

발명의 내용

해결 하고자하는 과제

- <9> 본 발명은 상술한 문제점을 해결하기 위한 것으로, 나노 기술을 이용하여 용이하게 공진기를 제조할 수 있는 공진기 제조 방법과 그 방법에 따라 제조되는 공진기를 제공하는 것을 목적으로 한다.

과제 해결수단

- <10> 본 발명의 일 실시 예에 따른 공진기 제조 방법은, (a) 나노 임프린트 기술을 이용하여, 기판 상에서 서로 이격된 복수 개의 전극 패턴을 마련하는 단계 및 (b) 상기 복수 개의 전극 패턴들에 연결된 연장 전극 패턴을 형성하고, 상기 연장 전극 패턴들 사이에 걸쳐지는 나노 구조물을 형성하는 단계를 포함한다.
- <11> 여기서, 상기 (a) 단계는, 상기 기판 표면을 포토레지스트 패턴을 형성하고 금속화한 후, 상기 포토레지스트 패턴을 제거하여 서로 이격된 복수 개의 전극 패턴을 형성하는 단계, 상기 복수 개의 전극 패턴 상에 수지 층(resin layer)을 코팅하는 단계, 기 마련된 나노 임프린트 스탬프와 상기 기판을 정렬시키고, 나노 임프린트를 수행하여 적어도 하나의 수지 층 영역을 제거하는 단계를 포함할 수 있다.
- <12> 또한, 상기 (b)단계는, 상기 수지 층 영역이 제거된 부분의 기판을 노출시키고, 노출된 기판을 금속화(metallization)하여, 상기 복수 개의 전극 패턴 각각과 연결되는 복수 개의 연장 전극 패턴을 형성하는 단계, 상기 복수 개의 연장 전극 패턴들 사이를 연결하는 제1 코팅층을 형성하는 단계, 상기 제1 코팅층이 형성된 영역을 제외한 나머지 영역 전체에 제2 코팅층을 형성하는 단계, 상기 제1 코팅층 및 상기 제2 코팅층 상에 나노 물질을 떨어 뜨린 후, 상기 제2 코팅층과 그 상층에 떨어진 나노 물질을 함께 제거하여, 상기 연장 전극 패턴들 사이에 걸쳐지는 나노 구조물을 형성하는 단계를 포함할 수 있다.
- <13> 여기서, 상기 제1 코팅층을 형성하는 단계는, 포토 리소그래피 기술 또는 소프트 리소그래피 기술을 이용할 수

있다.

- <14> 바람직하게는, 상기 제1 코팅층은 APS(3-Aminopropyltriethoxysilane) 고분자 소재로 이루어지며, 상기 제2 코팅층은 OTS(Octadecyltrichlorosilane) 고분자 소재로 이루어질 수 있다.
- <15> 또한 바람직하게는, 상기 (a) 단계는 마이크로 미터 레벨의 프로세스이고, 상기 (b) 단계는 나노 미터 레벨의 프로세스가 될 수 있다.
- <16> 또한 바람직하게는, 상기 복수 개의 전극 패턴은 마이크로 미터 레벨의 크기이고, 상기 복수 개의 연장 전극 패턴 및 나노 구조물은 나노 미터 레벨의 크기가 될 수 있다.
- <17> 또한 바람직하게는, 상기 나노 구조물은 탄소나노튜브, 산화물계열 나노선(nano wire), 고분자계열 나노사(Nanofiber) 중 하나가 될 수 있다.
- <18> 한편, 이상과 같은 공진기 제조 방법들에 있어서, 보다 바람직하게는, 상기 복수 개의 연장 전극 패턴 상에 상기 나노 구조물을 고정시키는 단계를 더 포함할 수도 있다.
- <19> 이 경우, 상기 나노 구조물을 고정시키는 단계는, 수지층을 추가 코팅하는 단계, 나노 임프린트 기술을 이용하여, 상기 추가 코팅된 수지 층의 일부를 제거하는 단계, 상기 수지 층이 제거된 영역을 금속화한 후, 상기 추가 코팅된 수지층을 제거하여, 상기 복수 개의 연장 전극 패턴 상에 위치한 나노 구조물 부분을 고정하는 고정 전극을 추가 형성하는 단계를 포함한다.
- <20> 한편, 본 발명의 일 실시 예에 따라 제조되는 공진기는, 기판 상에서 서로 이격 배치된 마이크로 미터 레벨 크기의 복수 개의 전극 패턴, 상기 복수 개의 전극 패턴들에 연결된 나노 미터 레벨 크기의 복수 개의 연장 전극 패턴 및 상기 복수 개의 연장 전극 패턴들 사이에 걸쳐지며, 상기 기판 표면과 이격되어 공진 가능한 나노 구조물을 포함한다.
- <21> 바람직하게는, 상기 나노 구조물을 상기 연장 전극 패턴 상에 고정시키는 고정 전극을 더 포함할 수 있다.
- <22> 여기서, 상기 나노 구조물은 탄소나노튜브, 산화물계열 나노선(nano wire), 고분자계열 나노사(Nanofiber) 중 하나가 될 수 있다.
- <23> 보다 바람직하게는, 본 공진기는, 상기 복수 개의 전극 패턴 및 상기 복수 개의 연장 전극 패턴과 상기 기판 표면 사이에 순차적으로 배치되어, 상기 나노 구조물이 공진할 수 있는 공간을 제공하는 산화막 및 실리콘 박막을 더 포함할 수 있다.

발명의 실시를 위한 구체적인 내용

- <24> 이하에서, 첨부된 도면을 참조하여 본 발명에 대하여 구체적으로 설명한다.
- <25> 본 발명의 일 실시 예에 따른 공진기 제조 방법은, 먼저, 기판 상에 서로 이격되어 있는 복수 개의 전극 패턴을 형성하는 과정 및 그 전극 패턴들에 각각 연결되는 연장 전극 패턴과, 그 연장 전극 패턴들 사이에 걸쳐지는 나노 구조물을 형성하는 과정을 포함한다. 여기서, 전극 패턴은 마이크로 레벨 공정을 통해 제작될 수 있고, 연장 전극 패턴과 나노 구조물은 나노 레벨 공정을 통해 제작될 수 있다.
- <26> 도 1a 내지 도 1f는, 본 발명의 일 실시 예에 따른 공진기 제조 방법에 있어서, 전극 패턴을 형성하는 과정의 일 예를 나타내는 단면도이다.
- <27> 먼저, 도 1a에 따르면, 기판(100)을 마련한다. 구체적으로는, 실리콘 기판(110), 산화막(120), 실리콘 막(130)이 순차적으로 배치된 형태의 SOI 기판(100)(Silicon on insulator substrate)을 사용할 수 있다. 이 경우, 상부의 실리콘막(130)과 중간의 산화막(120) 사이의 접착(Adhesion) 상태가 좋고, 상부 실리콘막(130)의 전기 전도도 및 열 전도 특성도 좋으며, 재료적인 측면에서도 막 전체에 걸쳐 균일한 기계적 특성을 보일 수 있다는 장점이 있다.
- <28> 한편, 비용이 고가인 점을 고려한다면, 통상의 실리콘 기판 위에 산화막을 적층하고, 그 위에 실리콘 산화막을 올려 사용할 수도 있다.
- <29> 다음으로, 도 1b에서와 같이, 기판 상측에 포토레지스트를 적층한 후, 포토 리소그래피(photolithography) 기술을 적용하여 포토레지스트 패턴(140)을 형성한다. 구체적으로는, 포토레지스트를 전면도포하고, 포토 마스크를 이용하여 전극 패턴 형성 위치를 포토레지스터 상에 정의한 다음, 자외선 노광을 수행하여 포토레지스트 식

각 영역을 설정한 후, 도 1b와 같은 형태의 포토레지스트(140)만을 남기고 식각한다.

- <30> 그리고 나서, 형성된 패턴 전면을 금속화한 후, 포토레지스트(140)를 리프트오프(liftoff)기술로 제거하여, 도 1c에서와 같은 복수 개의 전극 패턴(150)을 형성한다. 전극 패턴들(150)은 기판 상에서 서로 일정 거리 이격된 상태이다.
- <31> 한편, 도 1b 및 도 1c에서는 포토 리소그래피 기술을 이용하여 전극 패턴(150)을 형성하는 과정을 설명하였으나, 소프트 리소그래피 기술을 이용할 수도 있다.
- <32> 다음으로, 도 1d에서와 같이, 전극 패턴(150)이 형성된 기판(100) 전면에 수지층(Resin layer)(160)을 코팅한다.
- <33> 그리고 나서, 나노임프린트 기술을 이용하여 연장 전극 패턴이 형성될 공간을 마련한다.
- <34> 즉, 도 1e에서와 같이 기 마련된 나노임프린트 스탬프(300)와, 수지층(160)이 코팅된 기판(100)을 정렬시킨다. 이와 같이, 스탬프(300)를 이용하기 때문에, 정렬이 용이하다는 장점이 있다. 이에 따라, 나노 레벨의 연장 전극 패턴의 형성 위치를 정밀하게 제어할 수 있게 된다. 정렬이 이루어지면, 화살표 방향으로 나노임프린트를 수행한다. 나노 임프린트 시의 온도와 압력은 수지층(160)의 종류에 따라 결정될 수 있다.
- <35> 이에 따라, 도 1f와 같이 수지층(160) 일부가 제거되어, 연장 전극 패턴이 형성될 공간(165)이 마련된다.
- <36> 도 2a 내지 도 2e는 도 1a 내지 도 1f에 도시된 각 공정들에 대응되는 평면도이다. 구체적으로는, 도 2a에서와 같이 상부에 실리콘 막(130)이 형성된 기판(100)이 마련되면, 도 2b에서와 같이 포토레지스트 패턴(140)을 형성한다.
- <37> 그리고 나서, 도 2c에서와 같이, 포토레지스트 패턴(140)이 형성되지 않은 기판(100) 영역에만 금속 물질을 잔존시켜, 복수 개의 전극 패턴(150)을 형성한다.
- <38> 그리고 나서, 도 2d에서와 같이, 전면(全面)에 걸쳐 수지층(160)을 코팅한 후, 나노임프린트 기술을 이용하여 연장 전극 패턴을 위한 공간(165)을 마련한다.
- <39> 도 1a 내지 도 1f, 도 2a 내지 도 2e에 도시된 각 공정들은, 마이크로 미터 레벨의 공정들이다. 이에 따라, 마이크로 미터 레벨 크기의 전극 패턴(150)이 제작된다. 전극 패턴(150)은 금, 은, 백금 등으로 이루어질 수 있다.
- <40> 도 3a 내지 도 3g는 본 발명의 일 실시 예에 따른 공진기 제조 방법에 있어서, 연장 전극 패턴 및 나노 구조물을 형성하는 과정의 일 예를 나타내는 단면도이다.
- <41> 먼저, 도 3a에 따르면, 나노임프린트 공정 이후에 연장 전극 패턴 공간(165) 내부에 잔존하는 수지 물질을 반응성 이온 식각(Reactive Ion Etching : RIE) 공정을 통해 제거한다.
- <42> 그리고 나서, 전체적으로 금속화를 수행한 후, 나머지 수지층(160) 부분을 리프트 오프 기술로 제거하여, 도 3b에 도시된 바와 같이 연장 전극 패턴(170)을 형성한다. 각 연장 전극 패턴(170)은 전극 패턴(150) 사이 공간에 배치되며, 서로 이격된다. 여기서, 금속화 공정은 나노 레벨로 이루어져, 나노 미터 레벨 크기의 연장 전극 패턴(170)이 형성된다.
- <43> 그리고 나서, 도 3c에 도시된 바와 같이, 연장 전극 패턴(170) 및 전극 패턴(150)을 제외한 나머지 부분의 실리콘 막(130) 및 산화막(120)을 제거한다. 즉, 기판(100)에 대하여 반응성 이온 식각 공정을 수행하여 상부 실리콘 막(130)을 제거한 후, 습식 식각(wet etch) 방식으로 산화막(120)을 제거한다.
- <44> 그리고 나서, 도 3d에 도시된 바와 같이, 연장 전극 패턴(170) 사이를 연결하는 제1 코팅층(175)을 형성한다. 이 경우, 소프트 리소그래피 기술을 이용할 수 있다. 즉, 소프트 리소그래피 스탬프에 제1 코팅 물질을 묻힌 후, 연장 전극 패턴(170)들 사이 공간을 기준으로 양측 연장 전극 패턴(170)에 걸쳐지도록 프린팅한다.
- <45> 또는, 포토 리소그래피 기술을 이용할 수도 있다. 즉, 포토 마스크와 포토 레지스트를 이용하여 제1 코팅 물질을 연장 전극 패턴(170)에 걸치는 영역에만 코팅할 수 있다. 여기서, 제1 코팅물질은 나노 구조물과의 부착 성능을 향상시키기 위하여 APS(3-Aminopropyltriethoxysilane) 고분자 소재가 사용될 수 있다.
- <46> 다음으로, 도 3e에 도시된 바와 같이, 제1 코팅층(175)이 형성된 영역을 제외한 나머지 영역에 제2 코팅층(180)을 형성한다. 제2 코팅층(180)은 제1 코팅 물질과 서로 혼합되지 않는 성질의 제2 코팅 물질을 이용한다. 구체적으로는, 제2 코팅 물질은 OTS(Octadecyltrichlorosilane) 고분자 소재가 이용될 수 있다. 이에 따라, 제1

코팅층(175) 부분을 제외한 나머지 부분에만 제2 코팅층(180)이 형성될 수 있다.

- <47> 다음으로, 도 3f에 도시된 바와 같이, 나노 물질을 떨어뜨린다. 이 경우, 나노 물질은 제1 코팅층(175) 및 제2 코팅층(180) 상에 적층된다. 여기서, 제1 코팅층(175) 상에 적층된 나노물질은 나노 구조물(190)을 형성한다.
- <48> 구체적으로는, 나노 구조물(190)은 탄소나노튜브, 산화물계열 나노선(nano wire), 고분자계열 나노사(Nanofiber) 등으로 이루어질 수 있다.
- <49> 한편, 상술한 바와 같이, 제1 코팅층(175)은 나노물질과 접합성이 뛰어난 물질을 사용하여, 나노 구조물(190)이 연장 전극 패턴(170) 사이에서 고정적으로 연결될 수 있다.
- <50> 다음으로, 도 3g에 도시된 바와 같이, 제2 코팅층(180)을 제거한다. 이 경우, 제2 코팅층(180) 상에 적층된 나노 물질도 함께 제거된다. 그리고 나서, 나노 구조물(190)이 형성되지 않은 제1 코팅층(175) 부분도 드라이 에칭 등의 방식으로 제거한다. 결과적으로, 도 3g에 도시된 바와 같은 공진기 구조가 얻어진다.
- <51> 이와 같이, 나노 미터 레벨의 나노 구조물을 브리지 형태로 제작함으로써, 실온에서 동작하면서도 높은 Q값을 획득할 수 있게 된다. 즉, 일반적으로 적용되는 실리콘 카바이드(SiC) 공진기는 Q값이 온도의 증가에 반비례하기 때문에, 실온에서 높은 Q값을 얻기 어려웠다. 따라서, 대부분의 공진기는 높은 Q값을 유지하기 위하여 MHz 대역에서 동작하고 있다. 하지만, 본 발명에서와 같이 탄소나노튜브 등과 같은 나노 구조물을 사용하게 되면, 실온에서 10GHz 이상 대역에서 동작할 수 있다.
- <52> 도 4a 내지 도 4g는 도 3a 내지 도 3g에 대응되는 평면도이다.
- <53> 도 4a에 따르면, 수지층(160)이 전면에 적층된 상태에서 일부 영역(165)이 제거되어, 그 내부에서 실리콘 막(130) 및 전극 패턴(150)이 노출됨을 알 수 있다.
- <54> 다음 도 4b에 따르면, 금속화가 이루어진 후 수지층(160)이 제거되어, 전극 패턴(150)에 연결된 연장 전극 패턴(170)이 형성됨을 알 수 있다. 여기서, 연장 전극 패턴(170)의 폭은 전극 패턴(150) 보다 작아지도록 설계할 수도 있다.
- <55> 다음 도 4c에 따르면, 연장 전극 패턴(170) 및 전극 패턴(150) 영역을 제외한 나머지 기판 영역의 실리콘 막(130), 산화막(120)이 제거되어, 실리콘 기판(110)이 노출됨을 알 수 있다.
- <56> 다음 도 4d에 따르면, 연장 전극 패턴(170)들 사이에 걸쳐지는 형태로, 제1 코팅층(175)을 형성한다.
- <57> 그리고 나서, 도 4e에서와 같이 전면에 제2 코팅층(180)을 형성한다. 이 경우, 제2 코팅층(180)은 제1 코팅층(175)과 상용성이 없는(compatible) 물질을 사용함으로써, 제1 코팅층(175) 영역 이외의 부분에만 제2 코팅층(180)이 형성되도록 할 수 있다.
- <58> 다음으로, 도 4f에서와 같이, 나노 물질을 떨어뜨리면, 그 중 일부가 제1 코팅층(175) 상에 형성되어 나노 구조물(190)을 형성한다.
- <59> 이러한 상태에서, 제1 코팅층(175), 제2 코팅층(180)을 제거하면, 제2 코팅층(180) 상에 떨어진 나노물질까지 함께 제거되어, 도 4g에서와 같이 나노 공진기 구조가 제작된다.
- <60> 이상과 같이, 마이크로 공정과 나노 공정을 모두 이용함으로써, 각 규모가 가지는 장점을 최대한 활용할 수 있게 된다. 즉, 나노 미터 레벨의 공진 영역을 구현하여, GHz 대역에서 사용할 수 있게 하면서, 동시에 마이크로 미터 레벨의 전극 영역을 구비하여 외부 전극과 용이하게 연결될 수 있도록 한다.
- <61> 또한, 본 제조 방법에 따르면, 고비용의 나노 공정을 국부에만 적용함으로써, 경제적으로 매우 높은 효율 성을 가지게 된다.
- <62> 도 5는 본 발명의 일 실시 예에 따라 제작된 공진기가 복수 개 집적된 상태를 나타내는 모식도이다. 도 5에 따르면, 세 개의 공진기가 마련되나, 그 개수는 설계자의 의도에 따라 변경될 수 있다.
- <63> 각 나노 공진기들은 전극 패턴(150), 연장 전극 패턴(170)을 포함하며, 그 연장 전극 패턴(170)들에 걸쳐지는 나노 구조물(190)을 포함한다. 도 5에서, 중심에 위치한 공진기의 경우, 연장 전극 패턴(170)의 폭이 전극 패턴(150)의 폭과 동일한 것으로 도시되었으나, 도 4g에 도시된 바와 같이 더 작게 구현할 수도 있다.
- <64> 또한, 양측에 위치한 공진기의 경우, 전극 패턴(150)의 형태가 상이하게 이루어짐을 알 수 있다. 전극 패턴(150)은 외부 전극 회로와 연결하기에 편리한 형태로 다양하게 제작될 수 있다.

- <65> 한편, 나노 구조물(190)과 연장 전극 패턴(170) 사이에 위치하는 제1 코팅층(175) 부분은 상술한 바와 같이 부착능이 우수한 APS 고분자 물질을 이용할 수 있다. 하지만, 나노 구조물(190)과 연장 전극 패턴(170) 사이의 접촉이 불안정해 질 여지도 있으므로, 이를 좀 더 강화하여 줄 수 있다.
- <66> 즉, 본 발명의 다른 실시 예에 따르면, 도 6a에서와 같이 공진기 전면에 수지층(210)을 새로이 추가 코팅한다.
- <67> 그리고 나서, 도 6b에서와 같이, 나노구조물(190)이 연결되는 연장 전극 패턴(170) 부분이 노출되도록, 수지층(210)의 일부를 제거한다. 제거된 영역(220) 내에는 전극 패턴(150)의 일부, 연장 전극 패턴(170)의 일부, 나노 구조물(190)의 일부가 노출된다. 여기서, 수지층(210) 제거는 나노 임프린트 기술로 이루어질 수 있다.
- <68> 다음으로, 도 6c에서와 같이, 수지층 제거 영역(220)을 포함한 전면을 금속화한 후 수지층(210)을 제거하여, 수지층 제거 영역(220)에만 금속이 잔존하도록 한다. 잔존하는 금속 물질은 연장 전극 패턴(170)에 나노 구조물 부분을 고정하는 고정 전극(230)이 된다. 결과적으로, 고정 전극(230)에 의해, 나노 구조물이 연장 전극 패턴(170)에 견고하게 부착된다.
- <69> 도 7a 내지 도 7c는 도 6a 내지 도 7c에 대응되는 평면도이다.
- <70> 도 7a에 도시된 바와 같이 전면에 수지층(210)을 적층한 후, 도 7b에 도시된 바와 같이 일부 수지층(210)을 제거한다. 제거된 영역(220)의 폭은 연장 전극 패턴(170)의 폭과 동일할 수 있다. 그리고 나서, 금속화한 후 수지층(210)을 제거하면, 도 7c에 도시된 바와 같이 고정 전극(230)이 형성된다.
- <71> 결과적으로, 도 6c 및 도 7c에 도시된 바와 같이, 고정전극(230)까지 포함하는 공진기가 제작될 수 있다.
- <72> 한편, 도 8a는 본 발명의 다양한 실시 예에 따른 공진기 제조 방법에서 사용되는 나노 임프린트 스탬프(300)의 구성을 나타낸다. 도 8a에 도시된 바와 같이, 일정한 크기의 스탬프(300)를 이용하게 되면, 기관(100)과 정렬이 용이하여, 나노 레벨의 연장 전극 패턴(170) 위치를 정밀하게 제어할 수 있게 된다.
- <73> 도 8b는 제1 코팅층(175) 형성에 사용되는 소프트 리소그래피 스탬프(400)의 구성을 나타낸다. 소프트 리소그래피 스탬프(400)에서 스탬핑 영역의 길이는 연장 전극 패턴(170) 사이의 간격보다 더 길게 형성될 수 있다. 이에 따라, 제1 코팅층(175)이 스탬핑에 의하여 연장 전극 패턴(170)에 걸쳐지는 형태로 형성될 수 있다.
- <74> 이상과 같은 실시 예들에서, 나노 구조물(190)은 탄소나노튜브, 산화물계열 나노선(nano wire), 고분자계열 나노사(Nanofiber) 등으로 구현될 수 있음은 상술한 바와 같다.
- <75> 이상에서는 본 발명의 바람직한 실시 예에 대하여 도시하고 설명하였지만, 본 발명은 상술한 특정의 실시 예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진자에 의해 다양한 변형실시가 가능한 것은 물론이고, 이러한 변형실시들은 본 발명의 기술적 사상이나 전망으로부터 개별적으로 이해되어져서는 안 될 것이다.


도면의 간단한 설명

- <76> 도 1a 내지 도 1f는 본 발명의 일 실시 예에 따른 공진기 제조 방법 중 전극 패턴을 형성하는 과정의 일 예를 나타내는 단면도,
- <77> 도 2a 내지 도 2e는 도 1a 내지 도 1f에 대응되는 평면도,
- <78> 도 3a 내지 도 3g는 본 발명의 일 실시 예에 따른 공진기 제조 방법에 있어서, 연장 전극 패턴 및 나노 구조물을 형성하는 과정의 일 예를 나타내는 단면도,
- <79> 도 4a 내지 도 4g는 도 3a 내지 도 3g에 대응되는 평면도,
- <80> 도 5는 본 발명의 일 실시 예에 따라 제조되는 공진기 구성의 일 예를 나타내는 모식도,
- <81> 도 6a 내지 도 6c는 본 발명의 다른 실시 예에 따른 공진기 제조 방법에 있어서, 고정 전극을 형성하는 과정의 일 예를 나타내는 단면도,
- <82> 도 7a 내지 도 7c는 도 6a 내지 도 6c에 대응되는 평면도, 그리고,
- <83> 도 8a 및 도 8b는 각각 나노 임프린트 스탬프 및 소프트 리소그래피 스탬프를 나타내는 모식도이다.
- <84> * 도면 주요 부분에 대한 부호의 설명 *


- <85> 100 : 기판 150 : 전극 패턴
- <86> 170 : 연장 전극 패턴 175 : 제1 코팅층
- <87> 180 : 제2 코팅층 190 : 나노 구조물
- <88> 230 : 고정 전극

도면


도면1a




도면1b




도면1c




도면1d



도면1e




도면1f




도면2a




도면2b




도면2c




도면2d




도면2e




도면3a




도면3b




도면3c




도면3d




도면3e




도면3f




도면3g




도면4a




도면4b




도면4c




도면4d




도면4e




도면4f




도면4g




도면5




도면6a




도면6b




도면6c




도면7a




도면7b



도면7c



도면8a



도면8b

