

【公報種別】特許法第 17 条の 2 の規定による補正の掲載

【部門区分】第 6 部門第 3 区分

【発行日】平成 23 年 12 月 22 日 (2011.12.22)

【公表番号】特表 2008-509483 (P2008-509483A)

【公表日】平成 20 年 3 月 27 日 (2008.3.27)

【年通号数】公開・登録公報 2008-012

【出願番号】特願 2007-525004 (P2007-525004)

【国際特許分類】

G 0 6 F 9/445 (2006.01)

G 0 6 F 9/44 (2006.01)

【F I】

G 0 6 F 9/06 6 5 0 B

G 0 6 F 9/06 6 2 0 K

【誤訳訂正書】

【提出日】平成 23 年 10 月 28 日 (2011.10.28)

【誤訳訂正 1】

【訂正対象書類名】特許請求の範囲

【訂正対象項目名】全文

【訂正方法】変更

【訂正の内容】

【特許請求の範囲】

【請求項 1】

ハードウェアデバイスのための固定サイズのファームウェアのイメージを生成する方法であって、

前記ハードウェアデバイスは、前記ハードウェアデバイスに関する複数のコンポーネント環境に対して、ビット数を含む引数の関数としてパラメータ表示され、

前記方法は、

前記複数のコンポーネント環境の複数の態様を、ビットブロックを使用する論理記述として表現することと、

前記複数のコンポーネント環境の複数の物理態様を、ビットブロックを使用する物理記述として表現することと、

前記論理記述と前記物理記述とを一对一マッピングを使用してペアとして関連づけることと、

前記論理記述と前記物理記述との前記ペアを含む記述ブロックを、前記複数のコンポーネント環境の各コンポーネント環境において前記ハードウェアデバイスをサポートする複数のパラメータ表示関数として前記ファームウェアのイメージに追加することと、

前記パラメータ表示関数が追加された前記ファームウェアのイメージを前記ハードウェアデバイスのホストの記憶部にロードすることと

を含む方法。

【請求項 2】

前記ハードウェアデバイスは、電源、バス、ファン、ディスクドライブ、センサー、フラッシュ部からなるグループから選択される、請求項 1 に記載の方法。

【請求項 3】

前記パラメータ表示関数に渡される複数の実引数が実行時にバインドされる、請求項 1 に記載の方法。

【請求項 4】

前記パラメータ表示関数に渡される複数の実引数は各々が、コンテキストに依存して解釈される一の固定サイズのビットブロックである、請求項 1 に記載の方法。

【請求項 5】

各ビットブロックが同じ固定サイズである、請求項 4 に記載の方法。

【請求項 6】

各ビットブロックが64 ビット長から 256 ビット長の範囲にある、請求項 5 に記載の方法。

【請求項 7】

前記ファームウェアのイメージは、

前記ハードウェアデバイスのための抽象デバイスドライバインターフェイスを含む動作ブロックをさらに含む、請求項 1 に記載の方法。

【請求項 8】

前記パラメータ表示関数に渡される複数の実引数は各々が、実行時に、実行時コンテキスト決定型にキャストされる、請求項 4 に記載の方法。

【請求項 9】

前記型のサイズは、前記ビットブロックの前記固定サイズより小さいか又は等しい、請求項 8 に記載の方法。

【請求項 10】

前記ホストに接続されたハードウェアを監視するべく、かつ、発見されたハードウェアの変化に応じて前記ファームウェアの複数の態様をアクティベートするべく、動的発見モニターを前記ホストに与えることをさらに含む、請求項 1 に記載の方法。

【請求項 11】

前記ホストは、特定用途向け集積回路 (ASIC) である、請求項 10 に記載の方法。

【請求項 12】

前記物理記述は、チップ上の出力ピンの数、その割り当て、特定のデータの記憶場所、多様なクロック及びタイミングパラメータ、温度パラメータのうちの 1 つ以上を含み得る、請求項 1 に記載の方法。

【請求項 13】

複数のハードウェアデバイスのための固定サイズのファームウェアのイメージを生成する方法であって、

前記ハードウェアデバイスは各々が、前記ハードウェアデバイスの各々に関する複数のコンポーネント環境に対して、ビット数を含む引数の関数としてパラメータ表示され、

前記方法は、

(A) 前記複数のハードウェアデバイスの各々に対して、

(a1) 前記複数のコンポーネント環境の各々の複数の態様を、ビットブロックを使用する論理記述として表現することと、

(a2) 前記複数のコンポーネント環境の各々の複数の物理態様を、ビットブロックを使用する物理記述として表現することと、

(a3) 前記論理記述と前記物理記述とを一对一マッピングを使用してペアとして関連づけることと、

(B) 前記論理記述と前記物理記述との前記ペアを含む少なくとも一つの記述ブロックを、前記複数のコンポーネント環境の各コンポーネント環境において前記ハードウェアデバイスの各々をサポートする複数のパラメータ表示関数として前記ファームウェアのイメージに追加することと、

(C) 前記パラメータ表示関数が追加された前記ファームウェアのイメージを前記ハードウェアデバイスのホストの記憶部にロードすることと

を含む方法。

【請求項 14】

前記ハードウェアデバイスの各々は、電源、バス、ファン、ディスクドライブ、センサー、フラッシュ部を含むグループから選択される、請求項 13 に記載の方法。

【請求項 15】

前記パラメータ表示関数に渡される複数の実引数が実行時にバインドされる、請求項 1

3 に記載の方法。

【請求項 16】

前記パラメータ表示関数に渡される複数の実引数が、型なしビットブロックとして与えられる、請求項 13 に記載の方法。

【請求項 17】

各ビットブロックが同じ固定サイズである、請求項 16 に記載の方法。

【請求項 18】

各ビットブロックが 64 ビット長から 256 ビット長の範囲にある、請求項 17 に記載の方法。

【請求項 19】

前記ファームウェアのイメージは、前記ハードウェアデバイスの各々の抽象デバイスドライバインターフェイスを含む動作ブロックをさらに含む、請求項 13 に記載の方法。

【請求項 20】

前記ホストに接続されたハードウェアを監視するべく、かつ、発見されたハードウェアの変化に応じて前記ファームウェアの複数の態様をアクティベート又は変更するべく、動的発見モニターを前記ホストに与えることをさらに含む、請求項 19 に記載の方法。

【請求項 21】

前記ホストは、特定用途向け集積回路 (ASIC) である、請求項 20 に記載の方法。

【誤訳訂正 2】

【訂正対象書類名】明細書

【訂正対象項目名】全文

【訂正方法】変更

【訂正の内容】

【発明の詳細な説明】

【発明の名称】予期しない又は変化するハードウェア環境へのソフトウェアとファームウェアの適応

【技術分野】

【0001】

本発明は一般的にコンピュータシステムに関する。特に、本発明は、予期しない又は変化するハードウェア環境に対応するファームウェアに関する。

【背景技術】

【0002】

本発明は、「予期しない又は変化するハードウェア環境へのソフトウェアとファームウェアの適応」というタイトルの 2004 年 8 月 4 日に出願された米国仮出願 No. 60/599088 に関し、その優先権を主張するものであり、該出願は参照により本願開示の一部を成す。

【発明を実施するための最良の形態】

【0003】

本発明は、添付の図を参照し、以下の詳細な説明を読むことによってよく理解することができる。尚、図中では適宜、同じ参照番号と文字を使って異なる図ファセット間で同じか、対応するか、或いは、類似の要素を示している。

【0004】

以下の詳細な説明では、構成要素の例が挙げられるが、本発明はそれらに限定されることはない。本発明の例示的一実施形態について説明されるが、本発明はその構成で利用されることに限定されることはなく、処理システム内の様々な構成で利用可能である。本願で特にことわりなき場合は、「含む」という用語は排他的なもの、或いは、限定的なものではない。

【0005】

(背景と概観)

代表的なコンピュータシステムには多数のハードウェアデバイスが含まれており、その

各々を制御する必要がある。それらのデバイスは、通常、マイクロプログラム可能なプロセッサに組み込まれた低レベルの制御プログラム（ファームウェアと呼ばれることがある）によって制御される。本願で使われる「コンピュータシステム」という用語は、少なくとも一つのプロセッサを含むあらゆるシステムを意味する。従って、本発明の一実施形態のコンピュータシステムには、パーソナルコンピュータ、メインフレーム、PDA（パーソナルデジタルアシスタント）、関連する周辺デバイス、システムのオペレーションに関連するハードウェアコンポーネントが含まれる。本発明の一実施形態のコンピュータシステムは、家庭用機器、ディスクトップ筐体、或いは、その他のデバイスに組み込むことができる。周辺デバイスには、メモリカード、ディスクなどの外部メモリデバイス；映像・音声入出力デバイス；プリンタなどが含まれる。ハードウェアコンポーネントには、電源、様々な型のバス；ファン、ディスクドライブ、センサー、フラッシュ部品などが含まれる。

【0006】

ファームウェアは、典型的には、フラッシュメモリなどの不揮発性記憶装置に格納されるが、本発明の実施形態はそれに限定されることはない。その代わりに、ファームウェアを読み出し専用メモリ（ROM）、不揮発性RAM（NVRAM）などに格納してもよい。

【0007】

コンピュータシステムでは、ファームウェアはそれが動作し制御する特定のハードウェアデバイスに高度にカスタマイズされることが多い。従って、ハードウェアが変更されたとき、及び／又は、コンピュータシステムに追加されたときは、通常、ファームウェアを変更する必要がある。本発明の発明者らは、初めて、コンピュータシステムのハードウェアを修正（追加、変更、削除、アップグレード）する毎に新規の或いは更新されたファームウェアをインストールする代わりに、単一のファームウェアプログラムが、予期しない又は変化するハードウェア環境に対処し適応可能となるように開発できることを理解した。

【0008】

本発明の一態様に係る本質的に一般的ななファームウェアを提供するために、第1のハードウェアデバイスが、その全体の機能に基づいて分類され汎化される。有限個の一般型の周辺デバイス（例えば、電源、ファン、ディスクドライブ、センサー、フラッシュ部など）がある。また、デバイスの物理的な態様とそれらの論理的な態様とを区別することが好ましい。この様に、一般的なデバイスの物理記述と論理記述を得ることができる。論理記述とそれに対応する物理記述を使うことによって完全なハードウェアデバイスの記述を得ることができる。

【0009】

様々なデバイスに対する物理的なデバイス記述と論理的なデバイス記述から、特定の種類のデバイスを汎化するためのサポートを行う共通のファームウェア・プロトタイプが得られる。次に、このプロトタイプをパラメータ表現することによって、それが使われる様々な実デバイスをサポートすることができる。まず、このプロトタイプの実装をせずに（当該型の）仮想の／実在しない周辺デバイスを実装することができる。

【0010】

認知されている一般型の周辺ハードウェアデバイスは、所定の組み込みソフトウェア／ファームウェア部品の応用範囲を反映したものである。この部品は、例えば、ある形態のハードウェア制御可能ロジックをある種の組み込みマイクロコントローラに実装する部品である。この場合、周辺デバイスは（温度、電圧、電流、シャーシへの侵入（chassis-intrusion）などのための）センサー、ファン、LED（発光ダイオード）などである傾向がある。無論、本発明は、認知されている特定の複数の周辺デバイスの集合に限定されることはない。

【0011】

上述したように、周辺ハードウェア環境の完全記述には論理記述と物理記述の双方が含

まれている（物理記述はそれに対応する論理記述のペアとして完全記述となる）。物理記述には、チップの出力ピンの番号と割り当て、所定データのメモリ位置、様々なクロックとタイミングパラメータ、温度パラメータなどが含まれていてもよい。

【 0 0 1 2 】

図 1 は、本発明の一実施形態のアーキテクチャの概念を示す。本図はコンポーネント・スキームを論理的な部分と物理的な部分に分割した構成を示す。また、本図は、共通のデフォルト / プロトタイプ・インターフェイスを利用し、補完的な物理レベルのスキームを利用することを示す。論理スキームと物理スキームを合わせることによって、コンポーネント・プロトタイプの所定のインスタンスの完全記述が得られる。

【 0 0 1 3 】

説明を簡単にするために、本図では、任意の副次的なコンポーネントのアセンブリから構成される所定のコンポーネントの性能については割愛する。

【 0 0 1 4 】

（電源の例）

本発明の様々な態様について特定の例として電源を挙げて説明する。当業者であれば、本例が本発明の範囲を限定するものではなく、その目的は説明することであることを理解できるであろう。

【 0 0 1 5 】

電源は、全てのコンピュータシステムと全ての周辺デバイスのコンポーネントである。本願で利用する電源の例は、様々な種類の（電氣的）「電源」コンポーネントのために利用される一つの所定のデフォルト / プロトタイプスキームによってコンポーネントアセンブリがどのように影響を受けるかについて説明するものである。電源は多くの異なる役割を担っている。その中には自立型インテリジェント管理副次システムを備えるものがあるが、そうでないものもある。電源の中には、内部に複数の電源ユニットをもつ実電源システムがある。電源の種類は驚くほど多い。しかしながら、本発明の実施形態によれば、これらの全ての固有電源は、一般的な論理的な（電氣的）電源として扱うことができる。例えば、周辺デバイスの電氣的な電源について考えていただきたい。

【 0 0 1 6 】

一般的な方法では、論理的な電源記述と物理的な電源記述の両方を使ってパラメータ表現する。プロトタイプは、各ビヘイビア・ファセット / メソッド / スロットの実装については柔軟である。本願で使う「ファセット」とは、（実行時）動作のビヘイビアのことか、或いは、（それに対応する周辺ハードウェアデバイスの現在の状態に関する）特定の属性 / 特性 / データのことのいずれか一方として定義される。ビヘイビア / メソッド / スロットは代替可能であることが望ましい。本発明の実施形態によれば、一つの論理インスタンスは、（当該周辺デバイスのためのスキームに基づく）副次的な論理インスタンスのグラフから構成可能である。

【 0 0 1 7 】

所定の一般化された型のインターフェイスは予期される特定数のソフトウェア / ファームウェアインターフェイス・ファセットを持つものである必要がある。上述したように、周辺ハードウェアデバイスは、（増々特殊化する様々な型の）ファンからセンサーまでの全てを動作させるものであって、それには、LED、LCD（液晶ディスプレイ）、モデム、NIC（ネットワークインターフェイスカード）（或いは、個別のMAC / PHYチップ）などが含まれる。

【 0 0 1 8 】

特定の電源デバイスの例に戻って、電氣的な電源の全ては以下の論理的なファセットをサポート可能であると期待される。

- 1．パワーの初期化（何も要求されない場合は、ことによると「何もしない」ファセットであり得る）、
- 2．パワー情報（特定データフォーマットのパワー関連情報）、
- 3．パワーオン（アクティベート / 開始 / オンにする）、

4. パワーオフ（デアクティベート / 停止 / オフにする）、
5. パワーリセット、
6. パワーサイクル（通常、（a）パワーオン、（b）一時停止、（c）パワーオフ）、及び
7. パワーステータス（現在のパワーステータス）。

これらの論理ファセットの背後にある実装論理を駆動するための対応する物理記述 / 実装を、これらの論理ファセットの実装を最終的に物理的な電気信号送信インターフェイスにどのようにバインドさせるかに関する記述について以下で説明する。本例の目的のために、期待される以下の電源（副次システム）ファセットの選択リストに焦点を当てる。

【0019】

本例の説明を簡単にするために、特定の及び / 又は固有の型の電源が備える（或いは、備えていない）更なる / 追加的インターフェイス・ファセット（即ち、特徴 / 機能）については説明しない。この制約によって、一連の電源の周辺デバイスをこの特定のスキームでモデル化することが可能になる。重要なことは、本発明によってあらゆるより固有の型の電源モデルが不必要になることである。

【0020】

一般的に、本発明によれば、関連する周辺（及び / 又はホスト）デバイスを、組み込みソフトウェア / ファームウェア部品の枠組みの中で（論理的にかつ物理的に）説明する必要がある。関連する電源（周辺デバイス）が存在する場合は、組み込みソフトウェア / ファームウェア部品では所定の論理的な電源記述を配置する必要がある。全ての（電気的な）電源を説明するために使われる特定の論理スキームの一例を以下に示す。

【0021】

- ・ 論理パワーオン信号（パワーをオンにする）
- ・ 論理パワーオン信号幅（即ち、持続時間）
- ・ 論理パワーオフ信号（パワーをオフにする）
- ・ 論理パワーオフ信号幅（即ち、持続時間）
- ・ 論理パワーリセット信号（パワーのリセット）
- ・ 論理パワーリセット信号幅（即ち、持続時間）
- ・ 論理パワーステータス（現在のパワーステータス - 真 / 偽状態を読む）
- ・ 論理割り込みリクエスト（I R Q）型（外部ボタン押下事象に対して）
- ・ 論理割り込みリクエスト番号（I R Q識別子）
- ・ 論理割り込みリクエストの解釈（アクティベート、デアクティベート、或いは、その両方）
- ・ <ビヘイビアの論理記述子>（例えば、関数 / メソッドの署名）

列挙した記述属性の各々によって<ビヘイビアの論理記述子>がパラメータ表現される。これらの列挙した記述属性の各々は所定のビットブロック（block of bits）（「BoB」 - 以下で詳細に説明される）として表される（パックされる）。<ビヘイビアの論理記述子>の一実施形態を図2に示す。

【0022】

本願で使われる各論理記述の構造規約（structural conventions）は「スキーム（scheme）」（単数）と呼ばれる。「スキーマ（schema）」（複数）と「スキーマタ（schemata）」（複数）という用語は、スキーマタ全体を参照するために使われる。（そのため、本例では電源スキームを説明する）本例の電源スキームとその他の周辺デバイスのために使われるスキーマタをまとめることによって、より包括的な周辺デバイス・スキーマを構成（或いは、ビルドアップ）することが可能になる。同様に、周辺デバイス・スキーマとホスト処理サポートコンポーネント・スキーマをまとめると、単数で包括的な組み込みシステムスキーマになると考えられる。

【0023】

（めったに発生しないが）論理記述ファセットのうちの 하나가固有型のスキーマによってよくサポートされていない場合は、適当な無害の実装によってファセットをスタブ（除

去) することができる。典型的なスタブの処理は、常に実装として成功する (s u c c e e d s) (スタブは、役に立つデフォルトの実装である)。本発明の実施形態の様々なスキーマによって、幾つかのファセットを必須なものとし、その他のものをオプションとすることができる。さらに、デフォルトのスタブは、オプションとしてのファセットのほとんどに対して提供される。所定の記述によってそれらが省略される場合はデフォルトが適用される。多くの場合、この技術によって、本発明が非コンパチブルな (特定の) 型の電源をサポートすることが可能になる。スタブを賢明に使うことによって、様々な電源をスキームの期待値に合致させることができる。

【 0 0 2 4 】

(実行可能な固定のイメージと論理スキーム)

汎化されたファセットスキームに基づいて全周辺デバイスを説明する。論理型の周辺デバイスの各々は、これらの汎化されたファセット・テンプレート (本願ではスキームと呼ばれる) のうちの一つに一致する。この技術はいかなる背景でも利用可能であり、利用されるスキーマの型を大きく変えることができ、それに対応して最適化されたスキーマを集めることによって、各アプリケーションのコンテキストに最もよく対応することができる。例えば、電圧センサーが一つもないデバイス / 製品の電圧センサーをサポートする理由はない。

【 0 0 2 5 】

その結果、所定の (アプリケーション) コンテキストに適用可能な (及び / 又は、期待される) 型のハードウェア周辺デバイスだけを記述するための準備として、限定されたスキーマを前もって定義しておくことができる。さらに別のスキーマを備えることを選択して、(結果としてファームウェア / ソフトウェア「部品」の) 適用可能性を上げることができる。選択されたスキーマの表現範囲は、それに対応する組み込みソフトウェア / ファームウェア / ホスト部品に対して期待される範囲の適用可能性にマッピングされる。

【 0 0 2 6 】

また、所定の最大個数の論理周辺デバイス記述インスタンスが利用される。選択された最大個数は任意の値であり、本発明は、選択した数の記述を利用すことができる。實際上、これは、異なる組み込みソフトウェア / ファームウェア部品で既知の不揮発性 (N V) 記憶の容量を任意でかつ先験的に確保できることを意味する。この選択された一定の容量は、(所定のアプリケーションのコンテキストで) 必要とされる論理記述 (及び / 又は物理記述) インスタンスの最大個数に対応する傾向がある。この最大個値は、ほとんどの、或いは全ての物理的に実現可能な周辺デバイス構成をカバーできる程十分大きな値であることが好ましい。本発明の実施形態の記憶サイズを固定にすることが望ましいが、記憶装置の動的割り当ても可能である。従って、組み込みファームウェア / ソフトウェア部品は、一定サイズであってもよいし、可変であってもよい。

【 0 0 2 7 】

当業者であれば理解できることであるが、利用可能な記述インスタンスの最大個数は、所定のファームウェア / ソフトウェア部品が組み込まれる製品に関するコスト関数であることが多い。さらに別の不揮発性記憶チップでは、(組み込みソフトウェア / ファームウェア部品の) 動作するホストのハードウェア環境を拡張することができるが、そのチップはコストを増大させる。

【 0 0 2 8 】

本発明は、動的に割り当てられた任意の記憶容量を使って機能するが、当業者であれば、任意であるが固定個数の記述エントリが必要なときに本発明が機能することを理解することができる。本発明は、厳密に上限が定められた不揮発性記憶容量とともに機能する。記述インスタンスの最大個数が選択された場合、組み込みファームウェア / ソフトウェアの実行可能なイメージのレイアウトは変わらない。従って、この記述エントリの最大個数を選択するためのビルド時のオプションは本発明の実施形態の一部を構成する。

【 0 0 2 9 】

(自由形式記述のバインド)

本発明の実施形態では、組み込みソフトウェア／ファームウェア・コードが所定の周辺コンポーネントに対する適切な論理インターフェイスにバインドできるように、所謂「関数ポインタ」を使った実行時バインディングを利用する。一般的に次にくるものは、ビルド時のコンパイラの呼出し規約（calling conventions）である。これによって、論理的なハードウェアコンポーネント記述のそれぞれによって、ハンドル（例えば、メモリアドレス）をデバイス型／スキーマ特定のデータ構造に提供することになる。また、このデータ構造は、様々なデバイス記述に固有のビヘイビア（例えば、関数ポインタ）に対応する。

【0030】

本発明の実施形態の論理インターフェイスがパラメータ表現される。これによって、電源などの周辺ハードウェアコンポーネントの論理的なカテゴリを汎化することが可能になり、これらの様々なデバイスの全てと通信する様々な多くのメソッドが利用可能になる。

【0031】

本発明の好適な実施形態では、我々の論理的なビヘイビア・ファセットの各々（と全て）に対する引数／パラメータとして多数の曖昧なビットが引き渡される。発明者らは、ほとんどの引数／パラメータが64ビットから256ビットまでの間のビット数で満足することが多いことを見出した（高密度にパック化ビットフィールドを積極的に使う場合）。無論、当業者であれば、正確なビット数が当該システムスキーマに基づくものであることを理解することができる。

【0032】

このパラメータ引渡しのアプローチによって、本発明は可変個と可変型のビヘイビア（例えば、関数／メソッド）とパラメータ（例えば、関数／メソッドの引数）の両方を扱うことができる。電源のような非常に一般的な概念を説明するには、様々な個数のパラメータと様々な型のパラメータが電源の特定の副次型のために必要となる場合が多い。本発明では、再符号化／再プログラム化ではなく、プロトタイプに基づくアプローチを採用する。全てのプロトタイプ・ビヘイビアでは、交換可能な、及び／又は、標準のインターフェイスをもつ必要がある。

【0033】

システムに変化が起ころうとしても、その組み込みファームウェア／ソフトウェア部品は再ビルド（即ち、再コンパイル／解釈）が不要であることが望ましいことを思い出していただきたい。これらは可変個のインターフェイス引数を使って機能する必要がある。

【0034】

一例として、特定の実装でのビットブロックが64ビットであるとする。通常、これらの64ビットは、（多くの場合、マシン語か、或いは、デュアルマシン語として）（実行時での）各論理インターフェイスの呼び出しに関連する関数コール（スタックフレーム）で強制されるものである。これらの64ビットは異なる数のパラメータとして、及び／又は、異なる型のパラメータとして解釈される。それらを正確に解釈するメソッドは、当該論理スキーマに基づくものである。これらの曖昧なビットの一部は、当該スキーマの特定の物理記述に基づいて解釈されることがある。図2は、本発明の実施形態に基づいてこれらのビットブロックをサポート可能な方法の一例を示す。当業者であれば理解できることであるが、本発明を実施するための多くの方法が存在する。異なるプログラミング言語の実行時のファシリティは、異なる実装にとって好ましい傾向がある。図2は、Cプログラミング言語を使って、（できる限り固定サイズの）動作ブロック内で共通のプロトタイプを実装する方法を示す。

【0035】

マイクロプロセッサの中には64ビットのマシン語を直接サポートするものもあるが、利用される曖昧ビットの正確な数は任意である。これは、本発明を適用するシステムスキーマに依存する。このアプローチは、いかなるビット数でも同じく機能する。必要に応じて、（あらゆる特定の組み込みソフトウェア／ファームウェア部品用に使われるスキーマでは全て記述されたファセットに）引き渡される曖昧ビットの数を拡張することができる。

。当業者であれば理解できことであるが、ビットブロックの型を決めないことは好適である。

【 0 0 3 6 】

本発明の好適な実施形態では、利用されるビット数とは無関係に、その数は所定の部品に対して一定の値であるべきである。本発明の実施形態で好ましくないことは、可変数のビットを使うことであり、これは、システムの複雑度を増す。ビットブロック内で曖昧なビットの数が固定である場合、ビヘイビア・ファセットの各々は、常に単一の標準ビットブロックの引数を利用することができる。これは、ビヘイビア・ファセット（或いは、スロット）を実装するためのユニークなメカニズムとメソッドである。これによってある程度、記述ファセットを通常関数や通常オブジェクトメソッドなどから区別することができる。

【 0 0 3 7 】

電源の例に戻り、以下の表（表 1）は、記述した電源の（論理的な）概念を（曖昧な）ビットブロックにマッピングした一例を示す。

【表 1】

表1：論理電源の説明（ビットブロックのみ）

セクション／ビット オフセット	ビット数	用途	一例の値
1	16	パック化ビットフィールド	0x0404
15:8	8	論理パワーオン(GPIO)信号	0x04
7:0	8	論理パワーオフ(GPIO)信号	0x04
2	16	パック化ビットフィールド	0x0605
15:8	8	論理パワーステータス(GPIO)信号	0x06
7:0	8	論理パワーリセット(GPIO)信号	0x05
3	32	パック化ビットフィールド	0x053205FF
31:24	8	パワーオン信号パルス幅	0x05
23:16	8	パワーオフ信号パルス幅	0x32
15:8	8	パワーリセットパルス幅	0x05
7:7	1	パワーステータスの信号の代わりにIRQを使う	1b
6:6	1	外部(真)或いは内部(偽)IRQ型	1b
5:2	1	割り込みリクエスト(IRQ)番号	0x4
1:0	2	トリガエッジ(0=フロント、1=バック、2=両方)	10b

【 0 0 3 8 】

（柔軟な記述のファセット）

既存の実装を最適化するために、多数の技術を利用して可変の個数で可変の型の引数 / パラメータを、（高密度に / 効率的に）ビットブロックにパックされたビットフィールドシーケンスに圧縮することができる。ユニークなインターフェイス・ファセット署名を完全に標準化するために、本発明の実施形態の中には、（「ステータス」値と呼ばれる）値を戻すインターフェイス・ファセットをユニバーサルに列挙することを採用するものがある。さらに、本発明の実施形態のシステムでは、`conformant` 関数を使って、状態 / 属性 / 特性のアクセス・ファセット（例えば、所謂「ゲッター（`getter`）」及

び「セッター (s e t t e r) 」) とビヘイビア・ファセットとの両方を実装することが好ましい。

【 0 0 3 9 】

これまで論理記述のアプローチ (特定のスキーマ規約に一致する特定のスキーマを使った) について説明した。これは、様々なプロトタイプのインスタンスをサポートするものである。各インスタンスは一つの周辺ハードウェアデバイスを表すことができる。

【 0 0 4 0 】

この新規なメカニズム / メソッドはどのようなやり方にも適用可能であるが、この電源の例では、非常に多くの数の電源型の表現をいかにサポートするかを示す。その電源型の論理インターフェイスは、曖昧なビットブロックを使って、例えば、単一の、統一され、一貫したメソッドでパラメータ表現される。本発明によって、固定のソフトウェア / ファームウェア・イメージで、スキーマ・インスタンスに関連づけられたあらゆるインターフェイス・ファセットを使うことが可能になる。様々なスキーマによって、(周辺デバイス・スキーマ内の) 非常に広範な周辺デバイスを表すことができる。これらのメカニズムとそれに対応するメソッドは、記述されたファセットに一つの実装をバインドするための一貫性のある一定のメソッドを備える。

【 0 0 4 1 】

(宣言的な記述ファセットの署名)

これまで、ビットブロックを曖昧なものとして説明した。ここで、電源の例を使って、本発明の他のメカニズムとメソッドがどのように実世界の電源の特異性をサポートするかについて示す。

【 0 0 4 2 】

ビットブロックの引数 / パラメータは、(電源の) 所定の論理 / 論理スキーマの規定された / 暗示された要求 / 意図に一致する特定のファセット群に関連づけられる。まず、電源スキーマで必要とされる論理ファセットに焦点を当てる。この論理記述は、電源が何らかのメソッドでサポートする必要のある電源ファセット / インターフェイスの概要を示すものである。これは、ビットブロックをどのように解釈するかを決定することに関連する電源スキーマである。電源記述インスタンスを扱っていることがわかれば、ビットブロックを解釈することができる。ビットブロックは、(所定のビットブロック・インスタンスの) 電源のコンテキストを知る論理にとっては曖昧ではない。

【 0 0 4 3 】

一般的 / 特定の型の階層にわたり、ビットブロックの中で様々なネストしたセクションを解釈することができる。この例を単純化するためによくあることであるが、(電源のような) 特殊な (リーフ (l e a f)) 型の各々は、それ自体のビットブロックの全体を扱えるものとする。例えば、周辺デバイス (型の種類) のより一般的な概念では、ビットブロックの解釈に対してさらに別の規約を課すことはない。

【 0 0 4 4 】

例えば、電源型は、それ自体の特殊なビットブロック ((上の) 表 1 で詳述された) を宣言してこれを適用する。このビットブロックで使われる実値は、様々な特定の一般的 / 汎用電源型の間に存在する多くの違いを記述したものである。仮想的な電源のサンプル値を表 1 に示した。

【 0 0 4 5 】

電源デバイスは、パワー制御パルス幅の概念 (その他の種類の周辺デバイスではありそうもない概念) を備えることができる。パワーオン / オフ制御は全く異質の概念であり、その他の (周辺) デバイス型にはほとんど適応できない。例えば、(一般的に) センサー或いは (特に) 温度センサーには、一般的に「パワーオン / オフ制御」の概念がない。一般的には、パワーオン / オフ・ビヘイビアも、関連する電気信号パルス幅も (周辺) デバイスには与えられない。さらに、特定の電源副次型では、異なるパワーオン / オフの電気パルス幅が必要である。

【 0 0 4 6 】

また、電源インスタンスは、固有電源のインターフェイスに対して選択可能な異なる固有配線を要求することができる。これは、当該電源インスタンスを所定のシステム／製品内にどのように配置するかに依存する。システム／製品のレイアウトのやり方は、あらゆる電源オフ／オフ信号のためにどのホストの配線／ピンを（どのような幅又は持続時間であろうと）使う必要があるかに影響する。どの配線を信号（パルス）のために使わなければならないのかは、別の物理レベルの問題であり、物理スキームで記述される。

【 0 0 4 7 】

（論理記述は新しい型のシステムを実装する）

多くのオブジェクト指向システムでは、特定型電源の各々を表すクラスが存在する。各クラスインスタンスはパワーオン／オフのパルス幅のメンバー（特性／属性）を承継するが、各クラスでは、所定の電源のために使える様々な配線／インターフェイスを扱う異なるメソッド論理が必要となる。本発明ではこれが不要である。本発明がなければ、急速に増える別個の電源型／クラスが必要になる（ことが多い）。

【 0 0 4 8 】

その他のソフトウェアシステム（例えば、オブジェクト指向プログラミング言語）のほとんどは、クラス／型の定義に基づいて一般化されるものである。この型に基づく一般化は、クラス・メンバーのタイプとクラス・メソッドの署名の両方から影響を受けやすい。クラスのメソッドの署名には、メソッドの戻り値の型、メソッドの引数の個数、各メソッドの引数の型が含まれる。本発明を使って、宣言的に作成された（tailored）プロトタイプは、記述されたファセットを実装するものである。ビットブロックのような技術は、全てのファセットの署名を交換可能にするので、副次型化する必要がなくなる。

【 0 0 4 9 】

それは副次型固有のビットブロックを解釈するだけである（即ち、各副次型がそれ自体のビットブロック・フォーマットを普及させる（promulgates）ものである）。これによって、異なる引数の個数と異なる引数の型（にもかかわらず）で機能する一貫したインターフェイスが可能になる。従って、本発明の実施形態のプロトタイプ・スキームは、（周辺）デバイス・スキームを構成することができる。これは、さらに柔軟な処理／プログラミングの汎化メカニズムを提供するものである。

【 0 0 5 0 】

このさらに柔軟な処理／プログラミングの汎化によって、あらゆる数の特定の周辺デバイスを同時にサポートする処理を条件付で組み込み可能な固定のソフトウェア／ファームウェア・イメージの生成が可能になる。新しいデバイス固有のコードをロードする（或いはリンクする）必要はない。本発明を利用するシステムは、いかなる種類の再ブート、リスタート、或いは、再初期化をも必要としない。実行時に（動的ハードウェア環境に対して）固定の部品を適応させることは実際上役に立つことである。宣言された（或いは、追加された）データが単純に変更されても（一般的に、周辺デバイスの）スキームで十分に対応可能である。別の観点では、記述スキームのインスタンスの集まり（collection）（即ち、本発明の実施形態のスキーム）によって、周辺デバイスのサポートを完全にデータ主導とすることができる。

【 0 0 5 1 】

動作時の一例では、100ミリ秒のパワーオン／オフパルス幅は共通デフォルト値である。特定の電源型では、より長い或いは短いパルス幅が必要とされることがある。本発明は、そのような全ての差異に対応することができる。

【 0 0 5 2 】

本発明の実施形態によれば、単一の固定のソフトウェア／ファームウェア・イメージは、（ブランド、製造元、モデルなどの）非常に態様名固有の型の実装を含むことができる。固定の論理の中には、（周辺）デバイスなどきわめて一般的なデバイスのインスタンスを操作できるものがある。電源バデイスのような一般的でないバデイスのインスタンスを操作できるものもある。他方、我々の一定のイメージ内にあるその他の論理では、例えば、非常に特殊なモデル／デバイス（例えば、「FOOモデル2500サーバコンピュータ

の A C M E 電源モデル 1 2 A 」) のような特定のタイプを扱うことができる。

【 0 0 5 3 】

超汎化されたスキーマタ (例えば、電源) の性質のため、本発明はユニークなレベルの処理 / プログラムの拡張性を提供する。新しいタイプをより簡単でよりパワフルに追加することができる。さらに、スキーマ規約 (即ち、インターフェイスの取り決め事) はより非制限的である。個々のプロトタイプスキームはより一般的なものであるため、新しいタイプでは既存の論理に適合して協調動作することができる。既存の論理は (一般的なスキーマの態様 (s h a p e) によって広がった) 非常にゆるいこれらのプロトタイプスキームのインターフェイスに対してだけには敏感である。本発明は、先例のないレベルの拡張性 (即ち、カスタマイズの可能性) を提供する。

【 0 0 5 4 】

(論理記述アーチファクト: 「論理記述表」)

論理記述表のようなものは、(例えば、電源) あらゆるスキーマタイプの各インスタンス用の固定サイズのエントリを備えることが多い。論理記述インスタンス / エントリは、スキーム・インスタンス (例えば、周辺デバイス) を表す。その固定のソフトウェア / ファームウェア・イメージは、リストされた各スキームのインスタンス (例えば、各電源スキーム・インスタンス) のファセット・インターフェイスを利用する。(電源のような) 所定のスキーマタイプのインスタンス間には具体的な (そして、ほとんど任意である) 差異があってもよい。従って、記述されたファセットの機械的な部分 (d e s c r i b e d f a c e t m a c h i n e r y) は非常に間接的で曖昧である。異なる特定の / 別個の電源インスタンスをインターフェイス・ファセットのセットに関連づけることができる。通常のオブジェクト指向プログラミングシステムでは、その異なるインスタンスは異なる電源副次型を必要とする。本発明の実施形態のプロトタイプに基づく記述規約では、固有のファセットスキームを完全に異なるコードにバインドすることができる。実際には、副次型を必要とせず、それらを副次型の特定の実装論理にバインドすることができる。本発明の実施形態のプロトタイプスキームは、唯一の共通スレッドである。

【 0 0 5 5 】

この共通スレッドは、ビットブロックのようなメカニズムを使って柔軟に維持される。スキーマ内の全てのファセット署名では、任意のユニークなビットブロックが共有される。ビット数はスキーマ全体に対して (とスキーマ内の各スキームに対して) 固定である。一方、これらの予約ビットの利用 / 解釈はスキーム固有のものである。

【 0 0 5 6 】

これらのビットの解釈は、当該プロトタイプスキームの種類に依存する。実装する者は、新しいプロトタイプ・ファセットスキームをいつ宣言 / 定義するか (即ち、新しいスキーム・インスタンスをいつ追加 / 宣言するのか) を選択する。従って、実装する者は、区別されたファセットスキームを介するか (即ち、別個のスキームをスキーマに導入することを選択するか)、もしくは別個のパラメータ / 特性値を介するか (即ち、既存のスキーム・インスタンスの論理記述値を変えることによって) のいずれか一方でデバイスの差異をモデル化することができる。

【 0 0 5 7 】

(物理的なスキーマ)

ここまで周辺ハードウェア環境の宣言的論理記述の利用について説明してきた。それに対応する (周辺ハードウェア環境の) 物理記述も必要とされる。物理記述はそれに対応する論理記述とペアをなして完全な記述となる。

【 0 0 5 8 】

動作中の電源の例に戻って、特定の電源タイプが使われているものとする。必要とされることが多い様々な物理記述を例示するために、この電源は、(所定のホストチップ / ハードウェアで利用可能な) 所定の汎用入力 / 出力ピンを介して制御されるものとする。さらに、常にオン状態の組み込み制御可能副次システム専用の第 2 の電源があるものとする。代替的に、第 3 の電源インスタンスは、割り込み不可の電源 (例えば、バッテリー駆動)

でもよい。

【 0 0 5 9 】

この第 2 の電源インスタンスは、第 1 のもののようにホストの（オペレーティング）プラットフォームに直接配線されてもよいが、それとは全く異なるものでもよい。論理レベルでは、第 2 の電源はシステム（ボード）割り込みを全く扱わなくてもよい。フロントパネルのボタン押下事象の知識がなくてもよく、異なる配線 / ピンを使ってホストの / 動作上のプラットフォームに接続されていてもよく、また、異なる電気信号パルス幅（及び / 又は、トリガ規約）を使ってもよい。

【 0 0 6 0 】

本発明の実施形態の固定のソフトウェア / ファームウェア・イメージは、それが所定のスキーム内でその他の差異を扱うことと同様にこれらの物理的な構成の差異を容易に扱うことができる。（上で議論した）スキームの差異と同じように、本発明では、これらの物理的な / 配線レベルの差異のためのソフトウェア / ファームウェア・イメージを変える必要がない。本発明は、ソフトウェア / ファームウェア・イメージを変更することなく、変化するハードウェア環境（例えば、ホットスワップ）を処理することができる。

【 0 0 6 1 】

上述した電源の物理態様のうちの幾つかを扱うために、本発明では、論理周辺デバイス（例えば、各電源）の各インスタンスを、動作上の / ホストのハードウェア（例えば、マイクロコントローラコア・ベースの特定用途向け集積回路 A S I C）上の（或いは、それを通してアクセスされる）様々な特徴に関連づける。電源スキームのような周辺スキームは、ポート或いはピン（或いは、ハードウェア内の物理的に別個のビットなど）との関連づけを必要とするファセットを備えていてもよい。ファンのスキームのようなその他の周辺スキームでは、（ファン速度を読むための）ファンのタコメータ回路と（ファン速度制御に使われるパルス幅変調回路のような）ハードウェアのその他のビットと関連づける必要がある。電源と対照的に、ファンは、動作上の / ホストのポートとは関連がなく、動作上の / ホストのピンとも関連しない。

【 0 0 6 2 】

本発明は、コンテキスト依存の詳細を（システム）スキーマ全体に渡って一貫したものにするために、コンテキストに依存する関連内容（スキーム間の依存性 / 委譲関係などを（上述した）ビットブロックを介してサポートする。上述したように、このビットブロックは、当該特定のスキーム（例えば、電源）によって変更可能な解釈（即ち、フォーマット）を備える。この特定の（プロトタイプ）スキームは、そのインターフェイス・ファセットに影響を与える。従って、それは、このスキームコンテキストでビットブロックの解釈とはなんであるかを指示するものである。

【 0 0 6 3 】

論理が現在のスキームを知らない場合は、ビットブロックは全く曖昧なものである。組み込みファームウェア / ソフトウェア・イメージ内で見つかったコードのほとんどは、その他のビットの集合と同じようにあらゆるビットブロックを操作することができる。ファセット・実装論理のようなスキーム固有の論理だけが、スキーム固有の知識を組み込むことができる。スキーム固有の論理だけがビットブロックを正しく解釈することができる。このスキーム固有の情報 / 知識を隠蔽すること（h i d i n g）は重要なことである。それは、（プロトタイプ）スキーム内の各（プロトタイプ）スキームに関する強いモジュール性 / カプセル化の境界を与えるものである。

【 0 0 6 4 】

また、ビットブロック値はスキームによって変わることがある。この種のスキーム固有の値は反映値と呼ばれる。これは、所定のスキームの全インスタンスに共通の情報を反映、及び / 又は、表すものである。各ビットブロックの一部は、包括的かつさらに一般的なスキームの副次スキームの全てに対して一貫している必要がある。この種の再帰的にネストされた副次スキーム（プロトタイプ階層）は本発明の一部であると考えられる。ビットブロック値は、特定のスキーム・インスタンス毎に異なることが多い。これらは、単純に

当該スキーム・インスタンスを最もよく記述する特定の特性／属性値を反映する。

【 0 0 6 5 】

また動作中の電源の例に戻って、電源の多くは、例えば、それらが使う動作上のノホストのポート或いはピンを識別する所定のビットを使うことができる。この例を簡単にするために、本発明の範囲に係る制約がない状態で、動作上のノホストの A S I C ピンを介した通信を行う電源スキーム・インスタンスに焦点を当てる。そのピンは、所謂汎用入力／出力（G P I O）信号を搬送するものである。（論理）G P I O 信号のために使われる副次スキームでは、従来の 1 ビットの G P I O ピンと（バスをそのままの形態として）複数の G P I O ピンを使って、論理 G P I O 信号を送るケースを記述することができる。その G P I O ピンの集合は、所謂ビットバングド・バス（b i t - b a n g e d b u s）を表すことができる。この例を簡単にするために、G P I O バス・フラグを偽（f a l s e）に設定する。言い換えれば、その例の電源（インスタンス）は、単純な（論理）G P I O 信号を利用することができる。これは、G P I O バスに関するビットブロックパラメータの全てを無意味なものにするものである（少なくともこの特定の例の電源について）。しかしながら、本発明を適用することによって得られた一つの特定のスキームを例示するために、G P I O バスに関するパラメータを（以下の表 2 に）示す。

【表 2】

表2：汎用 I Q（G P I Q）信号# 4 の論理記述（ビットブロックのみ）

セクション／ビット オフセット	ビット数	用途	一例の値
1	16	パック化ビットフィールド	0x0060
15:8	8	予約(現在未使用)	0x00
7:0	8	(論理)GPIOピン番号	0x60
2	16	専用ビットフィールド	0x0060
15:0	16	GPIO信号マスク	0x0060
3	32	パック化ビットフィールド	0x053205FF
31:30	2	GPIO信号タイプ	2
29:29	1	GPIOバスフラグ(1=真、0=偽)	0
28:25	4	GPIOバスビット(ビットバングド・バスのビット数)	0x1
24:17	8	GPIOバスポート番号	0x00
16:9	8	GPIOバスビット位置(レジスタ+ピン)	0x00
8:4	5	GPIOバスビット開始オフセット	00000b
3:3	1	方向(0=入力／リード、1=出力／ドライブ)	1b
2:2	1	負論理(真／偽が逆)	1b
1:1	1	初期値(真／偽、論理に与えられる)	1b
0:0	1	オープンドレイン(真／偽、論理に与えられる)	1b

【 0 0 6 6 】

表 1 は、所定の電源を記述したビットブロックパラメータを示す。この電源では多数の論理入力／出力信号を使用した。これらは、汎用入力／出力（G P I O）信号と呼ばれる。表 2 は、これらの論理 G P I O 信号と G P I O 信号 # 4 のうちの一つがどのように記述されるかを示すものである。表 2 には、（純粋に論理的な G P I O 信号とは相容れない論

理 G P I O ピンへのリファレンスが含まれている。

【 0 0 6 7 】

電源の論理記述（スキーム）は、G P I O 信号のための一つ以上の論理記述（スキーム・インスタンス）に依存する。本例では多数のスキーム間の依存性 / 委譲関係について記述している。G P I O ピンの物理的な態様は表 2 で示されるビットブロック内に記述されていることを理解されたい。これらの物理的な G P I O ピンの態様は、（表 2 で示されるビットブロック内の）論理 G P I O 信号記述とインターリーブされる。例えば、負論理の初期値とオープンドレイン属性はまさに G P I O ピンの物理属性である（そして、論理 G P I O 信号の論理態様ではない）。

【 0 0 6 8 】

（様々な理由から）この種の論理的 / 物理的なインターリーブがなされるが、これは本発明の論理記述対物理記述のペアの性質を変えるものではない。また、その 2 つの概念的な区別が変わることもない。例えば、表 2 で（ 0×60 として）示される論理 G P I O ピン番号は、（本実施形態ではたまたま 78 である）物理的な A S I C ピン番号とマッピングされ / 関連づけられる。論理 G P I O - 信号記述と物理 G P I O - ピン記述間には 1 対 1 の同一性マッピングがある。様々な G P I O ピン / 信号の属性がどこに現れるかは、1 対 1 の（同一性）マッピング全体にわたって無関係である。この記述の態様のインターリーブは厳格な論理 - 物理の区別と同形である。

【 0 0 6 9 】

その結果、その他の因子は、（様々な記述の態様）のインターリーブか、もしくは、（様々な記述の態様を）区別することのどちらの実装を選択するかに対して強く影響する。例えば、異なる電源の型 / モデルは、異なる G P I O 信号パルス幅を必要とする可能性がある。電気信号パルス幅は確かに物理的な態様であるが、便宜上これを、別個の論理的な電源記述と関連づけることができる。そこからそれを獲得して、実際に使われる物理記述とする必要がある。そのピンに対して単一の静的な電気信号パルス幅を設定したくない場合もある。まれであるが、異なる論理 G P I O 信号はパルス幅だけで区別されることもある。

【 0 0 7 0 】

本発明はそのような工夫の全てを含むが、基本的な結果は維持されている。即ち、（電源のような）所定の周辺デバイスの完全な宣言的な記述を形成する物理記述と論理記述のペアである。

【 0 0 7 1 】

当業者であればすぐにわかることであるが、ファンなどの他の種類の周辺デバイスのスキームは全て類似の方式で機能する。例えば、ファンは、どの論理的な G P I O 信号が、（所定のファン・インスタンスに対して）論理パルス幅変調（P W M）回路が使うタコメータ信号を提供するのかを識別するために、ビットブロック内の所定のビットを使うことができる。電源の例と同様に、論理 G P I O 信号は、物理 G P I O ピンに（或いは、ビットバングド・バスと）マッピングされる必要がある。

【 0 0 7 2 】

結局、論理スキームの各インスタンスに適切な物理記述は論理記述値によって明快に参照される。（論理的に記述された所定の周辺インスタンスのために）利用される物理記述がビットブロックから決定されることが多い。

【 0 0 7 3 】

（ホストハードウェア環境）

ハードウェア環境を構成する周辺デバイスを宣言的に記述する本発明のアプローチを使う本発明のいくつかの態様は、ホストのハードウェア環境を宣言的に記述するために提供される。例えば、多くの組み込みファームウェア / ソフトウェアホストは、基本的に多くの特定用途回路が組み込まれる A S I C である。これらの集積回路は、例えば、リアルタイムクロック、乱数生成器、U A R T（ユニバーサル非同期レシーバ・トランスミッタ）、或いは、その他の多くの関数を実装することが可能である。これらの集積副次回路の各

々を周辺デバイスの特定の副次型として扱うことができる。このケースでは、これらの回路があたかも別の周辺スキームであるかのように、本発明の実施形態の論理記述と物理記述が適用される。

【0074】

周辺デバイスと同様に、（組み込みソフトウェア／ファームウェアのための）特定のホストのハードウェア環境にASIC回路が欠如していることは、それに対応する周辺デバイスが欠如していることと同じことである。同じ種類の（宣言的な）記述技術は、（ホストのASIC回路か或いは等価の周辺デバイスのいずれか一方に対する）その欠如を示すことができる。

【0075】

実際は、論理スキームは不揮発性記憶部などに格納される。上述したように、これらの論理記述はそれに対応する物理記述とマッピングされる。例えば、一つの物理記述で、ホストASICに不揮発性記憶部を配置することができ、その他の物理記述で、チップ外のフラッシュメモリ部に不揮発性記憶部を配置することができる。いずれも論理的には単に不揮発性記憶部である。そのような論理的な不揮発性記憶コンポーネントの全てが所定のファセットを共有する。本発明の実施形態のソフトウェア／ファームウェアが組み込まれた一定のイメージによって、同じ論理的な不揮発性記憶部のファセット（インターフェイス）を介して不揮発性記憶部の各インスタンスを操作することができる。ソフトウェア／ファームウェアが組み込まれた一定のイメージの一部は、物理記述の詳細によってパラメータ表現される。その部分は、オンチップの不揮発性記憶部とチップ外の不揮発性記憶部間の差異を隠蔽することができる。また、電源の一事例としてのボタンが例示されたように、チップ外の不揮発性記憶ハードウェア（即ち、所謂「フラッシュ」部）に存在する無数の差異を宣言的に記述することができる。

【0076】

ほとんどの組み込みファームウェア／ソフトウェア部品の論理はプロトタイプスキーム・ファセットだけに依存するが、論理記述の詳細／値や物理記述には依存しない。同様に、組み込みファームウェア／ソフトウェア部品論理のほとんどは、物理記述の詳細／値のどれにも依存しない。プロトタイプスキーム・ファセットだけは見ることができる。組み込みソフトウェア／ファームウェアのほとんど全てが、ビットブロックを曖昧なものとして扱うことができる。低レベルの実装論理の中で焦点が当てられる部分だけが結局（当該論理記述及び／又は物理記述の詳細に基づいて）適切な論理に切り替わる。

【0077】

（宣言によるホストのハードウェア環境でのポータビリティ）

組み込みファームウェア／ソフトウェアのホストのハードウェア環境の宣言的な記述は、新たなレベルのポータビリティを提供するものである。従って、本発明は、（マイクロコントローラ・コアがASICファミリ／ライン全体で類似のインストラクションセットをもつ場合に）ファームウェア／ソフトウェア・イメージを変更することなく、ユニークなレベルのポータビリティを達成するものである。図4は、本発明の実施形態の一定のファームウェア／ソフトウェア・イメージのポータビリティを利用するケースを示す。図4に示されているように、固定サイズの単一の組み込みファームウェア／ソフトウェア部品イメージを様々な製品用にカスタマイズすることができる。まず、一定のファームウェア／ソフトウェア・イメージが生成される（「製品設計」工程、「インストール」工程、「コンサルト」工程）。コンサルト工程は、ファームウェア／ソフトウェアプログラミングガイド（APIドキュメントなど）を見直し、助言を求めるために利用される。これらの工程が完了すると、本システムが実装され、次に、「コンパイル、リンク、テスト」工程に入る（必要に応じて繰り返される）。通常、これは、必要に応じて実行可能な所望のイメージの生成を繰り返すサイクルである。

【0078】

初期化工程は一度だけ実行されることが望ましい。各対象製品に対して「追加」（或いは、編集）記述工程が一度実行される。本発明の実施形態では、本工程の自動化が可能に

なり、その結果、真に既製のファームウェア/ソフトウェア部品を再利用することができる。最後に説明した工程は、当該部品を一つ以上の対象製品に組み込むことを含む。基本的には、この工程は、再利用可能なファームウェア/ソフトウェア部品を含む最終的な完成品のアセンブリ工程である。

【0079】

(例)

以下の例では、所定のマイクロコントローラ・コアのための本発明の態様の動作を示す。上述したように、物理レベルで、所定のASICから見いだされる抽象概念(例えば、汎用入力/出力(GPIO)ピン)がある(これらはASICチップの下側にある物理的なピンである)。特定のホストチップ上の1つ(或いは、それ以上の)で、ピンを論理GPIO信号として直接利用可能な場合がある。(組み込みファームウェア/ソフトウェア・イメージ)に対する様々なニーズの全てに対応するにはピン数が十分でないことがある。それに対する1つの解決方法は、論理GPIO信号記述の数を限定する(そして、その結果、物理GPIOピン記述のペア数を減らす)ことである。このアプローチでは、ホストASICの制限に順応するために、固定のイメージの特徴と機能が犠牲となる。適切な記述を単純に変更することだけで十分である。

【0080】

また、製品設計者(即ち、ボード設計者)はASICピン・イクスパンダメカニズムである別個のチップ/部品(第2の補完的チップ)を使うことができる。主ホストチップといっしょに、このイクスパンダチップは、動作するホストのハードウェア環境と一体的な部品となる。この複雑な構成をこの例に導入することによって、本発明が様々なホストのハードウェア環境の詳細の違いをどのように単純に無視できるのかが示される。さらに、本発明は、所定のファームウェア/ソフトウェア・イメージを変更することなく、それを実行することができる。

【0081】

動作中の電源の例に戻って、(表1と表2で)示したように、電源は様々な論理GPIO信号を実装するための所定のホストASICピンを利用する。これらの信号を使って一論理ファセット、即ち、「パワーオン」ビヘイビアを実装することができる。その他のGPIO信号(とそれに対応するGPIOピン)を使って、その他の論理ビヘイビア・ファセットを実装することができる。

【0082】

どのように電源スキームが(特定のホストASIC上で)論理GPIO信号を物理的なGPIOピンにマッピングされたかについて上述したが、ここで、論理GPIO信号を論理バスにマッピングさせる方法について説明する。GPIO信号の集合(とそれに対応するGPIOピン)が「ビット・バングド(big-banged)」バスに割り当てられる。この方法で、ピン・イクスパンダチップは機能する。例えば、4本のGPIO信号は、16(24)通りの異なる信号の組み合わせまで符号化可能である。この場合、表2のGPIOバス・フラグは正論理であるので、表2のGPIOバス関連属性は現実的に意味がないわけではない。

【0083】

従って、ビットブロックを使用した際の記述の力の一部を見ることができる。これは単純な一連のGPIOインターフェイスを記述するために使うことができる。これは、当該電源で(様々なGPIO信号に対して)どの物理的なASICピンを使うかについて記述するために利用される。これは、どのように複数のGPIO信号を使って(電源か、電源に配線されるチップ外のピン・イクスパンダのいずれか一方に対する)ありのままのビットバングド・バスインターフェイスを構成するかについて記述するために利用される。

【0084】

電源プロトタイプスキームは、一般的なデフォルトの実装に付属するものである。この実装論理は、ビットブロックの内容を取り除くものである。デフォルト・ビヘイビアが特定の電源に不適切である場合は、各ビヘイビア・ファセットを(電源スキームで必要に応

じて利用可能である)代替のビヘイビアに置き換えることができる。プロトタイプスキームに対する単純な編集を行うことによって、デフォルトのプロトタイプ・ビヘイビアを置き換えることができる。

【0085】

組み込みソフトウェア/ファームウェア論理で焦点となる少数の孤立したビットだけが、この特定のビットブロックの解釈に関する情報をもつ必要がある。電源スキームに関連する論理の全てから自然なモジュールが構成される。このモジュールには、(電源スキームのインスタンスのための)ビットブロックをどのように解釈するかについての知識をもつべきである論理だけが含まれる。本発明に係る幾つかのアプリケーションは、モジュールを動的にロードすることを望むが、所定の範囲の所望の適用可能性を所定の固定のモジュール群に対応づけることが可能である。そのようなモジュールを固定サイズの実行可能なイメージに前もってロードすることが可能である。一旦これが実行されると、必要なことは記述ブロックに宣言的な変更を行うことだけである(図3参照)。この種の固定サイズの実行可能なイメージは、再利用可能なソフトウェア/ファームウェア部品となる。

【0086】

図3は本発明の実施形態の配置アーキテクチャを示す。本図は、本発明を適用した組み込みファームウェア部品を示す。この特定のファームウェア部品は、3つの(可能性として一定サイズの)部分:即ち、ブートブロック、記述ブロック、動作ブロックに分割される固定サイズのファームウェア・イメージを特徴とする。

【0087】

図3に示されているように、本発明の実施形態の配置アーキテクチャは、コンフィグレーション・ユーティリティ、ホスト、オブションとしての記述レジストリを含む。コンフィグレーション・ユーティリティは、(例えば、製品ライン全体の)ホストASICと周辺デバイスを記述し、製品のアセンブリ後に部品を構成するために使われる。(部品は構築されるが、カスタマイズされないことに注意されたい)(ASICなどの)ホストは、記述ブロックとブート(イメージ)ブロックを含む。記述ブロックは、論理記述と物理記述を含み、ホストASICと周辺デバイスの両方を記述したものである。(所謂固定のイメージのファームウェア/ソフトウェア「部品」を構築するために)固定容量の記憶部を前もって割り当てるか、或いは、(チップ外の/二次的記憶を含むか、或いは、含まない)プールから記憶部を動的に割り当てることができる。ホストは、既知のスキーマタイプを宣言する(自己記述(self-describing))。ブートブロックは、必要に応じて(特に、存在する各周辺デバイスに対して)記述された/パラメータ表現されたイニシャライザを呼び出して、ファームウェアとソフトウェアの更新の仲介を行ってインストールするための固定のイメージである。動作ブロックは、記述によってパラメータ表現された固定のイメージである。

【0088】

動的発見モニター(DDM)を使って、中央集中化された記述レポジトリ(repository)との協調を可能にすることができる。本発明の実施形態のDDMは周辺を連続的に監視し、記述をアクティベート或いはアップロードしたり、及び/又は、存在する周辺デバイスを監視する。

【0089】

オブションとしての記述レポジトリは、(既知の/サポートされている)ホストASIC領域と(既知の/サポートされている)周辺デバイス領域を記述し、オンデマンドで(例えば、DDMによって新しいデバイスが発見されると)必要な(物理/論理)記述を供給するものである。

【0090】

(ホスト(ASIC)記述は周辺記述を補完する)

(ソフトウェア/ファームウェア部品のための)ホスト/ASIC処理サポートプラットフォームを記述する際に、論理記述の集合/コンテナ/表が使われる。各記述(ブロックエントリ)は、それに対応するホストのASIC回路/副次システムのインスタンスに

対応する。各周辺デバイスに対しても、通常、同様の論理記述の集合／コンテナ／表がある。これらの論理（とそれに対応する記述）から記述ブロックが構成される（図3参照）。

【0091】

一般的に、ASIC回路／コンポーネント・システムであるものと、周辺デバイス／コンポーネント・システムであるものとの差異が常に明確であるとは限らない。このため、これらの記述の特徴を統合することは当然のことである。本発明は、ホストと周辺デバイスの両方をサポートするために等しく適用される。

【0092】

さらに、論理ホスト記述と物理ホスト記述は概念上全く異なるものである。論理ホスト・態様（aspect）／コンポーネント記述は、結果的に名づけられた／識別された物理記述にマッピングされる値を供給する。周辺記述と同様に、1対1の論理・物理の同一性マッピングを行うことによって、2つの記述をインターリーブすることが可能になる。上述したように、これは、通常、実装の便宜を鑑みて実行されるものである。乱数生成器、UARTポート、不揮発性記憶装置、タコメータ回路、パルス幅変調回路などのASIC回路／コンポーネント・システムのために、プロトタイプスキーマタを生成することができる。そのプロトタイプスキーマの集合は、周辺スキーマと組み合わせて（主要な）システムスキーマを構築するためのホストスキーマを含む。

【0093】

ホスト（ASIC）と周辺（デバイス）の記述を混在させてマッピングされることに注意されたい。例えば、個々の周辺スキーマタのパレットは、（特定ベンダーの）製品ライン用の周辺スキーマを定義することができる。新しいモデルがこの製品ラインに入ると、それらは、同じ周辺スキーマをいつも再利用することができる。それらは、同じホストスキーマを再利用するか、或いは、再利用しない。周辺スキーマとは無関係に、ホストスキーマをスワップイン／アウトすることができる。

【0094】

当業者であればすぐにわかることであるが、その他の多くの種類の役に立つスキーマグループを割り当てることができる。サイズの制約以外に、本発明の実施形態の実行可能な固定サイズのイメージは、（様々なホストと様々な周辺デバイスの）個々のプロトタイプスキーマの全て（或いは、その大多数）をサポートすることができる。実際の（及び経済的）には、未使用のスキーマを（ある限度を越えて）携帯することを正当化することは難しい。さらに、実行可能なイメージ自体は、ホストのインストラクションセットに依存する（即ち、それは、例えば、H8やARMなどのマクロコントローラ処理のコアに依存する）。

【0095】

本発明は、（特に、選別製品ラインでは）組み込みファームウェア／ソフトウェア部品を変更する要求がほとんどないシステムのためのものである。ホストのハードウェアを設計し、所望のソフトウェア／ファームウェア部品をレイアウトすることができる。再コンパイルも再初期化も不要であり、実行時での組み込みファームウェア／ソフトウェア・イメージの変更も不要である（オーバーレイの変更も動的リンクも動的ロードなども不要）。単一で固定のソフトウェア／ファームウェア・イメージをホストの一連のハードウェアと一連の周辺デバイスで使うことができる。製品ラインの設計者は、組み込みファームウェア／ソフトウェア部品の適用可能性の範囲と製品ラインの計画をマッピングする。このことによって、部品の組み込みが劇的に高速化し、新しい製品モデル開発のための製品化に要する時間を劇的に削減することができ、他方、品質保証コストを劇的に下げることができる。さらに、これによって、（小さな記述的な宣言によって）本分野での多くのハードウェアの変更のほとんどをサポートすることができる。実際には、ハードウェアの変更に対応することは、（動的発見モニターを介して（図3参照））完全に自動化可能である。

【0096】

（動的ハードウェア環境）

実際は、ホストのハードウェア環境が（実行時に）動的に変わることはまれである。一旦製品が出荷されると、普通、ホストハードウェア環境は固定される。ソフトウェア／ファームウェアホストがASIC（チップ）である場合は、それがプリント基板（PCB）に固定的に接続されることがある。まれであるが、ASICを変更できることがある。例えば、補完的なサポートチップは空きソケットにあってもよい。ホストASICチップ自体はソケットにあってもよい。これは、それもフィールドアップグレードされる可能性があることを意味する。或いは、ホストはカード（即ち、ドーターカード、メザニンカード、バスカードなど）上にあってもよい。これらも動的に追加可能であり、取り外し可能であり、スワップ可能である。

【0097】

他方、周辺のハードウェア環境は頻繁に変わる。例えば、ワークロード・ベアリング（ライン／CPU）カード（例えば、ブレード）は追加されたり、取りはずされることが多く、メザニンカード・スロット／ヘッダにオプションとしてのハードウェア製品が設置されたり、ディスクドライブは出されたり入れられたりする。

【0098】

従って、本発明の幾つかの実施形態では、必要に応じて記述ブロックに対する変更を自動化することによって変化する周辺ハードウェア環境をサポートする（図3参照）。具体的には、本発明の幾つかの実施形態では、変化とそれに関連する更新を発見することをサポートする。ここでの発見とは、ハードウェア環境での変化を検出することを意味する。当業者であれば理解できることであるが、発見するための多くの方法が存在する。ほとんどの発見技術は特定のハードウェア環境に特有のものである。例えば、あるハードウェアは、ある形態の非同期事象を（割り込みライン、I2Cバスメッセージ、或いは、その他の形態の入力手段を介して）発生させるように設計されている。（I2C（Inter-I2C）バスは、集積回路（IC）間での通信リンクを提供する双方向2線シリアルバスである）この非同期事象によって知らされるハードウェアの変化を名づけ／識別するための規約が存在する。

【0099】

どのように発見がなされたかに無関係に、本発明は異なる周辺デバイス記述を単純にアクティベートする／デアクティベートすることによって検出された変化を処理する能力を備える。代替的に、本発明の幾つかの実施形態では、（例えば、ネットワーク、シリアルポートなどを介して）遠隔の送信元から必要な周辺デバイスの記述を得ることができる。本発明の実施形態の動的発見モニター（DMM）を図3に示す。

【0100】

記述の変更自体は、通常、事象 - 条件 - アクション（ECA）トリガメカニズム／メソッドを利用する関連論理にトリガを与えることができる。本発明の実施形態の幾つかの態様には、論理的な／物理記述の所謂「アクティブ」レポジトリを生成するオプションが含まれている。これは結局、アクティブな記述ブロックである（図3参照）。繰り返すが、これは、一定のソフトウェア／ファームウェア・イメージの性質／サイズ／レイアウトに対して一切の変更を加えることなく実行可能である。新しいソフトウェア／ファームウェアを動的にリンクする必要も、動的にロードする必要もない。ソフトウェア／ファームウェアの再初期化は不要である。

【0101】

ビットブロックとは、所定のスキームの中でこのビットブロック（64 - 256、或いは、それ以上）が表すことのできる様々なデータ構造の全てに対する曖昧なユニオンのようなものであると考えられる。ビットブロックのレイアウト／内容は、利用される論理／物理記述スキームに依存する。ファセット論理（ゲッター／セッターからパワーオン／オフ／リサイクルのような動作のビヘイビアまでの）は、常に、所定のスキーム（スキームをもつ）に適用される。ファセット論理は、そのスキームに関してどのような仮定を設定できるのかがわかっているのので、実行時では、それが受け取るビットブロックを適切にキャストすることができる。

【 0 1 0 2 】

ほとんどの論理は、ファセット論理よりも上位レベルにある。これは、ほとんどの論理がビットブロックを曖昧なものとして扱うことを意味している。ほとんどの論理は、所定のインスタンスの対応する記述の詳細 / 値をビットブロックとしてのファセットに入れるだけである。ほとんどの論理は、このビットブロックをどのように解釈利用するかについては全く判っていない。この意味では、ビットブロックは常に曖昧である。しかしながら、特定のファセット論理は、ビットブロックをどのようにレイアウトするか（また、それをどのように解釈 / 利用するか）についてはわかっている。

【 0 1 0 3 】

本発明の態様は、（所定の支配的スキーマ内で）統一され / 一貫した全プロトタイプスロット / ファセット・インターフェイスを構築するメソッドとともに、（型ではなく）プロトタイプのネストした / 階層構造付きのエンティティについて宣言的に記述するメソッドであると考えられる。所定のスキーマ内の所定数のビット（例えば、64、128、或いは、256）は、常に、ユニバーサルな / 一つの引数として全てのプロトタイプのビヘイビア / メソッド / 関数に引き渡される。

【 0 1 0 4 】

実行時の初期化を行って、スキーム固有のスキーム - ファセット - 実装モジュールのエントリポイントに至るまで、一つのタイプを通常曖昧なブロックにバインドする処理が遅らされる。このモジュールに入るときはいつも、このタイプのビットブロックにバインドすることが繰り返される。この様にバインドを遅らせることによって、本発明は、宣言的な（プロトタイプの）スキーマの記述範囲を大きく拡張するメソッドを提供することができる。これによって、本発明の実施形態のデータドリブンのファームウェア / ソフトウェア論理をより広く応用できるものにすることができる。同様に、固定サイズの一つのファームウェア / ソフトウェア・イメージをはるかに柔軟で、応用可能で価値のあるものにすることができる。

【 0 1 0 5 】

本発明を特定の実施形態と例に基づいて説明したが、請求項で与えられるより広い本発明の精神と範囲から逸脱することなくその実施形態に対して様々な修正や変更を行えることは明らかである。従って、明細書と図面は限定するためのものではなく例示するためのものである。

【 図面の簡単な説明 】

【 0 1 0 6 】

【 図 1 】 本発明の一実施形態のアーキテクチャの概念の一例を示す図である。

【 図 2 】 本発明の実施形態の一態様に係る実装の一例を示す図である。

【 図 3 】 本発明の一実施形態の配置アーキテクチャの一例を示す図である。

【 図 4 】 本発明の一実施形態に係る一例の利用ケースのワークフローを示す図である。

【 誤訳訂正 3 】

【 訂正対象書類名 】 図面

【 訂正対象項目名 】 全図

【 訂正方法 】 変更

【 訂正の内容 】

【図 1】




Fig. 1

【図 2】




Fig. 2

【図 3】




Fig. 3

【図 4】




Fig. 4