

[19]中华人民共和国国家知识产权局

[51]Int. Cl⁶

H01L 23/12

H01L 23/48 H01L 23/28

H01L 21/50

[12] 发明专利申请公开说明书

[21] 申请号 98116654.7

[43]公开日 1999年2月3日

[11]公开号 CN 1206936A

[22]申请日 98.7.29 [21]申请号 98116654.7

[30]优先权

[32]97.7.30 [33]JP [31]204534/97

[71]申请人 株式会社日立制作所

地址 日本东京

共同申请人 日立北海半导体株式会社

[72]发明人 藤泽敦 今野贵史 大坂慎吾

春田亮 一谷昌弘

[74]专利代理机构 中国国际贸易促进委员会专利商标事务所


代理人 王永刚

权利要求书 3 页 说明书 15 页 附图页数 22 页

[54]发明名称 半导体器件及其制造方法

[57]摘要

一种网格焊球阵列型半导体封装件,用粘接材料将半导体芯片安装在柔性膜衬底的表面上,在上述衬底的背面将多个突块电极排列成矩阵,并用树脂密封半导体芯片。具体地说,制作一个绝缘层来覆盖制作在衬底表面上的导电体层图形,并用粘接材料将半导体芯片安装在绝缘层上。上述绝缘层在上述半导体芯片下方的区域中被分割成多个互不相连的部分,利用这种被分割的绝缘层,防止了上述半导体芯片与上述导电体层图形之间的短路,并抑制了含有上述柔性膜的衬底的变形。



权利要求书

1.一种半导体器件，它包含：

带有第一表面和与第一表面相对的第二表面的薄膜衬底；

制作在上述衬底第一表面上的多个导电体层；

用粘接材料安装在上述衬底第一表面上且安置在上述多个导电体层上的半导体芯片，上述半导体芯片有多个半导体元件和多个制作在其主表面上的外端；

上述外端和上述导电体层电连接于其上的多个键合引线；

安置在上述第二表面上且电连接于上述导电体层的多个突块电极；

制作在上述第一表面上且密封上述半导体芯片、上述导电体层和上述键合引线的树脂元件；

制作在上述导电体层与上述半导体芯片之间的绝缘层；

其中所述的绝缘层在安装上述半导体芯片的区域平面中，有多个彼此分隔的部位。

2.根据权利要求1的半导体器件，其中所述的衬底包含柔性膜。

3.根据权利要求1的半导体器件，其中所述的衬底有多个连接孔，此连接孔在对应于上述导电体层下方区域的位置处，从上述第一表面达及上述第二表面，且其中所述的突块电极通过上述连接孔连接到上述导电体层。

4.根据权利要求1的半导体器件，其中所述的各个导电体层有一个位于上述半导体芯片下方区域的第一部分和一个位于上述半导体芯片外面区域的第二部分，此第二部分与上述第一部分连续制作，且其中所述的键合引线连接于上述导电体层的第二部分。

5.根据权利要求1的半导体器件，其中所述的绝缘层包含感光树脂膜。

6.一种半导体器件，它包含：

带有第一表面和与第一表面相对的第二表面的薄膜衬底；

用粘接材料安装在上述衬底第一表面上的半导体芯片，上述半导体芯片有多个半导体元件和多个制作在其主表面上的外端；

制作在上述衬底第一表面上并制作在上述半导体芯片与上述衬底之间的多个导电体层；

上述的各个导电体层有一个位于上述半导体芯片下方区域的第一部分和一个位于上述半导体芯片外面区域的第二部分，此第二部分与上述第一部分连续制作，且第一部分在其一端有突块；

上述导电体层的第二部分与上述外端电连接于其上的多个键合引线；

安置在上述第二表面上且电连接于上述导电体层的多个突块电极；

上述衬底有多个连接孔，此连接孔在对应于导电体层的上述突块岛的位置处，从上述第一表面达及上述第二表面，上述的突块电极通过上述连接孔连接到上述突块岛。

制作在上述第一表面上且密封上述半导体芯片、上述导电体层和上述键合引线的树脂元件；

制作在上述半导体芯片与导电体层的各个突块岛之间的多个绝缘层图形；

其中所述的绝缘层图形在平面中彼此分隔。

7.根据权利要求6的半导体器件，其中所述的衬底包含柔性膜。

8.根据权利要求7的半导体器件，其中各个所述的绝缘层图形包含感光树脂膜。

9.一种半导体器件，它带有用粘接材料安装在柔性膜表面上的半导体芯片，其中多个导电体层安置在由柔性膜组成的基底衬底的主表面。

其中所述的半导体芯片安装在上述多个导电体层上，

绝缘层制作在上述多个导电体层与上述半导体芯片之间，

上述绝缘层在上述半导体芯片下方区域被分割成多个部分。

10.一种半导体器件，它带有用粘接材料安装在基底衬底主表面的芯片安装区上的半导体芯片，其中在由柔性膜组成的基底衬底的主表面的芯片安装区制作有出气孔，

其中在基底衬底上述主表面的芯片安装区中，制作有环绕上述出气孔周围的挡板。

11.根据权利要求10的半导体器件，其中所述的出气孔安置在偏离上述基底衬底中心的位置。

12.根据权利要求10的半导体器件，其中所述的粘接材料包含热固树脂。

13.一种制造半导体器件的方法，它包含下列步骤：

A) 制备由金属制成的提供多个由框架体分隔的区域的引线框；

B) 为上述多个区域提供膜衬底，上述衬底有第一表面、与上述第一表面相对的第二表面以及多个制作在第一表面上的导电体层；

C) 用粘接材料将半导体芯片安装在上述多个衬底的第一表面上，此半导体芯片有制作在其主表面上并安装在上述多个导电体层上的多个半导体元件和多个外端；

D) 用多个引线将上述半导体芯片的多个外端与上述多个导电体层电连接起来；

E) 用树脂密封上述半导体芯片、上述多个导电体层和上述多个引线；

F) 在上述衬底的第二表面上制作多个突块电极。

14.根据权利要求 13 的制造半导体器件的方法，还包含在上述步骤 F 之后将上述由金属制成的引线框切割成上述多个区域以便形成多个树脂模塑的半导体封装件的步骤。

15.根据权利要求 13 的制造半导体器件的方法，其中所述的步骤 E 包含使用压模装置的转移注模，还包括留下上述框架体内的粘附的浇口树脂以及清除上述框架体外面的粘附的浇口树脂的步骤。

16.根据权利要求 13 的制造半导体器件的方法，其中所述的步骤 B 包括用粘接材料将上述衬底固定到由金属制成的引线框的框架体的步骤。

17.根据权利要求 16 的制造半导体器件的方法，其中所述的框架体在上述衬底和上述衬底的粘接区中有槽口。

说明书

半导体器件及其制造方法

本发明涉及到半导体器件技术，特别是带有含柔性膜的基底衬底的半导体器件。

作为用于高管脚数封装件的合适的半导体器件，已开发了 BGA（网格焊球阵列）结构的半导体设备。这种 BGA 结构的半导体器件用粘合材料将半导体芯片安装在基底衬底主表面的芯片安装区，并在与基底衬底上述主表面相反的背面的阵列中安置一些突块电极。

上述基底衬底由带有例如环氧树脂、聚酰亚胺树脂、马来酰亚胺树脂等浸渍的玻璃纤维的坚硬树脂衬底制成。用于布线连接的电极焊点安置在环绕基底衬底主表面芯片安装区周围的外围区域中，并在基底衬底的背面安置用于突块连接的一些电极。突块电极包含例如 Pb-Sn 组分的焊料材料，在电学上和机械上固定并连接于突块连接用的电极焊点。

上述半导体芯片包含主要由例如包括单晶硅的半导体衬底构成的结构。半导体芯片上制作有逻辑电路系统、储存电路系统或其它混合电路系统。并在半导体芯片的主表面（元件制作面）上安置一些外部端点（键合点）。这些外部端点被引线电连接于安置在基底衬底主表面上的布线连接用的电极焊点。

上述半导体芯片、引线、引线连接用电极焊点等被密封在制作于基底衬底主表面上的树脂密封体中。此树脂密封体用适合于大批量生产的转移注模方法来制作。

这样组成的 BGA 结构的半导体器件利用将突块电极熔接到制作在印刷电路板表面上的电极焊点的方法而安装到印刷电路板的表面上。

而且，在例如 NIKKEI BP 公司出版的 NIKKEI Electronics（1994 年 2 月 28 日号，pp.111-117）中已指出了上述 BGA 结构的半导体器件。

近年已开发采用柔性膜作为基底衬底的 BGA 结构半导体器件。比之采用坚硬的树脂衬底作为基底衬底的半导体器件，这种 BGA 结构的半导体器件能够做得更薄、能够做成插脚数目多的封装件并可小型化。但这些发明

人在开发采用柔性膜作为基底衬底的半导体器件时发现有下列问题。

含有柔性膜的基底衬底通常按下列工序制作。首先制作柔性膜突块连接区的连接孔。再用粘接材料将例如含有铜 (Cu) 的金属箔连接于柔性膜的一侧表面。然后用对金属膜进行图形化的方法制作含有突块连接电极焊点、导电体、引线连接电极焊点以及电镀导体等的导电体层。再制作保护导电体层的绝缘层。然后完成电镀以制作突块连接和引线连接电极焊点的电镀层。电镀过程是用电解电镀方法完成的。这一电镀过程有时在制作绝缘层之前的步骤中完成。此电镀层制作在例如金 (Au) / 镍 (Ni) 膜或金 (Au) / 钯 (Pd) / 镍 (Ni) 膜上。

上述绝缘层用例如下列工序制作。首先，在柔性膜的一侧表面上制作感光树脂膜。在烘焙之后，再用印相技术完成感光、显影和冲洗。此绝缘层被制作在含有导电体层的柔性膜的一侧表面中除了引线连接电极焊点之外的几乎整个区域。亦即，绝缘层被制作在柔性膜一侧表面的几乎整个区域。因此，在基底衬底中出现翘曲和变形等。基底衬底的这一变形在半导体器件的制造过程 (装配过程) 中引起传送方面的麻烦。而且，基底衬底的这一变形还是半导体芯片安装工序中粘接材料浸润性能变坏的原因。

至于上述基底衬底的变形，绝缘层的热膨胀系数和凝固收缩率高是主要因素。但倘若不制作绝缘层，则出现下列问题。

(1) 突块连接电极焊点被安置在基底衬底主表面的芯片安装区中。因此，当用绝缘粘接材料将半导体芯片安装到基底衬底主表面的芯片安装区时，难以控制粘接材料的厚度。而且，由于半导体芯片接触到突块连接电极焊点而在它们之间引起短路。

(2) 突块连接电极焊点被安置在基底衬底主表面的芯片安装区中。安置在基底衬底背面的突块电极，通过制作在基底衬底的芯片安装区中的连接孔，被连接到这些突块连接电极焊点。亦即，突块电极被安置在半导体芯片下方的区域中。

安置在上述基底衬底的芯片安装区的突块连接电极焊点被集成并通过导电体电连接到安置在环绕基底衬底主表面芯片安装区外围的周边区域中。亦即，在基底衬底主表面周边区域中，导电体被安置在半导体芯片与引线连接电极焊点之间的区域。因此，当用引线连接半导体芯片外端和引

线连接焊点时，靠近导电体的其它导电体就电连接到引线，且这些引线有时自己交叉。在引线连接高度足够的情况下，不会出现问题。但当引线和其它导电体在半导体芯片的角落处不平行时，有可能发生与引线和其它导电体的短路。而且，在引线和其它导电体在引线连接电极焊点侧上彼此交叉的情况下，有可能还出现与引线和其它导电体的短路。

本发明的一个目的是提供一种能够抑制带有含柔性膜基底衬底的半导体器件中基底衬底的变形（翘曲和变形）的技术。

本发明的另一目的是提供一种能够抑制带有含柔性膜基底衬底的半导体器件中基底衬底的变形，并防止与基底衬底的导电体和半导体芯片短路的技术。

本发明的另一目的是提供一种能够抑制带有含柔性膜基底衬底的半导体器件中基底衬底的变形，并防止基底衬底的导电体层和引线发生短路的技术。

本发明的这些和其它目的、特征和优点，在下列描述和附图中将变得更为明显。

下面来解释本申请所公开的本发明的概要。

(1) 一种半导体器件，其中的导电体层安置在含有柔性膜的基底衬底的主表面中，且用粘接材料将半导体芯片安装在基底衬底的上述主表面上。而绝缘层被分成基底衬底主表面的上述导电体层上的块状结构。绝缘层被分成块状结构例如各个导电体层。

(2) 一种半导体器件，其中的导电体层安置在含有柔性膜的基底衬底主表面的芯片安装区中，且用粘接材料将半导体芯片安装在基底衬底主表面的上述芯片安装区上。而绝缘层被分成基底衬底主表面的上述导电体层上的块状结构。绝缘层被分成块状结构例如各个导电体层。

(3) 一种半导体器件，其中的半导体芯片用粘接材料安置在由柔性膜制成的基底衬底的主表面的芯片安装区中，引线连接电极焊点制作在环绕上述芯片安装区的周边区域中。导电体安装在上述周边区域中的上述半导体芯片与上述引线连接电极焊点之间。上述半导体芯片的外端通过引线与上述引线连接电极焊点电连接。而绝缘层被分成上述导电体上的块状结构。

利用上述（1），由于应力被绝缘膜的膨胀和凝固的收缩释放，故可抑制基底衬底的变形（翘曲和变形）。

利用上述（2），由于半导体芯片不接触到导电体层，故当用粘接材料将半导体芯片安装到基底衬底主表面的芯片安装区域上时，可防止与导电体层和半导体芯片的短路。

利用上述（3），由于引线不接触导电体，故可防止基底衬底的导电体与引线短路。

图1是本发明一个实施例的半导体器件平面图；

图2是沿图1中A-A线的放大剖面图；

图3是图2主要部位的放大剖面图；

图4是移去上述半导体器件的树脂密封体时的平面图；

图5是基底衬底的平面图；

图6是上述半导体器件的主要部位放大剖面图；

图7是上述半导体器件制造工序中所用的框架结构的主要部位平面图；

图8是沿图7中B-B线的放大剖面图；

图9是用来解释上述框架结构的制造方法的主要部位剖面图；

图10是用来解释上述框架结构的制造方法的主要部位剖面图；

图11是用来解释上述半导体器件的制造方法的主要部位剖面图；

图12是用来解释上述半导体器件的制造方法的主要部位剖面图；

图13是用来解释上述半导体器件的制造方法的主要部位剖面图；

图14是用来解释上述半导体器件的制造方法的主剖面图；

图15是用来解释上述半导体器件的制造方法的主要部位平面图；

图16是用来解释上述半导体器件的制造方法的主要部位平面图；

图17是用来解释上述半导体器件的制造方法的主要部位剖面图；

图18是上述框架结构堆叠成多层时的外形结构图；

图19是用来解释上述框架结构的制造方法的主要部位剖面图；

图20是用来解释上述框架结构的制造方法的主要部位剖面图；

图21是主要部位剖面图，示出了本发明一个实施例的半导体器件的第一制作例子；

图 22 是基底衬底的平面图，示出了本发明一个实施例的半导体器件的第一制作例子；

图 23 是基底衬底的平面图，示出了本发明一个实施例的半导体器件的第二制作例子；

图 24 是采用图 23 所示基底衬底的半导体器件的主要部位剖面图；

图 25 是基底衬底的平面图，示出了本发明一个实施例的半导体器件的第三制作例子；

图 26 是基底衬底的平面图，示出了本发明一个实施例的半导体器件的第四制作例子；

下面用用于 BGA 结构的本发明的实施例来进行解释。用相同的参考号来表示各个图中具有相同功能的元件，略去其重复的解释。

图 1 是本发明一个实施例的半导体器件平面图。图 2 是沿图 1 中 A-A 线的放大剖面图。图 3 是图 2 主要部位的放大剖面图。图 4 是移去树脂密封体时的平面图。图 5 是基底衬底的平面图。图 6 是上述半导体器件的主要部位的放大剖面图。

如图 1、图 2 和图 3 所示，半导体器件有下述结构。用粘接材料 12 将半导体芯片 10 安装在基底衬底 1 的主表面的芯片安装区上。在基底衬底主表面的背面，将一些突块电极 15 安装成阵列。突块电极 15 制作成例如组分重量比 Pb:Sn=63%:37% 的焊接材料。本实施例的半导体器件是一种表面安装型 BGA（网格焊球阵列）封装件，称为 CSP（芯片尺寸封装件），其芯片安装区几乎等于半导体芯片的尺寸。

上述基底衬底 1 的平面形状为方形。此基底衬底 1 由含有例如环氧系绝缘树脂或聚酰亚胺系绝缘树脂的柔性膜组成。基底衬底 1 的厚度被定为例如 50 μ m。

包含突块连接电极焊点 2（突块岛）、导电体 3 和引线连接电极焊点 4、电镀导电体 5 等的导电体层被安置在上述基底衬底 1 的主表面上。提供了一些突块连接电极焊点 2 和一些引线连接电极焊点 4，并提供了一些电镀用的导电体 3 和导电体 5。亦即，一些导电体层被安置在基底衬底 1 的主表面上。突块连接电极焊点 2 与引线连接电极焊点 4 通过导电体 3 被集成并彼此电连接。电镀用的导电体 5 与引线连接电极焊点 4 集成并彼此电连

接。突块连接电极焊点 2、导体 3、引线连接电极焊点 4 以及电镀用的导体 5 等的制作方法是：在用粘接材料将金属箔（例如铜箔）粘接到柔性膜的主表面之后，在金属箔上进行腐蚀。这些突块连接电极焊点 2 和导体 3、引线连接电极焊点 4 和电镀用的导体 5 的厚度被设定为例如 18 μm 。

上述半导体芯片 10 的平面形状为方形。此半导体芯片 10 变成主要为例如含有单晶硅的半导体衬底的结构。为半导体芯片 10 制作了逻辑电路系统、存储电路系统或混合电路系统。这些电路系统是用将一些制得的半导体元件，通过导体而连接到半导体芯片 10 的主表面侧（元件制作面）10A 的方法来制作的。

沿半导体芯片 10 各边安置的一些外端（键合焊点）11 被安置在上述半导体芯片 10 的主表面 10A 上。各个外端 11 被制作于制作在半导体衬底主表面上的导体层的顶层上，并由例如铝（Al）膜或铝合金膜构成。而且，各个外端 11 被电连接于制作在半导体芯片 10 上的电路系统。

大部分的上述突块连接电极焊点 2 被安置在基底衬底 1 主表面的芯片安装区中。剩下的其它突块连接电极焊点 2 被安置在环绕基底衬底 1 主表面的芯片安装区周围的周边区域。安置在基底衬底背面的一些突块电极 15，通过制作在基底衬底 1 中的连接孔而固定在各个突块连接电极焊点 2 的背面上，并将它们电学上和机械上连接起来。在本实施例中，突块连接电极焊点 2 的平面形状为圆形。

如图 2、图 3 和图 4 所示，上述各个引线连接电极焊点 4 被安置于基底衬底 1 的主表面的周边区域并沿半导体芯片 10 的各边安排。各个引线连接电极焊点 4 通过引线 13 被电连接于安置在半导体芯片 10 的主表面 10A 上的各个外端 11。例如，金引线被用作引线 13。引线 13 用超声结合例如热塑的键合方法来连接。

与安置在基底衬底 1 的主表面的芯片安装区中的突块连接电极焊点 2 集成的导体 3，存在并延伸于芯片安装区以及基底衬底 1 主表面的周边区域中。而且，与安置在基底衬底 1 的主表面的周边区域的突块连接电极焊点 2 集成的导体 3，存在并延伸于基底衬底 1 主表面的周边区域中。亦即，在基底衬底 1 主表面的周边区域中，导体 3 被安置在半导体芯片 1

和引线连接电极焊点 4 之间的区域中。

上述半导体芯片 10、导电体 3、引线连接电极焊点 4 以及引线 13 等，被密封在树脂密封体 14 中。树脂密封体 14 由环氧树脂制成，其中加有酚系硬化剂、硅橡胶和填充剂以降低应力。树脂密封体 14 用适合于大批量生产的转移注模方法来制作。转移注模方法使用装配有坩锅、浇口、门、腔等的压模。这是一种通过浇口和门从坩锅将树脂注入腔中并制作树脂密封体的方法。

各个电镀用的导电体 5 被安置在基底衬底 1 的表面周边区域中的引线连接电极焊点 4 的外面。各个电镀导电体 5 沿半导体芯片 10 的各边安置。一部分电镀导电体 5 被安置在树脂密封体 14 里面，而其它部分被安置在树脂密封体外面。

如图 2、图 3 和图 5 所示，绝缘层 9 被安置在排列于上述基底衬底 1 主表面的芯片安装区域中的各个突块连接电极焊点 2 的表面上方。每个突块连接电极焊点 2 的这些绝缘层 9 被分割并安置在基底衬底 1 主表面的芯片安装区域中。绝缘层 9 被分成几部分，以致被分散在基底衬底 1 主表面的芯片安装区域中。亦即，本实施例的半导体器件将绝缘层 9 分成在基底衬底 1 主表面的芯片安装区域的几部分，并将这一分割的绝缘层 9 安置在突块连接电极焊点 2 上。而且，本实施例中排列在突块连接电极焊点 2 上的绝缘层 9 的平面形状是圆形。

绝缘层 9 被安置在排列于上述基底衬底 1 的一个表面的周边区域的各个电镀用导电体 5 的表面上。这些绝缘层 9 存在并沿基底衬底各边延伸，且被分成基底衬底 1 的各边。绝缘层 9 被分成基底衬底 1 周边区域中的一些点。亦即，本实施例的半导体器件将绝缘层 9 分成基底衬底 1 的一个表面的周边区域中的几个，并将这些绝缘层 9 排列在电镀用的导电体 5 上。

排列在上述电镀用导电体 5 上的那部分绝缘层 9 被安置在树脂密封体 14 里面，而其它部分被安置在树脂密封体 14 的外面。亦即，绝缘层 9 位于电镀用导电体 5 与树脂密封体 14 之间。

如图 5 和图 6 所示，在上述基底衬底 1 的芯片安装区域中提供有排气孔 7。这样，借助于在基底衬底 1 的芯片安装区域中提供排气孔 7，在将粘接材料 12 涂于基底衬底 1 的一个表面的芯片安装区域并在其上安装半导

体芯片 10 的粘接材料 12 的凝固过程中产生的出气就能够排出到外面。而且，由将半导体器件安装于安装衬底表面的表面安装时的热，或由半导体器件制作完成之后的环境测试的温度循环测试时的热在粘接材料 12 中产生的蒸汽也能够排出到外面。

在上述基底衬底 1 主表面的芯片安装区上，建有环绕出气孔 7 的挡板 8。本实施例的挡板 8 由导电膜 8A 和安置在导电膜 8A 上的绝缘层 9 组成。

如图 5 所示，上述出气孔 7 被置于偏离基底衬底 1 的 X 方向（图中的水平方向）中心线 P1 和基底衬底 1 的 Y 方向（图中的垂直方向）中心线 P2 的位置。亦即，出气孔 7 被安置在偏离基底衬底 1 的中心。这样，在从基底衬底 1 的背面看半导体器件的情况下，可以清楚地看到出气孔 7 偏离基底衬底 1 的中心的安排，就像一个方向标志。由于方向能够像标志一样看清，故出气孔 7 可用作标志。

下面解释上述半导体器件制造工序中所用的框架结构。

框架结构 20 由单方向安置几个如图 7（主要部分平面图）框架体 21 所规定的区域的矩阵框架结构组成，虽然不局限于此。膜的基底材料 1A 被安置在框架体 21 中指定的各个区域中。本实施例的膜基底材料 1A 预备了 4 个树脂密封区域 22。亦即，安排了在框架体 21 中指定的每个区域中制作 4 个产品的膜基底材料 1A。而且在树脂密封区 22 上制作了图 5 所示的导电体层图形。

借助于在板材上进行腐蚀或冲压而制作上述框架体 21。所用的板材含有例如铜系合金。

如图 7 和图 8（沿图 7 中 B-B 线的剖面图）所示，上述膜基底材料 1A 用粘接材料固定在部分框架体 21 彼此相对处的二个粘接区域。在各个框架体 21 的粘接区域中预备有槽口 23。这一槽口在框架结构 20 的纵向开了一个特定的间隙，并配置了一些。这样，借助于在框架体 21 的粘接区预备槽口 23，就可以释放由框架体 21 材料与膜基底材料 1A 之间的差别所引起的应力，可以抑制膜基底材料 1A 的翘曲畸变的形变。

下面用图 9 和图 10（用来解释制造方法的主要部位剖面图）来解释上述框架结构 20 的制造方法。

首先，如图 9（A）所示制备膜基底材料 1A。膜基底材料 1A 由例如

环氧系绝缘树脂或聚酰亚胺系绝缘树脂制成。然后，如图 9（B）所示，将粘接材料 30 粘附到上述膜基底材料 1A 的一侧表面上。也可以不用粘接材料 30，而用热塑方法来粘附。

然后，如图 9（C）所示，在上述膜基底材料 1A 的突块连接区制作连接孔 6 的同时，在膜基底材料 1A 的芯片安装区制作出气孔 7（未示出）。连接孔 6 和出气孔 7 用例如模压、激光等方法来制作。然后，如图 9（D）所示，将金属箔（例如铜箔）31 用连接材料 30 粘附到膜基底材料 1A 的一侧表面。在将金属箔 31 粘附到膜基底材料 1A 之后，可用压模或激光等方法来制作连接孔 6 和出气孔 7。

然后，在膜基底材料 1A 的一个表面上制作突块连接电极焊点 2 的同时，由于如图 9（E）所示上述金属箔 31 上进行了图形化，故可制作电镀用和引线连接用的导电体 3 和电极焊点 4 等（未示出）。亦即，在此工序中制作了导电体层图形。并制作了也环绕膜基底材料 1A 一个表面的芯片安装区中的出气孔 7 的周边的导电膜 8A（亦未示出）。

然后如图 10（F）所示，在包括上述导电体层图形的膜基底材料 1A 的整个表面上制作膜厚度均匀的感光树脂膜 32。在涂覆感光树脂之后，用网板印刷方法制作感光树脂膜 32。然后在烘焙之后，完成照相印刷，亦即感光、显影和冲洗等工序，并如图 10（G）所示，制作特定图形的绝缘层 9。在此工序中，如图 5 所示，在导电体层上安置分成几个部分的绝缘层 9。在此工序中还制作了导电膜 8A 和含有排列在此导电膜 8A 上的绝缘层 9 的挡板 8。在绝缘层 9 排列在膜基底材料 1A 的整个表面的情况下，由于膜基底材料 1A、导电体层和绝缘层 9 等材料特性之间的差别，使基底衬底 1 弯曲，并发生畸变等形变。但借助于如本实施例那样分割并安置绝缘层 9，由于绝缘层 9 膨胀收缩和凝固所引起的应力被释放了，故可抑制基底衬底 1 的形变。

然后在不被上述绝缘层覆盖的导电体层上，用电解电镀方法制作可能由电镀工序键合的电镀层（例如 Au/Ni 层、Au/Pd/Ni 层、Pd/Ni 层和 Sn/Ni 层等）。之后，借助于切割膜基底材料 1A 并用粘接材料 24 将其粘附到框架体 21 的粘接区，而制作图 7 所示的框架结构。在半导体器件制造工序（装备工序）中的膜基底材料 1A 的传送得到了改善，在框架体 21 的指定区域

中如此地具有膜基底材料 1A 以致膜基底材料 1A 粘附于框架体 21 的粘附区的框架结构的制作改善了处理。

下面解释上述半导体器件的制造方法。

首先制备图 7 所示的框架结构 20。框架结构 20 在框架体 21 的指定区域中有膜基底材料 1A。树脂密封区 22 安置在膜基底材料 1A 中，并在此树脂密封区 22 中制作图 5 所示的导电体层图形。

然后如图 11（主要部位剖面图）所示，用粘接材料 12 将半导体芯片 10 安装在上述膜基底材料 1A 主表面的芯片安装区上。用多点浇注方法将粘接材料 12 涂于膜衬底 1A 一个表面的芯片安装区。可热固化的例如环氧系或聚酰亚胺系的绝缘树脂被用作粘接材料 12。例如环氧系或聚酰亚胺系的热塑绝缘树脂也可用作粘接材料 12。由于在本工序中在膜基底材料 1A 的芯片安装区提供了图 7 所示的出气孔，故粘接材料 12 固化时放出的气体能够放到外面。而且，由于在膜基底材料 12 一个表面的芯片安装区上建有环绕图 6 所示的出气孔 7 周围的挡板 8，故可阻止和停止粘接材料 12 流入出气孔 7。因此，可防止出气孔 7 被粘接材料 12 阻塞，并防止粘接材料 12 通过出气孔到达膜基底材料 1A 的背面。而且，即使半导体芯片 10 倾斜地安装，且粘接材料 12 的膜厚减小，由于绝缘层 9 安置在突块连接电极焊点 2 上，半导体芯片 10 也不会接触到突块连接电极焊点 2。而且，即使安装时半导体芯片 10 倾斜且粘接材料 12 的膜厚减小，由于受到绝缘层 9 的支持，半导体芯片 10 也接触到绝缘层 9 而不接触到导电体 3。

然后如图 12（主要部位剖面图）所示，上述半导体芯片的外端和膜元件 1A 的引线连接电极焊点 4 被引线 13 电连接。金丝被用作引线 13。

然后将上述框架结构 20 置于注模。如图 13（主要部位剖面图）所示，膜基底材料 1A 的树脂密封区 22、半导体芯片 10、引线 13 等被安置在制作于注模的上压模 35A 和下压模 35B 中的腔 36 中。如图 14（主要部位剖面图）所示，注模装置配备了附属浇口（主浇口） 37 和凸块 38（未示出）、每个坩锅安置了一个流入门和主浇口。坩锅通过各个主浇口、附属浇口 37 和流入门被连接到腔 36。

上述注模装置的下压模 35B 有安置框架结构 20 的框架体 21 的台阶式部位 39 以及安置膜基底材料 1A 的台阶式部位 40。亦即，框架结构 20 的

框架体 21 被安置在下压模 35B 的台阶式部位 39 中, 而框架结构 20 的膜基底材料 1A 被安置在下压模 35B 的台阶式部位 40 中。在框架体 21-粘接材料 24-膜基底材料 1A 的结构中完成了上压模 35A 和下压模 35B 的垂直匹配。

虽然未详细示出, 但上述附属浇口 37 穿过安置有框架结构 20 的框架体 21 的台阶式部位 39 和安置有膜基底材料 1A 的台阶式部位 40 并存在于从框架结构 20 的内部到框架结构 20 的外部, 且通过流入门连接到腔 36。上述主浇口沿框架结构 20 外面的纵向存在并延伸, 并连接到框架结构 20 外面的上述附属浇口 37 的一端。而且, 为了方便粘附在附属浇口 37 内部的树脂而提供了突块 38。此突块 38 位于制作在框架结构 20 和膜基底材料 1A 中的台阶式部位区。

然后将树脂片剂放入上述坩锅。此树脂片剂在转移模压设备的活塞中被压缩, 并通过各个主浇口、附属浇口 37 和流入门, 从坩锅馈入腔 36。这样就制作了树脂密封体 14。之后, 从注模装置取出框架结构 20。图 15 (主要部位平面图) 示出了从注模装置取出的框架结构 20 的状态。在图 15 中, 参考号 41 是粘附在模压装置附属浇口 37 中的附属浇口树脂, 而参考号 42 是粘附在模压装置主浇口内部的主浇口树脂 42。主浇口树脂 42 沿框架结构 20 的纵向存在。附属浇口树脂 41 存在于从框架体 21 的内部到框架体 21 的外部。图 14 示出了沿图 15 中 C-C 线的剖面图。

然后清除附属浇口粘附的树脂 41 和上述框架体 21 外部的的主浇口粘附树脂 42。上述框架体 21 内部的附属浇口树脂 41 被留下。图 16 (主要部位平面图) 示出了这一状态。

然后如图 17 所示, 通过制作在膜基底材料 1A 中的连接孔 6, 将突块电极 15 连接到突块连接电极焊点 2 的背面。突块电极 15 馈以例如衬底上的球, 并借助于红外回熔等而连接。图 18 (外形结构图) 示出了形成突块电极 15 之后的传送状态。在框架结构 20 堆叠到几层的情况下, 在上一步提供的框架结构 20 的附属浇口粘附树脂 41 中, 可确保上下步骤的框架结构 20 之间有间隙。因此, 可保护在下一步骤的框架结构 20 中制造的半导体器件的突块电极 15。由于能够实现框架结构 20 堆叠到几层的状态, 故改善了框架结构 20 的转移。而且改善了半导体器件制造工艺的生产合理

性。

然后，将膜基底材料 1A 切割成特定的形状（基底衬底形状），就几乎完成了带有含膜基底材料 1A 的基底衬底 1 的半导体器件。之后，半导体器件就作为产品出厂。作为产品出厂的半导体器件被安装在印刷电路板的表面上。

而且，借助于在制作树脂密封体 14 之后切割膜基底材料 1A，突块电极 15 可连接成单片状态。

而且，在制作绝缘层 9 之前的步骤中可进行电镀过程。在如本实施例那样在制作绝缘层 9 之后的步骤中完成电镀过程的情况下，如图 19（主要部位剖面图）所示，电镀层 33 制作在突块连接电极焊点 2、安置在基底衬底（膜基底材料 1A）主表面周边区域的导电体 3 和引线连接电极焊点 4 以及突块连接电极焊点 2 的背面上。亦即，电镀层 33 不制作在导电体层与绝缘层 9 之间。在电镀过程于制作绝缘层 9 之前的步骤中完成的情况下，如图 20（主要部位剖面图）所示，电镀层 33 制作在突块连接电极焊点 2、导电体 3、引线连接电极焊点 4、排列在基底衬底 1（膜基底材料 1A）主表面的芯片安装区外围的电镀用的导电体 5、以及突块连接电极焊点 2 的背面。亦即，电镀层 33 制作在导电体层和绝缘层 9 之间。

如上所述，根据本实施例，得到了下列效果。

（1）借助于将绝缘层 9 分割并安置在导电体层上，由于释放了绝缘层 9 膨胀收缩和凝固引起的应力，故可抑制基底衬底 1（膜基底材料 1A）的翘曲和畸变等变化。

而且，由于能够抑制基底衬底 1 的形变，故改善了半导体器件制造工艺的成品率。

（2）借助于制作环绕出气孔 7 周围的挡板 8，可阻止并停止粘接材料 12 流入出气孔 7。其结果是可防止出气孔 7 被粘接材料 12 阻塞，并防止粘接材料 12 向内进入膜基底材料 1A 的背面。

（3）在从基底衬底 1 的背面看半导体器件的情况下，可以看清出气孔 7 排列在偏离基底衬底中心的位置，就像一个标志。

（4）借助于用印刷的方法制作绝缘层 9，比之粘接和制作形成片状绝缘层 9 的情况，可得到低成本的半导体器件。

而且由于能够自由设定绝缘层 9 的图形形状而改善了半导体器件的生产合理性。

(5) 借助于膜基底材料 1A 排列在框架体 21 指定区域的框架结构 20, 改善了半导体器件制造工艺中膜基底材料 1A 的传送, 并改善了对半导体器件制造的管理。

(6) 由于能够防止粘附于膜基底材料 1A 和框架体 21 的树脂芒刺, 故借助于在转移注模方法中用附属浇口路径中带有安装框架结构 20 的框架体 21 的台阶式部位 39 和安装框架结构 20 的膜基底材料 1A 的台阶式部位 40 的压模装置制作树脂密封体 14, 能够减少密封和切割时出现的外来物质。

(7) 在框架结构 20 的框架体 21 中存在浇口树脂 41 的状态下, 突块电极 15 被连接。倘若由此将框架结构 20 堆叠几层, 则由于上部框架结构 20 中的附属浇口树脂 41 可在上部框架结构 20 与下部框架结构 20 之间保持间隙, 而能够保护制作在下部框架结构 20 中的半导体器件的突块电极 15。因此, 由于能够进入框架结构 20 堆叠成多层的状态而改善了框架结构 20 的传送。而且改善了半导体器件制造工艺的生产合理性。

(8) 由于绝缘层 9 安置在突块连接电极焊点 2 上, 故当在基底衬底 1 (膜基底材料 1A) 主表面的芯片安装区上添加粘接材料 12 并安装半导体芯片时, 即使半导体芯片倾斜地安装且粘接材料 12 的膜厚度减小, 半导体芯片 10 也不会接触到突块连接电极焊点 2。因此, 防止了突块连接电极焊点 2 与半导体芯片 10 的短路, 亦即, 也可防止导电体层与半导体芯片 10 的短路。

而且, 即使半导体芯片 10 倾斜地安装且粘接材料 12 的膜厚度减小, 半导体芯片 10 也接触到绝缘层 9 并由此绝缘层 9 支持。结果就防止了导电体 3 与半导体芯片 10 的短路, 亦即, 可防止导电体层与半导体芯片 10 的短路。

(9) 借助于在框架体 21 的粘接区中制备槽口, 由于能够降低框架体 21 材料与膜基底材料 1A 之间的差别引起的应力而可抑制膜基底材料 1A 的翘曲和畸变等变化。

而且, 虽然在上述实施例中解释的是在基底衬底 1 的芯片安装区中的

突块连接电极焊点 2 上制作绝缘层 9 的例子，但绝缘层 9 也可以制作在导电体 3 上。而且，绝缘层 9 可以制作在突块连接电极焊点 2 以及导电体 3 上。在这些情况下，当在基底衬底 1（膜基底材料 1A）主表面的芯片安装区上添加粘接材料 12 并安装半导体芯片 10 时，同上述实施例一样，即使半导体芯片倾斜地安装且粘接材料 12 的膜厚度减小，也可防止突块连接电极焊点 2 与导电体 3 短路，亦即，可防止导电体层与半导体芯片 10 短路。

而且，如图 21（半导体器件的主要部位剖面图）和图 22（基底衬底的平面图），绝缘层 9 可在基底衬底 1 上分割，以便在作为基底衬底 1 主表面周边区且制作在半导体芯片 10 与引线连接电极焊点 4 之间区域的导电体 3 上安装绝缘层 9。此时，由于引线 13 不接触到导电体 3，故可防止靠近电连接于引线 13 的导电体 3 与这些引线 13 短路，亦即，可防止导电体层与引线 13 短路。

而且，如图 23（基底衬底平面图）和图 24（半导体器件的主要部位剖面图）所示，绝缘层 9 被分割成基底衬底 1 上的各个导电体层。然后可在除引线连接电极焊点 4 之外的导电体层的整个范围（突块连接电极焊点 2、导电体 3 和电镀用的导电体 5）内制作绝缘层 9。此时，即使外来的导电材料在半导体器件制造过程中粘附在各个导电体层之间，由于外来导电材料不接触到导电体层，故仍可防止各个导电体层之间的短路。

而且，如图 25（基底衬底平面图）所示，绝缘层 9 可在基底衬底 1 上被分割，且这些被分割的绝缘层 9 能够排列在导电体层上。各个绝缘层 9 制作成方形，有指定的间隙，排列成矩阵。

而且，如图 26（基底衬底的平面图）所示，绝缘层 9 可在基底衬底 1 上被分割，且这些被分割的绝缘层 9 能够排列在导电体层上。各个绝缘层 9 制作成长板形，有间隙地径向排列。

而且，虽然在上述实施例中解释的是安置在基底衬底 1 背面的球形突块电极例子 15，但柱形突块之类的伸出电极甚至由球键合形成的电极，也可用作本发明的电极。

虽然已根据上述实施例具体解释了本发明，但本发明不仅仅局限于上述实施例，而是可以在不超越本发明的要旨的范围内对其做各种改变。

下面解释一下由本申请所公开的本发明所获得的代表性效果。

在带有含柔性膜的基底衬底的半导体器件中，能够抑制基底衬底的形变（翘曲和畸变）。

在带有含柔性膜的基底衬底的半导体器件中，能够抑制基底衬底的形变，并可防止基底衬底的导电体与半导体芯片短路。

在带有含柔性膜的基底衬底的半导体器件中，能够抑制基底衬底的形变，并可防止基底衬底的导电体层与引线短路。

说明书附图

图 1




图 2




图 4




图 5




图 6




图 8




图 7




图 9 (A)



图 9 (B)




图 9 (C)




图 9 (D)




图 9 (E)




图 10 (F)




图 10 (G)




图 11




图 12




图 13




图 14




图 15




图 16




图 17




图 18




图 19




图 20




图 21




图 22




图 23

