

(12) 按照专利合作条约所公布的国际申请

(19) 世界知识产权组织
国际局

(43) 国际公布日
2014 年 2 月 27 日 (27.02.2014)



(10) 国际公布号
WO 2014/029151 A1

- (51) 国际专利分类号:
H01L 21/768 (2006.01) H01L 23/522 (2006.01)
- (21) 国际申请号: PCT/CN2012/081512
- (22) 国际申请日: 2012 年 9 月 17 日 (17.09.2012)
- (25) 申请语言: 中文
- (26) 公布语言: 中文
- (30) 优先权:
201210303691.3 2012 年 8 月 23 日 (23.08.2012) CN
- (71) 申请人 (对除美国外的所有指定国): 中国科学院微电子研究所 (INSTITUTE OF MICROELECTRONICS, CHINESE ACADEMY OF SCIENCES) [CN/CN]; 中国北京市朝阳区北土城西路 3#, Beijing 100029 (CN)。
- (72) 发明人: 及
- (71) 申请人 (仅对美国): 钟汇才 (ZHONG, Huicai) [CN/US]; 美国加利福尼亚州圣荷西市威尔明顿大道 1089 号, California 95129 (US)。梁擎擎 (LIANG, Qingqing) [CN/US]; 美国纽约州拉格朗日镇瑞吉路 28 号, New York 12540 (US)。

- (74) 代理人: 北京汉昊知识产权代理事务所 (普通合伙) (HANHOW INTELLECTUAL PROPERTY PARTNERS); 中国北京市东城区东长安街 1 号东方广场西 1 区 11 层 1111 室朱海波, Beijing 100738 (CN)。
- (81) 指定国 (除另有指明, 要求每一种可提供的国家保护): AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW。
- (84) 指定国 (除另有指明, 要求每一种可提供的地区保护): ARIPO (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, SZ, TZ, UG, ZM, ZW), 欧亚 (AM, AZ, BY, KG, KZ, RU, TJ, TM), 欧洲 (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR), OAPI (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG)。

[见续页]

(54) Title: SEMICONDUCTOR STRUCTURE AND MANUFACTURING METHOD THEREFOR

(54) 发明名称: 一种半导体结构及其制造方法




图 7(a) / Fig. 7(a)

(57) Abstract: Provided is a manufacturing method for a semiconductor structure, comprising: a) forming metal interconnection lines (310) on a substrate; b) forming a mask layer (210) covering the metal interconnection lines (310), and forming an opening (220) on the mask layer (210) for exposing the metal interconnection lines (310); and c) etching and cutting off the metal interconnection lines (310) through the opening (220), so as to isolate the metal interconnection lines (310). Also provided is a semiconductor structure, comprising a substrate and metal interconnection lines (310) formed in the substrate, wherein the end points of the metal interconnection lines (310) are cut off by an insulating wall (330) formed in the substrate. The provided structure and method are beneficial for reducing the end-to-end spacing between adjacent metal interconnection lines, cutting down the device area and solving the problem of short circuits possibly existing between the metal interconnection lines.

(57) 摘要: 提供一种半导体结构的制造方法, 包括: a) 在衬底上形成金属互连线 (310); b) 形成覆盖金属互连线 (310) 的掩膜层 (210), 在掩膜层 (210) 上形成暴露金属互连线 (310) 的开口 (220); c) 通过开口 (220) 刻蚀并断开金属互连线 (310), 实现金属互连线 (310) 的隔离。还提供一种半导体结构, 包括衬底以及在衬底中形成的金属互连线 (310), 其中: 金属互连线 (310) 端

点之间被形成在衬底中的绝缘墙 (330) 所断开。提供的结构和方法利于减小相邻金属互连线端点到端点的间距, 节省器件面积, 以及解决金属互连线之间可能存在的短路问题。



本国际公布:

— 包括国际检索报告(条约第 21 条(3))。

一种半导体结构及其制造方法

[0001] 本申请要求了 2012 年 8 月 23 日提交的、申请号为 201210303691.3、
发明名称为“一种半导体结构及其制造方法”的中国专利申请的优先权，其全
5 部内容通过引用结合在本申请中。

技术领域

[0002] 本发明涉及半导体制造技术，尤其涉及一种半导体结构的制造方
法。

10

背景技术

[0003] 随着半导体结构制造技术的发展，具有更高性能和更强功能的集成
电路要求更大的元件密度，而且各个部件、元件之间或各个元件自身的
尺寸、大小和空间也需要进一步缩小，在半导体结构的制造过程中，光
15 刻技术面临了更高的要求和挑战。传统工艺中形成金属互连线的步骤包
括：首先通过一次性光刻在绝缘材料上形成互连线的光刻图形；然后刻
蚀所述绝缘层，露出底层的互连线，刻出深槽；最后通过沉积或电镀在
深槽中填充金属，并进行化学机械抛光 CMP 形成相互隔离和绝缘的金属
互连线。需要注意的是，在每一层金属互连中，有许多共线的互连线，
20 它们具有相同的关键尺寸和间距。随着器件尺寸进一步按比例缩小，芯
片面积同时也明显减少，传统互连线制作工艺需要进一步改进才能符合
技术发展的需求，如减小共线互连线之间端点到端点的距离，同时要解
决由于金属互连线间距较小可能会出现互连线短路的问题。

25

发明内容

[0004] 本发明的目的是提供一种金属互连线的制造方法，利于减小相邻金
属互连线端点到端点的间距，以及解决金属互连线之间可能存在的短路
问题。该方法包括以下步骤：

(a) 在衬底上形成金属互连线;

(b) 形成覆盖所述金属互连线的掩膜层, 在所述掩膜层上形成暴露所述金属互连线的开口;

(c) 通过所述开口刻蚀并断开所述金属互连线, 实现金属互连线的绝缘隔离。

[0005] 本发明还提供一种半导体结构, 包括衬底以及在衬底中形成的金属互连线, 其中: 金属互连线端点之间被形成在衬底中的绝缘墙所断开。

[0006] 其中, 所述金属互连线的材料为铜、铝、钨、镍。

[0007] 步骤 c) 中刻蚀的方法为 RIE 干法刻蚀、激光烧蚀、电子束刻蚀或聚焦离子束刻蚀。

[0008] 可选地, 完成所述步骤 c) 金属互连线刻蚀之后, 填充所述深槽, 填充所述深槽的材料为 SiO_2 、 SiOF 、 SiCOH 、 SiO 、 SiCO 、 SiCON 等。

[0009] 根据本发明提供的金属互连线结构及其制造方法, 通过一步单独的掩膜刻蚀工艺, 将相连的金属互连线隔断绝缘, 利于减小相邻金属互连线端点到端点的间距, 节省器件面积, 以及解决金属互连线之间可能存在的短路问题。

附图说明

[0010] 通过阅读参照以下附图所作的对非限制性实施例所作的详细描述, 本发明的其它特征、目的和优点将会变得更明显:

[0011] 图 1 为根据本发明的半导体结构制造方法的流程图;

[0012] 图 2(a)至图 8 为根据本发明的一个优选实施例按照图 1 所示流程制造半导体结构的各个阶段的剖面示意图。

[0013] 附图中相同或相似的附图标记代表相同或相似的部件。

具体实施方式

[0014] 下面详细描述本发明的实施例, 所述实施例的示例在附图中示出, 其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类

似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本发明，而不能解释为对本发明的限制。下文的公开提供了许多不同的实施例或例子用来实现本发明的不同结构。为了简化本发明的公开，下文中对特定例子的部件和设置进行描述。当然，它们仅仅为示例，并且目的不在于限制本发明。此外，本发明可以在不同例子中重复参考数字和/或字母。这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施例和/或设置之间的关系。此外，本发明提供了的各种特定的工艺和材料的例子，但是本领域普通技术人员可以意识到其他工艺的可应用于性和/或其他材料的使用。另外，以下描述的第一特征在第二特征之“上”的结构可以包括第一和第二特征形成为直接接触的实施例，也可以包括另外的特征形成在第一和第二特征之间的实施例，这样第一和第二特征可能不是直接接触。

[0015] 图 1 为根据本发明的半导体结构制造方法的流程图，图 2(a)至图 7(b)为根据本发明的一个实施例按照图 1 所示流程制造半导体结构的各个阶段的剖面示意图。下面将结合图 2(a)至图 8 对图 1 中形成半导体结构的方法进行具体地描述。需要说明的是，本发明实施例的附图仅是为了示意的目的，因此没有必要按比例绘制。

[0016] 参考图 2(a)至图 5(b)，在步骤 S101 中，在衬底上形成金属互连线。其中，步骤 S101 又包括以下三个步骤：i) 在绝缘层上形成一层光刻胶，并进行图形化；ii) 刻蚀所述绝缘层形成沟槽；iii) 在所述沟槽中形成金属互连线。

[0017] 其中，所述绝缘层在所述衬底之上，所述绝缘层可以是一层或多层结构，其材料可以是氧化硅、氮化硅、氮氧化硅、硼硅玻璃、磷硅玻璃、硼磷硅玻璃中的一种或其组合。所述衬底未在图中示出，其材料包括硅衬底(例如晶片)。根据现有技术公知的设计要求(例如 P 型衬底或者 N 型衬底)，衬底可以包括各种掺杂配置。其他实施例中衬底还可以包括其他基本半导体，例如锗。或者，衬底可以包括化合物半导体，例如碳化硅、砷化镓、砷化铟或者磷化铟。典型地，衬底的厚度可以是但不限于约几

百微米，例如可以在 100 μ m -800 μ m 的厚度范围内。所述衬底中还可以包含场效应晶体管、二极管、三极管、互连线等电路元器件结构。

[0018] 具体地，首先，在绝缘层上形成一层光刻胶 200，并进行图形化，图 2(a)和图 2(b)所示分别为在绝缘层上形成图形化光刻胶层的俯视图和剖面图。其中所述绝缘层具有两层结构，绝缘层 101 和绝缘层 102。通过曝光显影，在光刻胶 200 上形成开口 201，定义金属互连线的图形。

[0019] 特别地，对于在电路版图设计中共线且相邻的金属互连线，其端点到端点的间距比较小的情况，在步骤 S101 中不将其隔断。

[0020] 然后，通过开口 201 刻蚀所述绝缘层，形成沟槽 300，所述沟槽 300 贯穿所述绝缘层 102，并深入绝缘层 101 中，如图 3(a)和 3(b)所示，随后去除所述光刻胶 200，如图 4(a)和 4(b)所示。刻蚀所述绝缘层的方法可以为干法 RIE 刻蚀或其他刻蚀方法。

[0021] 然后在所述沟槽 300 中填充金属，并进行化学机械抛光 CMP，形成金属互连线 310，如图 5(a)和 5(b)所示。所述金属互连线的材料为铜、铝、钨、镍等，可以通过化学气相淀积、电镀、溅射等合适的方法填充所述沟槽。可选地，在填充金属之前，还包括在所述沟槽的侧壁形成阻挡层 311，如图 5(a)和 5(b)所示，防止金属电迁移，避免器件失效。所述阻挡层 311 的材料为 Ti、TiN、Ta、TaN 等。

[0022] 参考图 6(a)和图 6(b)，在步骤 S102 中，形成覆盖所述金属互连线的掩膜层 210，在所述掩膜层 210 上形成暴露所述金属互连线的开口 220。其中，所述掩膜层 210 的材料为光刻胶、氮化硅等，所述掩膜层 210 与所述绝缘层 101、102 具有不同的刻蚀选择比，通过曝光显影或干法 RIE 刻蚀形成开口 220。

[0023] 随后如图 7(a)和图 7(b)所示，执行步骤 S103，通过所述开口 220 刻蚀所述金属互连线 310 和阻挡层 311，形成深槽 320，实现金属互连线的绝缘隔离。刻蚀的方法包括 RIE 干法刻蚀、激光烧蚀、电子束刻蚀或聚焦离子束刻蚀。去除光刻胶，形成深槽 320，刻穿所述金属互连线 310 和阻挡层 311，直到底部的绝缘层材料。由于刻蚀金属互连线 310 与刻蚀绝缘层 101 和 102

的速率可能不同，因此优选采用对金属互联线 310 的刻蚀速率更快的刻蚀方式，保证金属互联线 310 能够被刻蚀断开即可。通过刻蚀，将相连的两段金属互连线隔断绝缘，用光刻尺度控制共线的金属互连线端点到端点的间距，缩小了距离，节省了面积，同时避免出现金属互连线短路的问题。

- 5 [0024] 可选地，形成深槽 320 后，对深槽 320 进行填充，形成绝缘墙 330（如图 8 所示），填充材料为 SiO_2 、 SiOF 、 SiCOH 、 SiO 、 SiCO 、 SiCON 等低 k 材料，利于减小互连线间的电容。所述绝缘墙 330 的填充材料可以与衬底的绝缘层 101 和 102 不同。优选地，所述绝缘墙 330 的厚度小于所述金属互联线的宽度。通过本发明的方法和结构可以实现较小的金属互联线端点
- 10 之间的距离。

[0025] 随后按照常规半导体制造工艺的步骤完成半导体器件的制造，例如重复上述金属互连线的制作方法，制作新一层金属互连线，制作焊盘等。

- [0026] 虽然关于示例实施例及其优点已经详细说明，应当理解在不脱离本发明的精神和所附权利要求限定的保护范围的情况下，可以对这些实施
- 15 例进行各种变化、替换和修改。对于其他例子，本领域的普通技术人员应当容易理解在保持本发明保护范围内的同时，工艺步骤的次序可以变化。

- [0027] 此外，本发明的应用范围不局限于说明书中描述的特定实施例的工艺、机构、制造、物质组成、手段、方法及步骤。从本发明的公开内容，
- 20 作为本领域的普通技术人员将容易地理解，对于目前已存在或者以后即将开发出的工艺、机构、制造、物质组成、手段、方法或步骤，其中它们执行与本发明描述的对应实施例大体相同的功能或者获得大体相同的结果，依照本发明可以对它们进行应用。因此，本发明所附权利要求旨在将这些工艺、机构、制造、物质组成、手段、方法或步骤包含在其保
- 25 护范围内。

权 利 要 求

1、一种半导体结构的制造方法，该方法包括以下步骤：

(a) 在衬底上形成金属互连线；

5 (b) 形成覆盖所述金属互连线的掩膜层，在所述掩膜层上形成暴露所述金属互连线的开口；

(c) 通过所述开口刻蚀并断开所述金属互连线，实现金属互连线的绝缘隔离。

10 2、根据权利要求 1 所述的方法，其中所述金属互连线的材料为铜、钨、铝、镍。

3、根据权利要求 1 所述的方法，其中步骤 a) 中，所述衬底上具有一层或多层绝缘层。

4、根据权利要求 3 所述的方法，其中，所述绝缘层的材料为氧化硅、氮化硅、氮氧化硅、硼硅玻璃、磷硅玻璃、硼磷硅玻璃中的一种或其组合。

15 5、根据权利要求 1 所述的方法，其中步骤 c) 中刻蚀并断开所述金属互连线的方法为 RIE 干法刻蚀、激光烧蚀、电子束刻蚀或聚焦离子束刻蚀。

6、根据权利要求 1 所述的方法，其中，步骤 a) 包括：

(i) 在绝缘层上形成一层光刻胶，并进行图形化；

(ii) 刻蚀所述绝缘层形成沟槽；

20 (iii) 在所述沟槽中形成金属互连线。

7、根据权利要求 6 所述的方法，其中步骤 iii) 中形成金属互连线之前还包括在所述沟槽的侧壁形成阻挡层。

8、根据权利要求 7 所述的方法，其中所述阻挡层的材料为 Ti、TiN、Ta、TaN 等。

25 9、根据权利要求 1 所述的方法，其中步骤 c) 中还包括：完成所述金属互连线刻蚀之后，填充所述开口。

10、根据权利要求 9 所述的方法，填充所述开口的材料为 SiO₂、SiOF、SiCOH、SiO、SiCO、SiCON 等。

11、一种半导体结构，包括衬底以及在衬底中形成的金属互联线，其中：金属互联线端点之间被形成在衬底中的绝缘墙所断开。

12、根据权利要求 11 所述的半导体结构，其中，所述绝缘墙的材料与衬底的材料不同。

5 13、根据权利要求 11 或 12 所述的半导体结构，其中，所述绝缘墙的厚度小于所述金属互联线的宽度。




图 1




图 2(a)




图 2 (b)




图 3(a)




图 3(b)




图 4(a)




图 4 (b)




图 5(a)




图 5 (b)




图 6(a)




图 6 (b)




图 7(a)




图 7 (b)




图 8

INTERNATIONAL SEARCH REPORT

International application No.
PCT/CN2012/081512

A. CLASSIFICATION OF SUBJECT MATTER

See the extra sheet

According to International Patent Classification (IPC) or to both national classification and IPC

B. FIELDS SEARCHED

Minimum documentation searched (classification system followed by classification symbols)

IPC: H01L 21/-; H01L 23/-

Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched

Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)

CPRS, EPODOC, DWPI, CNKI, wiring or (Metal 1w line), etch or etching or etched, cut+ or disconnection or sever+ interconnection, spacing, distance, endpoint, shorten, reduce, insulating wall, pore, trench

C. DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
X	CN 102034763 A (TOSHIBA KK) 27 April 2011 (27.04.2011) description, paragraphs [0013] to [0063] and figures 1 to 4	1-5, 9-13
Y		6-8
Y	CN 101114608 A (HYNIX SEMICONDUCTOR INC.) 30 January 2008 (30.01.2008) description, page 3, line 1 to page 4, line 5 and figures 2 to 8	6-8

☐ Further documents are listed in the continuation of Box C.

☒ See patent family annex.

* Special categories of cited documents:	“T” later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention
“A” document defining the general state of the art which is not considered to be of particular relevance	“X” document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone
“E” earlier application or patent but published on or after the international filing date	“Y” document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art
“L” document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified)	“&” document member of the same patent family
“O” document referring to an oral disclosure, use, exhibition or other means	
“P” document published prior to the international filing date but later than the priority date claimed	

Date of the actual completion of the international search 17 May 2013 (17.05.2013)	Date of mailing of the international search report 30 May 2013 (30.05.2013)
Name and mailing address of the ISA State Intellectual Property Office of the P. R. China No. 6, Xitucheng Road, Jimenqiao Haidian District, Beijing 100088, China Facsimile No. (86-10) 62019451	Authorized officer XU, Xiaoling Telephone No. (86-10) 62411900

INTERNATIONAL SEARCH REPORT
Information on patent family members

International application No.
PCT/CN2012/081512

Patent Documents referred in the Report	Publication Date	Patent Family	Publication Date
CN 102034763 A	27.04.2011	TW 201133709 A	01.10.2011
		KR 1182887 B1	13.09.2012
		US 2011070713 A1	24.03.2011
		JP 4929332 B2	09.05.2012
		JP 2011071226 A	07.04.2011
		KR 20110033028 A	30.03.2011
CN 101114608 A	30.01.2008	JP 2008034842 A	14.02.2008
		US 7935625 B2	03.05.2011
		CN 101114608 B	08.09.2010
		US 2008026570 A1	31.01.2008
		KR 20080009981 A	30.01.2008
		KR 100880312 B1	28.01.2009

INTERNATIONAL SEARCH REPORT

International application No.

PCT/CN2012/081512

Continuation of : **CLASSIFICATION OF SUBJECT MATTER**

H01L 21/768 (2006.01) i

H01L 23/522 (2006.01) i

A. 主题的分类

参见附加页

按照国际专利分类(IPC)或者同时按照国家分类和 IPC 两种分类

B. 检索领域

检索的最低限度文献(标明分类系统和分类号)

IPC: H01L 21/-; H01L 23/-

包含在检索领域中的除最低限度文献以外的检索文献

在国际检索时查阅的电子数据库(数据库的名称, 和使用的检索词(如使用))

CPRS,EPODOC,DWPI,CNKI, 互连, 布线, 导线, 金属线, 间距, 距离, 端点, 缩短, 变短, 减小, 缩小, 绝缘墙, 断开, 切断, 隔开, 蚀刻, 刻蚀, 孔, 槽, wiring or metal 1w line, etch or etching or etched,cut+ or disconnection or sever+

C. 相关文件

类 型*	引用文件, 必要时, 指明相关段落	相关的权利要求
X	CN102034763A (株式会社东芝) 27.4 月 2011 (27.04.2011) 说明书第 0013 段至 0063 段, 附图 1 至 4	1-5,9-13
Y		6-8
Y	CN101114608A (海力士半导体有限公司) 30.1 月 2008 (30.01.2008) 说明书第 3 页第 1 行至第 4 页第 5 行, 附图 2 至 8	6-8

☐ 其余文件在 C 栏的续页中列出。☒ 见同族专利附件。

* 引用文件的具体类型:

“A” 认为不特别相关的表示了现有技术一般状态的文件

“E” 在国际申请日的当天或之后公布的在先申请或专利

“L” 可能对优先权要求构成怀疑的文件, 或为确定另一篇引用文件的公布日而引用的或者因其他特殊理由而引用的文件(如具体说明的)

“O” 涉及口头公开、使用、展览或其他方式公开的文件

“P” 公布日先于国际申请日但迟于所要求的优先权日的文件

“T” 在申请日或优先权日之后公布, 与申请不相抵触, 但为了理解发明之理论或原理的在后文件

“X” 特别相关的文件, 单独考虑该文件, 认定要求保护的发明不是新颖的或不具有创造性

“Y” 特别相关的文件, 当该文件与另一篇或者多篇该类文件结合并且这种结合对于本领域技术人员为显而易见时, 要求保护的发明不具有创造性

“&” 同族专利的文件

国际检索实际完成的日期

17.5 月 2013(17.05.2013)

国际检索报告邮寄日期

30.5 月 2013 (30.05.2013)

ISA/CN 的名称和邮寄地址:

中华人民共和国国家知识产权局

中国北京市海淀区蓟门桥西土城路 6 号 100088

传真号: (86-10)62019451

受权官员

徐小岭

电话号码: (86-10) 62411900

国际检索报告

关于同族专利的信息

国际申请号

PCT/CN2012/081512

检索报告中引用的 专利文件	公布日期	同族专利	公布日期
CN102034763A	27.04.2011	TW201133709A	01.10.2011
		KR1182887B1	13.09.2012
		US2011070713A1	24.03.2011
		JP4929332B2	09.05.2012
		JP2011071226A	07.04.2011
CN101114608A	30.01.2008	KR20110033028A	30.03.2011
		JP2008034842A	14.02.2008
		US7935625B2	03.05.2011
		CN101114608B	08.09.2010
		US2008026570A1	31.01.2008
		KR20080009981A	30.01.2008
		KR100880312B1	28.01.2009

续：主题的分类

H01L 21/768 (2006.01) i

H01L 23/522 (2006.01) i