(19) 대한민국특허청(KR)
(12) 등록특허공보(B1)

(51) 。Int. Cl. [7]
G11C 7/00

(45) 공고일자 2002년05월16일
(11) 등록번호 10-0336573
(24) 등록일자 2002년05월01일

(21) 출원번호 10-1999-0053896
(22) 출원일자 1999년11월30일

(65) 공개번호 특2001-0048989
(43) 공개일자 2001년06월15일

(73) 특허권자 주식회사 하이닉스반도체
박종섭
경기 이천시 부발읍 아미리 산136-1

(72) 발명자 곽종태
경기도이천시대월면사동리441-1현대전자아파트101-1003
신동우
경기도이천시부발읍아미리산148-1현대아파트106-202
백종섭
경기도이천시증포동대우아파트102-501
구철희
경기도이천시부발읍아미리148-1현대전자임대아파트105-207
박낙규
경기도성남시수정구태평4동2621번지

(74) 대리인 강성배

심사관 : 최정윤

(54) 램버스 디램

요약

본 발명은 램버스 디램에 있어서, 인가되는 명령이 리드 명령이나 커런트 컨트롤 명령인지를 미리 판단하여 리드나 커런트 컨트롤 명령에서만 내부 데이타를 외부로 출력시키기 위한 클럭 신호를 인에이블 시킴으로써 파워 소모를 줄인 램버스 디램에 관한 것이다. 이를 위한 본 발명에 의한 램버스 디램에서는, 상기 램버스 디램의 모듈상에서 모듈에 꽂혀있는 각 램버스 디램은 COLC 패킷과 COLX 패킷으로 구성된 SCP 명령 패킷을 수신하며, 자신의 디바이스 ID와 상기 COLC 패킷에서 명령을 수행해야 할 디바이스 ID(DC[4:0])가 일치하면 제 1 신호를 발생하고 상기 COLX 패킷에서 명령을 수행해야 할 디바이스 ID(DX[4:0])와 일치하면 제 2 신호를 발생하고, 상기 SCP 명령 패킷에 리드 명령이 인가되면 제 3 신호를 발생하고, 상기 SCP 명령 패킷에 리드 컨트롤 명령이 인가되면 제 4 신호를 발생하며, 상기 제 1 내지 제 4 신호를 수신으로하며 상기 제 1 신호와 상기 제 2 신호 중 어느 하나가 인에이블되고 상기 제 3 신호와 상기 제 4 신호 중 어느 하나가 인에이블될 때 상기 램버스 디램의 리드 동작을 위한 리드클럭신호를 인에이블시키도록 제어하

는 제 1 클럭 신호를 발생하는 신호발생수단과, 상기 램버스 디램으로 수신된 명령 신호가 리드 명령 또는 커런트 컨트롤 명령일 경우 인에이블된 상기 리드클럭신호가 계속 유지되도록 제어하는 제 2 클럭 신호를 발생하는 신호보전수단과, 상기 신호발생수단의 출력 신호를 수신하여 상기 램버스 디램으로 수신된 명령 신호가 리드 명령 또는 커런트 컨트롤 명령이 아닐 경우 인에이블된 상기 리드클럭신호가 디스에이블되도록 제어하는 제 3 클럭 신호를 발생하는 제어수단과, 상기 제 2 및 제 3 클럭 신호와 상기 제 1 및 제 2 신호를 수신하여 이들 신호가 모두 '로우'일 때 상기 리드클럭신호를 발생하는 NAND 게이트를 구비한 것을 특징으로 한다.

대표도

도 4

명세서

도면의 간단한 설명

도 1a는 종래기술에 따른 램버스 디램의 COLC 패킷 구조도

도 1b는 종래기술에 따른 램버스 디램의 COLX 패킷 구조도

도 2는 종래의 tclk_en 신호 발생 회로도

도 3은 종래기술에 따른 램버스 디램의 COL 패킷의 동작 타이밍도

도 4는 본 발명에 의한 램버스 디램의 tclk_en 신호 발생 회로도

도 5는 본 발명에 의한 램버스 디램의 COL 패킷의 동작 타이밍도

* 도면의 주요부분에 대한 부호의 설명 *

10, 100 : 신호 발생부 20 : 신호 보전부

30 : 제어부

발명의 상세한 설명

발명의 목적

발명이 속하는 기술 및 그 분야의 종래기술

본 발명은 램버스(Rambus) 디램(DRAM)의 클럭 제어에 관한 것으로, 특히 인가되는 명령이 리드(Read)나 커런트 컨트롤(current control) 명령인지를 미리 판단하여 이 명령에서만 내부 데이타를 외부로 출력시키기 위한 클럭 신호('tclk')를 인에이블 시킴으로써 파워 소모를 줄인 램버스 디램에 관한 것이다.

일반적으로, 램버스 디램은 패킷(packet) 형태의 데이타 및 콘트롤 신호를 전송하는 패킷 구동형 메모리 소자로서, 램버스 채널(channel) 상에 다수개의 램버스 디램들이 연결되어 있다. 이들 각 램버스 디램은 램버스 채널을 통해 하나의 램버스 메모리 콘트롤러(controller)에 의해 제어를 받게 된다.

램버스 디램에서 구현된 명령어 패킷에는 PCP와 SCP 두 가지가 있는데, 이중 SCP(Secondary control packet)의 형태는 도 1a 및 도 1b에서 보는 바와 같이, COLC 패킷(도 1a)과 COLX 패킷(도 1b) 두 가지로 나뉜다.

도시한 바와 같이, SCP는 CFM 클럭에 동기되어 연속적으로 총 5개의 핀(COL0, COL1, … , COL4)을 통해 명령이 인가된다.

COLC 패킷(도 1a)에서 DC[4:0]은 명령을 수행해야 할 디바이스 ID를 나타내는 값이고, COP[3:0]는 명령어 OP_code이다(여기서, OP_code는 디바이스가 수행해야 할 명령어 코드를 의미한다).

COLC 패킷의 COP[3:0]에 따라 리드(Read), 라이트(Write), 프리차지(PRECH) 등의 여러 명령을 수행할 수도 있으며, COLX 패킷의 XOP[4:0]에 따라 커런트 콘트롤, 프리차지 등의 명령을 수행할 수 있다.

COLX 패킷(도 1b)에서는 DX[4:0]이 디바이스 ID를 나타내고 XOP[4:0]는 역시 명령어 OP_code를 나타내는 곳이다.

COLC 패킷과 COLX 패킷은 서로 합쳐져서 동시에 인가될 수도 있는데, SCP는 동시에 두 디바이스에다 명령을 인가할 수 있다.

두 패킷 모두 S 비트(bit)가 '1'이 되면 4 사이클 동안 시리얼(serial) 데이타를 받아들여 복호화 과정으로 들어가게 된다. 두 패킷중 어느 하나의 패킷으로만 하나의 디바이스에다 명령을 인가하고자 할 경우에도 역시 S 비트는 '1'이 되어 있어야 하고 이렇게되면 자연히 다른 나머지 패킷도 받아들여져 명령어 복호화 과정으로 들어가게된다. 곧 불필요하게 나머지 하나의 패킷에 대한 명령어 복호화를 하게 되므로 외부에서는 반드시 아무 동작도 하지 않음을 의미하는 명령(NO Operation)을 인가하게 될 것이지만 각 패킷에 포함되어 있는 디바이스 ID는 모듈에 꽂혀있는 32개의 디바이스중 어느 하나와는 반드시 매치(match)하게 된다(디바이스 ID 비트는 총 5비트 이므로). 이렇게 되면 임의의 다른 디바이스 하나가 내부의 idhit_cas_ff1 라는 신호를 인에이블시켜 내부의 tclk을 동작시키는 그리치(glitch)가 발생하게 된다. 곧, 이러한 명령이 인가될 때마다 불필요한 전류를 소모하게 된다.

도 2는 종래의 'tclk_en' 신호 발생 회로도로서, 'idhit_cas_ff1'와 'idhit_cas_othr' 신호 중 어느 하나가 '하이'가 되면 'tclk_en' 신호를 '하이'로 만들어 'tclk' 신호를 생성시키는 신호 발생부(10)와, 리드(Read)나 커런트 컨트롤 명령일 경우 인에이블된 'tclk_en' 신호를 계속 유지시키기 위한 신호 보전부(20)와, 리드나 커런트 컨트롤 명령이 아닐 경우 인에이블된 'tclk_en' 신호를 다시 디스에이블 시키는 제어부(30)로 구성된다.

램버스 디램의 모듈(최대 32개 디바이스) 상에서 SCP 명령 패킷으로 명령을 인가하게 되면, 모듈에 꽂혀있는 각 램버스 디램은 DC[4:0]와 DX[4:0]을 참조하여 자신이 가지고 있는 디바이스 ID와 비교하여 DC[4:0]의 값이 자신의 ID와 일치하면 'idhit_cas_ff1' 신호를 '하이'로 만들고, 만약 DX[4:0]와 자신의 디바이스 ID가 일치하면 'idhit_cas_other' 신호를 '하이'로 만든다.

종래의 'tclk_en' 신호 발생 회로는 도시된 바와 같이, 'idhit_cas_ff1' 신호와 'idhit_cas_othr' 신호 중 어느 하나가 '하이'가 되면 그 신호가 반전되어 NAND 게이트(NA3)의 입력으로 들어가게 되므로 곧바로 'tclk_en' 신호가 '하이'가 되어 'tclk' 신호를 무조건 발생시킨다. 그리고, NAND 게이트(NA1)의 출력인 'etck_en' 신호도 '하이'가 되어 래치 회로인 플립플럽(FF4)의 인에이블 단자(EN)를 '하이'로 만든다. 따라서, 플립플럽(FF4)의 출력인 'ten_in2_b' 신호는 '로우'가 되어 플립플럽(FF4)의 S 단자를 통해 세트(Q = '1') 되지 않는 이상 계속해서 NAND 게이트(NA3)의 출력인 'tclk_en' 신호는 '하이'가 된다.

만약, 특정한 명령이 인가되어서 만들어지는 NAND 게이트(NA3)의 'ten_in1_b' 입력 신호가 '로우'로 되지않으면 플립플럽(FF4)의 출력신호는 3 사이클 후 세트(Q = '1')되므로('etck_en' 신호가 계속해서 전달되어 'etck_en_rst' 신호가 '1'이 되므로), 'tclk_en' 신호의 '하이' 값을 그제서야 '로우'로 떨어뜨리게 된다.

곧 모듈 상에서 32개의 디바이스 중 하나의 디바이스에다 COLC 패킷이나 COLX 패킷 중 어느 하나의 패킷으로만 명령을 인가하는 시퀀스(sequence)를 계속해서 가져갈 경우 나머지 하나의 패킷이 가지고 있는 디바이스 ID 값(COLC 패킷의 DC[4:0]이나 COLX 패킷의 DX[4:0]값)과 일치하는 어느 임의의 디바이스 내부에서는 불필요한 'tclk' 토글링이 3 사이클동안 일어나게 된다.

예를 들어, 모듈에 32개의 램버스 디램이 꽂혀 있다고 할때, 외부에서 COLC 패킷으로만 10번 디바이스에다(DC = '01010') 리드 명령(COP = '0011')을 인가하는 경우에 COLX 패킷의 값을 DX = '00000', XOP = '00000'로 하게 되는 것이 보통인데, 이럴 경우 DX 값이 '0'이므로, 0번 디바이스 내부에서 디바이스 ID 가 매치되었다는 신호(idhit_cas_othr)가 '하이'가 되어 원래는 10번 디바이스에서만 'tclk' 신호가 토글링 해야 할 것이 0번 디바이스에서도 'tclk' 신호의 토글링이 일어나다가 XOP가 '0'임을 보고 3 사이클 후 다시 'tclk'을 디스에이블 시키는 동작이 일어난다.

도 3은 종래기술에 따른 램버스 디램의 COL 패킷의 동작 타이밍을 나타낸 것이다.

COLX 패킷으로 명령이 인가되어 'idhit_cas_othr' 신호(h)가 '하이'로 되면, 그 순간 'tclk_en' 신호(d)가 '하이'가 되어 tclka 신호(e)와 tclkb 신호(f)가 동작하여 펄스를 발생한다. 하지만, 뒤늦게 리드(Read)나 커런트 컨트롤 명령이 아닐 경우 3 사이클 후 'tclk_en' 신호가 디스에이블 됨을 알 수 있다.

발명이 이루고자 하는 기술적 과제

이와 같이 구성된 종래의 램버스 디램에 있어서는, SCP 패킷 명령이 인가되면 내부 'tclk_en' 이라는 신호를 '하이'로 만들어 'tclk' 신호를 동작하도록 했다가 나중에 명령어를 분석한 결과를 참조하여 인가된 명령이 리드나 커런트 컨트롤 명령이 아니면 다시 3 사이클 후 'tclk_en' 신호를 디스에이블 하기 때문에 'tclk' 신호가 불필요하게 토글링을 하게되어 전류를 소모하게 되는 문제점이 있었다.

따라서, 본 발명은 상기 문제점을 해결하기 위하여 이루어진 것으로, 본 발명의 목적은 인가되는 명령이 리드(Read)나 커런트 컨트롤 명령인지를 미리 판단하여 리드(Read)나 커런트 컨트롤 명령에서만 내부 데이타를 외부로 출력시키기 위한 클럭 신호('tclk')를 인에이블 시킴으로써 파워 소모를 줄인 램버스 디램을 제공하는데 있다.

발명의 구성 및 작용

상기 목적을 달성하기 위하여, 본 발명의 램버스 디램은 상기 램버스 디램의 모듈상에서 모듈에 꽂혀있는 각 램버스 디램은 COLC 패킷과 COLX 패킷으로 구성된 SCP 명령 패킷을 수신하며, 자신의 디바이스 ID와 상기 COLC 패킷에서 명령을 수행해야 할 디바이스 ID(DC[4:0])가 일치하면 제 1 신호를 발생하고 상기 COLX 패킷에서 명령을 수행해야 할 디바이스 ID(DX[4:0])와 일치하면 제 2 신호를 발생하고, 상기 SCP 명령 패킷에 리드 명령이 인가되면 제 3 신호를 발생하고, 상기 SCP 명령 패킷에 리드 컨트롤 명령이 인가되면 제 4 신호를 발생하며, 상기 제 1 내지 제 4 신호를 수신으로하며 상기 제 1 신호와 상기 제 2 신호 중 어느 하나가 인에이블되고 상기 제 3 신호와 상기 제 4 신호 중 어느 하나가 인에이블될 때 상기 램버스 디램의 리드 동작을 위한 리드클럭신호를 인에이블시키도록 제어하는 제 1 클럭 신호를 발생하는 신호발생수단과, 상기 램버스 디램으로 수신된 명령 신호가 리드 명령 또는 커런트 컨트롤 명령일 경우 인에이블된 상기 리드클럭신호가 계속 유지되도록 제어하는 제 2 클럭 신호를 발생하는 신호보전수단과, 상기 신호발생수단의 출력 신호를 수신하여 상기 램버스 디램으로 수신된 명령 신호가 리드 명령 또는 커런트 컨트롤 명령이 아닐 경우 인에이블된 상기 리드클럭신호가 디스에이블되도록 제어하는 제 3 클럭 신호를 발생하는 제어수단과, 상기 제 2 및 제 3 클럭 신호와 상기 제 1 및 제 2 신호를 수신하여 이들 신호가 모두 '로우'일 때 상기 리드클럭신호를 발생하는 NAND 게이트를 구비한 것을 특징으로 한다.상기 신호발생수단은 상기 제 1 신호와 상기 제 3 신호를 2입력으로 하는 제 1 NAND 게이트와, 상기 제 2 신호와 상기 제 4 신호를 2입력으로 하는 제 2 NAND 게이트와, 상기 제 1 및 제 2 NAND 게이트의 출력 신호를 2입력으로 하는 제 3 NAND 게이트로 구성된 것을 특징으로 한다.

이하, 본 발명의 실시예에 관하여 첨부도면을 참조하면서 상세히 설명한다.

또, 실시예를 설명하기 위한 모든 도면에서 동일한 기능을 갖는 것은 동일한 부호를 사용하고 그 반복적인 설명은 생략한다.

도 4는 본 발명에 의한 램버스 디램의 tclk_en 신호 발생 회로도로서, 리드(Read) 명령이나 커런트 컨트롤 명령 상태에서 'idhit_cas_ff1' 신호와 'idhit_cas_othr' 신호 중 어느 하나가 '하이'일 때 'tclk_en' 신호를 '하이'로 만들어 'tclk' 신호를 생성시키는 신호 발생부(100)와, 리드나 커런트 컨트롤 명령일 경우 인에이블된 'tclk_en' 신호를 계속 유지시키기 위한 신호 보전부(20)와, 리드나 커런트 컨트롤 명령이 아닐 경우 인에이블된 'tclk_en' 신호를 다시 디스에이블 시키는 제어부(30)와, 상기 'idhit_cas_ff1' 신호 및 'idhit_cas_othr' 신호와, 상기 신호 보전부(20)의 출력 신호(ten_in2_b) 및 상기 제어부(30)의 출력 신호(ten_in1_b)를 입력으로하여 리드 명령이나 커런트 컨트롤 명령에서만 'tclk_en' 신호를 발생시키는 논리 회로부(NA3)로 구성된다. 여기서, 논리 회로부는 NAND 논리를 갖는 게이트 소자(NA3)이다.

그리고, 상기 신호 발생부(100)는 COLC 패킷의 op_code인 COP[3:0]에서 리드(Read)나 커런트 컨트롤 명령을 의미하는 비트인 COP[1] 신호(rqin2< 1 신호)와 'idhit_cas_ff1' 신호를 입력하여 리드 명령시 상기 'idhit_cas_ff1' 신호가 '하이'이고 rqin2< 1 신호도 '하이'이면 '로우' 논리 신호를 발생시키는 NAND 게이트(NA9)와, COLC 패킷의 op_code인 COP[3:0]에서 리드(Read)나 커런트 컨트롤 명령을 의미하는 비트인 COP[1] 신호(rqin3< 3 신호)와 'idhit_cas_othr' 신호를 입력하여 리드 명령시 상기 'idhit_cas_othr' 신호가 '하이'이고 rqin2< 1 신호도 '하이'이면 '로우' 논리 신호를 발생시키는 NAND 게이트(NA10)와, 상기 NAND 게이트(NA9, NA10)의 출력 신호중 어느 1개가 '로우'이면 '하이' 논리 신호를 출력하는 NAND 논리 게이트(NA1)로 구성된다.

램버스 디램의 모듈(최대 32개 디바이스) 상에서 SCP 명령 패킷으로 명령을 인가하게 되면, 모듈에 꽂혀있는 각 램버스 디램은 DC[4:0]와 DX[4:0]을 참조하여 자신이 가지고 있는 디바이스 ID와 비교하여 DC[4:0]의 값이 자신의 ID와 일치하면 'idhit_cas_ff1' 신호를 '하이'로 만들고, 만약 DX[4:0]와 자신의 디바이스 ID가 일치하면 'idhit_cas_other' 신호를 '하이'로 만든다.

만약 'idhit_cas_ff1' 신호가 '하이'이고 리드(Read) 명령을 의미하는 rqin2< 1 신호가 '하이'이면 상기 NAND 게이트(NA9)의 출력 신호는 '로우'가 되어 'idhit_cas_othr' 신호 및 리드 명령을 의미하는 rqin3< 3 신호를 입력으로하는 NAND 게이트(NA10)의 출력 신호에 관계없이 NAND 논리 게이트(NA1)의 출력 신호(etck_en)을 '하이'로 만들어 'tclk_en' 신호를 발생시킨다. 이때, 리드 명령을 의미하는 rqin2< 1 신호가 '로우'이면 상기 NAND 게이트(NA9)는 'idhit_cas_ff1' 신호의 상태와 관계없이 '하이'를 출력하게 되어 NAND 논리 게이트(NA1)의 출력 신호(etck_en)을 '로우'로 만들어 'tclk_en' 신호를 발생시키지 못하도록 한다.

그리고, 'idhit_cas_othr' 신호가 '하이'이고 커런트 컨트롤 명령을 의미하는 rqin3< 3 신호가 '하이'이면 상기 NAND 게이트(NA10)의 출력 신호는 '로우'가 되어 'idhit_cas_ff1' 신호 및 리드 명령을 의미하는 rqin2< 1 신호를 입력으로하는 NAND 게이트(NA9)의 출력 신호에 관계없이 NAND 논리 게이트(NA1)의 출력 신호(etck_en)을 '하이'로 만들어 'tclk_en' 신호를 발생시킨다. 이때, 리드 명령을 의미하는 rqin3< 3 신호가 '로우'이면 상기 NAND 게이트(NA10)는 'idhit_cas_othr' 신호의 상태와 관계없이 '하이'를 출력하게 되어 NAND 논리 게이트(NA1)의 출력 신호(etck_en)을 '로우'로 만들어 'tclk_en' 신호를 발생시키지 못하도록 한다.

즉, 리드 명령시 상기 'idhit_cas_ff1' 신호가 '하이'일 때와 커런트 컨트롤 명령시 상기 'idhit_cas_othr' 신호가 '하이'가 되면 'tclk_en' 신호를 '하이'로 만들어 'tclk' 신호를 발생시키고, 리드 명령 상태나 커런트 컨트롤 명령 상태가 아닐 때는 상기 'idhit_cas_ff1' 신호와 'idhit_cas_othr' 신호 중 어느 하나가 '하이'가 되더라도 'tclk_en' 신호를 '로우'로 만들어 'tclk' 신호의 발생을 억제하도록 하였다.

도 5는 본 발명에 의한 램버스 디램의 COL 패킷의 동작 타이밍도를 나타낸 것이다.

COLX 패킷에 의해 'idhit_cas_othr' 신호(h)가 '하이'가 되지만 리드(Read)나 커런트 컨트롤 명령임을 나타내는 비트인 rqin2< 1, rqin< 3이 로우이므로 'idhit_cas_othr_b' 신호(j)는 '로우'가 되지 못한다. 따라서, 'tclk_en' 신호(d)는 계속 '로우'가 된다.

도 5의 파형에는 나타나 있지 않지만 리드(Read)나 커런트 컨트롤 명령이 인가되었다면 물론 'tclk_en' 신호는 '하이'가 되어 'tclk' 신호가 제대로 동작하게 된다. 따라서 불필요한 'tclk' 토글이 없어지므로 전력 소비를 줄일 수 있다.

발명의 효과

이상에서 설명한 바와 같이, 본 발명의 램버스 디램에 의하면, COLC 패킷의 op_code인 COP[3:0]에서 리드 명령을 의미하는 비트인 COP[1] 신호(rqin2< 1 신호)와 idhit_cas_ff1 신호를 낸드(NAND) 논리연산시켜 그 출력이 '로우'가 될 때에 tclk_en을 '하이'로 만드는 방식과, COLX 패킷의 op_code인 XOP[4:0]에서 커런트 컨트롤 명령임을 의미하는 XOP[3] 신호(rqin3< 3 신호)와 idhit_cas_othr 신호를 낸드(NAND) 논리연산시켜 그 출력이 '로우'가 될 때에 tclk_en을 '하이'로 만드는 방식으로 구현하여 리드(Read)나 커런트 컨트롤 명령이 아닌 경우는 'tclk' 신호가 동작하지 않도록 하였기 때문에 커런트 소모를 줄일 수 있는 효과가 있다.

아울러 본 발명의 바람직한 실시예들은 예시의 목적을 위해 개시된 것이며, 당업자라면 본 발명의 사상과 범위 안에서 다양한 수정, 변경, 부가등이 가능할 것이며, 이러한 수정 변경등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.

(57) 청구의 범위

청구항 1.

램버스 디램에 있어서,

상기 램버스 디램의 모듈상에서 모듈에 꽂혀있는 각 램버스 디램은 COLC 패킷과 COLX 패킷으로 구성된 SCP 명령 패킷을 수신하며, 자신의 디바이스 ID와 상기 COLC 패킷에서 명령을 수행해야 할 디바이스 ID(DC[4:0])가 일치하면 제 1 신호를 발생하고 상기 COLX 패킷에서 명령을 수행해야 할 디바이스 ID(DX[4:0])와 일치하면 제 2 신호를 발생하고, 상기 SCP 명령 패킷에 리드 명령이 인가되면 제 3 신호를 발생하고, 상기 SCP 명령 패킷에 리드 컨트롤 명령이 인가되면 제 4 신호를 발생하며,

상기 제 1 내지 제 4 신호를 수신으로하며 상기 제 1 신호와 상기 제 2 신호 중 어느 하나가 인에이블되고 상기 제 3 신호와 상기 제 4 신호 중 어느 하나가 인에이블될 때 상기 램버스 디램의 리드 동작을 위한 리드클럭신호를 인에이블시키도록 제어하는 제 1 클럭 신호를 발생하는 신호발생수단과,

상기 램버스 디램으로 수신된 명령 신호가 리드 명령 또는 커런트 컨트롤 명령일 경우 인에이블된 상기 리드클럭신호가 계속 유지되도록 제어하는 제 2 클럭 신호를 발생하는 신호보전수단과,

상기 신호발생수단의 출력 신호를 수신하여 상기 램버스 디램으로 수신된 명령 신호가 리드 명령 또는 커런트 컨트롤 명령이 아닐 경우 인에이블된 상기 리드클럭신호가 디스에이블되도록 제어하는 제 3 클럭 신호를 발생하는 제어수단과,

상기 제 2 및 제 3 클럭 신호와 상기 제 1 및 제 2 신호를 수신하여 이들 신호가 모두 '로우'일 때 상기 리드클럭신호를 발생하는 NAND 게이트를 구비한 것을 특징으로 하는 램버스 디램.

청구항 2.

제 1 항에 있어서, 상기 신호발생수단은,

상기 제 1 신호와 상기 제 3 신호를 2입력으로 하는 제 1 NAND 게이트와, 상기 제 2 신호와 상기 제 4 신호를 2입력으로 하는 제 2 NAND 게이트와, 상기 제 1 및 제 2 NAND 게이트의 출력 신호를 2입력으로 하는 제 3 NAND 게이트로 구성된 것을 특징으로 하는 램버스 디램.

도면 1a



도면 1b



도면 2


Reset_b
idhit_cas_ff1
idhit_cas_othr
I1
I2
idhit_cas_ff1_b
idhit_cas_othr_b
NA1
10
etck_en
rclk
FF1
ten_hld1_b
FF2
ten_hld2_b
FF3
ten_hld2nL_b
NA2
30
I3
vss_dum
FF4
etck_en_rst
ten_in2_b
idhit_cas_ff1_b
idhit_cas_othr_b
ten_in1_b
NA3
tclk_en
ForceT
I4
ForceT_b
NA7
tclk_en_in1
rdc_ff1_b
dsble_tclk_ff6
NA4
dsble_tclk_b
FF5
dsble_tclk_ff10_b
NA2
tclk_en_int
NA6
tclk_en_pre
FF6
NA8
20

도면 3


(a) CFM
(b) CTM
(c) RQ[7:0]
(d) tclk_en
(e) tclka
(f) tclkb
(g) idhit_cas_ff1
(h) idhit_cas_othr
(i) idhit_cas_ff1_b
(j) idhit_cas_othr_b

도면 4


Reset_b
idhit_cas_ff1
rqin2<1>
idhit_cas_othr
rqin3<2>
NA9
NA10
idhit_cas_ff1_b
idhit_cas_othr_b
NA1
100
etck_en
rclk
FF1
ten_hld1_b
FF2
ten_hld2_b
FF3
ten_hld2nl_b
NA2
30
I3
vss_dum
BN
FF4
ten_in2_b
etck_en_rst
ten_in1_b
NA3
tclk_en
ForceT
I4
rdcc_ff1_b
rdcc_ff0_b
cddatrst_b
dsble_tclk_ff1
NA4
dsble_tclk_b
FF5
dsble_tclk_ff10_b
NA5
rdcc_ff0_b
cddatrst_b
NA6
tclk_en_int
tclk_en_pre
FF6
tclk_en_int
ForceT_b
NA7
tclk_en_in1
NA8
20

도면 5


(a) CFM
(b) CTM
(c) RQ[7:0]
(d) tclk_en
(e) tclka
(f) tclkb
(g) idhit_cas_ff1
(h) idhit_cas_othr
(i) idhit_cas_ff1_b
(j) idhit_cas_othr_b