

(19) 日本国特許庁(JP)

(12) 特許公報(B2)

(11) 特許番号

特許第4803993号
(P4803993)

(45) 発行日 平成23年10月26日(2011.10.26)

(24) 登録日 平成23年8月19日(2011.8.19)

(51) Int.Cl. F I
 H O 1 L 23/52 (2006.01) H O 1 L 21/88 J
 H O 1 L 21/3205 (2006.01)

請求項の数 8 (全 33 頁)

<p>(21) 出願番号 特願2004-325035 (P2004-325035)</p> <p>(22) 出願日 平成16年11月9日(2004.11.9)</p> <p>(65) 公開番号 特開2006-135233 (P2006-135233A)</p> <p>(43) 公開日 平成18年5月25日(2006.5.25)</p> <p>審査請求日 平成19年10月16日(2007.10.16)</p> <p>(出願人による申告)平成15年度、独立行政法人新エネルギー・産業技術総合開発機構、「超高密度電子S I 技術の研究開発(エネルギー使用合理化技術開発)」委託研究、産業活力再生特別措置法第30条の適用を受ける特許出願</p>	<p>(73) 特許権者 302062931 ルネサスエレクトロニクス株式会社 神奈川県川崎市中原区下沼部1753番地</p> <p>(74) 代理人 100064746 弁理士 深見 久郎</p> <p>(74) 代理人 100085132 弁理士 森田 俊雄</p> <p>(74) 代理人 100083703 弁理士 仲村 義平</p> <p>(74) 代理人 100096781 弁理士 堀井 豊</p> <p>(74) 代理人 100109162 弁理士 酒井 将行</p> <p>(74) 代理人 100111246 弁理士 荒川 伸夫</p>
--	--

最終頁に続く

(54) 【発明の名称】 半導体装置の製造方法

(57) 【特許請求の範囲】

【請求項1】

凹型基板と凸型基板とを準備するステップを備えた半導体装置の製造方法であって、前記凹型基板は、

半導体回路を有する半導体基板と、

前記半導体回路を含む前記半導体基板の主表面を覆うように設けられた第1の絶縁膜と、

前記第1の絶縁膜内に設けられた内部配線とを含み、

前記第1の絶縁膜および前記半導体基板には、前記第1の絶縁膜および前記半導体基板の厚さ方向に延びる凹部が設けられており、

前記凸型基板は、

仮基板と、

前記仮基板上に形成された導電部と、

前記仮基板の主表面に対して垂直な方向に延びる柱状導電部とを含み、

前記凸型基板および前記凹型基板のうちの少なくともいずれか一方の接合面において流動性を有する絶縁材が塗布された状態で、前記凹型基板と前記凸型基板とが嵌め合わされるか、または、前記凹型基板と前記凸型基板とが隙間を有する状態で嵌め合わされ、前記隙間に流動性を有する絶縁材が注入されるステップと、

前記導電部と前記内部配線とが直接的にまたは他の部材を介して電氣的に接続されるステップと、

前記流動性を有する絶縁材を硬化させ、第2の絶縁膜を形成するステップと、
前記半導体基板の裏面を研磨することによって前記柱状導電部を露出させるステップと

、
前記仮基板を除去することによって前記導電部を露出させるステップとをさらに備えた、
半導体装置の製造方法。

【請求項2】

前記凸型基板は、前記柱状導電部を複数含み、

前記凹型基板には、少なくとも1つの凹部が設けられており、

2以上の前記柱状導電部が前記1つの凹部内に挿入される、請求項1に記載の半導体装置の製造方法。

10

【請求項3】

前記仮基板が導電性を有し、

前記凸型基板を準備するステップは、

前記仮基板の上に前記柱状導電部を形成するための型を形成するステップと、

前記仮基板を陰極として用いる電気めっきによって前記型の中に前記柱状導電部を形成するステップとを含む、請求項1に記載の半導体装置の製造方法。

【請求項4】

前記柱状導電部の先端に突起電極を電気めっきにより形成するステップをさらに備えた、請求項1に記載の半導体装置の製造方法。

【請求項5】

前記第2の絶縁膜の表面を覆う保護膜を形成するステップをさらに備えた、請求項1に記載の半導体装置の製造方法。

20

【請求項6】

前記凸型基板および前記凹型基板のうちの少なくともいずれか一方の接合面において流動性を有する絶縁材が塗布された状態で、前記凹型基板と前記凸型基板とが嵌め合わされるか、または、前記凹型基板と前記凸型基板とが隙間を有する状態で嵌め合わされ、前記隙間に流動性を有する絶縁材が注入されるステップの前に、前記凹部の表面上に該表面に沿う導電膜を形成するステップをさらに備えた、請求項1に記載の半導体装置の製造方法。

【請求項7】

前記内部配線は、前記導電部の下側において前記貫通電極を取り囲むように設けられ、かつ、前記導電部の下面に接触しており、

前記内部配線および前記導電部のうちの少なくともいずれか一方に切欠きが設けられており、

前記切欠きを介して前記絶縁材が流動する、請求項1に記載の半導体装置の製造方法。

30

【請求項8】

前記凸型基板を準備するステップにおいて、前記柱状導電部の表面全体を覆うように第3の絶縁膜を形成するステップをさらに備えた、請求項1に記載の半導体装置の製造方法。

【発明の詳細な説明】

40

【技術分野】

【0001】

本発明は、半導体装基板と他の半導体基板、他の半導体装置、または、他の機器との電気的な接続を図るための貫通電極を有する半導体装置およびその製造方法に関するものである。

【背景技術】

【0002】

従来より、半導体基板の表面から裏面へ貫通する貫通電極を有する半導体装置が用いられている。従来の半導体装置は、次のような方法によって形成される。

【0003】

50

その方法においては、まず、半導体基板上に所定の深さを有する貫通電極を埋込むための第1ホールと貫通電極に接続される配線とを形成する。次に、第1ホールの内周面および配線を覆うように絶縁膜を堆積する。その後、第1ホール内の絶縁膜のうち貫通電極が形成される予定の部分の絶縁膜を除去する。したがって、第1ホールの内周面に沿って絶縁膜が残存する。その結果、絶縁膜の表面によって第1ホールの内側に第2ホールが形成される。なお、このとき、第1ホールの外側においては、配線の一部が露出するように絶縁膜が除去される。

【0004】

次に、絶縁膜の上面および第2ホールの表面に沿うように導電膜(シード層)を堆積する。この導電膜を陰極として電気めっきを行なうことによって、前述の第2ホールに金属を埋込む。埋め込まれた金属は柱状になっている。その後、前述の柱状の金属の底面が露出するまで、機械的、化学的、または、これらの研磨の双方によって、半導体基板の裏面を研磨する。それにより、半導体基板の裏面に柱状の金属の底面が露出する。この柱状の金属が貫通電極である。

10

【特許文献1】特開2002-170904号公報

【発明の開示】

【発明が解決しようとする課題】

【0005】

前述のような貫通電極を有する半導体装置の製造方法においては、特にアスペクト比が大きな貫通電極を形成する場合には、深さが大きくかつ開口が狭い第1ホールの内周面および底面に沿って良好な被覆性を有する絶縁膜およびシード層を形成する必要がある。しかしながら、前述のプロセスは、極めて困難なものである。

20

【0006】

前述の絶縁膜の被覆性が良好でない場合には、半導体基板での電氣的なリークおよび半導体回路の動作不良に起因して、半導体装置の歩留りおよび信頼性が低下する。また、前述のシード層の被覆性が良好でない場合には、電気めっきの際に貫通電極となる金属に空洞が生じるため、半導体装置の歩留りが低下する。

【0007】

また、電気めっきによる金属の第2ホールへの埋め込みステップにおいては、金属は、基本的に、薬液の流速が大きい部分で良好に形成される。そのため、第2ホールの上部においては、薬液の流速が大きいため、金属が良好に形成され、第2ホールの底面の近傍では、薬液の流速が小さいため、金属は良好に形成されない。つまり、第2ホール内においては、下部の金属に比較して上部の金属が速く成長するため、第2ホールの下部に空洞を有する状態で、第2ホールの上部が塞がれてしまう。

30

【0008】

前述のような問題は、第1ホールおよび第2ホールのアスペクト比を小さくすることによって、解消される。アスペクト比を小さくするために、第1ホールの開口および第2ホールの開口を大きくするか、または、第1ホールの深さおよび第2ホールの深さを小さくする方法が考えられる。

【0009】

40

しかしながら、第1ホールの開口および第2のホールの開口を大きくすることは、半導体装置の微細化を妨げる。一方、第1ホールおよび第2ホールの深さを小さくするためには、半導体基板の厚さを小さくしなければならない。そのため、半導体基板の剛性が小さくなる。その結果、半導体装置の信頼性が低下する。また、薄い半導体基板を形成する場合に、半導体基板の補強のための支持板を半導体装置に貼付けると、その分だけ製造工程が増加する。さらに、支持板および半導体装置と支持板とを接着する接着剤は、耐熱性および耐薬品性を有し、かつ、支持板の半導体装置からの引き剥がしが容易なものでなければならないという制約を有している。

【0010】

本発明は、上述の問題に鑑みてなされたものであり、その目的は、アスペクト比が大きい

50

い場合にも、微細化が可能であり、信頼性が高く、かつ、形成が容易な貫通電極を有する半導体装置およびその製造方法を提供することである。

【課題を解決するための手段】

【0011】

本発明の半導体装置は、半導体回路を有する半導体基板を備えている。半導体回路を含む半導体基板の表面は、第1の絶縁膜によって覆われている。第1の絶縁膜内には、内部配線が形成されている。第1の絶縁膜の上には、第2の絶縁膜が形成されている。第2の絶縁膜内には、導電部が形成されている。導電部は、内部配線に直接的または他の部材を介して電氣的に接続されているとともに、第2の絶縁膜の主表面において露出している。

【0012】

また、導電部の下面には、柱状導電部が直接的にまたは他の部材を介して電氣的に接続されている。柱状導電部は、半導体基板の厚さ方向に延び、かつ、半導体基板の裏面において露出している。半導体基板内には、柱状導電部を内包するように貫通孔が延びている。また、貫通孔の内壁と柱状導電部とが、絶縁部によって絶縁されている。絶縁部と第2の絶縁膜とは一体的に形成されている。

【0013】

上記の構成によれば、貫通電極となる柱状導電部を後述する半導体装置の製造方法を用いて形成することができる。そのため、信頼性が高い貫通電極を有する半導体装置を形成することができる。

【0014】

また、貫通孔には、柱状導電部が複数内包されていれば、柱状導電部同士を極力接近させることができる。そのため、貫通電極を有する半導体装置を微細化することができる。

【0015】

また、導電部の上部が第2の絶縁膜の主表面よりも突出しているか、または、導電部の上表面に第2の絶縁膜の主表面から突出する突起電極が設けられることが望ましい。この構成によれば、導電部と他の半導体基板、他の半導体装置、または他の機器との電氣的接続が良好となる。

【0016】

また、第2の絶縁膜の主表面が保護膜によって覆われていれば、第2の絶縁膜が保護膜によって保護される。

【0017】

また、柱状導電部の露出面上に半導体基板の裏面から突出する突起電極が設けられていれば、柱状導電部と他の半導体基板、他の半導体装置、または他の機器との電氣的な接続が良好となる。

【0018】

また、絶縁部と柱状導電部との間に第3の絶縁膜が設けられていれば、第3の絶縁膜によって貫通電極である柱状導電部と半導体基板との間の絶縁が良好となるため、半導体装置の信頼性がさらに向上する。

【0019】

また、貫通孔の内周面上に内周面に沿う導電膜が設けられており、導電膜が電位固定されていれば、導電膜によって柱状導電部がシールドされるため、半導体装置の信頼性がさらに向上する。

【0020】

本発明の半導体装置の製造方法は、凹型基板と凸型基板とを準備するステップを備えている。

【0021】

前述の凹型基板は、半導体回路を有する半導体基板と、半導体回路を含む半導体基板の主表面を覆うように設けられた第1の絶縁膜と、第1の絶縁膜内に設けられた内部配線と、第1の絶縁膜および半導体基板には、第1の絶縁膜および半導体基板の厚さ方向に延びる凹部が設けられている。

10

20

30

40

50

【 0 0 2 2 】

前述の凸型基板は、仮基板と、仮基板上に形成された導電部と、仮基板の主表面に対して垂直な方向に延びる柱状導電部とを含んでいる。

【 0 0 2 3 】

また、本発明の半導体装置の製造方法は、凸型基板および凹型基板のうちの少なくともいずれか一方の接合面において流動性を有する絶縁材が塗布された状態で、凹型基板と凸型基板とが嵌め合わされるか、または、凹型基板と凸型基板とが隙間を有する状態で嵌め合わされ、隙間に流動性を有する絶縁材が注入されるステップを備えている。

【 0 0 2 4 】

また、本発明の半導体装置の製造方法は、導電部と内部配線とが直接的にまたは他の部材を介して電氣的に接続されるステップと、流動性を有する絶縁材を硬化させ、第2の絶縁膜を形成するステップと、半導体基板の裏面を研磨することによって柱状導電部を露出させるステップと、仮基板を除去することによって導電部を露出させるステップとをさらに備えている。

10

【 0 0 2 5 】

上記の製造方法によれば、制御すること困難な凹部基板の凹部の内壁への成膜が必要がなくなるため、貫通電極を有する半導体装置の信頼性が向上する。また、絶縁膜として、誘電率が低く、かつ、厚さが大きいものを用いることができるため、絶縁膜の不良によって半導体装置の高速性が阻害されることはない。また、柱状導電部が形成される仮基板は、半導体装置の裏面を研磨するとき支持体として機能する。したがって、上記の製法によれば、支持体の取り付け工程を別個行なう必要がないため、半導体装置の製造工程を短縮することが可能になる。

20

【 0 0 2 6 】

また、凸型基板は、柱状導電部を複数含み、凹型基板には、少なくとも1つの凹部が設けられている場合には、2以上の柱状導電部が1つの凹部内に挿入されることが望ましい。この製法によれば、複数の柱状導電部同士の間の距離を極力小さくすることができる。その結果、半導体装置を微細化することが可能となる。

【 0 0 2 7 】

また、仮基板が導電性を有しており、凹型基板を準備するステップは、仮基板の上に柱状導電部を形成するための型を形成するステップと、仮基板を陰極として用いる電気めっきによって型の中に柱状導電部を形成するステップとを含んでいることが望ましい。この製法によれば、仮基板を陰極として用いて、仮基板の表面上において、型の中で柱状導電部を上方へ向かって徐々に堆積させる手法を用いることが可能になる。その結果、柱状導電部が良好に形成される。

30

【 0 0 2 8 】

また、本発明の半導体装置の製造方法は、柱状導電部の先端に突起電極を電気めっきにより形成するステップをさらに備えていることが望ましい。この製法によれば、突起電極の形成が容易になる。

【 0 0 2 9 】

また、本発明の半導体装置の製造方法は、第2の絶縁膜の表面を覆う保護膜を形成するステップをさらに備えていることが望ましい。この製法によれば、仮基板の除去工程において、第2の絶縁膜の表面が保護膜によって保護される。

40

【 0 0 3 0 】

また、本発明の半導体装置の製造方法は、凹部の表面上に表面に沿う導電膜を形成するステップをさらに備えていることが望ましい。この製法によれば、柱状導電部が導電膜によって電氣的にシールドされるため、貫通電極を有する半導体装置の信頼性が向上する。

【 0 0 3 1 】

また、前述の製法においては、内部配線は、導電部の下側において貫通電極を取り囲むように設けられ、かつ、導電部の下面に接触しており、内部配線および導電部のうちの少なくともいずれか一方に切欠きが設けられており、切欠きを介して絶縁材が流動すること

50

が望ましい。この製法によれば、柱状導電部の周囲の絶縁部の状態が良好となるため、半導体装置の信頼性が向上する。

【0032】

また、本発明の半導体装置の製造方法は、柱状導電部の表面全体を覆うように第3の絶縁膜を形成するステップをさらに備えていることが望ましい。

【0033】

この製法によれば、柱状導電部が凹部に偏って挿入されても、第3の絶縁膜が半導体基板と柱状導電部との間に存在する。したがって、半導体装置の信頼性が向上する。

【発明の効果】

【0034】

本発明によれば、アスペクト比が大きい場合にも、微細化が可能であり、信頼性が高く、かつ、形成が容易な貫通電極を有する半導体装置が得られる。

【発明を実施するための最良の形態】

【0035】

以下、図を参照しながら、本発明の実施の形態の半導体装置およびその製造方法を説明する。なお、各実施の形態においては、同様の構造および機能を有する部位には、同一の符号が付されているため、その説明は繰り返さない。

【0036】

(実施の形態1)

まず、図1を用いて実施の形態1の半導体装置の構造を説明する。

【0037】

図1に示すように、本実施の形態の半導体装置は、半導体基板1を備えている。半導体基板1内には、半導体回路2が形成されている。また、半導体回路2の表面を含む半導体基板1の表面を覆うように絶縁膜3が形成されている。絶縁膜3内には、内部配線4が形成されている。内部配線4は、半導体回路2に接続されている。また、絶縁膜3の上には絶縁膜5が形成されている。また、絶縁膜5を上下方向に貫通する突起電極6が設けられている。突起電極6は、内部配線4に接続されている。

【0038】

また、絶縁膜5内には導電部7も形成されている。導電部7の主表面と絶縁膜5の主表面とは、同一平面内にある。つまり、導電部7は、絶縁膜5の表面において露出している。また、導電部7は、突起電極6の上表面に接続されている。また、絶縁膜3および半導体基板1内には、絶縁膜3および半導体基板1を厚さ方向に貫通するホール13が設けられている。ホール13内には、ホール13の内周面に沿うように、絶縁膜5が本発明の絶縁部として埋込まれている。なお、絶縁部5によって、後述する柱状導電部8と半導体基板1とが絶縁されている。

【0039】

また、絶縁膜5の内周面によってホール14が形成されている。また、ホール14内には柱状導電部8が設けられている。柱状導電部8は、一端が導電部7の下面に接続され、他端が半導体基板1の裏面において露出している。柱状導電部8の露出面、絶縁膜5の下面、および半導体基板1の裏面のそれぞれは、同一平面内にある。

【0040】

上記の柱状導電部8は、他の半導体基板、他の半導体装置、または、他の機器と接続される貫通電極として機能する。したがって、複数の本実施の形態の半導体装置同士、または、本実施の形態の半導体装置と他の半導体装置もしくは他の機器とを積み重ねることが可能になる。その結果、電子回路の大規模集積が可能となる。

【0041】

次に、図1に示すような構造の半導体装置を製造するための方法を、図2～図9を用いて説明する。

【0042】

まず、図2に示す凹型基板が形成される。図2に示す凹型基板においては、図1に示す

10

20

30

40

50

半導体装置の構造と同一の部分には同一の符号が付されているため、その説明は繰返さない。なお、図2に示す凹型基板は、絶縁膜3および半導体基板1にその厚さ方向にホール13が形成された直後の構造である。また、この段階では、ホール13は、半導体基板1の裏面まで達していない。次に、図3に示すように、ホール13を埋込むとともに、突起電極6の側面を覆うように絶縁材5aが塗布される。

【0043】

一方、前述の図2および図3に示す凹型基板の形成工程とは別の工程において、図4および図5に示す凸型基板が形成される。図4に示す構造は、次のような方法で形成される。

【0044】

まず、仮基板としての金属板100の上に導電部7が形成される。次に、金属板100の主表面および導電部7を覆うようにレジスト膜101が形成される。なお、金属板100は、後工程でエッチングによって除去されるものであるため、その材料は、アルミニウム等のエッチングされ易いものであることが望ましい。その後、レジスト膜101にホール15が形成される。

【0045】

次に、ホール15内に柱状導電部8が形成される。それにより、図4に示す構造が得られる。この工程においては、金属板100および導電部7を陰極として電気めっきが行われる。それにより、柱状導電部8は、ホール15の底面から上部へ向かって延びていくように形成される、すなわち、ボトムアップによって形成される。その結果、柱状導電部8には、発明の背景で説明したような空洞が形成されない。つまり、柱状導電部8の状態は良好となる。その後、レジスト膜101が除去される。したがって、導電部7の主表面から金属板100の主表面に対して垂直な方向に延びる柱状導電部8が形成される。次に、金属板100および導電部7を覆うように絶縁材5bが塗布される。それにより、図5に示す構造が得られる。

【0046】

なお、絶縁材5aおよび5bは、低い温度で流動性を有する状態となるものであればいなかかるものであってもよいが、たとえば、低融点ガラス、ポリイミド、またはNCP (Non Conductive Paste) 等であることが望ましい。

【0047】

次に、図6に示すように、図3に示す凹型基板と図5に示す凸型基板とを嵌め合わせる。つまり、柱状導電部8がホール13内に挿入される。それにより、ホール13内の絶縁材5aが、ホール13の外部へ押し出される。また、絶縁材5bと絶縁材5aとは凸側基板と凹側基板との間のスペースの全体にわたって延びる。その後、絶縁材5aおよび5bは一体化し硬化する。このとき、突起電極6と導電部7とが接続される。その結果、図7に示す構造が形成される。なお、本実施の形態においては、凸型基板と凹型基板とを貼り合わせるために絶縁材5aおよび5bの双方が用いられているが、それらのうちいずれか一方のみを用いて凸型基板と凹型基板とが貼り合わされてもよい。

【0048】

次に、半導体基板1の裏面から所定の高さ位置まで半導体基板1を研磨する。それにより、図8に示すように、柱状導電部8が半導体基板1の裏面において露出する。次に、金属板100をエッチングによって除去する。それにより、図9に示すように、導電部7が露出する。

【0049】

上記のような本実施の形態の半導体装置の製造方法によれば、発明の背景で説明したようなアスペクト比の大きいホール13の内周面に被覆性の高い絶縁膜を形成する工程が不要となる。そのため、比較的簡単に良好な貫通電極を形成することが可能となる。

【0050】

また、上述のように、本実施の形態の半導体装置の製造方法によれば、金属板100を陰極として用いて、金属板100の表面上において、型としてのレジスト膜101のホー

10

20

30

40

50

ル 15 の中で柱状導電部 8 を上方へ向かって徐々に堆積させる手法（以下、「ボトムアップ」という。）によって形成する事ができるため、ホール 13 内に空洞が形成されるおそれが低減される。その結果、半導体装置の信頼性が向上する。

【 0051 】

また、従来技術においては、研磨によって薄くなることに起因して機械的強度が低下した半導体基板 1 を補強する補強部材を設けるための専用工程が必要である。しかしながら、本実施の形態の半導体装置の製造方法によれば、半導体基板 1 の裏面を研磨することによって柱状導電部 8 の底面を露出させるときに、凸型基板の金属板 100 が補強部材の役割を果たす。そのため、補強部材を設けるための専用工程が不要になる。したがって、半導体装置の製造工程が簡略化される。

10

【 0052 】

また、本実施の形態の半導体装置の製造方法によれば、柱状導電部 8 をホール 13 内へ挿入するとき、流動性を有する絶縁材 5 a および 5 b は、ホール 13 の内周面と柱状導電部 8 との間に空洞が形成されないように、柱状導電部 8 によって圧力が加えられる。そのため、絶縁膜 5 の状態は良好となる。その結果、膜厚が大きいかつ誘電率が低い絶縁膜 5 を形成することが可能となる。したがって、貫通電極に電流が流れるときに貫通電極に生じる寄生キャパシタンスを小さくすることができる。その結果、絶縁膜 5 の不良に起因する半導体装置の高速動作の障害が防止される。

【 0053 】

なお、本実施の形態においては、凸型基板および凹型基板の接合面に流動性を有する絶縁材が塗布された状態で、凹型基板と凸型基板とが嵌め合わされる製法が用いられている。しかしながら、凹型基板と凸型基板とが互いに隙間を有しながら導電部 7 と突起電極 6 とが接触する状態で、その隙間に流動性を有する絶縁材が注入される製法によっても、図 1 に示す構造の半導体装置を製造することができる。

20

【 0054 】

（実施の形態 2）

次に、実施の形態 2 の半導体装置の構造を図 10 を用いて説明する。

【 0055 】

図 10 に示す本実施の形態の半導体装置は、図 1 に示す実施の形態 1 の半導体装置の構造とほぼ同様である。ただし、本実施の形態の半導体装置は、実施の形態 1 の半導体装置と次の点において異なっている。

30

【 0056 】

まず、本実施の形態の半導体装置においては、内部配線 4 の代わりに、内部配線 40 が設けられている。内部配線 40 の一部は接続部 41 として規定される。接続部 41 の上面には、導電部 70 が接続される。導電部 70 の下面には、柱状導電部 80 が接続されている。要するに、本実施の形態の半導体装置は、図 10 に示すように、釘状の貫通電極 220 を有している。なお、実施の形態 1 と実施の形態 2 とを比較した場合に、同一の符号が付されている部分については、同一の構造および同一の機能を有するため、その説明は繰返さない。

【 0057 】

次に、図 11 ~ 図 19 を用いて本実施の形態の半導体装置の製造方法を説明する。本実施の形態の半導体装置の製造方法は、実施の形態 1 の半導体装置の製造方法とほぼ同様である。実施の形態 1 においては、図 2 に示す凹型基板が形成されたが、本実施の形態においては、図 11 に示す凹型基板が形成される。図 2 に示す構造と図 11 に示す構造とは、次の点において異なる。

40

【 0058 】

図 11 に示す構造においては、図 2 に示す構造の突起電極 6 が設けられておらず、かつ、内部配線 40 がホール 13 を囲むように設けられている。図 11 に示す構造が形成された後には、図 12 に示すように、ホール 13 の開口の周囲の絶縁膜 3 が除去され、それにより、内部配線 40 の一部が接続部 41 として露出する。次に、接続部 41 の露出面およ

50

びホール13を埋込むように絶縁材5aが塗布される。その構造が図13に示されている。

【0059】

また、実施の形態1においては、図5に示す凸型基板が形成されたが、本実施の形態においては、図16に示す凸型基板が形成される。その本実施の形態の凸型基板の製造方法は、次のようなものである。

【0060】

まず、金属板100の上には、レジスト膜101aが形成される。次に、レジスト膜101aの一部が除去され、それにより、ホール15aが形成される。次に、ホール15a内に導電部70が形成される。それにより、図14に示す構造が得られる。

10

【0061】

その後、レジスト膜101aが除去される。次に、レジスト膜101bが導電部70および金属板100の主表面を覆うように形成される。その後、レジスト膜101bを上下に貫通し導電部70に至るホール15bが形成される。次に、ホール15b内に柱状導電部80が形成される。それにより、図15に示す構造が得られる。なお、柱状導電部80は、金属板100および導電部70を陰極として用いる電気めっきによって形成される。

【0062】

次に、レジスト膜101bが除去される。その後、絶縁材5bが金属板100の主表面および導電部70を覆うように形成される。それにより、図16に示す構造が得られる。その後、図17に示すように、図16に示す凸型基板と図13に示す凹型基板とが嵌め合わされる。その後、絶縁材5aおよび絶縁材5bが硬化する。その結果、凸型基板と凹型基板との間に絶縁膜5が充填された構造が形成される。それにより、図18に示す構造が得られる。

20

【0063】

その後、実施の形態1と同様に、半導体基板1の裏面から所定の高さ位置まで半導体基板1が研磨されることによって、半導体基板1の裏面に柱状導電部80の底面が露出する。また、金属板100がエッチングによって除去されることにより、絶縁膜5の表面において導電部70が露出する。それにより、図19に示す構造が得られる。

【0064】

なお、本実施の形態においては、前述の絶縁材5aおよび5bの双方が用いられるが、それらのうちのいずれか一方のみが用いられる製法によっても、本実施の半導体装置を製造することは可能である。

30

【0065】

上記のような本実施の形態の半導体装置の製造方法によっても、実施の形態1の半導体装置の製造方法によって得られる効果と同様の効果を得ることができる。

【0066】

また、本実施の形態の半導体装置によれば、図17に示す凹型基板と凸型基板とを嵌め合わせるときに、接続部41と導電部70とが接触することによって、凹型基板と凸型基板との位置関係が固定される。したがって、図6に示す実施の形態1の半導体装置のように、突起電極6と導電部7との接触によって凹型基板と凸型基板との位置関係が固定される製造方法に比較して、凹型基板と凸型基板との間の位置関係、特に、ホール13と柱状導電部80との位置関係を適正なものにすることが容易になる。

40

【0067】

なお、導電部7の下面と内部配線40の接続部41の上面とが表面処理されていれば、それらの接触状態が良好になる。また、本実施の形態においても、凸型基板および凹型基板の接合面に流動性を有する絶縁材が塗布された状態で、凹型基板と凸型基板とが嵌め合わされる製法が用いられている。しかしながら、凹型基板と凸型基板とが互いに隙間を有しながら導電部7と接続部41とが接触する状態で、その隙間に流動性を有する絶縁材が注入される製法によっても、図9に示す構造の半導体装置を製造することができる。

【0068】

50

(実施の形態3)

次に、図20～図25を用いて、実施の形態3の半導体装置の構造を説明する。

【0069】

本実施の形態の半導体装置は、実施の形態1の半導体装置の構造とほぼ同様である。本実施の形態の半導体装置の構造と実施の形態1の半導体装置の構造とが異なる点は、ホール13の代わりに、溝130が形成されていることである。すなわち、絶縁膜3および半導体基板1に溝130が形成されている。また、本実施の形態においては、溝130内において、溝130が延びる方向に沿って並ぶように複数の柱状導電部8が設けられている。

【0070】

図20～図25から分かるように、本実施の形態の半導体装置の構造によれば、柱状導電部8同士の間には、半導体基板1は存在せず、絶縁膜5のみが存在する。言い換えれば、絶縁材5aおよび5bが溝130内において柱状導電部8同士の間には充填される。

【0071】

そのため、柱状導電部8同士の間隔を小さくしても、柱状導電部8同士の間隔の絶縁膜5の膜厚を大きくすることができるため、所望の絶縁性能が得られる。したがって、半導体装置を微細化することが可能となる。また、柱状導電部8の位置合わせの精度が緩和されるとともに、絶縁材5aおよび5bがより流動し易くなる。その結果、絶縁材5aおよび5bとして粘性が高い材料を使用することが可能になる。したがって、絶縁材の選択の幅が広がる。

【0072】

なお、本実施の形態においては、凸型基板および凹型基板の接合面に流動性を有する絶縁材が塗布された状態で、凹型基板と凸型基板とが嵌め合わされる製法が用いられてもよいが、凹型基板と凸型基板とが互いに隙間を有する状態で嵌め合わされ、その隙間に流動性を有する絶縁材が注入される製法が用いられてもよい。

【0073】

また、本実施の形態の半導体装置の製造方法においても、最終的には、実施の形態1の半導体装置の製造方法と同様に、半導体基板1の裏面が除去され、柱状導電部8の裏面が露出した後、金属板100が除去され、導電部7が露出する。

【0074】

(実施の形態4)

次に、図26～図31を用いて、本実施の形態の半導体装置の構造を説明する。

【0075】

本実施の形態の半導体装置の構造は、実施の形態2の半導体装置の構造とほぼ同様である。本実施の形態の半導体装置の構造と実施の形態2の半導体装置の構造とが異なる点は、ホール13の代わりに、溝130が形成されていることである。すなわち、絶縁膜3および半導体基板1に溝130が形成されている。また、本実施の形態においては、溝130が延びる方向に沿って並ぶように、複数の柱状導電部80が形成されている。つまり、溝130内には、複数の柱状導電部80が一行に並んで設けられている。

【0076】

本実施の形態の半導体装置によっても、実施の形態3の半導体装置と同様に、柱状導電部80同士の間隔を極力小さくすることが可能となる。したがって、半導体装置を微細化することが可能になる。

【0077】

なお、本実施の形態においても、凸型基板および凹型基板の接合面に流動性を有する絶縁材が塗布された状態で、凹型基板と凸型基板とが嵌め合わされる製法が用いられてもよいが、凹型基板と凸型基板とが互いに隙間を有する状態で嵌め合わされ、その隙間に流動性を有する絶縁材が注入される製法が用いられてもよい。

【0078】

さらに、本実施の形態の半導体装置の製造方法においても、最終的には、実施の形態2

10

20

30

40

50

の半導体装置の製造方法と同様に、半導体基板 1 の裏面が除去され、柱状導電部 8 の裏面が露出した後、金属板 100 が除去され、導電部 7 が露出する。

【0079】

(実施の形態 5)

次に、実施の形態 5 の半導体装置を図 32 を用いて説明する。

【0080】

本実施の形態の半導体装置は、実施の形態 1 の半導体装置の構造とほぼ同様である。しかしながら、本実施の形態の半導体装置の構造は、導電部 7 の上に突起電極 9 が設けられているという点において、図 1 に示す実施の形態 1 の半導体装置の構造と異なっている。このような構造によれば、突起電極 9 が絶縁膜 5 の主表面から突出しているため、導電部 7 と他の半導体基板または他の半導体装置との電気的な接続だけでなく、導電部 7 と他の機器との電気的な接続もまた良好となる。

10

【0081】

また、本実施の形態の半導体装置の構造の変形例として、図 32 に示す突起電極 9 の代わりに、図 33 に示すように、上部が一部突出している柱状導電部 8a が用いられ、その突出した上部の形状に沿うように導電部 7a が設けられている構造が採用されてもよい。つまり、導電部 7a の上部が絶縁膜 5 の主表面から突出している構造が採用されてもよい。図 33 に示す構造によっても、図 32 に示す突起電極 9 を有している構造と同様に、導電部 7a と他の半導体基板、他の半導体装置、または他の機器との電気的な接続が良好となる。

20

【0082】

また、本実施の形態の半導体装置の構造の他の変形例として、図 34 および図 35 に示す構造が考えられる。図 34 に示す構造は、図 2 に示す実施の形態 2 の半導体装置の構造とほぼ同様である。しかしながら、図 34 に示す構造は、導電部 70 の上に突起電極 90 が形成されている点において、図 2 に示す構造と異なっている。この突起電極 90 によっても、図 32 に示す突起電極 9 によって得られる効果と同様の効果を得ることが可能となる。

【0083】

また、図 34 に示す突起電極 90 の代わりに、図 35 に示すように、図 10 に示す導電部 70 の上表面が突出した導電部 70a が設けられていてもよい。この場合、柱状導電部 80a は、図 35 に示すように、上部の一部が突出している。つまり、導電部 70a は、柱状導電部 80a の形状に沿うように形成されている。

30

【0084】

また、本実施の形態の半導体装置においては、図 32 に示す構造に加えて、図 36 に示すように、絶縁膜 5 および導電部 7 の上にガラス質または有機物からなる保護膜 10 が形成されていてもよい。つまり、保護膜 10 は、突起電極 9 が形成されている領域以外の領域に形成される。この構造によれば、保護膜 10 によって、絶縁膜 5 の主表面および導電部 7 の主表面が保護される。また、保護膜 10 は、突起電極 9 の上に設けられておらず、突起電極 9 は、保護膜 10 の主表面から突出しているため、導電部 7 と他の半導体基板、他の半導体装置、または他の機器との電気的な接続が保護膜 10 によって阻害されることはない。

40

【0085】

また、前述の保護膜 10 は、図 37 に示すように、柱状導電部 8a と導電部 7a とを有する図 33 に示す構造の保護膜として用いられてもよい。すなわち、図 37 に示すように、導電部 7a の突出部分を覆うことなく導電部 7a の突出部以外の部分および絶縁膜 5 を覆うように保護膜 10 が設けられていてもよい。この場合、その突出部分は保護膜 10 の主表面から突出している。また、図 38 に示すように、図 34 に示す構造に保護膜 10 が付加されてもよい。図 38 に示す構造においては、突起電極 90 は保護膜 10 の主表面から突出している。さらに、図 39 に示すように、図 35 に示す構造に保護膜 10 が付加されてもよい。図 39 に示す構造においては、導電部 70a の突出部は、保護膜 10 の主表

50

面から突出している。

【 0 0 8 6 】

次に、本実施の形態の図 3 6 に示す構造の半導体装置の製造方法を図 4 0 ~ 図 4 5 を用いて説明する。

【 0 0 8 7 】

まず、アルミニウムのような材料からなる金属板 1 0 0 の上に、C V D (Chemical Vapor Deposition) またはスピコートによって、ガラス質または有機物からなる保護膜 1 0 を形成する。次に、保護膜 1 0 の上にレジスト膜 1 0 1 を形成する。次に、レジスト膜 1 0 1 および保護膜 1 0 を貫通し金属板 1 0 0 を露出させるようにホール 1 1 0 を形成する。それにより、図 4 0 に示す構造が得られる。次に、金属板 1 0 0 をさらにエッチングしホール 1 2 0 を形成する。次に、レジスト膜 1 0 1 を除去する。それにより、図 4 1 に示す構造が得られる。

10

【 0 0 8 8 】

次に、金属板 1 0 0 を陰極として用いる電気めっきによって、保護膜 1 0 および金属板 1 0 0 に形成されたホール 1 2 0 の下部を埋めるように、金のようなアルミニウムとは異なる材料からなる突起電極 9 を形成する。それにより、図 4 2 に示す構造が得られる。次に、突起電極 9 に接続されるとともに保護膜 1 0 の表面の一部に沿うように導電部 7 を堆積する。それにより、図 4 3 に示す構造が得られる。なお、導電部 7 を堆積する工程は、ホール 1 2 0 を形成する工程の後であっても前であってもよい。また、導電部 7 の形成方法は、堆積以外に、金箔の貼り付け、無電解めっき、電気めっき、および堆積とめっきとの組み合わせのいずれであってもよい。

20

【 0 0 8 9 】

次に、導電部 7 および保護膜 1 0 を埋込むようにレジスト膜 1 0 1 b を形成する。次に、レジスト膜 1 0 1 b をその厚さ方向に貫通し、導電部 7 を露出させるホール 2 3 を形成する。このホール 2 3 に柱状導電部 8 を形成する。その後、レジスト膜 1 0 1 b を除去する。次に、凸型基板を凹型基板に嵌め込むとともに、流動性を有する絶縁材を用いて凸型基板と凹型基板との間のスペースを埋める。その後、凹型基板の裏面が研磨される。それにより得られた構造が図 4 5 に示されている。次に、金属板 1 0 0 がエッチングによって除去される。それにより、図 3 6 に示す構造が得られる。

【 0 0 9 0 】

前述の製法によれば、突起電極 9 が予め導電部 7 に形成されているため、金属板 1 0 0 が除去され、薄くなった半導体装置の導電部 7 の上に突起電極 9 を形成する製法に比較して、半導体装置の割れに起因する歩留まりの低下を抑制することができる。また、保護膜 1 0 が絶縁膜 5 の上に設けられた状態で、金属板 1 0 0 の除去が行なわれるため、金属板 1 0 0 のエッチングによる除去を容易に行なうことができる。

30

【 0 0 9 1 】

次に、図 4 6 ~ 図 4 8 を用いて、図 3 7 に示す構造の半導体装置の製造方法を説明する。

【 0 0 9 2 】

まず、金属板 1 0 0 の上に保護膜 1 0 を形成する。次に、保護膜 1 0 および金属板 1 0 0 にホール 1 7 を形成する。その後、保護膜 1 0 の主表面およびホール 1 7 の表面に沿うように導電部 7 a を形成する。それにより、図 4 6 に示す構造が得られる。次に、導電部 7 a および保護膜 1 0 を埋込むようにレジスト膜 1 0 1 を形成する。その後、レジスト膜 1 0 1 をその厚さ方向に貫通し導電部 7 a の凹部に至るホール 1 8 を形成する。

40

【 0 0 9 3 】

次に、ホール 1 8 内に柱状導電部 8 a をめっきによって形成する。それにより、図 4 7 に示す構造が得られる。次に、レジスト膜 1 0 1 を除去する。それにより得られた凸型基板を凹型基板に嵌め込む。その後、絶縁材を凹型基板と凸型基板とのすき間に流し込む。次に、絶縁材を硬化させる。それによって、絶縁膜 5 が凸型基板と凹型基板との間のスペースに形成される。その結果、図 4 8 に示す構造が得られる。その後、金属板 1 0 0 をエ

50

エッチングによって除去する。それにより、図 37 に示す構造が得られる。

【0094】

なお、柱状導電部 8 a のそれぞれが電気めっきによって形成されるため、ホール 18 内に自動的に金属が埋め込まれる。

【0095】

また、図 37 に示す構造の突出部を有する導電部 7 a は、保護膜 10 が形成されずに、金属板 100 の上に平板状の導電部 7 a が形成されている状態で、凸型の金型を導電部 7 a の主表面に押し付けることによって形成され得る。

【0096】

(実施の形態 6)

次に、図 49 を用いて実施の形態 6 の半導体装置の構造を説明する。

【0097】

本実施の形態の半導体装置の構造は、図 1 に示す半導体装置の構造とほぼ同様である。しかしながら、本実施の形態の半導体装置は、半導体基板 1 の裏面に露出している柱状導電部 8 の表面を覆うように突起電極 11 が形成されている点において、実施の形態 1 の半導体装置と異なっている。

【0098】

図 49 に示す構造によれば、突起電極 11 が設けられているため、柱状導電部 8 と半導体基板 1 の裏面に接続される他の半導体基板、他の半導体装置、または他の機器との電気的な接続が良好となる。また、前述の実施の形態の突起電極 9 と本実施の形態の突起電極 11 との双方を有する半導体装置によれば、本半導体装置と他の機器等との接続の態様を多様化させることができる。

【0099】

なお、突起電極 11 は、図 50 に示すように、図 36 に示す構造の柱状導電部 8 の露出面を覆うように形成されてもよい。

【0100】

前述の図 49 に示す構造の半導体装置の製造方法においては、まず、実施の形態 1 の図 8 に示すような構造が得られる。その後、図 51 に示すように、電気めっきによって、金属板 100、導電部 7、および柱状導電部 8 を陰極として、柱状導電部 8 の露出面に突起電極 11 が付着する。その後、エッチングによって金属板 100 が除去される。その結果、図 49 に示す構造が得られる。

【0101】

また、本実施の形態の半導体装置の製造方法の変形例としては、凸型基板を形成する工程において、図 52 に示すように、柱状導電部 8 a の上面に突起電極 111 が形成されてもよい。その後、レジスト膜 101 は除去される。それにより、凸型基板が得られる。この凸型基板が実施の形態 1 の凹型基板に嵌め込まれれば、図 53 に示すような構造が得られる。その後、図 54 に示すように、半導体基板 1 の裏面を研磨することにより、突起電極 111 が露出する。さらに、半導体基板 1 の裏面から突起電極 111 が突出するように半導体基板 1 の裏面を研磨すれば、図 55 に示す構造が得られる。その後、金属板 100 がエッチングによって除去されれば、図 56 に示す構造が得られる。

【0102】

なお、半導体基板 1 の裏面の研磨を絶縁膜 5 が露出した段階で一旦終了してもよい。この場合、次の工程として、半導体基板 1 のみをエッチングにより選択的に除去し、その後、絶縁膜 5 のみを選択的にエッチングする。この製法によっても、図 56 に示す構造を得ることは可能である。

【0103】

(実施の形態 7)

次に、図 57 を用いて実施の形態 7 の半導体装置の構造を説明する。

【0104】

本実施の形態の半導体装置の構造は、図 50 に示す半導体装置の構造とほぼ同様である

10

20

30

40

50

。しかしながら、本実施の形態の半導体装置は、半導体基板 1 の裏面上に保護膜 2 0 が形成されている点が、図 5 0 に示す構造と異なっている。

【 0 1 0 5 】

また、本実施の形態の半導体装置の構造の変形例としては、図 5 8 に示すような構造であってもよい。図 5 8 に示す構造は、図 3 8 に示す構造とほぼ同様であるが、半導体基板 1 の裏面に保護膜 2 0 が形成されていること、および、柱状導電部 8 0 の露出面上に突起電極 1 1 が形成されている点において、図 3 8 に示す構造とが異なっている。図 5 8 に示すような構造によっても、図 5 7 に示す構造と同様に、半導体基板 1 の裏面が保護される。

【 0 1 0 6 】

10

(実施の形態 8)

次に、図 5 9 ~ 図 6 5 を用いて、実施の形態 8 の半導体装置の製造方法を説明する。

【 0 1 0 7 】

図 5 9 に示すように、金属板 1 0 0 の上に導電部 7 を形成する。導電部 7 の上に絶縁膜 6 6 を形成する。それにより、図 6 0 に示す構造が得られる。

【 0 1 0 8 】

次に、導電部 7、絶縁膜 6 6、および金属板 1 0 0 の主表面を覆うようにレジスト膜 1 0 1 を形成する。その後、レジスト膜 1 0 1 をその厚さ方向に貫通するホール 1 9 を形成する。このホール 1 9 内に柱状導電部 8 を形成する。それにより、図 6 1 に示す構造が得られる。その後、レジスト膜 1 0 1 を除去する。それにより、図 6 2 に示す構造が得られる。

20

【 0 1 0 9 】

次に、図 6 3 に示すように、絶縁膜 6 6 の上面以外の主表面、すなわち、金属板 1 0 0 の主表面、導電部 7 の露出面、絶縁膜 6 6 の両側面、および柱状導電部 8 の表面を覆うように絶縁膜 1 2 を形成する。絶縁膜 1 2 は、ポリイミドなどからなっており、導電部 7、金属板 1 0 0、および柱状導電部 8 を電極として用いた電着によって形成される。

【 0 1 1 0 】

なお、電着に代えて、露出した導電部 7 および金属板 1 0 0 を陽極として用いて、導電部 7 および金属板 1 0 0 の露出面を酸化するか、または、露出面にアルミニウムなどをめっきした後に、露出した導電部 7 および金属板 1 0 0 を陽極として用いて、導電部 7、金属板 1 0 0、および柱状導電部 8 のめっき面を酸化してもよい。次に、絶縁膜 6 6 を除去する。それにより、図 6 4 に示す構造が得られる。

30

【 0 1 1 1 】

次に、絶縁膜 1 2 をマスクとして、絶縁膜 6 6 が除去された位置、すなわち導電部 7 の露出面上に、はんだのような導電性の接合材 1 6 を、金属板 1 0 0 および導電部 7 を陰極として用いた電気めっきによって形成する。なお、この接合材 1 6 の形成工程は、省略され得るものである。それにより、図 6 5 に示す構造が得られる。この図 6 5 に示す構造の凸型基板と実施の形態 1 の凹型基板に嵌め合わせた場合においても、実施の形態 1 の半導体装置によって得られる効果と同様の効果を得ることができる。

【 0 1 1 2 】

40

(実施の形態 9)

次に、図 6 6 ~ 図 7 1 を用いて、実施の形態 9 の半導体装置の製造方法を説明する。

【 0 1 1 3 】

まず、金属板 1 0 0 上に導電部 7 を形成する。次に、導電部 7 および金属板 1 0 0 の表面を覆うように保護膜 6 0 0 を電着によって形成する。その後、保護膜 6 0 0 の主表面を覆うようにレジスト膜 1 0 1 を形成する。次に、レジスト膜 1 0 1 および保護膜 6 0 0 を厚さ方向に貫通し、導電部 7 を露出させるようにホール 2 2 を形成する。それにより得られる構造が図 6 7 に示されている。

【 0 1 1 4 】

次に、ホール 2 2 内に柱状導電部 8 を形成する。それにより得られる構造が図 6 8 に示

50

されている。その後、レジスト膜101を除去する。それにより得られる構造が図69に示されている。次に、柱状導電部8の露出面を覆うように絶縁膜200を電着によって形成する。それにより、図70に示す構造が得られる。次に、保護膜600を除去する。このとき、保護膜600の一部が柱状導電部8と導電部7との接続部の近傍に残存部が601として残る。それにより得られる構造が図71に示されている。

【0115】

この図71に示す凸側基板と実施の形態1の凹型基板とを嵌め合わせた場合においても、実施の形態1の半導体装置によって得られる効果と同様の効果が得られる。

【0116】

なお、前述の絶縁膜200および保護膜600は、電着により形成されるが、電着に代えて、金属板100、導電部70、および柱状導電部8を陽極として用いて、金属板100、導電部70、および柱状導電部8の露出面を酸化するか、または、その露出面にアルミニウムなどをめっきした後に、めっきされた金属板100、導電部70、および柱状導電部8を陽極として用いて、そのめっき面を酸化してもよい。

【0117】

(実施の形態10)

次に、図72を用いて、実施の形態10の半導体装置の構造を説明する。

【0118】

本実施の形態の半導体装置の構造は、実施の形態2の半導体装置の構造とほぼ同様である。しかしながら、本実施の形態の半導体装置は、次の点において、実施の形態2の半導体装置と異なっている。

【0119】

本実施の形態の半導体装置は、柱状導電部80の外周面には、絶縁膜20bが形成されている。また、柱状導電部80の露出面には、突起電極11が形成されている。さらに、接続部41と導電部70とは接合材42によって接合されている。また、絶縁膜20bと導電部70との間には、残存部61が形成されている。この図72に示す構造の半導体装置によっても、実施の形態2の半導体装置によって得られる効果と同様の効果が得られる。

【0120】

次に、図72に示す本実施の形態の半導体装置の製造方法を説明する。

【0121】

まず、金属板100の上にレジスト膜101を形成する。次に、レジスト膜101および金属板100にホール21を形成する。それにより得られた構造が図73に示されている。次に、図74に示すように、ホール21の底面を覆うように突起電極90を形成する。次に、図75に示すように、突起電極90の上に導電部70を形成する。次に、図76に示すように、導電部70の上面およびレジスト膜101の上面を覆うように絶縁膜60を形成する。

【0122】

次に、図77に示すように、レジスト膜101上の絶縁膜60およびレジスト膜101を除去する。その後、金属板100の主表面、絶縁膜60、導電部70、および突起電極90を覆うように、レジスト膜101bを形成する。次に、レジスト膜101bおよび絶縁膜60をその厚さ方向に貫通し、導電部70に至るホール21を形成する。それにより得られた構造が図78に示されている。

【0123】

次に、ホール21内に柱状導電部80を形成する。それにより得られた構造が図79に示されている。次に、レジスト膜101bを除去する。それにより得られた構造が図80に示されている。次に、柱状導電部80の露出面を覆うように電着によって絶縁膜20bを形成する。このとき、金属板100の上面ならびに突起電極90の側面および導電部70の側面を覆うように絶縁膜20aが形成される。それにより得られた構造が図81に示されている。次に、図82に示すように、導電部70の上面に位置する絶縁膜60の不要

10

20

30

40

50

な部分を除去する。それにより、残存部 6 1 が形成される。

【 0 1 2 4 】

次に、図 8 3 に示すように、残存部 6 1 の側面上であって導電部 7 0 の上表面上に導電性の接合材 4 2 を電気めっきによって形成する。なお、この接合材 4 2 の形成工程は省略され得るものである。図 8 3 に示す凸型基板と実施の形態 2 の凹型基板とを嵌め合わせることも、実施の形態 2 の半導体装置によって得られる効果と同様の効果を得ることが可能である。

【 0 1 2 5 】

また、接合材 4 2 を設ける位置に絶縁膜 6 0 を形成しておく手法が用いられているが、その絶縁膜 6 0 を設けずに、レジスト膜を用いたフォトリソグラフィ工程によって、凸型基板の主表面を覆うように設けられた絶縁膜の接合材 4 2 を設ける位置に開口を形成する手法が用いられてもよい。

【 0 1 2 6 】

なお、柱状導電部 8 の先端面上に存在する絶縁膜 2 0 b は、半導体基板 1 の裏面を研磨する工程において除去される。

【 0 1 2 7 】

本実施の形態の半導体装置のように、柱状導電部 8 の外周面を覆う絶縁膜 2 0 b が形成されていれば、仮に凹型基板と凸型基板とを嵌め合わせる際に、柱状導電部 8 がホール 1 3 が延びる方向に対して斜め方向に向かってホール 1 3 内へ挿入されても、少なくとも絶縁膜 2 0 b によって半導体基板 1 と柱状導電部 8 との間の絶縁性を確保される。また、絶縁膜 2 0 a は、絶縁膜 5 の保護膜として機能する。したがって、半導体装置の信頼性がより向上する。

【 0 1 2 8 】

(実施の形態 1 1)

次に、図 8 4 を用いて実施の形態 1 1 の半導体装置の構造を説明する。

【 0 1 2 9 】

本実施の形態の半導体装置の構造は、図 1 に示す実施の形態 1 の半導体装置の構造とほぼ同様である。しかしながら、図 8 4 に示す本実施の形態の半導体装置は、ホール 1 3 の内周面を覆う導電膜 3 0 が形成されている点において、実施の形態 1 の図 1 に示す半導体装置と異なっている。つまり、本実施の形態においては、柱状導電部 8 の外周面とは所定の間隔において導電膜 3 0 が筒状に形成されている。導電膜 3 0 は、接地電極に電氣的に接続され、電位固定されている。本実施の形態の半導体装置の構造によれば、導電膜 3 0 と柱状導電部 8 との組み合わせの構造は、同軸ケーブルの構造と同様であるため、柱状導電部 8 を介して入力または出力される信号は、ノイズによる悪影響を受け難い。

【 0 1 3 0 】

次に、本実施の形態の半導体装置の製造方法を図 8 5 ~ 図 8 8 を用いて説明する。

【 0 1 3 1 】

まず、図 8 5 に示す構造が形成される。図 8 5 に示す構造は、実施の形態 1 の図 2 に示す半導体装置の構造とほぼ同様である。しかしながら、図 8 5 に示す構造では、まだ、図 2 に示す構造の突起電極 6 は形成されていない。

【 0 1 3 2 】

次に、図 8 6 に示すように、ホール 1 3 の内周面および底面を覆うように、無電解めっきまたは C V D によって、ニッケルからなる導電膜 3 0 を形成する。なお、半導体の導電性を利用すれば、電解めっきによって導電膜 3 0 を形成することも可能である。次に、図 8 7 に示すように、内部配線 4 が露出するようにホール 1 6 0 を形成する。その後、図 8 8 に示すように、ホール 1 6 0 内に内部配線 4 に接続するように突起電極 6 を形成する。

【 0 1 3 3 】

図 8 8 に示す凹型基板と実施の形態 1 の凸型基板とを嵌め合わせた構造の半導体装置によっても、実施の形態 1 の半導体装置によって得られる効果と同様の効果を得ることができる。

10

20

30

40

50

【 0 1 3 4 】

(実施の形態 1 2)

次に、図 8 9 ~ 図 9 4 を用いて実施の形態 1 2 の半導体装置の構造を説明する。

【 0 1 3 5 】

本実施の形態の半導体装置は、実施の形態 2 の半導体装置の構造とほぼ同様である。しかしながら、本実施の形態の半導体装置の構造は、導電部 7 0 に切欠き 7 0 0 が設けられているという点において、実施の形態 2 の半導体装置の構造と異なっている。

【 0 1 3 6 】

本実施の形態の半導体装置によれば、凹型基板と凸型基板とが嵌め合わされることによって、ホール 1 3 に柱状導電部 8 が挿入され、絶縁材 5 a および 5 b がホール 1 3 内から押し出されるときに、ホール 1 3 内の絶縁材 5 a および 5 b は、切欠き 7 0 0 を通って絶縁膜 3 の上に流れ出す。そのため、絶縁材 5 a および 5 b が凹型基板と凸型基板とが嵌め合わせを阻害しない。したがって、半導体装置の歩留まりが向上する。

10

【 0 1 3 7 】

また、他の製法として、凹型基板と凸型基板とが嵌め合わされて、凹型基板と凸型基板とが所定のすき間を有しながら導電部 7 0 と接続部 4 1 とが接触している状態で、その隙間に流動性を有する絶縁材 5 a および 5 b が充填される方法が用いられる場合には、絶縁材 5 a および 5 b が切欠き 7 0 0 を通って、柱状導電部 8 0 の周囲のスペースに流れ込む。そのため、絶縁材 5 a および 5 b が柱状導電部 8 0 の周囲のスペースへ流れ込み易い。その結果、絶縁膜 5 に空洞が形成されることが防止される。

20

【 0 1 3 8 】

なお、本実施の形態の半導体装置の変形例として、図 9 5 ~ 図 1 0 0 に示すように、内部配線 4 0 の接続部 4 1 に切欠き 4 0 0 が設けられている構造が採用されてもよい。

【 0 1 3 9 】

本実施の形態の変形例の半導体装置によっても、凹型基板と凸型基板とが嵌め合わされて、凹型基板と凸型基板とが所定のすき間を有しながら導電部 7 0 と接続部 4 1 とが接触している状態で、そのすき間に流動性を有する絶縁材 5 a および 5 b が充填されるときに、切欠き 4 0 0 および 7 0 0 を通って、絶縁材 5 a および 5 b が柱状導電部 8 0 の周囲のスペースに流れ込む。そのため、図 9 5 ~ 図 1 0 0 に示す構造によれば、切欠き 4 0 0 が設けられているため、前述の図 8 9 ~ 図 9 4 に示す構造に比較して、さらに絶縁材 5 a および 5 b が柱状導電部 8 0 の周囲のスペースへ流れ込み易い。したがって、絶縁膜 5 に空洞が形成されることがより確実に防止される。

30

【 0 1 4 0 】

(実施の形態 1 3)

次に、実施の形態 1 3 の半導体装置の構造を説明する。

【 0 1 4 1 】

実施の形態 1 3 に示す半導体装置の構造は、図 1 0 1 に示すように、絶縁膜 5 およびそれより下側の構造は、実施の形態 1 の図 1 に示す半導体装置の構造とほぼ同様である。しかしながら、本実施の形態の図 1 0 1 に示す絶縁膜 5 およびそれより下側の構造は、柱状導電部 8 の露出面に、導電膜 8 0 1 0 が設けられている点において、実施の形態 1 の半導体装置の構造と異なっている。

40

【 0 1 4 2 】

次に、図 1 0 1 に示す半導体装置の絶縁膜 5 よりも上側の構造の製造方法を、図 1 0 2 ~ 図 1 0 7 を用いて説明する。

【 0 1 4 3 】

その製造方法においては、まず、図 1 0 2 に示す構造が得られる。図 1 0 2 に示す構造は、半導体基板 1 0 0 1 を備えている。半導体基板 1 0 0 1 には、半導体回路 1 0 2 が設けられている。半導体回路 1 0 2 を含む半導体基板 1 0 0 1 の主表面を覆うように、絶縁膜 1 0 3 が設けられている。

【 0 1 4 4 】

50

絶縁膜 103 内には、内部配線 104 が設けられている。また、内部配線 104 は絶縁膜 103 の表面において一部露出している。また、絶縁膜 103 および半導体基板 1001 において、その厚さ方向に延びるようにホール 113 が設けられている。

【0145】

次に、図 103 に示すように、ホール 113 の内周面および底面を覆うとともに内部配線 104 の一方の側面を覆う絶縁膜 300 が形成される。次に、図 104 に示すように、絶縁膜 103 の表面、内部配線 104 の表面、および絶縁膜 300 の表面を覆う導電膜 350 を形成する。

【0146】

次に、図 105 に示すように、導電膜 350 を覆うように導電部 8000 を電気めっきによって形成する。次に、図 106 に示すように、導電部 8000 の上側部分および導電 350 の一部を CMP (Chemical Mechanical Polishing) によって除去し、柱状導電部 800 および導電膜 360 を形成する。次に、図 107 に示すように、柱状導電部 800 の主表面から半導体基板 1 の主表面に対して垂直な方向に延びるように柱状導電部 8 を形成する。これにより得られた構造が、実施の形態 1 の図 5 に示す凸型基板に対応する構造である。本実施の形態の柱状導電部 8 の形成方法は、実施の形態 1 の柱状導電部 8 の形成方法と全く同様である。

【0147】

本実施の形態の図 107 に示す凸型基板と実施の形態 1 の図 3 に示す凹型基板とを組み合わせる。次に、半導体基板 1 の裏面を研磨した後、柱状導電部 8 の露出面に導電膜 8010 を形成する。その後、半導体基板 1001 の裏面を研磨して導電膜 360 を露出させる。次に、半導体基板 1001 の裏面に保護膜 1000 を形成する。それにより、図 101 に示すような構造の半導体装置が得られる。

【0148】

本実施の形態の半導体装置によって、前述の各実施の形態の半導体装置によって得られる効果と同様の効果を得ることが可能である。

【0149】

なお、今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

【図面の簡単な説明】

【0150】

【図 1】実施の形態 1 の半導体装置の構造を説明するための図である。

【図 2】実施の形態 1 の半導体装置の製造方法を説明するための図である。

【図 3】実施の形態 1 の半導体装置の製造方法を説明するための図である。

【図 4】実施の形態 1 の半導体装置の製造方法を説明するための図である。

【図 5】実施の形態 1 の半導体装置の製造方法を説明するための図である。

【図 6】実施の形態 1 の半導体装置の製造方法を説明するための図である。

【図 7】実施の形態 1 の半導体装置の製造方法を説明するための図である。

【図 8】実施の形態 1 の半導体装置の製造方法を説明するための図である。

【図 9】実施の形態 1 の半導体装置の製造方法を説明するための図である。

【図 10】実施の形態 2 の半導体装置の構造を説明するための図である。

【図 11】実施の形態 2 の半導体装置の製造方法を説明するための図である。

【図 12】実施の形態 2 の半導体装置の製造方法を説明するための図である。

【図 13】実施の形態 2 の半導体装置の製造方法を説明するための図である。

【図 14】実施の形態 2 の半導体装置の製造方法を説明するための図である。

【図 15】実施の形態 2 の半導体装置の製造方法を説明するための図である。

【図 16】実施の形態 2 の半導体装置の製造方法を説明するための図である。

【図 17】実施の形態 2 の半導体装置の製造方法を説明するための図である。

10

20

30

40

50

- 【図 1 8】実施の形態 2 の半導体装置の製造方法を説明するための図である。
- 【図 1 9】実施の形態 2 の半導体装置の製造方法を説明するための図である。
- 【図 2 0】実施の形態 3 の半導体装置の凸型基板を説明するための図であって、図 2 1 の X X - X X 線断面を示す図である。
- 【図 2 1】実施の形態 3 の半導体装置の凹型基板の上面図である。
- 【図 2 2】実施の形態 3 の半導体装置の凸型基板を説明するための図であって、図 X X I I - X X I I 線断面を示す図である。
- 【図 2 3】実施の形態 3 の半導体装置の凸型基板の下面図である。
- 【図 2 4】実施の形態 3 の半導体装置の凹型基板と凸型基板とが嵌め合わされた状態を示す図であって、図 2 5 の X X I V - X X I V 線断面を示す図である。 10
- 【図 2 5】実施の形態 3 の半導体装置の凹型基板と凸型基板とが嵌め合わされた状態を示す図であって、図 2 4 の X X V - X X V 線断面を示す図である。
- 【図 2 6】実施の形態 4 の半導体装置の凹型基板を説明するための図であって、図 2 7 の X X V I - X X V I 線断面を示す図である。
- 【図 2 7】実施の形態 4 の半導体装置の凹型基板の上面図である。
- 【図 2 8】実施の形態 4 の半導体装置の凸型基板を説明するための図であって、図 2 9 の X X V I I I - X X V I I I 線断面を示す図である。
- 【図 2 9】実施の形態 4 の半導体装置の凸型基板の下面図である。
- 【図 3 0】実施の形態 4 の半導体装置の凹型基板と凸型基板とが嵌め合わされた状態を示す図であって、図 3 1 の X X X - X X X 線断面を示す図である。 20
- 【図 3 1】実施の形態 4 の半導体装置の凹型基板と凸型基板とが嵌め合わされた状態を示す図であって、図 3 0 の X X X I - X X X I 線断面を示す図である。
- 【図 3 2】実施の形態 5 の半導体装置の構造を説明するための図である。
- 【図 3 3】実施の形態 5 の変形例 1 の半導体装置を説明するための図である。
- 【図 3 4】実施の形態 5 の変形例 2 の半導体装置を説明するための図である。
- 【図 3 5】実施の形態 5 の変形例 3 の半導体装置を説明するための図である。
- 【図 3 6】実施の形態 5 の変形例 4 の半導体装置を説明するための図である。
- 【図 3 7】実施の形態 5 の変形例 5 の半導体装置を説明するための図である。
- 【図 3 8】実施の形態 5 の変形例 6 の半導体装置を説明するための図である。
- 【図 3 9】実施の形態 5 の変形例 7 の半導体装置を説明するための図である。 30
- 【図 4 0】実施の形態 5 の図 3 6 に示す半導体装置の製造方法を説明するための図である。
- 【図 4 1】実施の形態 5 の図 3 6 に示す半導体装置の製造方法を説明するための図である。
- 【図 4 2】実施の形態 5 の図 3 6 に示す半導体装置の製造方法を説明するための図である。
- 【図 4 3】実施の形態 5 の図 3 6 に示す半導体装置の製造方法を説明するための図である。
- 【図 4 4】実施の形態 5 の図 3 6 に示す半導体装置の製造方法を説明するための図である。 40
- 【図 4 5】実施の形態 5 の図 3 6 に示す半導体装置の製造方法を説明するための図である。
- 【図 4 6】実施の形態 5 の図 3 7 に示す半導体装置の製造方法を説明するための図である。
- 【図 4 7】実施の形態 5 の図 3 7 に示す半導体装置の製造方法を説明するための図である。
- 【図 4 8】実施の形態 5 の図 3 7 に示す半導体装置の製造方法を説明するための図である。
- 【図 4 9】実施の形態 6 の半導体装置の構造を説明するための図である。
- 【図 5 0】実施の形態 6 の半導体装置の変形例の構造を説明するための図である。 50

- 【図51】実施の形態6の半導体装置の製造方法を説明するための図である。
- 【図52】実施の形態6の変形例の半導体装置の製造方法を説明するための図である。
- 【図53】実施の形態6の変形例の半導体装置の製造方法を説明するための図である。
- 【図54】実施の形態6の変形例の半導体装置の製造方法を説明するための図である。
- 【図55】実施の形態6の変形例の半導体装置の製造方法を説明するための図である。
- 【図56】実施の形態6の変形例の半導体装置の製造方法を説明するための図である。
- 【図57】実施の形態7の半導体装置の構造を説明するための図である。
- 【図58】実施の形態7の半導体装置の変形例を説明するための図である。
- 【図59】実施の形態8の半導体装置の製造方法を説明するための図である。
- 【図60】実施の形態8の半導体装置の製造方法を説明するための図である。 10
- 【図61】実施の形態8の半導体装置の製造方法を説明するための図である。
- 【図62】実施の形態8の半導体装置の製造方法を説明するための図である。
- 【図63】実施の形態8の半導体装置の製造方法を説明するための図である。
- 【図64】実施の形態8の半導体装置の製造方法を説明するための図である。
- 【図65】実施の形態8の半導体装置の製造方法を説明するための図である。
- 【図66】実施の形態9の半導体装置の製造方法を説明するための図である。
- 【図67】実施の形態9の半導体装置の製造方法を説明するための図である。
- 【図68】実施の形態9の半導体装置の製造方法を説明するための図である。
- 【図69】実施の形態9の半導体装置の製造方法を説明するための図である。
- 【図70】実施の形態9の半導体装置の製造方法を説明するための図である。 20
- 【図71】実施の形態9の半導体装置の製造方法を説明するための図である。
- 【図72】実施の形態10の半導体装置の構造を説明するための図である。
- 【図73】実施の形態10の半導体装置の製造方法を説明するための図である。
- 【図74】実施の形態10の半導体装置の製造方法を説明するための図である。
- 【図75】実施の形態10の半導体装置の製造方法を説明するための図である。
- 【図76】実施の形態10の半導体装置の製造方法を説明するための図である。
- 【図77】実施の形態10の半導体装置の製造方法を説明するための図である。
- 【図78】実施の形態10の半導体装置の製造方法を説明するための図である。
- 【図79】実施の形態10の半導体装置の製造方法を説明するための図である。
- 【図80】実施の形態10の半導体装置の製造方法を説明するための図である。 30
- 【図81】実施の形態10の半導体装置の製造方法を説明するための図である。
- 【図82】実施の形態10の半導体装置の製造方法を説明するための図である。
- 【図83】実施の形態10の半導体装置の製造方法を説明するための図である。
- 【図84】実施の形態11の半導体装置の構造を説明するための図である。
- 【図85】実施の形態11の半導体装置の製造方法を説明するための図である。
- 【図86】実施の形態11の半導体装置の製造方法を説明するための図である。
- 【図87】実施の形態11の半導体装置の製造方法を説明するための図である。
- 【図88】実施の形態11の半導体装置の製造方法を説明するための図である。
- 【図89】実施の形態12の半導体装置の凹型基板を説明するための図であって、図90
のLXXXIX-LXXXIX線断面を示す図である。 40
- 【図90】実施の形態12の半導体装置の凹型基板の上面図である。
- 【図91】実施の形態12の半導体装置の凸型基板の図92のXCIX-XCIX線断面を示す図である。
- 【図92】実施の形態12の半導体装置の凸型基板の下面図である。
- 【図93】実施の形態12の半導体装置の凹型基板と凸型基板とが嵌め合わされた状態を示す図であって、図94のXCIII-XCIII線断面を示す図である。
- 【図94】実施の形態12の半導体装置の凹型基板と凸型基板とが嵌め合わされた状態を示す図であって、図93のXCIV-XCIV線断面を示す図である。
- 【図95】実施の形態12の半導体装置の凹型基板を説明するための図であって、図96
のXCV-XCV線断面を示す図である。 50

【図96】実施の形態12の半導体装置の凹型基板の上面図である。

【図97】実施の形態12の半導体装置の凸型基板を説明するための図であって、図98のXCVII-XCVII線断面を示す図である。

【図98】実施の形態12の半導体装置の凸型基板の下面図である。

【図99】実施の形態12の半導体装置の凹型基板と凸型基板とが嵌め合わされた状態を示す図であって、図100のCXIX-XCIX線断面を示す図である。

【図100】実施の形態12の半導体装置の凹型基板と凸型基板とが嵌め合わされた状態を示す図であって、図99のC-C線断面を示す図である。

【図101】実施の形態13の半導体装置の構造を説明するための図である。

【図102】実施の形態13の半導体装置の製造方法を説明するための図である。

【図103】実施の形態13の半導体装置の製造方法を説明するための図である。

【図104】実施の形態13の半導体装置の製造方法を説明するための図である。

【図105】実施の形態13の半導体装置の製造方法を説明するための図である。

【図106】実施の形態13の半導体装置の製造方法を説明するための図である。

【図107】実施の形態13の半導体装置の製造方法を説明するための図である。

【符号の説明】


【0151】

1, 1001 半導体基板、2, 102 半導体回路、3, 103 絶縁膜、4, 40, 104 内部配線、5 絶縁膜、5a, 5b 絶縁材、6 突起電極、7, 7a, 70 導電部、8, 8a, 80 柱状導電部、9, 11 突起電極、10, 600 保護膜、20 絶縁膜、20a, 20b 絶縁膜、30 導電膜、41 接続部、60 絶縁膜、90 突起電極、100 金属板、111 突起電極。


10

20


【図1】




【図4】




【図2】




【図5】




【図3】




【図 6】




【図 7】




【図 8】




【図 9】




【図 10】




【図 11】




【図 12】




【図 13】




【図 14】




【図 15】




【図 16】




【図17】




【図18】




【図19】




【図20】




【図21】




【図23】




【図22】




【図24】




【図25】




【図26】




【図27】




【図29】




【図28】




【図30】




【図31】




【図32】




【図33】




【図36】




【図34】




【図37】




【図35】




【図38】




【 39 】




【 40 】




【 41 】




【 42 】




【 46 】




【 47 】




【 48 】




【 43 】




【 44 】




【 45 】




【 49 】




【 50 】




【 51 】




【 5 2 】




【 5 3 】




【 5 4 】




【 5 5 】




【 5 6 】




【 5 9 】




【 5 7 】




【 6 0 】




【 5 8 】




【 6 1 】




【図 6 2】




【図 6 5】




【図 6 3】




【図 6 6】




【図 6 4】




【図 6 7】




【図 6 8】




【図 7 0】




【図 6 9】




【図 7 1】




【図72】




【図75】




【図73】




【図76】




【図74】




【図77】




【図78】




【図80】




【図79】




【図81】




【 8 2 】




【 8 3 】




【 8 4 】




【 8 5 】




【 8 6 】




【 8 7 】




【 8 8 】




【 8 9 】




【 9 0 】




【図91】




【図92】




【図93】




【図94】




【図95】




【図97】




【図96】




【図98】




【 99 】




【 100 】




【 101 】




【 102 】




【 103 】




【 104 】




【 105 】



【 107 】



【 106 】



フロントページの続き

(74)代理人 100124523

弁理士 佐々木 真人

(74)代理人 100098316

弁理士 野田 久登

(72)発明者 根本 義彦

東京都千代田区丸の内二丁目4番1号 株式会社ルネサステクノロジ内

審査官 須賀 亮介

(56)参考文献 特開2004-296896(JP,A)

特開平01-185943(JP,A)

特開2001-127242(JP,A)

特開2006-080149(JP,A)

(58)調査した分野(Int.Cl., DB名)

H01L 21/3205

H01L 21/3213

H01L 21/768

H01L 23/52 - 23/522

H01L 23/10

H01L 21/60

H01L 25/04 - 25/18

H01L 23/12

H05K 1/03