




СОЮЗ СОВЕТСКИХ
СОЦИАЛИСТИЧЕСКИХ
РЕСПУБЛИК

(19) **SU** (11) **1633413** **A 1**

(51)5 G 06 F 13/00

ГОСУДАРСТВЕННЫЙ КОМИТЕТ
ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ
ПРИ ГНТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ



1

(21) 4180916/24
(22) 12.01.87
(46) 07.03.91. Бюл. № 9
(72) И. А. Новиков и М. Г. Жиленков
(53) 681.3(088.8)
(56) Балашов Е. П. и др. Микропроцессоры и микропроцессорные системы./Под ред. Смолова.—М.: Радио и связь, 1981, с. 141, рис. 4.12.

Авторское свидетельство СССР
№ 1195351, кл. G 06 F 13/00, G 06 F 11/00,
1980.

2

(54) УСТРОЙСТВО ДЛЯ УПРАВЛЕНИЯ
ОБМЕНОМ ЭВМ С ПЕРИФЕРИЙНЫМИ
УСТРОЙСТВАМИ

(57) Изобретение относится к управляющим системам, работающим в реальном масштабе времени, и может быть использовано при построении систем, в которых обращение к периферийным устройствам осуществляется как к адресу памяти. Цель изобретения — сокращение оборудования. Устройство содержит постоянный запоминающий блок, блок дешифрации адреса и группу элементов И. 1 з.п. ф-лы, 2 ил.

Изобретение относится к управляющим системам, работающим в реальном масштабе времени, и может быть использовано при построении систем, в которых обращение к периферийным устройствам осуществляется как к адресу памяти.

Цель изобретения — сокращение оборудования.

На фиг. 1 приведена структурная схема устройства для управления обменом ЭВМ с периферийными устройствами; на фиг. 2 — функциональная схема блока дешифрации адреса.

Устройство для управления обменом ЭВМ с периферийными устройствами содержит постоянный запоминающий блок 1, блок 2 дешифрации адреса и группу 3 элементов И.

Блок 2 дешифрации адреса содержит селектор 4 адреса, группу 5 элементов И, элемент НЕ 6 и элемент И 7.

Устройство работает следующим образом.

В режиме «Ввод» по шине адреса ЭВМ передается адрес периферийного устройства, часть разрядов которого поступает на входы селектора 4 адреса блока 2 дешифрации

адреса. Блок 2 дешифрации адреса выполняет функции дешифратора группы адресов периферийных устройств, причем подобласть адресов периферийных устройств находится в области адресов, отводимой постоянному запоминающему блоку 1 в пространстве адресов ЭВМ. При совпадении передаваемого по адресной шине ЭВМ адреса периферийного устройства с одним из адресов периферийных устройств на выходе селектора 4 адреса блока 2 дешифрации адреса формируется сигнал, который разрешает прохождение сигналов, поступающих от постоянного запоминающего блока 1 через группу 5 элементов И блока 2 дешифрации адреса на входы выборки периферийных устройств. После инверсии выходного сигнала селектора 4 адреса в элементе НЕ 6 блока 2 дешифрации адреса формируется сигнал запрета на выходе элемента И 7 блока 2 дешифрации адреса, который поступает на первые входы группы 3 элементов И устройства. Данный сигнал запрещает прохождение информации с выходов постоянного запоминающего блока 1 через группу 3 элементов И устройства на шину данных ЭВМ.

(19) **SU** (11) **1633413** **A 1**

Таким образом, в данном случае сигналы на выходе постоянного запоминающего блока 1 являются сигналами выборки конкретного периферийного устройства. Какое периферийное устройство будет выбрано, определяется программированием ячеек постоянного запоминающего блока 1, отводимых для подобласти адресов периферийных устройств.

Если адрес на адресной шине ЭВМ в режиме «Ввод» принадлежит области адресов, занимаемой постоянным запоминающим блоком 1, исключая адреса периферийных устройств, то происходит чтение информации из постоянного запоминающего блока 1. При этом сигнал на выходе селектора 4 адреса блока 2 дешифрации адреса запрещает прохождение сигналов выборки через группу 5 элементов И блока 2 дешифрации адреса на входы выборки периферийных устройств, а его инверсия, поступающая с выхода элемента НЕ 6 на первый вход элемента И 7 блока 2 дешифрации адреса, и активный сигнал «Чтение» на втором входе элемента И 7 обеспечивают формирование сигнала на выходе элемента И 7 блока 2 дешифрации адреса, который разрешает прохождение информации с выходов постоянного запоминающего блока 1 через группу 3 элементов И на шину данных ЭВМ.


В режиме «Вывод» отсутствие сигнала «Чтение» приводит к появлению сигнала запрета на выходе элемента И 7 блока 2 дешифрации адреса, который, поступая на первые входы группы элементов И 3 устройства, предотвращает прохождение информации с выходов постоянного запоминающего блока 1 на шину данных ЭВМ при любом адресе на адресной шине ЭВМ. В остальном же работа блока 2 дешифрации адреса и постоянного запоминающего блока 1 по генерации сигналов выборки требуемого периферийного устройства аналогична процедуре, описанной выше для режима «Ввод». Поступающие с группы выходов блока 2 дешифрации адреса сигналы на входы выборки

периферийных устройств обеспечивают разрешение записи информации, передаваемой по шине данных ЭВМ в требуемое периферийное устройство.


Формула изобретения

1. Устройство для управления обменом ЭВМ с периферийными устройствами, содержащее постоянный запоминающий блок, блок дешифрации адреса, группу элементов И, причем входы постоянного запоминающего блока являются входами устройства для подключения к шине адреса ЭВМ и соединены с первой группой информационных входов блока дешифрации адреса, первые входы элементов И группы соединены с выходом запрета блока дешифрации адреса, отличающееся тем, что, с целью сокращения оборудования, в нем выходы постоянного запоминающего блока соединены с вторыми входами элементов И группы и второй группой информационных входов блока дешифрации адреса, выходы элементов И группы являются выходами устройства для подключения к шине данных ЭВМ, разрешающий вход блока дешифрации адреса является входом устройства для подключения к шине чтения ЭВМ, группа выходов блока дешифрации адреса является группой выходов устройства для подключения к входам выборки периферийных устройств.

2. Устройство по п. 1, отличающееся тем, что блок дешифрации адреса содержит селектор адреса, группу элементов И, элемент НЕ и элемент И, причем первая группа информационных входов блока соединена с группой входов селектора адреса, выход которого соединен с первыми входами элементов И группы и через элемент НЕ с первым входом элемента И, второй вход и выход которого являются соответственно входом разрешения и выходом запрета блока, вторые входы и выходы элементов И группы являются соответственно второй группой входов и группой выходов блока.



Фиг. 1



Фиг. 2

Редактор Е. Папп
Заказ 618

Составитель И. Хазова
Техред А. Кравчук
Тираж 401

Корректор А. Обручар
Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР
113035, Москва, Ж-35, Раушская наб., д. 4/5
Производственно-издательский комбинат «Патент», г. Ужгород, ул. Гагарина, 101