

(19) 世界知的所有権機関
国際事務局(43) 国際公開日
2004 年 12 月 16 日 (16.12.2004)

PCT

(10) 国際公開番号
WO 2004/110058 A1

- (51) 国際特許分類: H04N 5/335
- (21) 国際出願番号: PCT/JP2004/008036
- (22) 国際出願日: 2004 年 6 月 9 日 (09.06.2004)
- (25) 国際出願の言語: 日本語
- (26) 国際公開の言語: 日本語
- (30) 優先権データ:
特願 2003-163954 2003 年 6 月 9 日 (09.06.2003) JP
- (71) 出願人 (米国を除く全ての指定国について): 浜松ホトニクス株式会社 (HAMAMATSU PHOTONICS K.K.)
[JP/JP]; 〒4358558 静岡県浜松市市野町 1 1 2 6 番地の 1 Shizuoka (JP).
- (72) 発明者; および
- (75) 発明者/出願人 (米国についてのみ): 水野 誠一郎

(MIZUNO, Seichiro) [JP/JP]; 〒4358558 静岡県浜松市市野町 1 1 2 6 番地の 1 浜松ホトニクス株式会社内 Shizuoka (JP). 杉山 行信 (SUGIYAMA, Yukinobu) [JP/JP]; 〒4358558 静岡県浜松市市野町 1 1 2 6 番地の 1 浜松ホトニクス株式会社内 Shizuoka (JP).


(74) 代理人: 長谷川 芳樹, 外 (HASEGAWA, Yoshiki et al.); 〒1040061 東京都中央区銀座一丁目 1 0 番 6 号銀座ファーストビル 創英国際特許法律事務所 Tokyo (JP).

(81) 指定国 (表示のない限り、全ての種類の国内保護が可能): AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE, SG,

/ 続葉有 /

(54) Title: SOLID STATE IMAGING DEVICE

(54) 発明の名称: 固体撮像装置



(57) Abstract: A solid state imaging device (1) comprising $M \times N$ pixels $P_{m,n}$, $K \times N$ voltage holding sections $H_{k,n}$ and N signal processing sections S_n . The $M \times N$ pixels $P_{m,n}$ are arranged two-dimensionally in M rows and N columns where each pixel $P_{m,n}$ is located at m -th row and n -th column. Each voltage holding section $H_{k,n}$ can receive and hold a voltage output from any one pixel selected from M pixels $P_{1,n} \sim P_{M,n}$ in the n -th column out of the $M \times N$ pixels $P_{m,n}$ and can output the voltage thus holding. Each signal processing section S_n receives voltages from two voltage holding sections $H_{1,n}$ and $H_{2,n}$, performs a specified signal processing based on these voltages and outputs a voltage representative of the processing results.

(57) 要約: 固体撮像装置 1 は、 $M \times N$ 個の画素 $P_{m,n}$ 、 $K \times N$ 個の電圧保持部 $H_{k,n}$ および N 個の信号処理部 S_n を備える。 $M \times N$ 個の画素 $P_{m,n}$ は M 行 N 列に 2 次元配列されており、各画素 $P_{m,n}$ は第 m 行第 n 列に位置する。各電圧保持部 $H_{k,n}$ は、 $M \times N$ 個の画素 $P_{m,n}$ のうちの第 n 列にある M 個の画素 $P_{1,n} \sim P_{M,n}$ から選択される何れかの画素から出力される電圧を入力して保持することができ、また、その保持している電圧を出力することができる。各信号処理部 S_n は、2 個の電圧保持部 $H_{1,n}$ および $H_{2,n}$ それぞれから出力される電圧を入力し、これら電圧を基に所定の信号処理を行なって、その処理結果を表す電圧を出力する。



SK, SL, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ,
VC, VN, YU, ZA, ZM, ZW.

BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN,
TD, TG).

(84) 指定国 (表示のない限り、全ての種類の広域保護が可能): ARIPO (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW), ユーラシア (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM), ヨーロッパ (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IT, LU, MC, NL, PL, PT, RO, SE, SI, SK, TR), OAPI (BF,

添付公開書類:

— 国際調査報告書

2 文字コード及び他の略語については、定期発行される各 *PCT* ガゼットの巻頭に掲載されている「コードと略語のガイダンスノート」を参照。

明 細 書

固体撮像装置

技術分野

- [0001] 本発明は、フォトダイオードを含むアクティブピクセル型の画素がM行N列に2次元配列された固体撮像装置に関するものである。

背景技術

- [0002] 固体撮像装置として、CMOS技術を用いたものが知られており、また、その中でもアクティブピクセル方式のものが知られている。アクティブピクセル方式の固体撮像装置は、入射光強度に応じた量の電荷を発生するフォトダイオードを含むアクティブピクセル型の画素がM行N列に2次元配列されていて、各画素において光入射に応じてフォトダイオードで発生した電荷を、トランジスタからなるソースフォロフ回路を経て電荷-電圧変換するものであり、低ノイズで撮像を行なうことができる。
- [0003] このようなアクティブピクセル方式の固体撮像装置は、近年では、FA (factory automation) などの産業用途に用いられているだけでなく、携帯電話などの民生用途にも用いられており、用途範囲が拡大しつつある。ところで、固体撮像装置の用途として、多くの画素数で撮像することで高精細の画像を得たい場合と、画素数を少なくしてでも高速に画像を得たい場合とがある。特許文献1には、このような2つの用途それぞれに切り替えて用いることができる固体撮像装置が開示されている。
- [0004] 図8は、特許文献1に開示された固体撮像装置の受光部の単位セルの構成図である。この図に示される単位セルSは、受光部において2次元配列された多数の画素のうちの2×2画素分に相当するものであって、4つのフォトダイオード a_{11} , a_{12} , a_{21} および a_{22} 、4つの転送用トランジスタMTX1, MTX2, MTX3およびMTX4、1つの増幅用トランジスタMSF、1つの放電用トランジスタMRES、ならびに、1つの選択用トランジスタMSELを含む。
- [0005] 増幅用トランジスタMSFのゲート端子および放電用トランジスタMRESのドレイン端子それぞれには、転送用トランジスタMTX1を介してフォトダイオード a_{11} のカソード端子が接続され、転送用トランジスタMTX2を介してフォトダイオード a_{12} のカソード端

子が接続され、転送用トランジスタMTX3を介してフォトダイオード a_{21} のカソード端子が接続され、また、転送用トランジスタMTX4を介してフォトダイオード a_{22} のカソード端子が接続されている。増幅用トランジスタMSFおよび選択用トランジスタMSELは、ソースフォロワ回路を構成しており、4つのフォトダイオード a_{11} 、 a_{12} 、 a_{21} および a_{22} のうちから選択された1個または2個以上のフォトダイオードで発生した電荷を読み出して、その電荷の総量に応じた電圧を出力する。

- [0006] 電荷が読み出されるべきフォトダイオードの選択は、4つの転送用トランジスタMTX1〜MTX4それぞれのゲート端子への電圧印加により為される。例えば、この固体撮像装置は、4つのフォトダイオード a_{11} 、 a_{12} 、 a_{21} および a_{22} それぞれが個々に選択される場合には、多くの画素数で撮像することができて、高精細の画像を得ることができる。また、この固体撮像装置は、4つのフォトダイオード a_{11} 、 a_{12} 、 a_{21} および a_{22} の全てが同時に選択される場合には、画素数が少なくなるものの、高速に画像を得ることができる。

特許文献1:特開2000-59696号公報

発明の開示

発明が解決しようとする課題

- [0007] しかしながら、上記の特許文献1に開示された固体撮像装置は以下のような問題点を有している。すなわち、増幅用トランジスタMSFのゲート容量を含む寄生容量部の容量値の総和をCとし、単位セルS内で選択された各フォトダイオードで発生して寄生容量部に蓄積される電荷の総量をQとすると、電荷-電圧変換により得られる出力電圧Vは「 $V=Q/C$ 」なる式で表される。この式から判るように、撮像感度を高くするには、寄生容量部の容量値Cを小さくすることが必要である。一方、出力電圧Vは、使用可能な電源電圧範囲および回路系の制約により、1V程度が上限である。

- [0008] このことから、寄生容量部に蓄積され得る電荷の量Qにも上限がある。しかし、その上限値(飽和電荷量)は、単位セルS内で選択されるフォトダイオードの個数に依らず一定値である。したがって、高速撮像時に単位セルS内で選択されるフォトダイオードの個数が多いと、それらのフォトダイオードで発生する電荷の総量Qが飽和電荷量を超える場合があり、その場合には、出力電圧Vと電荷量Qとの間の関係が上記関係

式「 $V=Q/C$ 」から外れて、撮像により得られる画像は不鮮明なものとなる。

- [0009] 本発明は、上記問題点を解消する為になされたものであり、高精細撮像および高速撮像それぞれに切り替えて用いることが可能であって何れの場合であっても鮮明な画像を得ることができる固体撮像装置を提供することを目的とする。

課題を解決するための手段

- [0010] 本発明に係る固体撮像装置は、(1) 入射光強度に応じた量の電荷を発生するフォトダイオードと、ゲート端子に入力している電荷の量に応じた電圧を出力する増幅用トランジスタと、フォトダイオードで発生した電荷を増幅用トランジスタのゲート端子へ転送する転送用トランジスタと、増幅用トランジスタのゲート端子の電荷を放電する放電用トランジスタと、増幅用トランジスタから出力される電圧を選択的に出力する選択用トランジスタとを各々含み、 M 行 N 列に2次元配列された $M \times N$ 個の画素 $P_{m,n}$ と、(2) $M \times N$ 個の画素 $P_{m,n}$ のうちから選択される何れかの画素の選択用トランジスタから出力される電圧を入力して保持する $K \times N$ 個の電圧保持部 $H_{k,n}$ と、(3) $K \times N$ 個の電圧保持部 $H_{k,n}$ のうちから選択される何れかの1または2以上の各電圧保持部から出力される電圧を入力し、その入力した電圧の総和に応じた電圧を出力する電圧加算回路と、(4) $M \times N$ 個の画素 $P_{m,n}$ の各列について、該列にある M 個の画素 $P_{1,n} \sim P_{M,n}$ のうちから何れかの K 個の画素を選択して、その選択した K 個の画素それぞれの選択用トランジスタから出力される電圧を、 $K \times N$ 個の電圧保持部 $H_{k,n}$ のうち該列に対応する K 個の電圧保持部 $H_{1,n} \sim H_{K,n}$ に入力させる第1選択手段と、(5) $K \times N$ 個の電圧保持部 $H_{k,n}$ のうちから何れかの1または2以上の電圧保持部を選択して、その選択した各電圧保持部に保持されている電圧を該電圧保持部から出力させて電圧加算回路に入力させる第2選択手段と、を備えることを特徴とする。ただし、 M および N それぞれは2以上の整数であり、 K は2以上 M 以下の整数であり、 m は1以上 M 以下の各整数であり、 n は1以上 N 以下の各整数であり、 k は1以上 K 以下の各整数である。
- [0011] この固体撮像装置によれば、 M 行 N 列に2次元配列された画素の何れかに光が入射すると、その画素に含まれるフォトダイオードは入射光強度に応じた量の電荷を発生する。その電荷は転送用トランジスタを経て増幅用トランジスタのゲート端子に入力し、その電荷量に応じて増幅用トランジスタから出力される電圧は選択用トランジスタ

タを経て画素から出力される。画素から出力された電圧は、その画素と選択的に接続されている電圧保持部に入力して、その電圧保持部により保持される。そして、その電圧保持部により保持されている電圧は、その電圧保持部から出力されて電圧加算回路に入力する。電圧加算回路では、選択された何れかの1または2以上の各電圧保持部から出力される電圧が入力され、その入力された電圧の総和に応じた電圧が出力される。画素と電圧保持部との間の選択的な接続は第1選択手段により為され、電圧保持部と電圧加算回路との間の選択的な接続は第2選択手段により為される。これらの選択的な接続が適切に行なわれることにより、この固体撮像装置は、高精細撮像および高速撮像それぞれに切り替えて用いることが可能であり、また、高速撮像時においても鮮明な画像を得ることができる。

[0012] 本発明に係る固体撮像装置では、電圧保持部は、第1選択手段により選択された画素の選択用トランジスタから出力される電圧を各々入力して保持する第1保持部および第2保持部を含み、電圧加算回路は、第2選択手段により選択された電圧保持部の第1保持部から出力される電圧の総和と、該電圧保持部の第2保持部から出力される電圧の総和と、の差に応じた電圧を出力するのが好適である。この場合には、例えば、初期化直後に画素から出力される電圧(暗信号成分)が電圧保持部の第1保持部に保持され、フォトダイオードで発生した電荷が増幅用トランジスタのゲート端子に転送されているときに画素から出力される電圧(明信号成分)が電圧保持部の第2保持部に保持される。そして、電圧加算回路において、電圧保持部の第1保持部から出力される電圧(暗信号成分)の総和と、電圧保持部の第2保持部から出力される電圧(明信号成分)の総和と、の差に応じた電圧が求められる。これにより、ノイズが低減された画像を得ることができる。

[0013] 本発明に係る固体撮像装置は、 $M \times N$ 個の画素 $P_{m,n}$ の各列に対して電圧加算回路が1つずつ設けられているのが好適であり、この場合には、列方向について画素のデータを纏め読みすることができる。また、本発明に係る固体撮像装置は、 $M \times N$ 個の画素 $P_{m,n}$ の複数列に対して電圧加算回路が1つずつ設けられているのが好適であり、この場合には、行方向および列方向の双方または何れか一方について画素のデータを纏め読みすることができる。

[0014] 以上、詳細に説明したとおり、本発明によれば、高精細撮像および高速撮像それぞれに切り替えて用いることが可能であり、何れの場合であっても鮮明な画像を得ることができる。

図面の簡単な説明

[0015] [図1]図1は本実施形態に係る固体撮像装置1の構成図である。

[図2]図2は本実施形態に係る固体撮像装置1に含まれる画素 $P_{m,n}$ および電圧保持部 $H_{k,n}$ の回路図である。

[図3]図3は本実施形態に係る固体撮像装置1に含まれる信号処理部 S_n の回路図である。

[図4]図4は本実施形態に係る固体撮像装置1の第1動作例を説明するタイミングチャートである。

[図5]図5は本実施形態に係る固体撮像装置1の第2動作例を説明するタイミングチャートである。

[図6]図6は他の実施形態に係る固体撮像装置の一部構成図である。

[図7]図7は他の実施形態に係る固体撮像装置に含まれる信号処理部 S_n の回路図である。

[図8]図8は従来の固体撮像装置の受光部の単位セルの構成図である。

符号の説明

[0016] 1 固体撮像装置

$P_{m,n}$ 画素

$H_{k,n}$ 電圧保持部

S_n 信号処理部

$F_1 \sim F_4$ 電圧フォロワ回路

A 電圧加算回路

発明を実施するための最良の形態

[0017] 以下、添付図面を参照して本発明の実施の形態を詳細に説明する。なお、図面の説明において同一の要素には同一の符号を付し、重複する説明を省略する。

[0018] 図1は、本実施形態に係る固体撮像装置1の構成図である。この図に示される固体

撮像装置1は、 $M \times N$ 個の画素 $P_{m,n}$ 、 $K \times N$ 個の電圧保持部 $H_{k,n}$ および N 個の信号処理部 S_n を備える。ここで、 M および N それぞれは2以上の整数であり、 K は2以上 M 以下の整数であり、 m は1以上 M 以下の各整数であり、 n は1以上 N 以下の各整数であり、 k は1以上 K 以下の各整数である。なお、図1では、 $K=2$ としている。また、 M は偶数である。

[0019] $M \times N$ 個の画素 $P_{m,n}$ は M 行 N 列に2次元配列されており、各画素 $P_{m,n}$ は第 m 行第 n 列に位置する。各画素 $P_{m,n}$ は、共通の構成を有しており、フォトダイオードを含むアクティブピクセル型のものであり、該フォトダイオードに入射した光の強度に応じた電圧を出力する。

[0020] 各電圧保持部 $H_{k,n}$ は、共通の構成を有しており、 $M \times N$ 個の画素 $P_{m,n}$ のうちの第 n 列にある M 個の画素 $P_{1,n} \sim P_{M,n}$ から選択される何れかの画素から出力される電圧を入力して保持することができ、また、その保持している電圧を出力することができる。特に、第1行の電圧保持部 $H_{1,n}$ は、 $M \times N$ 個の画素 $P_{m,n}$ のうちの奇数行目にある画素と配線で接続されており、第2行の電圧保持部 $H_{2,n}$ は、 $M \times N$ 個の画素 $P_{m,n}$ のうちの偶数行目にある画素と配線で接続されている。

[0021] 各信号処理部 S_n は、共通の構成を有しており、2個の電圧保持部 $H_{1,n}$ および $H_{2,n}$ それぞれから出力される電圧を入力し、これら電圧を基に所定の信号処理を行なって、その処理結果を表す電圧を出力する。

[0022] 図2は、本実施形態に係る固体撮像装置1に含まれる画素 $P_{m,n}$ および電圧保持部 $H_{k,n}$ の回路図である。各画素 $P_{m,n}$ は、入射光強度に応じた量の電荷を発生するフォトダイオードPD、ゲート端子に入力している電荷の量に応じた電圧を出力する増幅用トランジスタ T_1 、フォトダイオードPDで発生した電荷を増幅用トランジスタ T_1 のゲート端子へ転送する為の転送用トランジスタ T_2 、増幅用トランジスタ T_1 のゲート端子の電荷を放電する為の放電用トランジスタ T_3 、および、増幅用トランジスタ T_1 から出力される電圧を外部の配線 L_n へ出力する為の選択用トランジスタ T_4 を含む。なお、本例の各トランジスタは、電界効果トランジスタであり、ゲート端子への入力電圧がハイレベルの場合に、ソースとドレイン間を電氣的に接続するものとする。

[0023] フォトダイオードPDは、そのアノード端子が接地電位とされている。増幅用トランジ

スタ T_1 は、そのドレイン端子がバイアス電位とされている。転送用トランジスタ T_2 は、そのドレイン端子が増幅用トランジスタ T_1 のゲート端子に接続され、そのソース端子がフォトダイオードPDのカソード端子に接続されている。放電用トランジスタ T_3 は、そのソース端子が増幅用トランジスタ T_1 のゲート端子に接続され、そのドレイン端子がバイアス電位とされている。選択用トランジスタ T_4 は、そのソース端子が増幅用トランジスタ T_1 のソース端子と接続され、そのドレイン端子が配線 L_n と接続されている。

[0024] 転送用トランジスタ T_2 は、そのゲート端子に転送制御信号 S_{trans} を入力し、その転送制御信号 S_{trans} がハイレベルであるときに、フォトダイオードPDで発生した電荷を増幅用トランジスタ T_1 のゲート端子へ転送する。放電用トランジスタ T_3 は、そのゲート端子に放電制御信号 S_{reset} を入力し、その放電制御信号 S_{reset} がハイレベルであるときに、増幅用トランジスタ T_1 のゲート端子の電荷を放電する。選択用トランジスタ T_4 は、そのゲート端子に第 m 行選択制御信号 $S_{select,m}$ を入力し、その第 m 行選択制御信号 $S_{select,m}$ がハイレベルであるときに、増幅用トランジスタ T_1 から出力される電圧を外部の配線 L_n へ出力する。

[0025] このように構成される各画素 $P_{m,n}$ は、転送制御信号 S_{trans} がローレベルであって放電制御信号 S_{reset} がハイレベルとなることで、増幅用トランジスタ T_1 のゲート端子の電荷が放電され、第 m 行選択制御信号 $S_{select,m}$ がハイレベルであれば、その初期化状態にある増幅用トランジスタ T_1 から出力される電圧(暗信号成分)が選択用トランジスタ T_4 を経て配線 L_n に出力される。一方、放電制御信号 S_{reset} がローレベルであって、転送制御信号 S_{trans} および第 m 行選択制御信号 $S_{select,m}$ それぞれがハイレベルであれば、フォトダイオードPDで発生した電荷は増幅用トランジスタ T_1 のゲート端子に入力して、その電荷の量に応じて増幅用トランジスタ T_1 から出力される電圧(明信号成分)が選択用トランジスタ T_4 を経て配線 L_n に出力される。

[0026] 各電圧保持部 $H_{k,n}$ は、共通の構成を有しており、第1保持部 $H_{k,n,1}$ および第2保持部 $H_{k,n,2}$ を含む。第1保持部 $H_{k,n,1}$ および第2保持部 $H_{k,n,2}$ それぞれは、互いに同様の構成であり、第 n 列にある M 個の画素 $P_{1,n} \sim P_{M,n}$ のうちから選択される何れかの画素の選択用トランジスタ T_4 から出力される電圧を入力して保持することができ、また、その保持している電圧を出力することができる。

- [0027] 第1保持部 $H_{k,n,1}$ は、トランジスタ T_{11} 、トランジスタ T_{12} およびキャパシタ C_1 を含む。キャパシタ C_1 の一端は接地電位とされ、キャパシタ C_1 の他端は、トランジスタ T_{11} のドレイン端子およびトランジスタ T_{12} のソース端子それぞれと接続されている。トランジスタ T_{11} のソース端子は、配線 L_n を介して画素 $P_{m,n}$ の選択用トランジスタ T_4 と接続されている。トランジスタ T_{12} のドレイン端子は、信号処理部 S_n の入力端と接続されている。このように構成される第1保持部 $H_{k,n,1}$ は、トランジスタ T_{11} のゲート端子に入力する第1入力制御信号 $S_{input,k,1}$ がハイレベルであるときに、配線 L_n を介して接続されている画素 $P_{m,n}$ から出力される電圧をキャパシタ C_1 に保持させ、トランジスタ T_{12} のゲート端子に入力する出力制御信号 $S_{output,k}$ がハイレベルであるときに、キャパシタ C_1 に保持されている電圧 $V_{k,n,1}$ を信号処理部 S_n へ出力する。
- [0028] 第2保持部 $H_{k,n,2}$ は、トランジスタ T_{21} 、トランジスタ T_{22} およびキャパシタ C_2 を含む。キャパシタ C_2 の一端は接地電位とされ、キャパシタ C_2 の他端は、トランジスタ T_{21} のドレイン端子およびトランジスタ T_{22} のソース端子それぞれと接続されている。トランジスタ T_{21} のソース端子は、配線 L_n を介して画素 $P_{m,n}$ の選択用トランジスタ T_4 と接続されている。トランジスタ T_{22} のドレイン端子は、信号処理部 S_n の入力端と接続されている。このように構成される第2保持部 $H_{k,n,2}$ は、トランジスタ T_{21} のゲート端子に入力する第2入力制御信号 $S_{input,k,2}$ がハイレベルであるときに、配線 L_n を介して接続されている画素 $P_{m,n}$ から出力される電圧をキャパシタ C_2 に保持させ、トランジスタ T_{22} のゲート端子に入力する出力制御信号 $S_{output,k}$ がハイレベルであるときに、キャパシタ C_2 に保持されている電圧 $V_{k,n,2}$ を信号処理部 S_n へ出力する。
- [0029] 第1保持部 $H_{k,n,1}$ および第2保持部 $H_{k,n,2}$ それぞれは、互いに異なるタイミングで動作する。第1保持部 $H_{k,n,1}$ および第2保持部 $H_{k,n,2}$ は、選択された画素に、異なるタイミングで接続される第1キャパシタ C_1 、第2キャパシタ C_2 をそれぞれ有している。例えば、第1保持部 $H_{k,n,1}$ は、配線 L_n を介して接続されている画素 $P_{m,n}$ において転送制御信号 S_{trans} がローレベルであって放電制御信号 S_{reset} および第 m 行選択制御信号 $S_{select,m}$ それぞれがハイレベルであるときに増幅用トランジスタ T_1 から出力される電圧(暗信号成分) $V_{k,n,1}$ を入力して保持する。一方、第2保持部 $H_{k,n,2}$ は、配線 L_n を介して接続されている画素 $P_{m,n}$ において放電制御信号 S_{reset} がローレベルであって転送制御信号 S_{trans}

および第 m 行選択制御信号 $S_{\text{select},m}$ それぞれがハイレベルであるときに増幅用トランジスタ T_1 から出力される電圧(明信号成分) $V_{k,n,2}$ を入力して保持する。

[0030] なお、各列について、 M 個の画素 $P_{1,n} \sim P_{M,n}$ それぞれの選択用トランジスタ T_4 、ならびに、 K 個の電圧保持部 $H_{1,n} \sim H_{K,n}$ それぞれのトランジスタ T_{11} および T_{21} は、 M 個の画素 $P_{1,n} \sim P_{M,n}$ のうちから何れかの K 個の画素を選択して、その選択した K 個の画素それぞれの選択用トランジスタ T_4 から出力される電圧を、 K 個の電圧保持部 $H_{1,n} \sim H_{K,n}$ に入力させるものである。また、各電圧保持部 $H_{k,n}$ のトランジスタ T_{12} および T_{22} は、何れかの1または2以上の電圧保持部を選択して、その選択した電圧保持部に保持されている電圧を該電圧保持部から出力させて電圧加算回路 S_n に入力させるものである。

[0031] 図3は、本実施形態に係る固体撮像装置1に含まれる信号処理部 S_n の回路図である。各信号処理部 S_n は、共通の構成を有しており、電圧フォロワ回路 $F_1 \sim F_4$ および電圧加算回路 A を含む。信号処理部 S_n は、2個の電圧保持部 $H_{1,n}$ および $H_{2,n}$ と接続されている。

[0032] 電圧フォロワ回路 $F_1 \sim F_4$ それぞれは、共通の構成を有しており、アンプの反転入力端子と出力端子とが互いに直接に接続されており、高入力インピーダンスおよび低出力インピーダンスを有し、理想的には増幅率1の増幅回路である。電圧保持部 $H_{1,n}$ の第1保持部 $H_{1,n,1}$ のトランジスタ T_{12} から出力される電圧 $V_{1,n,1}$ は、電圧フォロワ回路 F_1 のアンプの非反転入力端子に入力する。電圧保持部 $H_{1,n}$ の第2保持部 $H_{1,n,2}$ のトランジスタ T_{22} から出力される電圧 $V_{1,n,2}$ は、電圧フォロワ回路 F_3 のアンプの非反転入力端子に入力する。電圧保持部 $H_{2,n}$ の第1保持部 $H_{2,n,1}$ のトランジスタ T_{12} から出力される電圧 $V_{2,n,1}$ は、電圧フォロワ回路 F_2 のアンプの非反転入力端子に入力する。電圧保持部 $H_{2,n}$ の第2保持部 $H_{2,n,2}$ のトランジスタ T_{22} から出力される電圧 $V_{2,n,2}$ は、電圧フォロワ回路 F_4 のアンプの非反転入力端子に入力する。

[0033] 電圧フォロワ回路 F_1 の入力端子には、制御信号 S_{rst1} により開閉が制御されるスイッチが接続されており、このスイッチが閉じることにより、電圧フォロワ回路 F_1 の入力端子にリセット電圧 V_{reset} が入力する。電圧フォロワ回路 F_2 の入力端子には、制御信号 S_{rst2} により開閉が制御されるスイッチが接続されており、このスイッチが閉じることにより

、電圧フォロワ回路 F_2 の入力端子にリセット電圧 V_{reset} が入力する。電圧フォロワ回路 F_3 の入力端子には、制御信号 S_{rst3} により開閉が制御されるスイッチが接続されており、このスイッチが閉じることにより、電圧フォロワ回路 F_3 の入力端子にリセット電圧 V_{reset} が入力する。また、電圧フォロワ回路 F_4 の入力端子には、制御信号 S_{rst4} により開閉が制御されるスイッチが接続されており、このスイッチが閉じることにより、電圧フォロワ回路 F_4 の入力端子にリセット電圧 V_{reset} が入力する。

[0034] 電圧加算回路Aは、アンプおよび6個の抵抗器 $R_1 \sim R_6$ を有している。アンプの反転入力端子は、抵抗器 R_1 を介して電圧フォロワ回路 F_1 の出力端子と接続され、抵抗器 R_2 を介して電圧フォロワ回路 F_2 の出力端子と接続され、抵抗器 R_5 を介して自己の出力端子と接続されている。アンプの非反転入力端子は、抵抗器 R_3 を介して電圧フォロワ回路 F_3 の出力端子と接続され、抵抗器 R_4 を介して電圧フォロワ回路 F_4 の出力端子と接続され、抵抗器 R_6 を介して接地電位と接続されている。

[0035] 電圧フォロワ回路 $F_1 \sim F_4$ それぞれの増幅率を1として、6個の抵抗器 $R_1 \sim R_6$ それぞれの抵抗値が互いに等しいとすると、電圧加算回路Aの出力端子から出力される電圧 V_{out} は、以下の式で表される。

[数1]

$$V_{out} = (V_{1,n,2} + V_{2,n,2}) - (V_{1,n,1} + V_{2,n,1}) \quad \cdots (1)$$

[0036] すなわち、電圧保持部 $H_{1,n}$ および $H_{2,n}$ の双方から有意の電圧が出力されている場合には、電圧加算回路Aは、各電圧保持部 $H_{k,n}$ の第1保持部 $H_{k,n,1}$ から出力される電圧の総和($V_{1,n,1} + V_{2,n,1}$)と、各電圧保持部 $H_{k,n}$ の第2保持部 $H_{k,n,2}$ から出力される電圧の総和($V_{1,n,2} + V_{2,n,2}$)と、の差に応じた電圧 V_{out} を出力することができる。つまり、この場合には、M行N列に2次元配列されている画素 $P_{m,n}$ のうちから列方向に隣接する2個の画素 $P_{m,n}$ および $P_{m+1,n}$ それぞれのデータを纏めて読み出すことができる。

[0037] ただし、電圧フォロワ回路 $F_1 \sim F_4$ のうちの何れかの電圧フォロワ回路の入力端子に接続するスイッチが閉じることにより、その電圧フォロワ回路にはリセット電圧 V_{reset} が入力するので、それに応じて上記(1)式の右辺の4項のうち何れかの項が V_{reset} に置き換えられることになる。

[0038] 例えば、電圧保持部 $H_{1,n}$ のみから有意の電圧が出力されている場合には、制御信号 S_{rst2} 、 S_{rst4} がハイレベルとなって電圧フォロワ回路 F_2 、 F_4 にリセット電圧 V_{reset} が入力して、電圧加算回路 A は、電圧保持部 $H_{1,n}$ の第1保持部 $H_{1,n,1}$ から出力される電圧 $V_{1,n,1}$ と、電圧保持部 $H_{1,n}$ の第2保持部 $H_{1,n,2}$ から出力される電圧 $V_{1,n,2}$ と、の差に応じた電圧 V_{out} を出力することができる。また、電圧保持部 $H_{2,n}$ のみから有意の電圧が出力されている場合には、制御信号 S_{rst1} 、 S_{rst3} がハイレベルとなって電圧フォロワ回路 F_1 、 F_3 にリセット電圧 V_{reset} が入力して、電圧加算回路 A は、電圧保持部 $H_{2,n}$ の第1保持部 $H_{2,n,1}$ から出力される電圧 $V_{2,n,1}$ と、電圧保持部 $H_{2,n}$ の第2保持部 $H_{2,n,2}$ から出力される電圧 $V_{2,n,2}$ と、の差に応じた電圧 V_{out} を出力することができる。つまり、これらの場合には、 M 行 N 列に2次元配列されている画素 $P_{m,n}$ のうちから個々の画素のデータを順次に読み出すことができる。

[0039] なお、上述した画素 $P_{m,n}$ に inputsする転送制御信号 S_{trans} 、放電制御信号 S_{reset} および第 m 行選択制御信号 $S_{select,m}$ 、電圧保持部 $H_{k,n}$ に inputsする第1入力制御信号 $S_{input,k,1}$ 、第2入力制御信号 $S_{input,k,2}$ および出力制御信号 $S_{output,k}$ 、ならびに、信号処理部 S_n に inputsする制御信号 S_{rst1} 、 S_{rst4} それぞれは、この固体撮像装置1の全体の動作のタイミングを制御する制御部100から出力される。

[0040] 次に、本実施形態に係る固体撮像装置1の動作例について説明する。以下に説明する第1動作例は、 $M \times N$ 個の画素数で撮像して高精細の画像を得る場合の動作例である。また、第2動作例は、画素数を少なくして高速に画像を得る場合の動作例である。

[0041] 図4は、本実施形態に係る固体撮像装置1の第1動作例を説明するタイミングチャートである。この図は、第1行の各画素 $P_{1,n}$ および第2行の各画素 $P_{2,n}$ それぞれのデータを読み出す場合を示している。

[0042] この図には、上から順に、画素 $P_{m,n}$ の放電用トランジスタ T_3 のゲート端子に inputsする放電制御信号 S_{reset} 、画素 $P_{m,n}$ の転送用トランジスタ T_2 のゲート端子に inputsする転送制御信号 S_{trans} 、第1行の画素 $P_{1,n}$ の選択用トランジスタ T_4 のゲート端子に inputsする第1行選択制御信号 $S_{select,1}$ 、および、第2行の画素 $P_{2,n}$ の選択用トランジスタ T_4 のゲート端子に inputsする第2行選択制御信号 $S_{select,2}$ 、それぞれの波形が示されている。

[0043] 続いて、第1行の電圧保持部 $H_{1,n}$ の第1保持部 $H_{1,n,1}$ のトランジスタ T_{11} のゲート端子に入力する第1入力制御信号 $S_{input,1,1}$ 、第2行の電圧保持部 $H_{2,n}$ の第1保持部 $H_{2,n,1}$ のトランジスタ T_{11} のゲート端子に入力する第1入力制御信号 $S_{input,2,1}$ 、第1行の電圧保持部 $H_{1,n}$ の第2保持部 $H_{1,n,2}$ のトランジスタ T_{21} のゲート端子に入力する第2入力制御信号 $S_{input,1,2}$ 、第2行の電圧保持部 $H_{2,n}$ の第2保持部 $H_{2,n,2}$ のトランジスタ T_{21} のゲート端子に入力する第2入力制御信号 $S_{input,2,2}$ 、第1行の電圧保持部 $H_{1,n}$ のトランジスタ T_{12} および T_{22} それぞれのゲート端子に入力する出力制御信号 $S_{output,1}$ 、および、第2行の電圧保持部 $H_{2,n}$ のトランジスタ T_{12} および T_{22} それぞれのゲート端子に入力する出力制御信号 $S_{output,2}$ 、それぞれの波形が示されている。

[0044] 更に続いて、第1行の電圧保持部 $H_{1,n}$ の第1保持部 $H_{1,n,1}$ により保持されている電圧(暗信号成分) $V_{1,n,1}$ 、第1行の電圧保持部 $H_{1,n}$ の第2保持部 $H_{1,n,2}$ により保持されている電圧(明信号成分) $V_{1,n,2}$ 、第2行の電圧保持部 $H_{2,n}$ の第1保持部 $H_{2,n,1}$ により保持されている電圧(暗信号成分) $V_{2,n,1}$ 、第2行の電圧保持部 $H_{2,n}$ の第2保持部 $H_{2,n,2}$ により保持されている電圧(明信号成分) $V_{2,n,2}$ 、電圧フォロワ回路 F_1 〜 F_4 それぞれの入力端子に接続されているスイッチの開閉を制御する制御信号 S_{rst1} 〜 S_{rst4} 、および、信号処理部 S_n の電圧加算回路Aから出力される電圧 V_{out} 、それぞれの波形が示されている。

[0045] 第1動作例では、時刻 t_{10} 前において、各画素 $P_{m,n}$ に入力している放電制御信号 S_{reset} 、転送制御信号 S_{trans} 、第1行選択制御信号 $S_{select,1}$ および第2行選択制御信号 $S_{select,2}$ それぞれはローレベルである。また、電圧保持部 $H_{1,n}$ に入力している第1入力制御信号 $S_{input,1,1}$ 、第2入力制御信号 $S_{input,1,2}$ および出力制御信号 $S_{output,1}$ 、ならびに、電圧保持部 $H_{2,n}$ に入力している第1入力制御信号 $S_{input,2,1}$ 、第2入力制御信号 $S_{input,2,2}$ および出力制御信号 $S_{output,2}$ それぞれもローレベルである。

[0046] 時刻 t_{10} から時刻 t_{20} までの間に第1行の各画素 $P_{1,n}$ のデータの読み出しが行なわれる。画素 $P_{1,n}$ において、放電制御信号 S_{reset} は、時刻 t_{10} にハイレベルに転じて、時刻 t_{10} より後の時刻 t_{11} にローレベルに転じる。転送制御信号 S_{trans} は、時刻 t_{11} より後の時刻 t_{12} にハイレベルに転じて、時刻 t_{12} より後の時刻 t_{13} にローレベルに転じる。第1行選択制御信号 $S_{select,1}$ は、時刻 t_{10} にハイレベルに転じる。

- [0047] 電圧保持部 $H_{1,n}$ において、第1入力制御信号 $S_{input,1,1}$ は、放電制御信号 S_{reset} がローレベルに転じる時刻 t_{11} から、転送制御信号 S_{trans} がハイレベルに転じる時刻 t_{12} までの間にある一定期間だけハイレベルとなり、これにより、この間に画素 $P_{1,n}$ から出力される電圧(暗信号成分) $V_{1,n,1}$ は、電圧保持部 $H_{1,n}$ の第1保持部 $H_{1,n,1}$ により保持される。
- [0048] また、電圧保持部 $H_{1,n}$ において、第2入力制御信号 $S_{input,1,2}$ は、転送制御信号 S_{trans} がハイレベルである時刻 t_{12} から時刻 t_{13} までの間の一定期間だけハイレベルとなり、これにより、この間に画素 $P_{1,n}$ から出力される電圧(明信号成分) $V_{1,n,2}$ は、電圧保持部 $H_{1,n}$ の第2保持部 $H_{1,n,2}$ により保持される。
- [0049] そして、電圧保持部 $H_{1,n}$ において、出力制御信号 $S_{output,1}$ は、時刻 t_{13} より後の時刻 t_{14} にハイレベルに転じて、時刻 t_{14} より後の時刻 t_{15} にローレベルに転じる。これにより、第1保持部 $H_{1,n,1}$ から電圧(暗信号成分) $V_{1,n,1}$ が出力され、第2保持部 $H_{1,n,2}$ から電圧(明信号成分) $V_{1,n,2}$ が出力されて、これらの電圧は信号処理部 S_n に入力する。その後、第1行選択制御信号 $S_{select,1}$ はローレベルに転じる。以上により、第1行の各画素 $P_{1,n}$ のデータの読み出しが終了する。
- [0050] 続いて、時刻 t_{20} から時刻 t_{30} までの間に第2行の各画素 $P_{2,n}$ のデータの読み出しが行なわれる。画素 $P_{2,n}$ において、放電制御信号 S_{reset} は、時刻 t_{20} にハイレベルに転じて、時刻 t_{20} より後の時刻 t_{21} にローレベルに転じる。転送制御信号 S_{trans} は、時刻 t_{21} より後の時刻 t_{22} にハイレベルに転じて、時刻 t_{22} より後の時刻 t_{23} にローレベルに転じる。第2行選択制御信号 $S_{select,2}$ は、時刻 t_{20} にハイレベルに転じる。
- [0051] 電圧保持部 $H_{2,n}$ において、第1入力制御信号 $S_{input,2,1}$ は、放電制御信号 S_{reset} がローレベルに転じる時刻 t_{21} から、転送制御信号 S_{trans} がハイレベルに転じる時刻 t_{22} までの間にある一定期間だけハイレベルとなり、これにより、この間に画素 $P_{2,n}$ から出力される電圧(暗信号成分) $V_{2,n,1}$ は、電圧保持部 $H_{2,n}$ の第1保持部 $H_{2,n,1}$ により保持される。
- [0052] また、電圧保持部 $H_{2,n}$ において、第2入力制御信号 $S_{input,2,2}$ は、転送制御信号 S_{trans} がハイレベルである時刻 t_{22} から時刻 t_{23} までの間の一定期間だけハイレベルとなり、これにより、この間に画素 $P_{2,n}$ から出力される電圧(明信号成分) $V_{2,n,2}$ は、電圧保持部 $H_{2,n}$ の第2保持部 $H_{2,n,2}$ により保持される。
- [0053] そして、電圧保持部 $H_{2,n}$ において、出力制御信号 $S_{output,2}$ は、時刻 t_{23} より後の時刻 t_{24}

にハイレベルに転じて、時刻 t_{24} より後の時刻 t_{25} にローレベルに転じる。これにより、第1保持部 $H_{2,n,1}$ から電圧(暗信号成分) $V_{2,n,1}$ が出力され、第2保持部 $H_{2,n,2}$ から電圧(明信号成分) $V_{2,n,2}$ が出力されて、これらの電圧は信号処理部 S_n に inputs する。その後、第2行選択制御信号 $S_{select,2}$ はローレベルに転じる。以上により、第2行の各画素 $P_{2,n}$ のデータの読み出しが終了する。

[0054] 以降も同様にして順次に各行の画素 $P_{m,n}$ のデータが読み出されていく。このとき、奇数行目の画素 $P_{m,n}$ のデータが電圧保持部 $H_{1,n}$ を経て読み出され、偶数行目の画素 $P_{m,n}$ のデータが電圧保持部 $H_{2,n}$ を経て読み出さる。これとともに、電圧フォロワ回路 F_1 、 F_4 それぞれの入力端子に接続されているスイッチが所定のタイミングで開閉制御される。

[0055] すなわち、信号処理部 S_n において、時刻 t_{14} 前に制御信号 S_{rst2} 、 S_{rst4} が一端ハイレベルになった後にローレベルに転じ、時刻 t_{14} 以降では、電圧フォロワ回路 F_1 に第1行の画素 $P_{1,n}$ の暗信号成分が入力し、電圧フォロワ回路 F_2 にリセット電圧 V_{reset} が入力し、電圧フォロワ回路 F_3 に第1行の画素 $P_{1,n}$ の明信号成分が入力し、電圧フォロワ回路 F_4 にリセット電圧 V_{reset} が入力する。したがって、時刻 t_{14} 以降に電圧加算回路Aから出力される電圧 V_{out} は、第1行の画素 $P_{1,n}$ の明信号成分からの暗信号成分を差し引いた値に応じたものとなる。

[0056] 時刻 t_{24} 前に制御信号 S_{rst1} 、 S_{rst3} が一端ハイレベルになった後にローレベルに転じ、時刻 t_{24} 以降では、電圧フォロワ回路 F_1 にリセット電圧 V_{reset} が入力し、電圧フォロワ回路 F_2 に第2行の画素 $P_{2,n}$ の暗信号成分が入力し、電圧フォロワ回路 F_3 にリセット電圧 V_{reset} が入力し、電圧フォロワ回路 F_4 に第2行の画素 $P_{2,n}$ の明信号成分が入力する。したがって、時刻 t_{24} 以降に電圧加算回路Aから出力される電圧 V_{out} は、第2行の画素 $P_{2,n}$ の明信号成分からの暗信号成分を差し引いた値に応じたものとなる。

[0057] その後の或る時刻 t_{34} 前に制御信号 S_{rst2} 、 S_{rst4} が一端ハイレベルになった後にローレベルに転じ、時刻 t_{34} 以降では、電圧フォロワ回路 F_1 に第3行の画素 $P_{3,n}$ の暗信号成分が入力し、電圧フォロワ回路 F_2 にリセット電圧 V_{reset} が入力し、電圧フォロワ回路 F_3 に第3行の画素 $P_{3,n}$ の明信号成分が入力し、電圧フォロワ回路 F_4 にリセット電圧 V_{reset} が入力する。したがって、時刻 t_{34} 以降に電圧加算回路Aから出力される電圧 V_{out} は、第

3行の画素 $P_{3,n}$ の明信号成分からの暗信号成分を差し引いた値に応じたものとなる。

- [0058] 更に後の或る時刻 t_{44} 前に制御信号 S_{rst1} , S_{rst3} が一端ハイレベルになった後にローレベルに転じ、時刻 t_{44} 以降では、電圧フォロワ回路 F_1 にリセット電圧 V_{reset} が入力し、電圧フォロワ回路 F_2 に第4行の画素 $P_{4,n}$ の暗信号成分が入力し、電圧フォロワ回路 F_3 にリセット電圧 V_{reset} が入力し、電圧フォロワ回路 F_4 に第4行の画素 $P_{4,n}$ の明信号成分が入力する。したがって、時刻 t_{44} 以降に電圧加算回路Aから出力される電圧 V_{out} は、第4行の画素 $P_{4,n}$ の明信号成分からの暗信号成分を差し引いた値に応じたものとなる。以降、このような動作を繰り返す。

- [0059] つまり、この第1動作例では、図中で時刻 t_{10} から時刻 t_{20} までの時間を単位時間とすると、或る単位時間に第1行の画素 $P_{1,n}$ に入射した光の強度の和に応じた電圧 V_{out} が電圧加算回路Aから出力され、次の単位時間に第2行の画素 $P_{2,n}$ に入射した光の強度の和に応じた電圧 V_{out} が電圧加算回路Aから出力され、更に次の単位時間に第3行の画素 $P_{3,n}$ に入射した光の強度の和に応じた電圧 V_{out} が電圧加算回路Aから出力されていく。

- [0060] 図5は、本実施形態に係る固体撮像装置1の第2動作例を説明するタイミングチャートである。この図も、図4と同様に、第1行の各画素 $P_{1,n}$ および第2行の各画素 $P_{2,n}$ それぞれのデータを読み出す場合を示しており、順に各制御信号および各電圧それぞれの波形を示している。なお、第2動作例では、信号処理部 S_n に入力する制御信号 S_{rst1} 〜 S_{rst4} それぞれは常にローレベルであり、電圧フォロワ回路 F_1 〜 F_4 それぞれの入力端子に接続されているスイッチは常に開いている。

- [0061] 第2動作例では、時刻 t_{10} 前において、各画素 $P_{m,n}$ に入力している放電制御信号 S_{reset} 、転送制御信号 S_{trans} 、第1行選択制御信号 $S_{select,1}$ および第2行選択制御信号 $S_{select,2}$ それぞれはローレベルである。また、電圧保持部 $H_{1,n}$ に入力している第1入力制御信号 $S_{input,1,1}$ 、第2入力制御信号 $S_{input,1,2}$ および出力制御信号 $S_{output,1}$ 、ならびに、電圧保持部 $H_{2,n}$ に入力している第1入力制御信号 $S_{input,2,1}$ 、第2入力制御信号 $S_{input,2,2}$ および出力制御信号 $S_{output,2}$ それぞれもローレベルである。

- [0062] 時刻 t_{10} から時刻 t_{30} までの間に第1行の各画素 $P_{1,n}$ および第2行の各画素 $P_{2,n}$ それぞれのデータの読み出しが行なわれる。画素 $P_{1,n}$ および画素 $P_{2,n}$ それぞれにおいて、放

電制御信号 S_{reset} は、時刻 t_{10} にハイレベルに転じて、時刻 t_{10} より後の時刻 t_{11} にローレベルに転じる。転送制御信号 S_{trans} は、時刻 t_{11} より後の時刻 t_{12} にハイレベルに転じて、時刻 t_{12} より後の時刻 t_{13} にローレベルに転じる。第1行選択制御信号 $S_{select,1}$ および第2行選択制御信号 $S_{select,2}$ それぞれは、時刻 t_{10} にハイレベルに転じる。

[0063] 電圧保持部 $H_{1,n}$ において、第1入力制御信号 $S_{input,1,1}$ は、放電制御信号 S_{reset} がローレベルに転じる時刻 t_{11} から、転送制御信号 S_{trans} がハイレベルに転じる時刻 t_{12} までの間にある一定期間だけハイレベルとなり、これにより、この間に画素 $P_{1,n}$ から出力される電圧(暗信号成分) $V_{1,n,1}$ は、電圧保持部 $H_{1,n}$ の第1保持部 $H_{1,n,1}$ により保持される。同時に、電圧保持部 $H_{2,n}$ においても、第1入力制御信号 $S_{input,2,1}$ は、放電制御信号 S_{reset} がローレベルに転じる時刻 t_{11} から、転送制御信号 S_{trans} がハイレベルに転じる時刻 t_{12} までの間にある一定期間だけハイレベルとなり、これにより、この間に画素 $P_{2,n}$ から出力される電圧(暗信号成分) $V_{2,n,1}$ は、電圧保持部 $H_{2,n}$ の第1保持部 $H_{2,n,1}$ により保持される。

[0064] また、電圧保持部 $H_{1,n}$ において、第2入力制御信号 $S_{input,1,2}$ は、転送制御信号 S_{trans} がハイレベルである時刻 t_{12} から時刻 t_{13} までの間の一定期間だけハイレベルとなり、これにより、この間に画素 $P_{1,n}$ から出力される電圧(明信号成分) $V_{1,n,2}$ は、電圧保持部 $H_{1,n}$ の第2保持部 $H_{1,n,2}$ により保持される。同時に、電圧保持部 $H_{2,n}$ において、第2入力制御信号 $S_{input,2,2}$ は、転送制御信号 S_{trans} がハイレベルである時刻 t_{12} から時刻 t_{13} までの間の一定期間だけハイレベルとなり、これにより、この間に画素 $P_{2,n}$ から出力される電圧(明信号成分) $V_{2,n,2}$ は、電圧保持部 $H_{2,n}$ の第2保持部 $H_{2,n,2}$ により保持される。

[0065] そして、電圧保持部 $H_{1,n}$ において、出力制御信号 $S_{output,1}$ は、時刻 t_{13} より後の時刻 t_{14} にハイレベルに転じて、時刻 t_{14} より後の時刻 t_{15} にローレベルに転じる。同時に、電圧保持部 $H_{2,n}$ において、出力制御信号 $S_{output,2}$ は、時刻 t_{14} にハイレベルに転じて、時刻 t_{15} にローレベルに転じる。これにより、電圧保持部 $H_{1,n}$ の第1保持部 $H_{1,n,1}$ から電圧(暗信号成分) $V_{1,n,1}$ が出力され、電圧保持部 $H_{1,n}$ の第2保持部 $H_{1,n,2}$ から電圧(明信号成分) $V_{1,n,2}$ が出力され、電圧保持部 $H_{2,n}$ の第1保持部 $H_{2,n,1}$ から電圧(暗信号成分) $V_{2,n,1}$ が出力され、電圧保持部 $H_{2,n}$ の第2保持部 $H_{2,n,2}$ から電圧(明信号成分) $V_{2,n,2}$ が出力されて、これらの電圧は信号処理部 S_n に入力する。信号処理部 S_n では上記(1)式で

表される演算が行なわれて、第1行の画素 $P_{1,n}$ および第2行の画素 $P_{2,n}$ それぞれに入射した光の強度の和に応じた電圧 V_{out} が電圧加算回路Aから出力される。その後、第1行選択制御信号 $S_{select,1}$ および第2行選択制御信号 $S_{select,2}$ それぞれはローレベルに転じる。以上のようにして、第1行の各画素 $P_{1,n}$ および第2行の各画素 $P_{2,n}$ それぞれのデータが纏めて読み出される。

[0066] 同様に、時刻 t_{30} 以降、第3行の各画素 $P_{3,n}$ および第4行の各画素 $P_{4,n}$ それぞれのデータが纏めて読み出される。更に以降も、画素 $P_{m,n}$ のデータが順次に2行分ずつ纏めて読み出されていく。つまり、この第2動作例では、図中で時刻 t_{10} から時刻 t_{30} までの時間を単位時間とすると、或る単位時間に第1行の画素 $P_{1,n}$ および第2行の画素 $P_{2,n}$ それぞれに入射した光の強度の和に応じた電圧 V_{out} が電圧加算回路Aから出力され、次の単位時間に第3行の画素 $P_{3,n}$ および第4行の画素 $P_{4,n}$ それぞれに入射した光の強度の和に応じた電圧 V_{out} が電圧加算回路Aから出力され、更に次の単位時間に第5行の画素 $P_{5,n}$ および第6行の画素 $P_{6,n}$ それぞれに入射した光の強度の和に応じた電圧 V_{out} が電圧加算回路Aから出力されていく。

[0067] 以上のように、本実施形態に係る固体撮像装置1は、M行N列に2次元配列された画素 $P_{m,n}$ を有していて、第1動作例ではM行N列の画素数を有する高精細の画像を得ることができ、第2動作例では $(M/2)$ 行N列の画素数を有する画像を得ることができる。第1動作例と比較すると、第2動作例では、1画像の画素数が半減するものの、1画像を取得するのに要する時間も半減して、高速な撮像が可能である。また、第2動作例において、2個の画素のデータを纏め読みする際に、2個の画素それぞれに含まれるフォトダイオードで発生する電荷を1個の寄生容量部で纏めて蓄積するのでは無く、2個の画素それぞれに含まれるフォトダイオードで発生する電荷を個別の寄生容量部に個々に蓄積して、その後に、その個々に蓄積した電荷の量に応じた電圧を加算するようにしたので、鮮明な画像を得ることができる。

[0068] 以上の実施形態の固体撮像装置1では、M行N列に2次元配列された画素 $P_{m,n}$ の各列に対して信号処理部が1つずつ設けられていた。しかし、M行N列に2次元配列された画素 $P_{m,n}$ の複数の列に対して信号処理部が1つずつ設けられていてもよい。以下では、後者の構成の固体撮像装置について説明する。

[0069] 図6は、他の実施形態に係る固体撮像装置の一部構成図である。図7は、他の実施形態に係る固体撮像装置に含まれる信号処理部 S_n の回路図である。この実施形態に係る固体撮像装置は、 $M \times N$ 個の画素 $P_{m,n}$ 、 $K \times N$ 個の電圧保持部 $H_{k,n}$ 、および、 $N/2$ 個の信号処理部 $S_1, S_3, S_5, \dots, S_{N-1}$ を備える。ただし、 M, N は偶数である。 M 行 N 列に2次元配列された画素 $P_{m,n}$ は、図1に示されたものと同一であり、図6に示す電圧保持部 $H_{k,n}$ に、図1に示した画素 $P_{m,n}$ が同じように接続されている。 $K \times N$ 個の電圧保持部 $H_{k,n}$ は、図1および図2に示されたものと同様の構成であるが、信号処理部 S_n との接続の態様が図1のものと相違する。

[0070] 信号処理部 S_n は、8個の電圧フォロワ回路 $F_1 \sim F_8$ および電圧加算回路Aを含み、4個の電圧保持部 $H_{1,n}, H_{2,n}, H_{1,n+1}$ および $H_{2,n+1}$ と接続されている。電圧保持部 $H_{1,n}$ の第1保持部 $H_{1,n,1}$ から出力される電圧 $V_{1,n,1}$ は、電圧フォロワ回路 F_1 の入力端子に入力する。電圧保持部 $H_{1,n}$ の第2保持部 $H_{1,n,2}$ から出力される電圧 $V_{1,n,2}$ は、電圧フォロワ回路 F_5 の入力端子に入力する。電圧保持部 $H_{2,n}$ の第1保持部 $H_{2,n,1}$ から出力される電圧 $V_{2,n,1}$ は、電圧フォロワ回路 F_2 の入力端子に入力する。電圧保持部 $H_{2,n}$ の第2保持部 $H_{2,n,2}$ から出力される電圧 $V_{2,n,2}$ は、電圧フォロワ回路 F_6 の入力端子に入力する。電圧保持部 $H_{1,n+1}$ の第1保持部 $H_{1,n+1,1}$ から出力される電圧 $V_{1,n+1,1}$ は、電圧フォロワ回路 F_3 の入力端子に入力する。電圧保持部 $H_{1,n+1}$ の第2保持部 $H_{1,n+1,2}$ から出力される電圧 $V_{1,n+1,2}$ は、電圧フォロワ回路 F_7 の入力端子に入力する。電圧保持部 $H_{2,n+1}$ の第1保持部 $H_{2,n+1,1}$ から出力される電圧 $V_{2,n+1,1}$ は、電圧フォロワ回路 F_4 の入力端子に入力する。電圧保持部 $H_{2,n+1}$ の第2保持部 $H_{2,n+1,2}$ から出力される電圧 $V_{2,n+1,2}$ は、電圧フォロワ回路 F_8 の入力端子に入力する。

[0071] そして、図7に示されるような回路構成において、電圧フォロワ回路 $F_1 \sim F_8$ それぞれの増幅率を1として、電圧加算回路Aに含まれる10個の抵抗器それぞれの抵抗値が互いに等しいとすると、電圧加算回路Aから出力される電圧 V_{out} は、以下の式で表される。

[数2]

$$V_{out} = (V_{1,n,2} + V_{2,n,2} + V_{1,n+1,2} + V_{2,n+1,2}) - (V_{1,n,1} + V_{2,n,1} + V_{1,n+1,1} + V_{2,n+1,1}) \quad \dots (2)$$

- [0072] すなわち、 2×2 に配置されている電圧保持部 $H_{1,n}$ 、 $H_{2,n}$ 、 $H_{1,n+1}$ および $H_{2,n+1}$ の全てから有意の電圧が出力されている場合には、電圧加算回路Aは、これらの電圧保持部 $H_{k,n}$ の第1保持部 $H_{k,n,1}$ から出力される電圧の総和($V_{1,n,1} + V_{2,n,1} + V_{1,n+1,1} + V_{2,n+1,1}$)と、これらの電圧保持部 $H_{k,n}$ の第2保持部 $H_{k,n,2}$ から出力される電圧の総和($V_{1,n,2} + V_{2,n,2} + V_{1,n+1,2} + V_{2,n+1,2}$)と、の差に応じた電圧 V_{out} を出力することができる。つまり、この場合には、M行N列に2次元配列されている画素 $P_{m,n}$ のうちから隣接する2行2列分の画素 $P_{m,n}$ 、 $P_{m+1,n}$ 、 $P_{m,n+1}$ 、 $P_{m+1,n+1}$ それぞれのデータを纏めて読み出すことができる。
- [0073] 一方、電圧保持部 $H_{1,n}$ および $H_{1,n+1}$ の2個のみから有意の電圧が出力されている場合には、電圧フォロワ回路 F_2 、 F_4 、 F_6 および F_8 それぞれの入力端子に接続されているスイッチが閉じて、電圧フォロワ回路 F_2 、 F_4 、 F_6 および F_8 それぞれの入力端子にはリセット電圧 V_{reset} が入力する。そして、電圧加算回路Aは、これら2個の電圧保持部 $H_{1,n}$ および $H_{1,n+1}$ それぞれの第1保持部から出力される電圧の総和($V_{1,n,1} + V_{1,n+1,1}$)と、これら2個の電圧保持部 $H_{1,n}$ および $H_{1,n+1}$ それぞれの第2保持部から出力される電圧の総和($V_{1,n,2} + V_{1,n+1,2}$)と、の差に応じた電圧 V_{out} を出力することができる。つまり、この場合には、M行N列に2次元配列されている画素 $P_{m,n}$ のうちから行方向に隣接する2個の画素 $P_{m,n}$ および $P_{m,n+1}$ それぞれのデータを纏めて読み出すことができる。
- [0074] また、電圧保持部 $H_{1,n}$ および $H_{2,n}$ の2個のみから有意の電圧が出力されている場合には、電圧フォロワ回路 F_3 、 F_4 、 F_7 および F_8 それぞれの入力端子に接続されているスイッチが閉じて、電圧フォロワ回路 F_3 、 F_4 、 F_7 および F_8 それぞれの入力端子にはリセット電圧 V_{reset} が入力する。電圧加算回路Aは、これら2個の電圧保持部 $H_{1,n}$ および $H_{2,n}$ それぞれの第1保持部から出力される電圧の総和($V_{1,n,1} + V_{2,n,1}$)と、これら2個の電圧保持部 $H_{1,n}$ および $H_{2,n}$ それぞれの第2保持部から出力される電圧の総和($V_{1,n,2} + V_{2,n,2}$)と、の差に応じた電圧 V_{out} を出力することができる。つまり、この場合には、M行N列に2次元配列されている画素 $P_{m,n}$ のうちから列方向に隣接する2個の画素 $P_{m,n}$ および $P_{m+1,n}$ それぞれのデータを纏めて読み出すことができる。
- [0075] さらに、電圧保持部 $H_{1,n}$ 、 $H_{2,n}$ 、 $H_{1,n+1}$ および $H_{2,n+1}$ のうちの1個の電圧保持部のみから有意の電圧が出力されている場合には、その1個の電圧保持部から出力される電圧が入力する電圧フォロワ回路以外の電圧フォロワ回路にはリセット電圧 V_{reset} が入力

する。電圧加算回路Aは、その1個の電圧保持部の第1保持部から出力される電圧と、その1個の電圧保持部の第2保持部から出力される電圧と、の差に応じた電圧 V_{out} を出力することができる。つまり、この場合には、M行N列に2次元配列されている画素 $P_{m,n}$ のうちから個々の画素のデータを順次に読み出すことができる。

[0076] 以上のように、図6および図7に示された実施形態に係る固体撮像装置は、M行N列に2次元配列された画素 $P_{m,n}$ を有していて、M行N列の画素数を有する高精細の画像の獲得(以下「第1動作例」という。)、 $(M/2)$ 行N列の画素数を有する画像の獲得(以下「第2動作例」という。)、M行 $(N/2)$ 列の画素数を有する画像の獲得(以下「第3動作例」という。)、および、 $(M/2)$ 行 $(N/2)$ 列の画素数を有する画像の獲得(以下「第4動作例」という。)、の何れかの動作が選択的に可能である。第1動作例と比較すると、第2動作例および第3動作例それぞれでは、1画像の画素数が半減するものの、1画像を取得するのに要する時間も半減して、高速な撮像が可能である。また、第1動作例と比較すると、第4動作例では、1画像の画素数が $1/4$ に減少するものの、1画像を取得するのに要する時間も $1/4$ に短縮されて、更に高速な撮像が可能である。また、第2動作例ー第4動作例それぞれにおいて、2個または4個の画素のデータを纏め読みする際に、各画素に含まれるフォトダイオードで発生する電荷を1個の寄生容量部で纏めて蓄積するのではなく、各画素に含まれるフォトダイオードで発生する電荷を個別の寄生容量部に個々に蓄積して、その後に、その個々に蓄積した電荷の量に応じた電圧を加算するようにしたので、鮮明な画像を得ることができる。

[0077] 本発明は、上記実施形態に限定されるものではなく、種々の変形が可能である。例えば、上記の実施形態では列方向または行方向に纏め読みする画素の個数を2としたが、その個数は3以上であってもよい。

産業上の利用可能性


[0078] 本発明は、フォトダイオードを含むアクティブピクセル型の画素がM行N列に2次元配列された固体撮像装置に利用することができる。

請求の範囲


- [1] MおよびNそれぞれを2以上の整数、mを1以上M以下の各整数、nを1以上N以下の各整数とし、M行N列に2次元配列された $M \times N$ 個の画素 $P_{m,n}$ を備えた固体撮像装置において、
- それぞれの画素 $P_{m,n}$ は、
- 入射光強度に応じた量の電荷を発生するフォトダイオードと、
- ゲート端子に入力している電荷の量に応じた電圧を出力する増幅用トランジスタと、
- 前記フォトダイオードで発生した電荷を前記増幅用トランジスタのゲート端子へ転送する転送用トランジスタと、
- 前記増幅用トランジスタのゲート端子の電荷を放電する放電用トランジスタと、
- 前記増幅用トランジスタから出力される電圧を選択的に出力する選択用トランジスタと、
- を含み、
- 前記固体撮像装置は、
- Kを2以上M以下の整数、kを1以上K以下の各整数とし、前記 $M \times N$ 個の画素 $P_{m,n}$ のうちから選択される何れかの画素の前記選択用トランジスタから出力される電圧を入力して保持する $K \times N$ 個の電圧保持部 $H_{k,n}$ と、
- 前記 $K \times N$ 個の電圧保持部 $H_{k,n}$ のうちから選択される何れかの1または2以上の各電圧保持部から出力される電圧を入力し、その入力した電圧の総和に応じた電圧を出力する電圧加算回路と、
- 前記 $M \times N$ 個の画素 $P_{m,n}$ の各列について、該列にあるM個の画素 $P_{1,n} \sim P_{M,n}$ のうちから何れかのK個の画素を選択して、その選択したK個の画素それぞれの前記選択用トランジスタから出力される電圧を、前記 $K \times N$ 個の電圧保持部 $H_{k,n}$ のうち該列に対応するK個の電圧保持部 $H_{1,n} \sim H_{K,n}$ に入力させる第1選択手段と、
- 前記 $K \times N$ 個の電圧保持部 $H_{k,n}$ のうちから何れかの1または2以上の電圧保持部を選択して、その選択した各電圧保持部に保持されている電圧を該電圧保持部から出力させて前記電圧加算回路に入力させる第2選択手段と、
- を備える固体撮像装置。

- [2] 前記電圧保持部が、前記第1選択手段により選択された画素の前記選択用トランジスタから出力される電圧を各々入力して保持する第1保持部および第2保持部を含み、
- 前記電圧加算回路が、前記第2選択手段により選択された電圧保持部の前記第1保持部から出力される電圧の総和と、該電圧保持部の前記第2保持部から出力される電圧の総和と、の差に応じた電圧を出力する、請求項1記載の固体撮像装置。
- [3] 前記 $M \times N$ 個の画素 $P_{m,n}$ の各列に対して前記電圧加算回路が1つずつ設けられている請求項1記載の固体撮像装置。
- [4] 前記 $M \times N$ 個の画素 $P_{m,n}$ の複数列に対して前記電圧加算回路が1つずつ設けられている請求項1記載の固体撮像装置。
- [5] 前記第1および第2保持部は、前記選択された画素に、異なるタイミングで接続される第1および第2キャパシタをそれぞれ有している請求項2に記載の固体撮像装置。


[図1]




[図2]




[図3]




[図4]




[図5]




[図6]



[図7]



[図8]



INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP2004/008036

A. CLASSIFICATION OF SUBJECT MATTER
Int.Cl.⁷ H04N5/335

According to International Patent Classification (IPC) or to both national classification and IPC

B. FIELDS SEARCHED

Minimum documentation searched (classification system followed by classification symbols)
Int.Cl.⁷ H04N5/335Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched
Jitsuyo Shinan Koho 1922-1996 Jitsuyo Shinan Toroku Koho 1996-2004
Kokai Jitsuyo Shinan Koho 1971-2004 Toroku Jitsuyo Shinan Koho 1994-2004

Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)

C. DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
Y	JP 7-283386 A (Sony Corp.), 27 October, 1995 (27.10.95), Par. Nos. [0164] to [0191]; Figs. 24 to 26 & US 5717458 A & US 6061093 A	1-5
Y	JP 11-146278 A (Nikon Corp.), 28 May, 1999 (28.05.99), Par. Nos. [0058] to [0074]; Figs. 7 to 9 (Family: none)	1, 3, 4
Y	JP 2000-106653 A (Toshiba Corp.), 11 April, 2000 (11.04.00), Fig. 3 (Family: none)	1-5

☐ Further documents are listed in the continuation of Box C.☐ See patent family annex.

* Special categories of cited documents:

"A" document defining the general state of the art which is not considered to be of particular relevance

"E" earlier application or patent but published on or after the international filing date

"L" document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified)

"O" document referring to an oral disclosure, use, exhibition or other means

"P" document published prior to the international filing date but later than the priority date claimed

"T" later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention

"X" document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone

"Y" document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art

"&" document member of the same patent family

Date of the actual completion of the international search
20 August, 2004 (20.08.04)Date of mailing of the international search report
07 September, 2004 (07.09.04)Name and mailing address of the ISA/
Japanese Patent Office

Authorized officer

Facsimile No.

Telephone No.

A. 発明の属する分野の分類 (国際特許分類 (IPC))

Int. Cl⁷ H04N5/335

B. 調査を行った分野

調査を行った最小限資料 (国際特許分類 (IPC))

Int. Cl⁷ H04N5/335

最小限資料以外の資料で調査を行った分野に含まれるもの

日本国実用新案公報 1922-1996年
 日本国公開実用新案公報 1971-2004年
 日本国実用新案登録公報 1996-2004年
 日本国登録実用新案公報 1994-2004年

国際調査で使用した電子データベース (データベースの名称、調査に使用した用語)

C. 関連すると認められる文献

引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求の範囲の番号
Y	JP 7-283386 A (ソニー株式会社) 1995. 10. 27, 段落【0164】-【0191】, 図24-26, & US 5717458 A & US 6061093 A	1-5
Y	JP 11-146278 A (株式会社ニコン) 1999. 05. 28, 段落【0058】-【0074】, 図7-9 (ファミリーなし)	1, 3, 4

☒ C欄の続きにも文献が列挙されている。☐ パテントファミリーに関する別紙を参照。

* 引用文献のカテゴリー

「A」 特に関連のある文献ではなく、一般的技術水準を示すもの
 「E」 国際出願日前の出願または特許であるが、国際出願日以後に公表されたもの
 「L」 優先権主張に疑義を提起する文献又は他の文献の発行日若しくは他の特別な理由を確立するために引用する文献 (理由を付す)
 「O」 口頭による開示、使用、展示等に言及する文献
 「P」 国際出願日前で、かつ優先権の主張の基礎となる出願

の日の後に公表された文献

「T」 国際出願日又は優先日後に公表された文献であって出願と矛盾するものではなく、発明の原理又は理論の理解のために引用するもの

「X」 特に関連のある文献であって、当該文献のみで発明の新規性又は進歩性がないと考えられるもの

「Y」 特に関連のある文献であって、当該文献と他の1以上の文献との、当業者にとって自明である組合せによって進歩性がないと考えられるもの

「&」 同一パテントファミリー文献

国際調査を完了した日

20. 08. 2004

国際調査報告の発送日

07. 9. 2004

国際調査機関の名称及びあて先

日本国特許庁 (ISA/JP)
 郵便番号100-8915
 東京都千代田区霞が関三丁目4番3号

特許庁審査官 (権限のある職員)

徳田 賢二

5P

3137

電話番号 03-3581-1101 内線 3502

C (続き) . 関連すると認められる文献

引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求の範囲の番号
Y	J P 2000-106653 A (株式会社東芝) 2000.04.11, 図3 (ファミリーなし)	1-5