

(19) 日本国特許庁(JP)

(12) 公開特許公報(A)

(11) 特許出願公開番号

特開2007-171925

(P2007-171925A)

(43) 公開日 平成19年7月5日(2007.7.5)

(51) Int. Cl.	F I	テーマコード (参考)
G09G 3/30 (2006.01)	G09G 3/30 J	3K107
G09G 3/20 (2006.01)	G09G 3/20 611D	5C080
H01L 51/50 (2006.01)	G09G 3/20 611A	
	G09G 3/20 623A	
	G09G 3/20 623Y	
審査請求 未請求 請求項の数 35 O L (全 36 頁) 最終頁に続く		

(21) 出願番号	特願2006-276870 (P2006-276870)	(71) 出願人	596066770
(22) 出願日	平成18年10月10日 (2006.10.10)		エルジー エレクトロニクス インコーポ レーテッド
(31) 優先権主張番号	10-2005-0127074		大韓民国 ソウル ヨンドンボク ヨード ードン 20
(32) 優先日	平成17年12月21日 (2005.12.21)	(74) 代理人	100068618
(33) 優先権主張国	韓国 (KR)		弁理士 粁 経夫
(31) 優先権主張番号	10-2005-0127077	(74) 代理人	100104145
(32) 優先日	平成17年12月21日 (2005.12.21)		弁理士 宮崎 嘉夫
(33) 優先権主張国	韓国 (KR)	(74) 代理人	100080908
(31) 優先権主張番号	10-2005-0127087		弁理士 館石 光雄
(32) 優先日	平成17年12月21日 (2005.12.21)	(74) 代理人	100109690
(33) 優先権主張国	韓国 (KR)		弁理士 小野塚 薫
		(74) 代理人	100135035
			弁理士 田上 明夫
		最終頁に続く	


(54) 【発明の名称】 発光素子及びその駆動方法

(57) 【要約】

【課題】 クロストーク現象が生じない発光素子及びその駆動方法を提供する。

【解決手段】 本発明に係る発光素子は、データラインD1～D4、スキャンラインS1～S4、ピクセルE11～E44、及び放電部308を含む。データラインD1～D4は、第1方向に配列され、スキャンラインS1～S4は、第1方向と異なる方向の第2方向に配列される。ピクセルE11～E44は、データラインD1～D4とスキャンラインS1～S4とが交差する発光領域に形成される。放電部308は、ピクセルE11～E44中の第1ピクセルが第1放電時間の間第1放電電圧まで放電し、ピクセル中の第2ピクセルが第2放電時間の間第2放電電圧まで放電するものである。ここで、第2放電電圧は、第1放電電圧と異なる大きさを有する。

【選択図】 図3



【特許請求の範囲】

【請求項 1】

第 1 方向に配列されたデータラインと、
上記第 1 方向と異なる方向の第 2 方向に配列されたスキャンラインと、
上記データラインと上記スキャンラインとが交差する発光領域に形成される複数のピクセルと、
上記ピクセル中の第 1 ピクセルが、第 1 放電時間の間に第 1 放電電圧まで放電し、上記ピクセル中の第 2 ピクセルが、第 2 放電時間の間に第 2 放電電圧まで放電する放電部と、
を含み、
上記第 2 放電電圧は、上記第 1 放電電圧と異なる大きさを有することを特徴とする発光素子。 10

【請求項 2】

上記放電部は、少なくとも一つのデータラインを、上記データラインと関連したピクセルのカソード電圧及び上記ピクセルに寄生するキャパシタのキャパシタンスに対応する放電電圧まで放電することを特徴とする請求項 1 に記載の発光素子。

【請求項 3】

上記放電部は、
上記データラインの最外郭データライン中の第 1 最外郭データラインに接続され、放電時に、上記第 1 最外郭データラインに第 1 電圧を提供する第 1 サブ放電部と、
上記最外郭データライン中の第 2 最外郭データラインに接続され、上記第 2 最外郭データラインに第 2 電圧を提供する第 2 サブ放電部と、を含むことを特徴とする請求項 2 に記載の発光素子。 20

【請求項 4】

上記放電部は、上記データライン中の上記最外郭データライン以外のデータライン中の一つのデータラインに接続され、上記データラインに第 3 電圧を提供する第 3 サブ放電部をさらに含むことを特徴とする請求項 3 に記載の発光素子。

【請求項 5】

上記サブ放電部中の少なくとも一つは、
出力端が該当データラインに接続される O P アンプと、
上記 O P アンプの入力端に接続されるデジタル - アナログ変換器 (D A C) と、を含むことを特徴とする請求項 4 に記載の発光素子。 30

【請求項 6】

上記第 2 電圧は、上記第 1 電圧と異なる大きさを有することを特徴とする請求項 3 に記載の発光素子。

【請求項 7】

上記放電部は、
上記データラインを第 1 放電電圧まで放電する第 1 サブ放電部と、
上記データラインの最外郭データライン中の第 1 最外郭データラインに接続され、放電時に、上記第 1 最外郭データラインに第 1 電圧を提供する第 2 サブ放電部と、
上記データライン中の第 2 最外郭データラインに接続され、上記第 2 最外郭データラインに第 2 電圧を提供する第 3 サブ放電部と、を含むことを特徴とする請求項 1 に記載の発光素子。 40

【請求項 8】

上記第 1 サブ放電部は、
上記データラインに接続されるツェナーダイオードを含み、
上記第 2 及び第 3 サブ放電部中の少なくとも一つは、
出力端が該当データラインに接続される O P アンプと、
上記 O P アンプの入力端に接続されるデジタル - アナログ変換器 (D A C) と、を含むことを特徴とする請求項 7 に記載の発光素子。

【請求項 9】

上記第 2 電圧は、上記第 1 電圧と異なる大きさを有することを特徴とする請求項 7 に記載の発光素子。

【請求項 10】

上記第 1 ピクセルのアノード電圧は、第 1 発光時間の間第 1 飽和電圧で飽和され、上記第 2 ピクセルのアノード電圧は、第 2 発光時間の間第 2 飽和電圧で飽和され、

上記第 1 飽和電圧と上記第 2 飽和電圧との差は、上記第 1 放電電圧と上記第 2 放電電圧との差と実質的に同じであることを特徴とする請求項 1 に記載の発光素子。

【請求項 11】

上記第 1 ピクセルのカソード電圧と上記第 2 ピクセルのカソード電圧との差は、上記第 1 放電電圧と上記第 2 放電電圧との差と実質的に同じであることを特徴とする請求項 1 に記載の発光素子。 10

【請求項 12】

上記第 1 放電時間は、上記第 2 放電時間と異なることを特徴とする請求項 1 に記載の発光素子。

【請求項 13】

第 1 方向に配列されたデータラインと、

上記第 1 方向と異なる第 2 方向に配列されたスキャンラインと、

上記データラインと上記スキャンラインとが交差する領域に形成される複数のピクセルと、

少なくとも一つの放電補助素子を有し、少なくとも一つのデータラインを該当ピクセルのカソード電圧に対応する放電電圧まで放電する放電部と、を含み、 20

上記放電補助素子は、上記放電を促進することを特徴とする発光素子。

【請求項 14】

上記放電部は、

上記データラインの最外郭データライン中の第 1 最外郭データラインに接続され、放電時に、上記第 1 最外郭データラインに第 1 電圧を提供する第 1 サブ放電部と、

上記最外郭データライン中の第 2 最外郭データラインに接続され、上記第 2 最外郭データラインに第 2 電圧を提供する第 2 サブ放電部と、を含むことを特徴とする請求項 13 に記載の発光素子。

【請求項 15】

上記放電部は、上記データライン中の最外郭データラインを除いた、いずれか一つのデータラインに接続され、上記データラインに第 3 電圧を提供する第 3 サブ放電部をさらに含むことを特徴とする請求項 14 に記載の発光素子。 30

【請求項 16】

上記サブ放電部中の少なくとも一つは、

出力端が該当データラインに接続される OP アンプと、

上記 OP アンプの入力端に接続されるデジタル - アナログ変換器 (DAC) と、を含むことを特徴とする請求項 15 に記載の発光素子。

【請求項 17】

上記第 2 電圧は、上記第 1 電圧と異なる大きさを有することを特徴とする請求項 14 に記載の発光素子。 40

【請求項 18】

上記放電補助素子は、OP アンプからなることを特徴とする請求項 13 に記載の発光素子。

【請求項 19】

上記放電補助素子は、上記データラインにそれぞれ接続されることを特徴とする請求項 13 に記載の発光素子。

【請求項 20】

第 1 方向に配列されたデータラインと、

上記第 1 方向と異なる第 2 方向に配列されたスキャンラインと、 50

上記データラインと上記スキャンラインとが交差する領域に形成される複数のピクセルと、

少なくとも一つのデータラインを、放電時間中の第 1 サブ放電時間の間に第 1 放電電圧まで放電し、上記放電時間中の第 2 サブ放電時間の間に上記放電されたデータラインを該当ピクセルのカソード電圧に対応する第 2 放電電圧まで放電する放電部と、を含み、

上記第 2 サブ放電時間は、上記第 2 放電電圧の大きさに対応して変わることを特徴とする発光素子。

【請求項 2 1】

上記放電部は、

上記データラインを上記第 1 放電電圧まで放電する第 1 サブ放電部と、

上記データラインの最外郭データライン中の第 1 最外郭データラインに接続され、放電時に、上記第 1 最外郭データラインに第 1 電圧を提供する第 2 サブ放電部と、

上記最外郭データライン中の第 2 最外郭データラインに接続され、上記第 2 最外郭データラインに第 2 電圧を提供する第 3 サブ放電部と、を含むことを特徴とする第 2 0 項に記載の発光素子。

【請求項 2 2】

上記第 1 サブ放電部は、上記第 1 サブ放電時間の間に上記データラインに接続されるツェナーダイオードを含むことを特徴とする請求項 2 1 に記載の発光素子。

【請求項 2 3】

上記第 2 及び第 3 サブ放電部中の少なくとも一つは、

出力端が該当データラインに接続される OP アンプと、

上記 OP アンプに並列接続される少なくとも 2 個の抵抗と、

上記 OP アンプの入力端に接続されるデジタル - アナログ変換器 (DAC) と、を含むことを特徴とする請求項 2 1 に記載の発光素子。

【請求項 2 4】

上記第 2 放電電圧が高電圧に対応する場合、上記抵抗中の小さな抵抗値を有する抵抗が上記 OP アンプに接続され、上記第 2 放電電圧が低電圧に対応する場合、上記抵抗中の大きな抵抗値を有する抵抗が上記 OP アンプに接続されることを特徴とする請求項 2 3 に記載の発光素子。

【請求項 2 5】

上記第 2 電圧は、上記第 1 電圧と異なる大きさを有することを特徴とする請求項 2 1 に記載の発光素子。

【請求項 2 6】

上記データラインは、上記第 1 サブ放電時間の間、接地に接続されることを特徴とする請求項 2 0 に記載の発光素子。

【請求項 2 7】

データラインとスキャンラインとが交差する発光領域に形成される複数のピクセルを含む発光素子を駆動する方法において、

上記データラインの最外郭データライン中の第 1 最外郭データラインに第 1 電圧を提供する段階と、

上記最外郭データライン中の第 2 最外郭データラインに第 2 電圧を提供する段階と、を含み、

少なくとも一つのデータラインは、上記提供された電圧によって、該当ピクセルのカソード電圧及び上記ピクセルに寄生するキャパシタのキャパシタンスに対応する放電電圧まで放電されることを特徴とする発光素子駆動方法。

【請求項 2 8】

データラインとスキャンラインとが交差する発光領域に形成される複数のピクセルを含む発光素子を駆動する方法において、

第 1 ピクセルに対応する第 1 データラインを、第 1 放電時間の間放電する段階と、

第 2 ピクセルに対応する第 2 データラインを、第 2 放電時間の間放電する段階と、

上記放電された第 1 データラインに第 1 データ電流を提供する段階と、
上記放電された第 2 データラインに第 2 データ電流を提供する段階と、を含み、
上記第 1 データラインが有する電圧の信号波形における上記第 1 放電時間の終端点での電圧と、上記第 2 データラインが有する電圧の信号波形における上記第 2 放電時間の終端点での電圧との間の大きさの差は、上記ピクセルのカソード電圧の大きさの差及び上記ピクセルに寄生するキャパシタ等のキャパシタンス差に対応することを特徴とする発光素子駆動方法。

【請求項 29】

上記第 1 ピクセル及び上記第 2 ピクセルは、同ースキャンラインに形成されることを特徴とする請求項 28 に記載の発光素子駆動方法。

10

【請求項 30】

上記第 1 ピクセル及び上記第 2 ピクセルは、連続的に位置するスキャンラインにそれぞれ形成されることを請求項 28 に記載の特徴とする発光素子駆動方法。

【請求項 31】

データラインとスキャンラインとが交差する発光領域に形成される複数のピクセルを含む発光素子を駆動する方法において、

上記データラインの最外郭データライン中の第 1 最外郭データラインに第 1 電圧を提供する段階と、

上記最外郭データライン中の第 2 最外郭データラインに第 2 電圧を提供する段階と、を含み、

20

少なくとも一つのデータラインは、上記提供された電圧によって該当ピクセルのカソード電圧に対応する放電電圧まで放電され、上記放電は、上記データラインに接続された放電補助素子により促進されることを特徴とする発光素子駆動方法。

【請求項 32】

データラインとスキャンラインとが交差する発光領域に形成される複数のピクセルを含む発光素子を駆動する方法において、

第 1 ピクセルに対応する第 1 データラインを、第 1 放電時間の間放電する段階と、

第 2 ピクセルに対応する第 2 データラインを、第 2 放電時間の間放電する段階と、

第 1 データ電流を上記放電された第 1 データラインに提供する段階と、

第 2 データ電流を上記放電された第 2 データラインに提供する段階と、を含み、

30

上記第 1 データラインが有する電圧の変化波形における上記第 1 放電時間の終端点での電圧と、上記第 2 データラインが有する電圧の変化波形における上記第 2 放電時間の終端点での電圧との間の大きさの差は、上記ピクセルのカソード電圧の大きさの差に対応し、上記放電は、放電補助素子により促進されることを特徴とする発光素子駆動方法。

【請求項 33】

データラインとスキャンラインとが交差する発光領域に形成される複数のピクセルを含む発光素子を駆動する方法において、

少なくとも一つのデータラインを、放電時間中の第 1 サブ放電時間の間第 1 放電電圧まで放電する段階と、

上記放電時間中の第 2 サブ放電時間の間、上記放電されたデータラインを該当ピクセルのカソード電圧に対応する第 2 放電電圧まで放電する段階と、を含み、

40

上記第 2 サブ放電時間は、上記第 2 放電電圧の大きさに対応して変わることを特徴とする発光素子駆動方法。

【請求項 34】

データラインとスキャンラインとが交差する発光領域に形成される複数のピクセルを含む発光素子を駆動する方法において、

第 1 ピクセルに対応する第 1 データラインと第 2 ピクセルに対応する第 2 データラインとを、第 1 サブ放電時間の間第 1 放電電圧まで放電する段階と、

上記放電された第 1 データラインを、第 2 サブ放電時間の間第 2 放電電圧まで放電する段階と、

50

上記放電された第２データラインを、第３サブ放電時間の間第３放電電圧まで放電する段階と、を含み、

上記第１データラインが有する電圧の変化波形における上記第２サブ放電時間の終端点での電圧と、上記第２データラインが有する電圧の変化波形における上記第３サブ放電時間の終端点での電圧との間の大きさの差は、上記ピクセルのカソード電圧の大きさの差に対応し、上記第２サブ放電時間は、上記第２放電電圧の大きさに対応して変わることを特徴とする発光素子駆動方法。

【請求項３５】

上記第３サブ放電時間は、上記第３放電電圧の大きさに対応して変わることを特徴とする請求項３４に記載の発光素子駆動方法。

10

【発明の詳細な説明】

【技術分野】

【０００１】

本発明は、発光素子及びその駆動方法に関する。さらに詳しくは、クロストーク現象（Cross-talk Phenomenon）が生じない発光素子及びその駆動方法に関するものである。

【背景技術】

【０００２】

発光素子は、所定電流又は電圧が提供される場合、所定波長を有する光を発する。図１は、従来の発光素子を図示したブロック図である。図１を参照すれば、上記発光素子はパネル１００、制御部１０２、第１スキャン駆動部１０４、第２スキャン駆動部１０６、放電部１０８、プリチャージ部１１０、及びデータ駆動部１１２を含む。

20

【０００３】

パネル１００は、データラインＤ１～Ｄ４とスキャンラインＳ１～Ｓ４が交差する発光領域に形成される複数のピクセルＥ１１～Ｅ４４を含む。

【０００４】

制御部１０２は、外部装置から表示データを受信し、上記受信された表示データを用いてスキャン駆動部１０４及び１０６、放電部１０８、プリチャージ部１１０、及びデータ駆動部１１２の動作を制御する。

30

【０００５】

第１スキャン駆動部１０４は、スキャンラインＳ１～Ｓ４中の一部（例えば、スキャンラインＳ１、Ｓ３）に第１スキャン信号を送信する。第２スキャン駆動部１０６は、他のスキャンラインＳ２、Ｓ４に第２スキャン信号を送信する。その結果、スキャンラインＳ１～Ｓ４が順次に接地に接続される。

【０００６】

放電部１０８は、スイッチＳＷ１～ＳＷ４を介してデータラインＤ１～Ｄ４に接続される。さらに、放電部１０８は、放電時スイッチＳＷ１～ＳＷ４をターン・オンし、それで、データラインＤ１～Ｄ４がツェナーダイオード（ＺＤ）に接続される。その結果、データラインＤ１～Ｄ４がツェナーダイオードのツェナー電圧まで放電される。

40

【０００７】

プリチャージ部１１０は、制御部１０２の制御の下に上記表示データに対応するプリチャージ電流を上記放電されたデータラインＤ１～Ｄ４に提供する。

【０００８】

データ駆動部１１２は、制御部１０２の制御の下に上記表示データに対応するデータ信号、即ち、データ電流を上記プリチャージされたデータラインＤ１～Ｄ４に提供する。その結果、ピクセルＥ１１～Ｅ４４は、発光する。

【０００９】

図２ａ及び図２ｂは、図１の発光素子を概略的に図示した回路図で、図２ｃ及び図２ｄは、上記発光素子の駆動過程を図示したタイミングダイアグラムである。以下、第１スキ

50

ャンライン S_1 に対応するカソード電圧 $V_{C11} \sim V_{C41}$ を説明した後、上記発光素子の駆動過程を詳述する。

【0010】

図 2 a に示されるように、第 11 ピクセル E_{11} と上記接地と間の抵抗は、スキャン抵抗 R_s であり、第 21 ピクセル E_{21} と上記接地と間の抵抗は、 $R_s + R_p$ である。また、第 31 ピクセル E_{31} と上記接地と間の抵抗は、 $R_s + 2R_p$ であり、第 41 ピクセル E_{41} と上記接地と間の抵抗は、 $R_s + 3R_p$ である。

【0011】

ここで、ピクセル $E_{11} \sim E_{41}$ を同じ輝度で発光させるために、同じ大きさのデータ電流 $I_{11} \sim I_{41}$ が、データライン $D_1 \sim D_4$ に提供されると仮定する。

10

【0012】

この場合、データ電流 $I_{11} \sim I_{41}$ が、該当ピクセル $E_{11} \sim E_{41}$ 及び第 1 スキャンライン S_1 を通った後、接地に流れる。従って、ピクセル $E_{11} \sim E_{41}$ のカソード電圧 $V_{C11} \sim V_{C41}$ は、データ電流 $I_{11} \sim I_{41}$ の大きさが同一になるので、該当抵抗、即ち、ピクセル $E_{11} \sim E_{41}$ と上記接地と間の抵抗に比例する大きさを有する。従って、第 41 カソード電圧 V_{C41} 、第 31 カソード電圧 V_{C31} 、第 21 カソード電圧 V_{C21} 、及び第 11 カソード電圧 V_{C11} の順にその大きさが大きくなる。

【0013】

図 2 b を参照すれば、第 12 ピクセル E_{12} と上記接地と間の抵抗は、 $R_s + 3R_p$ であり、第 11 ピクセル E_{11} と上記接地と間の抵抗より大きい。ここで、第 1 スキャンライン S_1 が接地に接続される時に第 1 データライン D_1 に流れるデータ電流と、第 2 スキャンライン S_2 とが接地に接続される時に第 1 データライン D_1 に流れるデータ電流の大きさが同一と仮定する。この場合、ピクセル E_{11} 及び E_{12} のカソード電圧 V_{C11} 及び V_{C12} が該当抵抗に比例する大きさを有するので、第 12 カソード電圧 V_{C12} が第 11 カソード電圧 V_{C11} より大きい。

20

【0014】

以下、上記発光素子を駆動する過程を詳述する。

スイッチ $SW_1 \sim SW_6$ がターン - オンされ、スキャンライン $S_1 \sim S_4$ が上記発光素子の駆動電圧、例えば、データ電流の最大輝度に対応する電圧と同じ大きさの電圧 V_2 を有する非発光源に接続される。従って、ピクセル $E_{11} \sim E_{44}$ は発光せず、データライン $D_1 \sim D_4$ は、第 1 放電時間 $dcha_1$ の間、ツェナーダイオードのツェナー電圧まで同一に放電される。

30

【0015】

次いで、スイッチ $SW_1 \sim SW_4$ がターン - オフされた後、第 1 表示データに対応するプリチャージ電流が、図 2 c 及び図 2 d に示されるように、第 1 プリチャージ時間 $pcha_1$ の間、データライン $D_1 \sim D_4$ に提供される。

【0016】

続いて、第 1 スキャンライン S_1 が、図 2 a に示されるように、接地に接続され、他のスキャンライン $S_2 \sim S_4$ は、上記非発光源に接続される。

【0017】

40

次いで、第 1 表示データに対応するデータ電流 I_{11} 、 I_{21} 、 I_{31} 、 I_{41} が、データライン $D_1 \sim D_4$ に提供される。その結果、ピクセル $E_{11} \sim E_{41}$ が第 1 発光時間 t_1 の間発光する。

【0018】

以下、第 41 ピクセル E_{41} と第 11 ピクセル E_{11} とが同じ輝度で発光するように既設定されたと仮定する。即ち、第 1 データライン D_1 と第 4 データライン D_4 に同じ大きさのデータ電流 I_{11} 、 I_{41} が、第 1 発光時間 t_1 の間提供される。

【0019】

まず、放電時に、データライン D_1 、 D_4 が、図 2 d に示されるように、第 1 放電時間 $dcha_1$ の間、同じ大きさの放電電圧まで放電され、それで、データライン D_1 、 D_4

50

が、第1プリチャージ時間 $pcha1$ の間同じレベル、即ち、所定プリチャージ電圧までプリチャージされる。

【0020】

次いで、同じ大きさのデータ電流 I_{11} 及び I_{41} が、第1データライン D_1 と第4データライン D_4 にそれぞれ提供される。この場合、ピクセル $E_{11} \sim E_{41}$ が同じ輝度で発光するように既設定されたので、ピクセル E_{11} 及び E_{41} のアノード電圧 V_{A11} 、 V_{A41} は、上記プリチャージ電圧から該当カソード電圧 V_{C11} 、 V_{C41} より所定レベルの差を有する電圧まで上昇された後、安定化される。なぜならば、ピクセルがそのアノード電圧とそのカソード電圧との差に対応する輝度で発光するからである。例えば、ピクセル E_{11} のカソード電圧 V_{C11} が1Vであり、ピクセル E_{41} のカソード電圧 V_{C41} が2Vであるならば、ピクセル E_{11} のアノード電圧 V_{A11} が6Vで安定化される時、ピクセル E_{41} のアノード電圧 V_{A41} は、7Vで安定化される。

10

【0021】

この場合、データライン D_1 、 D_4 が同じレベル、例えば、3Vでプリチャージされたので、ピクセル E_{11} のアノード電圧 V_{A11} は、3Vから6Vまで上昇した後、安定化されるが、ピクセル E_{41} のアノード電圧 V_{A41} は、3Vから7Vまで上昇した後、安定化される。

【0022】

従って、ピクセル E_{41} のアノード電圧 V_{A41} が安定化されるまで消耗される電荷量は、図2dに示されるように、ピクセル E_{11} のアノード電圧 V_{A11} が安定化されるまで消耗される電荷量より大きくなる。従って、ピクセル E_{11} 及び E_{41} が同じ輝度で発光するように既設定されたにもかかわらず、ピクセル E_{41} がピクセル E_{11} より暗く発光する。

20

【0023】

以下、上記発光素子駆動過程を詳述する。

スキャンライン $S_1 \sim S_4$ が上記非発光源に接続され、スイッチ $SW_1 \sim SW_4$ がターン・オンされる。その結果、データライン $D_1 \sim D_4$ が、図2cに示されるように、第2放電時間 $dcha2$ の間、所定放電電圧まで放電される。

【0024】

次いで、スイッチ $SW_1 \sim SW_4$ がターン・オフになった後第2表示データに対応するプリチャージ電流がデータライン $D_1 \sim D_4$ に提供される。ここで、上記第2表示データは、上記第1表示データが制御部102に入力された後、入力されるデータである。

30

【0025】

続いて、第2スキャンライン S_2 が、図2bに示されるように、上記接地に接続され、他のスキャンライン S_1 、 S_3 及び S_4 が上記非発光源に接続される。次いで、上記第2表示データに対応するデータ電流 I_{12} 、 I_{22} 、 I_{32} 及び I_{42} がデータライン $D_1 \sim D_4$ に提供され、それで、ピクセル $E_{12} \sim E_{42}$ が第2発光時間 t_2 の間発光する。

【0026】

以下、第11ピクセル E_{11} と第12ピクセル E_{12} とが同じ輝度で発光するように設計されたと仮定する。即ち、第11ピクセル E_{11} と第12ピクセル E_{12} に同じ大きさのデータ電流 I_{11} 及び I_{12} が提供される。

40

【0027】

この場合、ピクセル E_{12} と接地と間の抵抗がピクセル E_{11} と接地と間の抵抗より大きい場合、ピクセル E_{12} のカソード電圧 V_{C12} がピクセル E_{11} のカソード電圧 V_{C11} より大きく、それで、ピクセル E_{12} のアノード電圧 V_{A12} が安定化されるまで消耗される電荷量は、ピクセル E_{11} のアノード電圧 V_{A11} が安定化されるまで消耗される電荷量より大きい。従って、ピクセル E_{12} がピクセル E_{11} より暗く発光する。このように、同じ輝度で発光するように設定されたピクセルが互いに異なる輝度で発光する現状をクロストーク現象 (Cross-talk Phenomenon) という。

【発明の開示】

50

【発明が解決しようとする課題】

【0028】

本発明の目的は、クロストーク現象が生じない発光素子及びその駆動方法を提供するものである。

【課題を解決するための手段】

【0029】

上記目的を達成するために、本発明の好ましい第1の実施形態に係る発光素子は、データライン、スキャンライン、ピクセル、及び放電部を含む。上記データラインは、第1方向に配列され、上記スキャンラインは、上記第1方向と異なる方向の第2方向に配列される。上記ピクセルは、上記データラインと上記スキャンラインとが交差する発光領域に形成される。上記放電部は、上記ピクセル中の第1ピクセルを、第1放電時間の間第1放電電圧まで放電させて、上記ピクセル中の第2ピクセルを、第2放電時間の間第2放電電圧まで放電する。ここで、上記第2放電電圧は、上記第1放電電圧と異なる大きさを有する。

10

【0030】

本発明の好ましい第2の実施形態に係る発光素子は、データライン、スキャンライン、ピクセル、及び放電部を含む。上記データラインは、第1方向に配列され、上記スキャンラインは、上記第1方向と異なる方向の第2方向に配列される。上記ピクセルは、上記データラインと上記スキャンラインとが交差する領域に形成される。上記放電部は、少なくとも一つの放電補助素子を有し、少なくとも一つのデータラインを該当ピクセルのカソード電圧に対応する放電電圧まで放電する。ここで、上記放電補助素子は、上記放電を促進する。

20

【0031】

本発明の好ましい第3の実施形態に係る放電素子は、データライン、スキャンライン、ピクセル、及び放電部を含む。上記データラインは、第1方向に配列され、上記スキャンラインは、上記第1方向と異なる第2方向に配列される。上記ピクセルは、上記データラインと上記スキャンラインとが交差する領域に形成される。上記放電部は、少なくとも一つのデータラインを、放電時間中の第1サブ放電時間の間、第1放電電圧まで放電し、上記放電時間中の第2サブ放電時間の間、上記放電されたデータラインを該当ピクセルのカソード電圧に対応する第2放電電圧まで放電する。ここで、上記第2サブ放電時間は、上記第2放電電圧の大きさに対応して変わる。

30

【0032】

本発明の好ましい第1の実施形態に係るデータラインとスキャンラインとが交差する発光領域に形成される複数のピクセルを含む発光素子を駆動する方法は、上記データラインの最外郭データライン中の第1最外郭データラインに第1電圧を提供する段階と、上記最外郭データライン中の第2最外郭データラインに第2電圧を提供する段階とを含む。ここで、少なくとも一つのデータラインは、上記提供された電圧によって、該当ピクセルのカソード電圧及び上記ピクセルに寄生するキャパシタのキャパシタンスに対応する放電電圧まで放電される。上記発光素子駆動方法は、上記データラインを所定放電電圧まで放電する段階をさらに含む。上記第1電圧を提供する段階は、外部から入力された第1外部電圧によって第1レベル電圧を出力する段階と、上記第1最外郭データラインが上記第1電圧を有するように上記出力された第1レベル電圧によって、上記第1最外郭データラインに所定電圧を提供する段階とを含む。上記第2電圧を提供する段階は、外部から入力された第2外部電圧によって第2レベル電圧を出力する段階と、上記第2最外郭データラインが上記第2電圧を有するように上記出力された第2レベル電圧によって、上記第2最外郭データラインに所定電圧を提供する段階とを含む。上記第2電圧は、上記第1電圧と異なる大きさを有することができる。

40

【0033】

本発明の好ましい第2の実施形態に係るデータラインとスキャンラインが交差する発光領域に形成される複数のピクセルを含む発光素子を駆動する方法は、第1ピクセルに対応

50

する第1データラインを、第1放電時間の間放電する段階と、第2ピクセルに対応する第2データラインを、第2放電時間の間放電する段階と、上記放電された第1データラインに第1データ電流を提供する段階と、及び上記放電された第2データラインに第2データ電流を提供する段階とを含む。ここで、上記第1データラインが有する電圧の信号波形における上記第1放電時間の終端点での電圧と、上記第2データラインが有する電圧の信号波形における上記第2放電時間の終端点での電圧との間の大きさの差は、上記ピクセルのカソード電圧の大きさの差及び上記ピクセルに寄生するキャパシタ等のキャパシタンス差に対応する。

【0034】

本発明の好ましい第3の実施形態に係るデータラインとスキャンラインとが交差する発光領域に形成される複数のピクセルを含む発光素子を駆動する方法は、上記データラインの最外郭データライン中の第1最外郭データラインに第1電圧を提供する段階と、上記最外郭データライン中の第2最外郭データラインに第2電圧を提供すると段階を含む。ここで、少なくとも一つのデータラインは、上記提供された電圧によって該当ピクセルのカソード電圧に対応する放電電圧まで放電され、上記放電は、上記データラインに接続された放電補助素子により促進される。上記放電補助素子は、OPアンプであってもよい。

10

【0035】

本発明の好ましい第4の実施形態に係るデータラインとスキャンラインとが交差する発光領域に形成される複数のピクセルを含む発光素子を駆動する方法は、第1ピクセルに対応する第1データラインを、第1放電時間の間放電する段階と、第2ピクセルに対応する第2データラインを、第2放電時間の間放電する段階と、第1データ電流を上記放電された第1データラインに提供する段階と、第2データ電流を上記放電された第2データラインに提供すると段階を含む。ここで、上記第1データラインが有する電圧の変化波形における上記第1放電時間の終端点での電圧と、上記第2データラインが有する電圧の変化波形における上記第2放電時間の終端点での電圧との間の大きさの差は、上記ピクセルのカソード電圧の大きさの差に対応し、上記放電は、放電補助素子により促進される。

20

【0036】

本発明の好ましい第5の実施形態に係るデータラインとスキャンラインとが交差する発光領域に形成される複数のピクセルを含む発光素子を駆動する方法は、少なくとも一つのデータラインを、放電時間中の第1サブ放電時間の間第1放電電圧まで放電する段階と、上記放電時間中の第2サブ放電時間の間、上記放電されたデータラインを該当ピクセルのカソード電圧に対応する第2放電電圧まで放電する段階とを含む。ここで、上記第2サブ放電時間は、上記第2放電電圧の大きさに対応して変わる。上記第2放電電圧まで放電する段階は、上記データラインの最外郭データライン中の第1最外郭データラインに第1電圧を提供する段階と、上記最外郭データライン中の第2最外郭データラインに第2電圧を提供する段階とを含む。上記第2電圧は、上記第1電圧と異なる大きさを有していてもよい。

30

【0037】

本発明の好ましい第6の実施形態に係るデータラインとスキャンラインとが交差する発光領域に形成される複数のピクセルを含む発光素子を駆動する方法は、第1ピクセルに対応する第1データラインと第2ピクセルに対応する第2データラインを、第1サブ放電時間の間第1放電電圧まで放電する段階と、上記放電された第1データラインを、第2サブ放電時間の間第2放電電圧まで放電する段階と、上記放電された第2データラインを、第3サブ放電時間の間第3放電電圧まで放電する段階とを含む。ここで、上記第1データラインが有する電圧の変化波形における上記第2サブ放電時間の終端点での電圧と、上記第2データラインが有する電圧の変化波形における上記第3サブ放電時間の終端点での電圧との間の大きさの差は、上記ピクセルのカソード電圧の大きさの差に対応し、上記第2サブ放電時間は、上記第2放電電圧の大きさに対応して変わる。

40

【発明の効果】

【0038】

50

本発明に係る発光素子及びその駆動方法によれば、放電電圧が該当スキャンライン抵抗及び該当ピクセルに寄生するキャパシタのキャパシタンスに対応して変わるので、上記発光素子にクロストーク現象が生じない。

また、本発明に係る発光素子及びその駆動方法によれば、放電電圧がカソード電圧によって変わるので、クロストーク現象が生じない。

さらに、本発明に係る発光素子及びその駆動方法によれば、データライン間の抵抗 R_d が増加されるので、消費電力が低減する。

さらに、本発明に係る発光素子及びその駆動方法によれば、第2サブ放電時間の間OPアンプに抵抗値が異なる抵抗が選択的に接続されるので、上記第2放電時間が最適に形成されうる。

10

【発明を実施するための最良の形態】

【0039】

以下では、添付図面を参照して、本発明に係る発光素子及びその駆動方法の好ましい実施形態を詳細に説明する。

【0040】

図3は、本発明の好ましい第1の実施形態に係る発光素子を図示したブロック図である。

図3を参照すれば、本実施形態の発光素子は、パネル300、制御部302、第1スキャン駆動部304、第2スキャン駆動部306、放電部308、プリチャージ部310、及びデータ駆動部312を含む。

20

【0041】

本発明の好ましい一実施形態に係る発光素子は、有機電界発光素子 (Organic Electroluminescent Device)、PDP (Plasma Display Panel)、LCD (Liquid Crystal Display) などを含む。但し、以下では、説明の便宜のために、上記有機電界発光素子を例として説明する。

【0042】

パネル300は、データライン $D_1 \sim D_4$ とスキャンライン $S_1 \sim S_4$ が交差する発光領域に形成される複数のピクセル $E_{11} \sim E_{44}$ を含む。

【0043】

上記発光素子が有機電界発光素子の場合、各ピクセル $E_{11} \sim E_{44}$ は、基板上に順次に形成されるアノード電極層、有機物層、及びカソード電極層を含む。

30

【0044】

制御部302は、外部から表示データ、例えば、RGBデータを受信し、上記受信された表示データを用いてスキャン駆動部304及び306、放電部308、プリチャージ部310、及びデータ駆動部312の動作を制御する。また、制御部302は、上記受信された表示データを外部またはその内部に貯蔵することができる。

【0045】

第1スキャン駆動部304は、スキャンライン $S_1 \sim S_4$ 中の一部 (例えば、 S_1 、 S_3) に第1スキャン信号を伝送する。第2スキャン駆動部306は、他のスキャンライン S_2 及び S_4 に第2スキャン信号を伝送する。その結果、スキャンライン $S_1 \sim S_4$ が順次に低位スキャン電圧を有する発光源、好ましくは接地に接続される。以下、上記発光源を接地として仮定する。

40

【0046】

放電部308は、少なくとも一つのデータラインを該当ピクセルのカソード電圧に対応する放電電圧まで放電する素子であり、第1サブ放電部320及び第2サブ放電部322を含む。ここで、上記カソード電圧は、該当スキャンラインの抵抗値 (以下、“スキャンライン抵抗” という) 及び上記スキャンラインを介して流れるデータ電流に対応する値を有する。

【0047】

本発明の一実施形態に係る発光素子において、放電部308は、上記データラインを上

50

記カソード電圧に対応する上記放電電圧まで放電するが、この場合、上記データラインに対応するピクセルに寄生するキャパシタのキャパシタンス値を考慮する。

【0048】

本発明の他の実施形態に係る発光素子では、放電部308は、データラインD1～D4をピクセルE11～E44のカソード電圧に対応する放電電圧まで放電する。

【0049】

第1サブ放電部320は、図3に示されるように、スイッチSW1を介してデータラインD1及びD4中の第1最外郭データラインD1に接続され、そして、放電時、第1最外郭データラインD1に第1電圧を提供する。

【0050】

第2サブ放電部322は、スイッチSW4を介して、データラインD1及びD4中の第2最外郭データラインD4に接続され、そして、第2最外郭データラインD4に第2電圧を提供する。

【0051】

本発明の一実施形態に係る発光素子では、上記第2電圧は、上記第1電圧と異なる大きさを有する。サブ放電部320、322に対する詳細な説明は、以下添付図面を参照して詳述する。

【0052】

プリチャージ部310は、制御部302の制御の下に上記表示データに対応するプリチャージ電流を、上記放電されたデータラインD1～D4に提供する。

【0053】

データ駆動部312は、制御部302の制御の下に上記表示データに対応するデータ信号、即ち、データ電流を、上記プリチャージされたデータラインD1～D4に提供する。その結果、ピクセルE11～E44が発光する。

【0054】

以下、本発明の発光素子駆動過程を詳述する。但し、複数の表示データが順次に制御部302に入力されると仮定する。

【0055】

第1スキャンラインS1が発光源、好ましくは接地に接続され、他のスキャンラインS2～S4は上記発光素子の駆動電圧、例えば、データ電流の最大輝度に対応する電圧と同じ大きさの電圧を有する非発光源に接続される。

【0056】

その後、第1表示データに対応する第1データ電流がデータラインD1～D4に提供される。この場合、上記第1データ電流は、データラインD1～D4及びこれに対応するピクセルE11～E41を通った後、第1スキャンラインS1を介して上記接地に流れる。その結果、第1スキャンラインS1に対応するピクセルE11～E41が発光する。

【0057】

次いで、データラインD1～D4は、放電時間の間、ピクセルE12～E42のカソード電圧に対応する放電電圧まで放電される。

【0058】

続いて、データラインD1～D4が、上記第1表示データ入力後に制御部302に入力される第2表示データに対応するプリチャージ電圧までプリチャージされる。

【0059】

その後、第2スキャンラインS2が接地に接続され、他のスキャンラインS1、S3、S4は上記非発光源に接続される。

【0060】

次いで、上記第2表示データに対応する第2データ電流が、データラインD1～D4に提供される。その結果、第2スキャンラインS2に対応するピクセルE12～E42が発光する。続いて、データラインD1～D4が、放電時間の間放電される。

【0061】

10

20

30

40

50

上記のような発光過程を第4スキャンラインS4まで繰り返し、その後、第1スキャンラインS1から第4スキャンラインS4単位で、即ち、フレーム単位で上記発光過程を繰り返す。

【0062】

図4a及び図4bは、図3の発光素子を概略的に図示した回路図で、図4c及び図4dは、上記発光素子の駆動過程を図示したタイミングダイアグラムである。

図4aを参照すれば、第1サブ放電部320は、第1スイッチSW5(400)、第1デジタル-アナログ変換器402(第1DAC)、及び第1OPアンプ404を含む。

【0063】

第2サブ放電部322は、第2スイッチSW6(406)、第2DAC408、及び第2OPアンプ410を含む。 10

【0064】

以下、カソード電圧VC11~VC44を説明した後、上記発光素子の駆動過程を詳述する。

【0065】

第1スキャンラインS1に対応するピクセルE11~E44のカソード電圧VC11~VC41の大きさを比較する。

【0066】

図4aに示されるように、第11ピクセルE11と上記接地と間の抵抗、即ち、スキャンライン抵抗は、スキャン抵抗Rsであり、第21ピクセルE21と上記接地と間のスキャンライン抵抗は、Rs+Rpである。また、第31ピクセルE31と上記接地と間のスキャンライン抵抗は、Rs+2Rpであり、第41ピクセルE41と上記接地と間のスキャンライン抵抗は、Rs+3Rpである。 20

【0067】

ここで、ピクセルE11~E41を同じ輝度で発光させるために、同じ大きさのデータ電流I11~I41が、データラインD1~D4に提供されると仮定する。この場合、データ電流I11~I41が、該当ピクセルE11~E41及び第1スキャンラインS1を通った後、接地に流れる。従って、ピクセルE11~E41のカソード電圧VC11~VC41は、データ電流I11~I41の大きさが同一なので、該当抵抗、即ち、ピクセルE11~E41と上記接地と間の抵抗に比例する大きさを有する。従って、第41カソード電圧VC41、第31カソード電圧VC31、第21カソード電圧VC21、及び第11カソード電圧VC11の順でその大きさが大きくなる。 30

【0068】

図4bを参照すれば、第12ピクセルE12と上記接地と間の抵抗はRs+3Rpであり、第11ピクセルE11と上記接地と間の抵抗より大きい。ここで、第1スキャンラインS1が接地に接続される時に第1データラインD1に流れるデータ電流と、第2スキャンラインS2が接地に接続される時に第1データラインD1に流れるデータ電流の大きさが同じであると仮定する。この場合、ピクセルE11、E12のカソード電圧VC11、VC12が該当抵抗に比例する大きさを有するので、第12カソード電圧VC12の方が第11カソード電圧VC11より大きい。 40

【0069】

以下、上記発光素子駆動過程を、図4a~図4dを参照して詳述する。

【0070】

放電部308は、データラインD1~D4を放電する。以下、データラインD1~D4を放電する過程を詳細に説明する。

【0071】

第1スイッチSW5及び第2スイッチSW6がターン-オンされ、スキャンラインS1~S4が上記非発光源に接続される。従って、ピクセルE11~E44は発光しない。

【0072】

次いで、第1DAC402は、外部から入力される第1外部電圧V3によって第1レベ 50

ル電圧を出力し、上記出力された第1レベル電圧は、第1OPアンプ404に入力される。また、第2DAC408は、外部から入力される第2外部電圧V4によって第2レベル電圧を出力し、上記出力された第2レベル電圧は、第2OPアンプ410に入力される。

【0073】

続いて、第1OPアンプ404は、上記入力された第1レベル電圧によって第1最外郭データラインD1に第1OPアンプ出力電圧を提供し、それで、第1最外郭データラインD1は、第1電圧を有する。また、第2OPアンプ410は、上記入力された第2レベル電圧によって第2最外郭データラインD4に第2OPアンプ出力電圧を提供し、それで、第2最外郭データラインD4は、第2電圧を有する。ここで、本発明の一実施形態によれば、上記第2電圧は、上記第1電圧と異なる大きさを有する。また、上の場合には第41カソード電圧VC41が第11カソード電圧VC11より大きいので、上記第2電圧の方が上記第1電圧より大きい。

10

【0074】

このように、第1最外郭データラインD1が上記第1電圧を有して、第2最外郭データラインD4が上記第2電圧を有すれば、データラインD1～D4は、抵抗Rdによる電圧分配によって順次的な大きさの電圧を有する。即ち、データラインD1～D4は、放電時、互いに異なる放電電圧まで放電される。好ましくは、データラインD1～D4は、該当ピクセルのカソード電圧に対応する放電電圧まで放電される。

【0075】

但し、本発明の発光素子には、図4a及び図4bに示されるように、ピクセルE11～E44に寄生するキャパシタが存在し、このようなキャパシタが上記放電電圧のレベル設定に影響を及ぼす。従って、本発明の発光素子は、データラインD1～D4に提供されるデータ電流が同じである場合、データラインD1～D4を、該当ピクセルのカソード電圧及び上記ピクセルに寄生するキャパシタなどのキャパシタンスが考慮された放電電圧まで放電する。

20

【0076】

本発明の好ましい他の実施形態によれば、OPアンプ404、410は、データラインD1～D4が該当ピクセルのカソード電圧に対応する放電電圧まで放電されるように所定電流をそれぞれ出力する。

【0077】

以下、第41ピクセルE41と第11ピクセルE11が同じ輝度で発光するように既設定されたと仮定する。即ち、第1データラインD1と第4データラインD4に、同じ大きさのデータ電流I11及びI41が、第1発光時間t1の間提供される。

30

【0078】

この場合、第41カソード電圧VC41が第11カソード電圧VC11より大きいので、第4データラインD4が、図4dに示されるように、第1放電時間dcha1の間に第1データラインD1より大きな放電電圧まで放電される。

【0079】

次いで、データラインD1～D4が、第1プリチャージ時間pcha1の間にプリチャージされる。この場合、第4データラインD4が第1データラインD1より大きな放電電圧まで放電されているので、第4データラインD4が第1データラインD1より大きなプリチャージ電圧までプリチャージされる。

40

【0080】

続いて、図4aに示されるように、第1スキャンラインS1が接地に接続され、他のスキャンラインS2～S4は上記非発光源に接続される。

【0081】

その後、第1表示データに対応する同じ大きさのデータ電流I11及びI41が、第1データラインD1と第4データラインD4にそれぞれ提供される。この場合、ピクセルE11、E41が同じ輝度で発光するように既設定されているので、カソード電圧VC11、VC41及びキャパシタが考慮されたピクセルE11、E41のアノード電圧VA11

50

、 $V A 4 1$ は、上記プリチャージ電圧から該当カソード電圧 $V C 1 1$ 、 $V C 4 1$ より所定レベル差を有する電圧まで上昇された後、安定化される。なぜなら、ピクセルがそのアノード電圧とそのカソード電圧の差に対応する輝度で発光するからである。

【0082】

例えば、ピクセル $E 1 1$ のカソード電圧 $V C 1 1$ が $1 V$ であり、ピクセル $E 4 1$ のカソード電圧 $V C 4 1$ が $2 V$ であれば、ピクセル $E 1 1$ のアノード電圧 $V A 1 1$ が $6 V$ で安定化される時、ピクセル $E 4 1$ のアノード電圧 $V A 4 1$ は、 $7 V$ で安定化される。

【0083】

この場合、データライン $D 4$ がデータライン $D 1$ より高いプリチャージ電圧までプリチャージされたので、ピクセル $E 1 1$ のアノード電圧 $V A 1 1$ は、第1プリチャージ電圧、例えば、 $3 V$ から $6 V$ まで上昇した後、安定化され、ピクセル $E 4 1$ のアノード電圧 $V A 4 1$ は、上記第1プリチャージ電圧より高い第2プリチャージ電圧、例えば、 $4 V$ から $7 V$ まで上昇した後、安定化される。即ち、ピクセル $E 1 1$ 及び $E 4 1$ のアノード電圧 $V A 1 1$ 、 $V A 4 1$ は、図4dに示されるように、同じ上昇幅、即ち、 $3 V$ ほど上昇した後、安定化される。従って、ピクセル $E 4 1$ のアノード電圧 $V A 4 1$ が安定化されるまで消耗される電荷量は、ピクセル $E 1 1$ のアノード電圧 $V A 1 1$ が安定化されるまで消耗される電荷量と実質的に同一である。

【0084】

従って、ピクセル $E 1 1$ 、 $E 4 1$ が同じ輝度で発光するように既設定された場合、ピクセル $E 4 1$ は、ピクセル $E 1 1$ の輝度 $V A 1 1 - V C 1 1$ と同じ輝度 $V A 4 1 - V C 4 1$ を有する。従って、ピクセル $E 1 1$ 、 $E 4 1$ は同じ輝度で発光する。

【0085】

上記で説明していないが、第2ピクセル $E 2 1$ 及び第3ピクセル $E 3 1$ も上記同様に動作する。従って、第1～4ピクセル $E 1 1 \sim E 4 1$ が同じ輝度で発光するように既設定された時、ピクセル $E 1 1 \sim E 4 1$ は、実質的に同じ輝度で発光する。

【0086】

次いで、スキャンライン $S 1 \sim S 4$ が上記非発光源に接続され、スイッチ $S W 1 \sim S W 6$ がターン・オンされる。

【0087】

続いて、第1サブ放電部320は、第1最外郭データライン $D 1$ に第3電圧を提供し、第2サブ放電部322は、第2最外郭データライン $D 4$ に第4電圧を提供する。ここで、第1カソード電圧 $V C 1 2$ が第4カソード電圧 $V C 4 2$ より大きいので、上記第3電圧が上記第4電圧より大きな値を有する。従って、データライン $D 1 \sim D 4$ は、順次的な大きさを有する放電電圧まで放電される。

【0088】

以下、第1ピクセル $E 1 1$ と第2ピクセル $E 1 2$ に対応する放電電圧を比較する。

第2ピクセル $E 1 2$ のカソード電圧 $V C 1 2$ が、第1ピクセル $E 1 1$ のカソード電圧 $V C 1 1$ より大きいので、第1データライン $D 1$ は、図4cに示されるように、第1放電時間 $d c h a 1$ の間に、第2放電時間 $d c h a 2$ の間より高い放電電圧まで放電される。

【0089】

次いで、第2表示データに対応するプリチャージ電流がデータライン $D 1 \sim D 4$ に提供される。ここで、上記第2表示データは、上記第1表示データが制御部302に入力された後、入力されるデータである。

【0090】

続いて、図4bに示されるように、第2スキャンライン $S 2$ が上記接地に接続され、他のスキャンライン $S 1$ 、 $S 3$ 、 $S 4$ が上記非発光源に接続される。

【0091】

次いで、上記第2表示データに対応するデータ電流 $I 1 2$ 、 $I 2 2$ 、 $I 3 2$ 、 $I 4 2$ がデータライン $D 1 \sim D 4$ に提供される。この場合、ピクセル $E 1 2$ のカソード電圧 $V C 1$

10

20

30

40

50

2 がピクセル E 1 1 のカソード電圧 V_{C11} より大きいにもかかわらず、ピクセル E 1 2 に対応するプリチャージ電圧がピクセル E 1 1 に対応するプリチャージ電圧より大きいいため、ピクセル E 1 2 のアノード電圧 V_{A12} が安定化されるまで消耗される電荷量は、図 4 c に示されるように、ピクセル E 1 1 のアノード電圧 V_{A11} が安定化されるまで消耗される電荷量と実質的に同一である。

【0092】

ここで、データ電流 I_{11} 及び I_{12} は、同じ大きさを有する。従って、ピクセル E 1 2 とピクセル E 1 1 が同じ輝度で発光するように既設定された場合、ピクセル E 1 2 は、ピクセル E 1 1 の輝度 $V_{A11} - V_{C11}$ と実質的に同じ大きさの輝度 $V_{A12} - V_{C12}$ で発光する。

10

【0093】

要するに、本発明の発光素子駆動方法では、従来の発光素子駆動方法と違って、データラインの放電電圧及びプリチャージ電圧が該当ピクセルのカソード電圧及び上記ピクセルに寄生するキャパシタのキャパシタンスによって変わる。従って、ピクセルが同じ輝度で発光するように既設定された場合、上記ピクセルは、そのカソード電圧に関係なく同じ輝度で発光する。従って、本発明の発光素子に含まれたパネル 300 にはクロストーク現象が生じない。

【0094】

図 5 は、本発明の好ましい第 2 の実施形態に係る発光素子を図示した回路図である。

図 5 を参照すれば、本実施形態の発光素子は、第 1 の実施形態の発光素子にくらべて、少なくとも一つの第 3 サブ放電部 500 をさらに含む。

20

【0095】

第 3 サブ放電部 500 は、最外郭データライン D 1、D 4 の間に位置する部分に接続され、放電時に、該当データラインに所定電圧を提供する。

【0096】

上記第 1 の実施形態では、データライン D 1 ~ D 4 に流れるデータ電流が同じである場合、一つのスキャンラインに対応するカソード電圧が順次的な大きさに変化した。発光素子は、2 個のサブ放電部 320、322 を用いてカソード電圧を補償しており、それで、データライン D 1 ~ D 4 が、放電時、該当ピクセルのカソード電圧に対応する放電電圧まで放電される。しかし、2 個のサブ放電部 320、322 だけでは、上記カソード電圧が十分に補償できないことがある。一方、上記第 2 の実施形態の発光素子は、上記カソード電圧を十分に補償するために、データライン D 1、D 4 の間に、対応する少なくとも一つの第 3 サブ放電部 500 をさらに含む。

30

【0097】

本発明の一実施形態に係る第 3 サブ放電部 500 は、第 3 スイッチ 502、第 3 DAC 504、及び第 3 OP アンプ 506 を含む。これらに対する説明は、上記第 1 の実施形態の構成要素と同一なので省略する。

【0098】

図 6 は、本発明の好ましい第 3 の実施形態に係る発光素子を図示したブロック図で、図 7 は、図 6 の発光素子を図示した回路図である。

40

【0099】

図 6 を参照すれば、本実施形態の発光素子は、パネル 600、制御部 602、第 1 スキャン駆動部 604、第 2 スキャン駆動部 606、放電部 608、プリチャージ部 610 及びデータ駆動部 612 を含む。

【0100】

放電部 608 を除いた他の構成要素は、第 1 の実施形態の構成要素と同じ機能を遂行するので、以下説明を省略する。

【0101】

放電部 608 は、第 1 サブ放電部 620、第 2 サブ放電部 622 及び第 3 サブ放電部 624 を含む。

50

【 0 1 0 2 】

第 1 サブ放電部 6 2 0 は、データライン D 1 ~ D 4 を一定放電電圧まで放電する。例えば、第 1 サブ放電部 6 2 0 は、図 7 に示されるように、その内部に含まれたツェナーダイオード 7 0 2 を用いてツェナーダイオード 7 0 2 のツェナー電圧までデータライン D 1 ~ D 4 を放電する。

【 0 1 0 3 】

第 2 及び 3 サブ放電部 6 2 2、6 2 4 は、上記第 1 の実施形態のサブ放電部 3 2 0、3 2 2 と同じくピクセル E 1 1 ~ E 4 4 のカソード電圧を補償する。

【 0 1 0 4 】

例えば、第 2、3 サブ放電部 6 2 2、6 2 4 は、スイッチ 7 0 4、7 1 0、DAC 7 0 6、7 1 2、及び OP アンプ 7 0 8、7 1 4 を含む。 10

【 0 1 0 5 】

上記第 1 の実施形態では、OP アンプ 4 0 4、4 1 0 から出力される電流を用いてカソード電圧 VC 1 1 ~ VC 4 4 を補償したので、消費電力が大きかった。しかし、上記第 3 の実施形態では、ツェナーダイオード 7 0 2 を用いてデータライン D 1 ~ D 4 を所定電圧まで放電させた後、OP アンプ 7 0 8、7 1 4 を用いてカソード電圧 VC 1 1 ~ VC 4 4 を補償するので、第 3 の実施形態の発光素子の方が、上記第 1 の実施形態の発光素子より消費電力が低い。

【 0 1 0 6 】

図 8 は、本発明の好ましい第 4 の実施形態に係る発光素子を図示したブロック図である 20

図 8 を参照すれば、本実施形態の発光素子は、パネル 8 0 0、制御部 8 0 2、スキャン駆動部 8 0 4、放電部 8 0 6、プリチャージ部 8 0 8、及びデータ駆動部 8 1 0 を含む。上記発光素子の構成要素は、上記第 1 の実施形態の構成要素と類似な機能を遂行するので、以下説明を省略する。

【 0 1 0 7 】

第 4 の実施形態の発光素子では、スキャン駆動部が両方向に形成される他の実施形態と違って、スキャン駆動部 8 0 4 が、図 8 に示されるように、パネル 8 0 0 の一方向に形成される。

【 0 1 0 8 】

図 9 は、本発明の好ましい第 5 の実施形態に係る発光素子を図示したブロック図である 30

図 9 を参照すれば、本実施形態の発光素子は、パネル 9 0 0、制御部 9 0 2、第 1 スキャン駆動部 9 0 4、第 2 スキャン駆動部 9 0 6、放電部 9 0 8、プリチャージ部 9 1 0、及びデータ駆動部 9 1 2 を含む。

【 0 1 0 9 】

パネル 9 0 0 は、データライン D 1 ~ D 4 とスキャンライン S 1 ~ S 4 とが交差する発光領域に形成される複数のピクセル E 1 1 ~ E 4 4 を含む。

【 0 1 1 0 】

制御部 9 0 2 は、外部装置から表示データを受信し、上記受信された表示データを利用してスキャン駆動部 9 0 4、9 0 6、放電部 9 0 8、プリチャージ部 9 1 0、及びデータ駆動部 9 1 2 の動作を制御する。 40

【 0 1 1 1 】

第 1 スキャン駆動部 9 0 4 は、スキャンライン S 1 ~ S 4 中の一部（例えば、S 1、S 3）に第 1 スキャン信号を伝送する。第 2 スキャン駆動部 9 0 6 は、他のスキャンライン S 2、S 4 に第 2 スキャン信号を伝送する。その結果、スキャンライン S 1 ~ S 4 が発光源、好ましくは接地に接続される。以下、上記発光源を接地として仮定する。

【 0 1 1 2 】

放電部 9 0 8 は、少なくとも一つのデータラインを該当ピクセルのカソード電圧に対応する放電電圧まで放電し、好ましくは、データライン D 1 ~ D 4 を、ピクセル E 1 1 ~ E 50

44のカソード電圧に対応する放電電圧まで放電する。ここで、上記カソード電圧は、データラインD1～D4に提供されるデータ電流の大きさが同じであれば、該当ピクセルに対応するスキャンラインの抵抗（以下、“スキャンライン抵抗”という）に対応する値を有する。

【0113】

放電部908は、第1サブ放電部920、第2サブ放電部922、及び放電補助部924を含む。

【0114】

第1サブ放電部920は、図9に示されるように、データラインD1、D4の最外郭データラインD1～D4中の第1最外郭データラインD1に接続され、放電時に、第1最外郭データラインD1に第1電圧を提供する。

10

【0115】

第2サブ放電部922は、最外郭データラインD1、D4中の第2最外郭データラインD4に接続され、第2最外郭データラインD4に第2電圧を提供する。

【0116】

本発明の一実施形態によれば、上記第2電圧は、上記第1電圧と異なる大きさを有する。

放電補助部924は、放電を促進する。サブ放電部920、922、及び放電補助部924に対する詳細な説明は以下添付図面を参照して詳述する。

【0117】

20

プリチャージ部910は、制御部902の制御の下に、上記表示データに対応するプリチャージ電流を上記放電されたデータラインD1～D4に提供する。

【0118】

データ駆動部912は、制御部902の制御の下に、上記表示データに対応するデータ信号、即ち、データ電流を上記プリチャージされたデータラインD1～D4に提供する。その結果、ピクセルE11～E44が発光する。

【0119】

図10a及び図10bは、図9の発光素子を概略的に図示した回路図である。

図10aを参照すれば、第1サブ放電部920は、第1スイッチSW1、第1デジタル-アナログ変換器1002（第1DAC）、及び第1OPアンプ1004を含む。

30

【0120】

第2サブ放電部922は、第2スイッチSW2、第2DAC1008、及び第2OPアンプ1010を含む。

【0121】

放電補助部924は、データラインに接続される少なくとも一つの放電補助素子、例えば、第3OPアンプを含む。好ましくは、第3OPアンプは、データラインD1～D4にそれぞれ接続される。

【0122】

以下、カソード電圧VC11～VC44を説明した後、上記発光素子の駆動過程を詳述する。第1スキャンラインS1に対応するピクセルE11～E44のカソード電圧VC11～VC44の大きさを比較する。

40

【0123】

図10aに示されるように、第11ピクセルE11と上記接地と間の抵抗、即ち、スキャンライン抵抗は、スキャン抵抗Rsであり、第21ピクセルE21と上記接地と間のスキャンライン抵抗は、Rs+Rpである。また、第31ピクセルE31と上記接地と間のスキャンライン抵抗は、Rs+2Rpであり、第41ピクセルE41と上記接地と間のスキャンライン抵抗は、Rs+3Rpである。

【0124】

ここで、ピクセルE11～E41を同じ輝度で発光させるために、同じ大きさのデータ電流I11～I41が、データラインD1～D4に提供されると仮定する。この場合、デ

50

ータ電流 $I_{11} \sim I_{41}$ が、該当ピクセル $E_{11} \sim E_{41}$ 及び第 1 スキャンライン S_1 を通った後、接地に流れる。従って、ピクセル $E_{11} \sim E_{41}$ のカソード電圧 $V_{C11} \sim V_{C41}$ は、データ電流 $I_{11} \sim I_{41}$ の大きさが同一なので、該当抵抗、即ち、ピクセル $E_{11} \sim E_{41}$ と上記接地と間の抵抗に比例する大きさを有する。従って、第 4 1 カソード電圧 V_{C41} 、第 3 1 カソード電圧 V_{C31} 、第 2 1 カソード電圧 V_{C21} 、及び第 1 1 カソード電圧 V_{C11} の順にその大きさが大きい。

【0125】

図 10 b を参照すれば、第 1 2 ピクセル E_{12} と上記接地と間の抵抗は、 $R_s + 3R_p$ であり、第 1 1 ピクセル E_{11} と上記接地と間の抵抗より大きい。ここで、第 1 スキャンライン S_1 が接地に接続される時に第 1 データライン D_1 に流れるデータ電流と、第 2 スキャンライン S_2 が接地に接続される時に第 1 データライン D_1 に流れるデータ電流の大きさが同一と仮定する。この場合、ピクセル E_{11} 、 E_{12} のカソード電圧 V_{C11} 及び V_{C12} が該当抵抗に比例する大きさを有するので、第 1 2 カソード電圧 V_{C12} の方が第 1 1 カソード電圧 V_{C11} より大きい。

10

【0126】

以下、上記発光素子駆動過程を詳述する。

【0127】

放電部 908 は、データライン $D_1 \sim D_4$ を放電する。以下、データライン $D_1 \sim D_4$ を放電する過程を詳細に説明する。

【0128】

スイッチ $SW_1 \sim SW_6$ がターン - オンされ、スキャンライン $S_1 \sim S_4$ が上記非発光源に接続される。従って、ピクセル $E_{11} \sim E_{44}$ は発光しない。

20

【0129】

次いで、第 1 DAC 1002 は、外部から入力される第 1 外部電圧 V_3 によって第 1 レベル電圧を出力し、上記出力された第 1 レベル電圧は、第 1 OP アンプ 1004 に入力される。また、第 2 DAC 1008 は、外部から入力される第 2 外部電圧 V_4 によって第 2 レベル電圧を出力し、上記出力された第 2 レベル電圧は、第 2 OP アンプ 1010 に入力される。

【0130】

続いて、第 1 OP アンプ 1004 は、上記入力された第 1 レベル電圧によって第 1 最外郭データライン D_1 に第 1 OP アンプ出力電圧を提供し、それで、第 1 最外郭データライン D_1 は、第 1 電圧を有する。また、第 2 OP アンプ 1010 は、上記入力された第 2 レベル電圧によって第 2 最外郭データライン D_4 に第 2 OP アンプ出力電圧を提供し、それで、第 2 最外郭データライン D_4 は第 2 電圧を有する。ここで、本発明の一実施形態によれば、上記第 2 電圧は、上記第 1 電圧と異なる大きさを有する。また、上の場合には、第 4 1 カソード電圧 V_{C41} が第 1 1 カソード電圧 V_{C11} より大きいので、上記第 2 電圧の方が上記第 1 電圧より大きい。

30

【0131】

このように、第 1 最外郭データライン D_1 が上記第 1 電圧を有し、第 2 最外郭データライン D_4 が上記第 2 電圧を有すれば、データライン $D_1 \sim D_4$ は抵抗 R_d による電圧分配によって順次的な大きさの電圧を有する。即ち、データライン $D_1 \sim D_4$ は、放電時、互いに異なる放電レベルまで放電される。好ましくは、データライン $D_1 \sim D_4$ は、該当ピクセルのカソード電圧に対応する放電レベルで放電される。

40

【0132】

本発明の好ましい他の実施形態によれば、OP アンプ 1004、1010 は、データライン $D_1 \sim D_4$ を該当ピクセルのカソード電圧に対応する放電電圧まで放電するように、所定電流をそれぞれ出力できる。

【0133】

以下、第 4 1 ピクセル E_{41} と第 1 1 ピクセル E_{11} が同じ輝度で発光するように既設定されたと仮定する。即ち、第 1 データライン D_1 と第 4 データライン D_4 に、同じ大き

50

さのデータ電流 I_{11} 、 I_{41} が、第 1 発光時間 t_1 間提供される。

【0134】

この場合、第 4 1 カソード電圧 V_{C41} が第 1 1 カソード電圧 V_{C11} より大きいいため、第 4 データライン D_4 が、図 4 d に示されるように、第 1 放電時間 d_{cha1} の間に、第 1 データライン D_1 より大きな放電電圧まで放電される。この場合、本発明の発光素子は、以下で説明するように、上記第 3 O P アンプを利用して放電速度を向上させる。

【0135】

次いで、データライン $D_1 \sim D_4$ が、第 1 プリチャージ時間 p_{cha1} 間、プリチャージされる。この場合、第 4 データライン D_4 が、第 1 データライン D_1 より大きな放電電圧まで放電されているので、第 4 データライン D_4 の方が第 1 データライン D_1 より大きなプリチャージ電圧までプリチャージされる。

10

【0136】

続いて、第 1 スキャンライン S_1 が接地に接続され、他のスキャンライン $S_2 \sim S_4$ は上記非発光源に接続される。

【0137】

その後、第 1 表示データに対応する同じ大きさのデータ電流 I_{11} 、 I_{41} が、第 1 データライン D_1 と第 4 データライン D_4 にそれぞれ提供される。この場合、ピクセル $E_{11} \sim E_{41}$ が同じ輝度で発光するように既設定されているので、ピクセル E_{11} 、 E_{41} のアノード電圧 V_{A11} 、 V_{A41} は、上記プリチャージ電圧から該当カソード電圧 V_{C11} 、 V_{C41} より所定レベル差を有する電圧まで上昇された後、安定化される。なぜならば、ピクセルがそのアノード電圧とそのカソード電圧との差に対応する輝度で発光するからである。例えば、ピクセル E_{11} のカソード電圧 V_{C11} が 1 V で、ピクセル E_{41} のカソード電圧 V_{C41} が 2 V のとき、ピクセル E_{11} のアノード電圧 V_{A11} が 6 V で安定化される時ピクセル E_{41} のアノード電圧 V_{A41} は、7 V で安定化される。

20

【0138】

この場合、データライン D_4 がデータライン D_1 より高いプリチャージ電圧までプリチャージされているので、ピクセル E_{11} のアノード電圧 V_{A11} は、第 1 プリチャージ電圧、例えば、3 V から 6 V まで上昇した後、安定化され、ピクセル E_{41} のアノード電圧 V_{A41} は、上記第 1 プリチャージ電圧より高い第 2 プリチャージ電圧、例えば、4 V から 7 V まで上昇した後、安定化される。即ち、ピクセル E_{11} 、 E_{41} のアノード電圧 V_{A11} 、 V_{A41} は、図 4 d に示されるように、同じ上昇幅、即ち、3 V ほど上昇した後、安定化される。

30

【0139】

従って、ピクセル E_{41} のアノード電圧 V_{A41} が安定化されるまで消耗される電荷量は、ピクセル E_{11} のアノード電圧 V_{A11} が安定化されるまで消耗される電荷量と実質的に同一である。従って、ピクセル E_{11} 、 E_{41} が同じ輝度で発光するように既設定された場合、ピクセル E_{41} は、ピクセル E_{11} の輝度 $V_{A11} - V_{C11}$ と同じ輝度 $V_{A41} - V_{C41}$ を有する。従って、ピクセル E_{11} 、 E_{41} は同じ輝度で発光する。

【0140】

上記で説明していないが、第 2 1 ピクセル E_{21} 及び第 3 1 ピクセル E_{31} も上記同様に動作する。従って、第 1 1 $\sim$ 4 1 ピクセル $E_{11} \sim E_{41}$ が同じ輝度で発光するように既設定された時、ピクセル $E_{11} \sim E_{41}$ は実質的に同じ輝度で発光する。

40

【0141】

以下、上記発光素子駆動過程を詳述する。

【0142】

スキャンライン $S_1 \sim S_4$ が上記非発光源に接続され、スイッチ $SW_1 \sim SW_6$ がターン - オンされる。

【0143】

続いて、第 1 サブ放電部 920 は、第 1 最外郭データライン D_1 に第 3 O P アンプ出力電圧を提供し、それで、第 1 最外郭データライン D_1 は、第 3 電圧を有する。第 2 サブ放

50

電部 9 2 2 は、第 2 最外郭データライン D 4 に第 4 O P アンプ出力電圧を提供し、それで、第 2 最外郭データライン D 4 は、第 4 電圧を有する。ここで、第 1 2 カソード電圧 V C 1 2 が第 4 2 カソード電圧 V C 4 2 より大きいので、上記第 3 電圧が上記第 4 電圧より大きな値を有するように既設定される。従って、データライン D 1 ~ D 4 は、順次的な大きさを有する放電電圧まで放電される。

【 0 1 4 4 】

以下、第 1 1 ピクセル E 1 1 と第 1 2 ピクセル E 1 2 に対応する放電電圧を比較する。

第 1 2 ピクセル E 1 2 のカソード電圧 V C 1 2 が、第 1 1 ピクセル E 1 1 のカソード電圧 V C 1 1 より大きいので、第 1 データライン D 1 は、図 4 c に示されるように、第 1 放電時間 d c h a 1 の間、第 2 放電時間 d c h a 2 の間より高い放電電圧まで放電される。

10

【 0 1 4 5 】

次いで、第 2 表示データに対応するプリチャージ電流がデータライン D 1 ~ D 4 に提供される。ここで、上記第 2 表示データは、上記第 1 表示データが制御部 9 0 2 に入力された後、入力されるデータである。

【 0 1 4 6 】

続いて、第 2 スキャンライン S 2 が上記接地に接続され、他のスキャンライン S 1、S 3、S 4 が上記非発光源に接続される。

【 0 1 4 7 】

次いで、上記第 2 表示データに対応するデータ電流 I 1 2、I 2 2、I 3 2、I 4 2 がデータライン D 1 ~ D 4 に提供される。この場合、ピクセル E 1 2 のカソード電圧 V C 1 2 がピクセル E 1 1 のカソード電圧 V C 1 1 より大きいにもかかわらず、ピクセル E 1 2 に対応するプリチャージ電圧がピクセル E 1 1 に対応するプリチャージ電圧より大きいため、ピクセル E 1 2 のアノード電圧 V A 1 2 が安定化されるまで消耗される電荷量は、図 4 c に示されるように、ピクセル E 1 1 のアノード電圧 V A 1 1 が安定化されるまで消耗される電荷量と実質的に同一である。

20

【 0 1 4 8 】

ここで、データ電流 I 1 1、I 1 2 は同じ大きさを有する。従って、ピクセル E 1 2 とピクセル E 1 1 が同じ輝度で発光するように既設定された場合、ピクセル E 1 2 は、ピクセル E 1 1 の輝度 V A 1 1 - V C 1 1 と実質的に同じ大きさの輝度 V A 1 2 - V C 1 2 で発光する。

30

【 0 1 4 9 】

要するに、本発明の発光素子駆動方法では、従来の発光素子駆動方法と違って、データラインの放電電圧及びプリチャージ電圧が該当ピクセルのカソード電圧によって変わる。従って、ピクセルが同じ輝度で発光するように既設定された場合、上記ピクセルはそのカソード電圧に関係なく同じ輝度で発光する。従って、本発明の発光素子に含まれたパネル 9 0 0 にはクロストーク現象が生じない。

【 0 1 5 0 】

以下、放電補助部 9 2 4 の役割を詳細に説明する。

放電補助部 9 2 4 a ~ 9 2 4 d は、図 1 0 a 及び図 1 0 b に示されるように、それぞれスイッチ S W 3 ~ S W 6 及び放電補助素子である第 3 O P アンプを含む。

40

【 0 1 5 1 】

スイッチ S W 3 ~ S W 6 は、放電時ターン - オンされる。

【 0 1 5 2 】

上記第 3 O P アンプは、O P アンプ 1 0 0 4、1 0 1 0 から提供された電圧及び抵抗 R d によって形成された電圧を該当データラインに提供し、それで、データライン D 1 ~ D 4 は該当ピクセルのカソード電圧に対応する放電電圧まで放電される。即ち、上記第 3 O P アンプは、上記データラインが上記放電レベルで放電される時間、即ち、放電速度を制御できる。

【 0 1 5 3 】

本発明の一実施形態に係る発光素子では、データライン D 1 ~ D 4 間の抵抗 R d (以下

50

、“データライン間抵抗”という)を大きく設定する。このように設定する理由を例えて詳述する。

【0154】

上記第3OPアンプを含まずに、データライン間の抵抗 R_d が 100Ω の場合(未図示)と、上記第3OPアンプを含んだまま、データライン間の抵抗 R_d が $1k\Omega$ の場合を比較する。但し、第2電圧と第1電圧との大きさの差の値を $1V$ と仮定する。

【0155】

データライン間抵抗 R_d が 100Ω の場合、データライン間の抵抗 R_d に対応するラインを介して流れる電流は、 $1V/100\Omega=10mA$ である。一方、データライン間抵抗 R_d が $1k\Omega$ の場合、データライン間の抵抗 R_d に対応するラインを介して流れる電流は、 $1V/1k\Omega=1mA$ である。従って、上記第3OPアンプを含んだまま、データライン間の抵抗 R_d を大きく設定する場合の方が、上記第3OPアンプを含まずに、データライン間抵抗 R_d を小さく設定する場合より、消費電力が低減される。

10

【0156】

但し、データライン間の抵抗 R_d が大きくなるにつれて、データライン $D_1\sim D_4$ が所望する放電レベルまで放電される時間、即ち、放電時間が長くなることがあるが、本発明の発光素子は、図10aに示されるように、バッファの役割をする上記第3OPアンプを用いて放電するとき、データライン $D_1\sim D_4$ が所望する放電レベルで放電される時間、即ち、放電時間を短縮することができる。従って、本発明の発光素子は、放電速度及び消費電力特性を向上させることができる。

20

【0157】

本発明の他の実施形態に係る発光素子では、データライン $D_1\sim D_4$ を、所定レベルまで、例えば、ツェナーダイオードを利用して放電した後、OPアンプ1004、1010を利用して所望の放電電圧まで、放電することができる。従って、上記発光素子では、OPアンプ1004、1010から出力される電流のみを利用して放電電圧レベルを制御する第5の実施形態の発光素子に比べて、さらに消費電力を低減することができる。

【0158】

図11は、本発明の好ましい第6の実施形態に係る発光素子を図示した回路図である。

図11を参照すれば、本実施形態の発光素子は、第5の実施形態の発光素子に比べ、少なくとも一つの第3サブ放電部1100をさらに含む。

30

【0159】

第3サブ放電部1100は、データライン $D_1\sim D_4$ 中の最外郭データライン D_1 、 D_4 を除いた一つのデータラインに接続され、放電時、該当データラインに所定電圧を提供する。

【0160】

上記第5の実施形態では、データライン $D_1\sim D_4$ に流れるデータ電流が同じである場合、一つのスキャンラインに対応するカソード電圧が順次的な大きさに変化した。それで、発光素子は、2個のサブ放電部920、922を利用してカソード電圧を補償し、それで、データライン $D_1\sim D_4$ が放電時該当ピクセルのカソード電圧に対応する放電レベルで放電された。しかし、2個のサブ放電部920、922のみであるため、上記カソード電圧が十分に補償されなかった。一方、上記第6の実施形態の発光素子は、上記カソード電圧を十分に補償するために、データライン $D_1\sim D_4$ 間に対応する少なくとも一つの第3サブ放電部1100をさらに含む。

40

【0161】

本発明の一実施形態に係る第3サブ放電部1100は、第3スイッチ SW_3 、第3OPアンプ1102、及び第3DAC1104を含む。これらに対する説明は、上記第5の実施形態の構成要素と同じなので省略する。

【0162】

図12は、本発明の好ましい第7の実施形態に係る発光素子を図示したブロック図である。

50

図 12 を参照すれば、本実施形態の発光素子は、パネル 1200、制御部 1202、スキャン駆動部 1204、放電部 1206、プリチャージ部 1208 及びデータ駆動部 1210 を含む。上記発光素子の構成要素は、上記第 5 の実施形態の構成要素と類似な機能を遂行するので、以下説明を省略する。

【0163】

第 7 の実施形態の発光素子では、スキャン駆動部が両方向に形成される他の実施形態と違って、スキャン駆動部 1204 が、図 12 に示されるように、パネル 1200 の一方向に形成される。

【0164】

図 13 は、本発明の好ましい第 8 の実施形態に係る発光素子を図示したブロック図である。 10

図 13 を参照すれば、本実施形態の発光素子は、パネル 1300、制御部 1302、第 1 スキャン駆動部 1304、第 2 スキャン駆動部 1306、放電部 1308、プリチャージ部 1310、及びデータ駆動部 1312 を含む。

【0165】

パネル 1300 は、データライン D1 ~ D4 とスキャンライン S1 ~ S4 とが交差する発光領域に形成される複数のピクセル E11 ~ E44 を含む。

【0166】

制御部 1302 は、外部から表示データを受信し、上記受信された表示データを利用してスキャン駆動部 1304、1306、放電部 1308、プリチャージ部 1310、及び 20 データ駆動部 1312 の動作を制御する。

【0167】

第 1 スキャン駆動部 1304 は、スキャンライン S1 ~ S4 中の一部（例えば、S1、S3）に第 1 スキャン信号を送送する。第 2 スキャン駆動部 1306 は、他のスキャンライン S2、S4 に第 2 スキャン信号を送送する。その結果、スキャンライン S1 ~ S4 が順次に発光源、好ましくは接地に接続される。以下、上記発光源を接地として仮定する。

【0168】

放電部 1308 は、第 1 サブ放電部 1320、第 2 サブ放電部 1322、及び第 3 サブ放電部 1324 を含む。

【0169】

30

第 1 サブ放電部 1320 は、第 1 サブ放電時間の間少なくとも一つのデータラインを第 1 放電電圧まで放電する。

【0170】

第 2 サブ放電部 1322 は、図 13 に示されるように、データライン D1 ~ D4 の最外郭データライン D1、D4 中の第 1 最外郭データライン D1 に、スイッチ SW1 を介して接続され、第 2 サブ放電時間の間、第 1 最外郭データライン D1 に第 1 電圧を提供する。

【0171】

第 3 サブ放電部 1324 は、最外郭データライン D1、D4 中の第 2 最外郭データライン D4 にスイッチ SW4 を介して接続され、上記第 2 サブ放電時間の間、第 2 最外郭データライン D4 に第 2 電圧を提供する。本発明の好ましい一実施形態によれば、上記第 2 電 40 圧は上記第 1 電圧より大きな値を有する。その結果、上記第 1 放電電圧まで放電されたデータラインは、第 2、3 サブ放電部 1322、1324 により該当ピクセルのカソード電圧に対応する第 2 放電電圧まで放電される。これに対する詳細な説明は、以下添付図面を参照して説明する。

【0172】

プリチャージ部 1310 は、制御部 1302 の制御の下に上記表示データに対応するプリチャージ電流を上記放電されたデータライン D1 ~ D4 に提供する。

【0173】

データ駆動部 1312 は、制御部 1302 の制御の下に上記表示データに対応するデータ信号、即ち、データ電流を上記プリチャージされたデータライン D1 ~ D4 に提供する 50

。その結果、ピクセル E 1 1 ~ E 4 4 が発光する。

【 0 1 7 4 】

図 1 4 a 及び図 1 4 b は、図 1 3 の発光素子を概略的に図示した回路図である。

図 1 4 a を参照すれば、第 1 サブ放電部 1 3 2 0 は、第 1 スイッチ S W 5 及びツェナーダイオードを含む。

【 0 1 7 5 】

第 2 サブ放電部 1 3 2 2 は、第 2 スイッチ S W 6、第 1 デジタル - アナログ変換器 1 4 0 0 (第 1 D A C)、第 1 O P アンプ 1 4 0 2、第 4 スイッチ S W 8、第 1 抵抗 R 1、第 5 スイッチ S W 9、及び第 2 抵抗 R 2 を含む。

【 0 1 7 6 】

抵抗 R 1 及び R 2 は互いに異なる値を有し、第 1 O P アンプ 1 4 0 2 にそれぞれ並列接続される。

【 0 1 7 7 】

第 3 サブ放電部 1 3 2 4 は、第 3 スイッチ S W 7、第 2 D A C 1 4 0 4、第 2 O P アンプ 1 4 0 6、第 6 スイッチ S W 1 0、第 3 抵抗 R 3、第 7 スイッチ S W 1 1、及び第 4 抵抗 R 4 を含む。

【 0 1 7 8 】

抵抗 R 3 及び R 4 は、互いに異なる値を有し、第 2 O P アンプ 1 4 0 6 にそれぞれ並列接続される。

【 0 1 7 9 】

以下、カソード電圧 V C 1 1 ~ V C 4 4 を説明した後、上記発光素子の駆動過程を詳述する。第 1 スキャンライン S 1 に対応するピクセル E 1 1 ~ E 4 4 のカソード電圧 V C 1 1 ~ V C 4 1 の大きさを比較する。

【 0 1 8 0 】

図 1 4 a に示されるように、第 1 1 ピクセル E 1 1 と上記接地と間の抵抗は、スキャン抵抗 R s であり、第 2 1 ピクセル E 2 1 と上記接地と間の抵抗は、 $R_s + R_p$ である。また、第 3 1 ピクセル E 3 1 と上記接地と間の抵抗は、 $R_s + 2 R_p$ であり、第 4 1 ピクセル E 4 1 と上記接地と間の抵抗は、 $R_s + 3 R_p$ である。

【 0 1 8 1 】

ここで、ピクセル E 1 1 ~ E 4 1 を同じ輝度で発光させるために、同じ大きさのデータ電流 I 1 1 ~ I 4 1 が、データライン D 1 ~ D 4 に提供されると仮定する。この場合、データ電流 I 1 1 ~ I 4 1 が、該当ピクセル E 1 1 ~ E 4 1 及び第 1 スキャンライン S 1 を通った後、接地に流れる。従って、ピクセル E 1 1 ~ E 4 1 のカソード電圧 V C 1 1 ~ V C 4 1 は、データ電流 I 1 1 ~ I 4 1 の大きさが同一なので、該当抵抗、即ち、ピクセル E 1 1 ~ E 4 1 と上記接地と間の抵抗に比例する大きさを有する。従って、第 4 1 カソード電圧 V C 4 1、第 3 1 カソード電圧 V C 3 1、第 2 1 カソード電圧 V C 2 1 及び第 1 1 カソード電圧 V C 1 1 の順にその大きさが大きい。

【 0 1 8 2 】

図 1 4 b を参照すれば、第 1 2 ピクセル E 1 2 と上記接地と間の抵抗は $R_s + 3 R_p$ であり、第 1 1 ピクセル E 1 1 と上記接地と間の抵抗より大きい。ここで、第 1 スキャンライン S 1 が接地に接続される時に第 1 データライン D 1 に流れるデータ電流と、第 2 スキャンライン S 2 が接地に接続される時に第 1 データライン D 1 に流れるデータ電流の大きさが同一と仮定する。この場合、ピクセル E 1 1、E 1 2 のカソード電圧 V C 1 1 及び V C 1 2 が該当抵抗に比例する大きさを有するので、第 1 2 カソード電圧 V C 1 2 の方が第 1 1 カソード電圧 V C 1 1 より大きい。

【 0 1 8 3 】

以下、上記発光素子駆動過程を詳述する。

【 0 1 8 4 】

放電部 1 3 0 8 はデータライン D 1 ~ D 4 を放電し、この場合、スキャンライン S 1 ~ S 4 は、上記非発光源に接続される。以下、データライン D 1 ~ D 4 を放電する過程を詳

10

20

30

40

50

細に説明する。

【0185】

第1サブ放電時間の間、スイッチSW1～SW5がターン・オンされ、第2、3スイッチSW6、SW7がオフ状態を維持する。従って、データラインD1～D4が、上記第1サブ放電時間の間、ツェナーダイオードに接続される。その結果、データラインD1～D4は、ツェナーダイオードのツェナー電圧まで放電される。もちろん、上記第1サブ放電時間の長さによって、データラインD1～D4は、上記ツェナー電圧より高い放電電圧まで放電されることもある。

【0186】

次いで、第1スイッチSW5がターン・オフされ、スイッチSW1～SW4はオン状態を維持し、第2スイッチSW6及び第3スイッチSW7がターン・オンされる。 10

【0187】

続いて、第1DAC1400は、外部から入力される第1外部電圧V3によって第1レベル電圧を出力し、上記出力された第1レベル電圧は、第1OPアンプ1402に入力される。

【0188】

また、第2DAC1404は、外部から入力される第2外部電圧V4によって第2レベル電圧を出力し、上記出力された第2レベル電圧は、第2OPアンプ1406に入力される。

【0189】

次いで、第1OPアンプ1402は、第1最外郭データラインD1が第1電圧を有するように上記入力された第1レベル電圧によって、第1OPアンプ出力電圧を出力する。この場合、第4スイッチSW8と第5スイッチSW9中の一つが選択的にターン・オンされる。詳しくは、上記第1電圧が高電圧の場合、第1OPアンプ1402に抵抗R1、R2の中から小さな抵抗値を有する抵抗が接続され、上記第1電圧が相対的に低電圧に対応する場合には、第1OPアンプ1402に抵抗R1、R2の中から大きな抵抗値を有する抵抗が接続される。 20

【0190】

例えば、上記第1電圧が1.5V以下の電圧の場合には、第1OPアンプ1402に第1抵抗R1が接続され、上記第1電圧が1.5V以上の電圧の場合には、第1OPアンプ1402に第2抵抗R2が接続される。ここで、第1抵抗R1は第2抵抗R2より大きな抵抗値を有する。このようにすることによって、第2サブ放電時間T2は、上記第1電圧の大きさに関係なく類似させるか、同一とすることができ、即ち、第2サブ放電時間T2は、最適の放電時間を有することができる。 30

【0191】

また、第2OPアンプ1406は、第2最外郭データラインD4が第2電圧を有するように上記入力された第2レベル電圧によって、第2OPアンプ出力電圧を出力する。ここで、第4カソード電圧VC41が第3カソード電圧VC31、第2カソード電圧VC21及び第1カソード電圧VC11より大きいので、上記第2電圧は、上記第1電圧より大きな値を有する。この場合にも、第6スイッチSW10と第7スイッチSW11中の一つが選択的にターン・オンされる。即ち、上記第2電圧が高電圧の場合、第2OPアンプ1406に抵抗R3、R4の中から小さな抵抗値を有する抵抗に接続され、上記第2電圧が相対的に低電圧に対応する場合には、第2OPアンプ1406に抵抗R3、R4の中から大きな抵抗値を有する抵抗に接続される。 40

【0192】

以下、第4ピクセルE41と第1ピクセルE11が同じ輝度で発光するように設計されたと仮定する。即ち、第1データラインD1と第4データラインD4に同じ大きさのデータ電流I11、I41が、第1発光時間t1の間提供される。

【0193】

第1放電時間dcha1中の第1サブ放電時間T1の間、第1データラインD1がツェ 50

ナーダイオードにより第1放電電圧まで放電され、第1放電時間 $dch a 1$ 中の第2サブ放電時間 $T 2$ の間、第1データライン $D 1$ が第1カソード電圧 $V C 1 1$ に対応する第2放電電圧まで放電される。即ち、第1データライン $D 1$ は、図4dに示されるように、第1放電時間 $dch a 1$ の間、ピクセル $E 1 1$ のカソード電圧 $V C 1 1$ に対応する放電レベルまで放電される。

【0194】

一方、第1サブ放電時間 $T 1$ の間、第4データライン $D 4$ は、ツェナーダイオードにより第1放電電圧または異なる大きさの放電電圧まで放電され、第2サブ放電時間 $T 2$ の間、第4データライン $D 4$ は、第4カソード電圧 $V C 4 1$ に対応する第4放電電圧まで放電される。この場合、第4カソード電圧 $V C 4 1$ が第1カソード電圧 $V C 1 1$ より大きい10ため、上記第4放電電圧の方が上記第2放電電圧より大きい。即ち、第4データライン $D 4$ は、図4dに示されるように、第1放電時間 $dch a 1$ の間、ピクセル $E 4 1$ のカソード電圧 $V C 4 1$ に対応する放電レベルまで放電される。

【0195】

次いで、データライン $D 1 \sim D 4$ が、第1プリチャージ時間 $pch a 1$ の間、プリチャージされる。この場合、第4データライン $D 4$ が第1データライン $D 1$ より大きな放電電圧まで放電されるので、第4データライン $D 4$ が第1データライン $D 1$ より大きなプリチャージ電圧までプリチャージされる。

【0196】

続いて、図14aに示されるように、第1スキャンライン $S 1$ が接地に接続され、他の20スキャンライン $S 2 \sim S 4$ は上記非発光源に接続される。

【0197】

その後、第1表示データに対応する同じ大きさのデータ電流 $I 1 1$ 、 $I 4 1$ が、第1データライン $D 1$ と第4データライン $D 4$ にそれぞれ提供される。この場合、ピクセル $E 1 1 \sim E 4 1$ が同じ輝度で発光するように既設定されているので、ピクセル $E 1 1$ 、 $E 4 1$ のアノード電圧 $V A 1 1$ 、 $V A 4 1$ は、上記プリチャージ電圧から該当カソード電圧 $V C 1 1$ 、 $V C 4 1$ より所定レベル差を有する電圧まで上昇された後、安定化される。なぜならば、ピクセルがそのアノード電圧とそのカソード電圧の差に対応する輝度で発光するからである。例えば、ピクセル $E 1 1$ のカソード電圧 $V C 1 1$ が1Vで、ピクセル $E 4 1$ のカソード電圧 $V C 4 1$ が2Vであれば、ピクセル $E 1 1$ のアノード電圧 $V A 1 1$ が6Vで30安定化されるとき、ピクセル $E 4 1$ のアノード電圧 $V A 4 1$ は、7Vで安定化される。

【0198】

この場合、データライン $D 4$ がデータライン $D 1$ より高いプリチャージ電圧までプリチャージされているので、ピクセル $E 1 1$ のアノード電圧 $V A 1 1$ は、第1プリチャージ電圧、例えば、3Vから6Vまで上昇した後、安定化され、ピクセル $E 4 1$ のアノード電圧 $V A 4 1$ は、上記第1プリチャージ電圧より高い第2プリチャージ電圧、例えば、4Vから7Vまで上昇した後、安定化される。即ち、ピクセル $E 1 1$ 、 $E 4 1$ のアノード電圧 $V A 1 1$ 、 $V A 4 1$ は、図4dに示されるように、同じ上昇幅、即ち、3Vほど上昇した後、安定化される。

【0199】

従って、ピクセル $E 4 1$ のアノード電圧 $V A 4 1$ が安定化されるまで消耗される電荷量は、ピクセル $E 1 1$ のアノード電圧 $V A 1 1$ が安定化されるまで消耗される電荷量と実質的に同一である。従って、ピクセル $E 1 1$ 、 $E 4 1$ が同じ輝度で発光するように既設定された場合、ピクセル $E 4 1$ は、ピクセル $E 1 1$ の輝度 $V A 1 1 - V C 1 1$ と同じ輝度 $V A 4 1 - V C 4 1$ を有する。従って、ピクセル $E 1 1$ 、 $E 4 1$ は同じ輝度で発光する。

【0200】

上記では説明しなかったが、第2ピクセル $E 2 1$ 及び第3ピクセル $E 3 1$ も上記同様に動作する。従って、第1～4ピクセル $E 1 1 \sim E 4 1$ が同じ輝度で発光するように既設定された時、ピクセル $E 1 1 \sim E 4 1$ は実質的に同じ輝度で発光する。

【0201】

10

20

30

40

50

以下、上記発光素子駆動過程を詳述する。

【0202】

スキャンラインD1～D4が上記非発光源に接続され、第1スイッチSW5がターン・オンされる。その結果、データラインD1～D4が、第1放電電圧または第3放電電圧まで放電される。

【0203】

続いて、第2、3スイッチSW6、SW7がターン・オンされる。従って、第2サブ放電部1322は、第1最外郭データラインD1に第3電圧を提供し、第3サブ放電部1324は、第2最外郭データラインD4に第4電圧を提供する。ここで、第12カソード電圧VC12が第42カソード電圧VC42より大きいので、上記第3電圧が上記第4電圧より大きな値を有するように設計される。従って、データラインD1～D4は、順次的な大きさを有する放電電圧まで放電される。

10

【0204】

以下、第11ピクセルE11と第12ピクセルE12に対応する放電電圧を比較する。

【0205】

図4cを参照すれば、第1サブ放電時間T1の間、第1データラインD1がツェナーダイオードにより第1放電電圧まで放電され、第2サブ放電時間T2の間、第1データラインD1が第11カソード電圧VC11に対応する第2放電電圧まで放電される。

【0206】

一方、第3サブ放電時間T3の間、第1データラインD1がツェナーダイオードにより第1放電電圧または第3放電電圧まで放電され、第4サブ放電時間T4の間、第1データラインD1が第12カソード電圧VC12に対応する第4放電電圧まで放電される。この場合、第12カソード電圧VC12の方が第11カソード電圧VC11より大きいため、上記第4放電電圧の方が上記第2放電電圧より大きい。

20

【0207】

次いで、第2表示データに対応するプリチャージ電流がデータラインD1～D4に提供される。ここで、上記第2表示データは、上記第1表示データが制御部1302に入力された後、入力されるデータである。

【0208】

続いて、第2スキャンラインS2が上記接地に接続され、他のスキャンラインS1、S3、S4が上記非発光源に接続される。

30

【0209】

続いて、上記第2表示データに対応するデータ電流I12、I22、I32、I42がデータラインD1～D4に提供される。この場合、ピクセルE12のカソード電圧VC12がピクセルE11のカソード電圧VC11より大きいにもかかわらず、ピクセルE12に対応するプリチャージ電圧がピクセルE11に対応するプリチャージ電圧より大きいため、ピクセルE12のアノード電圧VA12が安定化されるまで消耗される電荷量は、図4cに示されるように、ピクセルE11のアノード電圧VA11が安定化されるまで消耗される電荷量と実質的に同一である。ここで、データ電流I11及びI12は、同じ大きさを有する。

40

【0210】

要するに、本発明の発光素子駆動方法では、従来の発光素子駆動方法と違って、データラインの放電電圧及びプリチャージ電圧が、該当ピクセルのカソード電圧によって変わる。従って、ピクセルが同じ輝度で発光するように既設定された場合、上記ピクセルはそのカソード電圧に関係なく同じ輝度で発光する。従って、本発明の発光素子に含まれたパネル1300にはクロストーク現象が生じない。

【0211】

本発明の好ましい他の実施形態に係る発光素子では、OPアンプに3個以上の抵抗が並列接続され、少なくとも一つの抵抗が選択的に上記OPアンプに接続されていてもよい。

本発明の他の相違する実施形態に係る発光素子では、少なくとも一つの抵抗にキャパシ

50

タが並列接続されていてもよい。

【0212】

図15は、本発明の好ましい第9の実施形態に係る発光素子を図示した回路図である。

図15に示されるように、第9の実施形態の発光素子中の第1サブ放電部1500を除いた他の構成要素は、第8の実施形態の発光素子の構成要素と同一なので、以下説明を省略する。

【0213】

第1サブ放電部1500は、接地と接続された第1スイッチSW5を含む。

【0214】

第1スイッチSW5は、第1サブ放電時間の間だけターン-オンされ、それで、データラインD1～D4が上記第1サブ放電時間の間、放電される。但し、上記第1サブ放電時間に制限させるので、データラインD1～D4が0V電圧まで放電されずに、所定放電電圧まで放電される。

【0215】

図16は、本発明の好ましい第10の実施形態に係る発光素子を図示したブロック図である。

図16を参照すれば、本実施形態の発光素子は、パネル1600、制御部1602、スキャン駆動部1604、放電部1606、プリチャージ部1608、及びデータ駆動部1610を含む。上記発光素子の構成要素は、上記第8の実施形態の構成要素と類似な機能を遂行するので、以下説明を省略する。

【0216】

第10の実施形態の発光素子では、スキャン駆動部が両方向に形成される第8及び第9の実施形態と違って、スキャン駆動部1604が、図16に示されるように、パネル1600の一方向に配列される。

【0217】

以上で説明した本発明の好ましい実施形態は、例示の目的のために開示されたものであり、本発明に対する通常の知識を有した当業者であるならば、本発明の思想の範囲内で様々な修正、変更、付加が可能である。従って、このような修正、変更及び付加は本発明の特許請求の範囲に属するものである。

【図面の簡単な説明】

【0218】

【図1】図1は、従来の発光素子を図示したブロック図である。

【図2a】図1の発光素子を概略的に図示した回路図である。

【図2b】図1の発光素子を概略的に図示した回路図である。

【図2c】図1の発光素子の駆動過程を図示したタイミングダイアグラムである。

【図2d】図1の発光素子の駆動過程を図示したタイミングダイアグラムである。

【図3】本発明の好ましい第1の実施形態に係る発光素子を図示したブロック図である。

【図4a】図3の発光素子を概略的に図示した回路図である。

【図4b】図3の発光素子を概略的に図示した回路図である。

【図4c】図3の発光素子の駆動過程を図示したタイミングダイアグラムである。

【図4d】図3の発光素子の駆動過程を図示したタイミングダイアグラムである。

【図5】本発明の好ましい第2の実施形態に係る発光素子を図示した回路図である。

【図6】本発明の好ましい第3の実施形態に係る発光素子を図示したブロック図である。

【図7】図6の発光素子を図示した回路図である。

【図8】本発明の好ましい第4の実施形態に係る発光素子を図示したブロック図である。

【図9】本発明の好ましい第5の実施形態に係る発光素子を図示したブロック図である。

【図10a】図9の発光素子を概略的に図示した回路図である。

【図10b】図9の発光素子を概略的に図示した回路図である。

【図11】本発明の好ましい第6の実施形態に係る発光素子を図示した回路図である。

【図12】本発明の好ましい第7の実施形態に係る発光素子を図示したブロック図である

10

20

30

40

50

。

【図 1 3】本発明の好ましい第 8 の実施形態に係る発光素子を図示したブロック図である。

。

【図 1 4 a】図 1 3 の発光素子を概略的に図示した回路図である。

【図 1 4 b】図 1 3 の発光素子を概略的に図示した回路図である。

【図 1 5】本発明の好ましい第 9 の実施形態に係る発光素子を図示した回路図である。

【図 1 6】本発明の好ましい第 10 の実施形態に係る発光素子を図示したブロック図である。

【符号の説明】


【 0 2 1 9 】

3 0 0 パネル
 3 0 2 制御部
 3 0 4 第 1 スキャン駆動部
 3 0 6 第 2 スキャン駆動部
 3 0 8 放電部
 3 1 0 プリチャージ部
 3 1 2 データ駆動部
 3 2 0 第 1 サブ放電部
 3 2 2 第 2 サブ放電部
 D 1 ~ D 4 データライン
 E 1 1 ~ E 4 4 ピクセル
 S 1 ~ S 4 スキャンライン
 S W 1 ~ S W 4 スイッチ


10

20


【図 1】




【図 2 a】




【図 2 b】




【図 2 c】




【図 2 d】




【図 3】




【 図 4 b 】




【 図 4 d 】




【図 5】




【図 6】




【図 7】




【図 8】




【図 9】




【図 10 a】




【図 10 b】




【図 11】




【図 1 2】




【図 1 3】





【図 1 4 a】



【図 1 4 b】



【 図 1 6 】



フロントページの続き

(51) Int.Cl.	F I	テーマコード (参考)
	G 0 9 G 3/20	6 2 3 F
	G 0 9 G 3/20	6 2 3 R
	G 0 9 G 3/20	6 2 2 A
	G 0 9 G 3/20	6 1 2 R
	H 0 5 B 33/14	A

(74)代理人 100131266
弁理士 ▲高▼ 昌宏

(74)代理人 100093193
弁理士 中村 壽夫

(74)代理人 100104385
弁理士 加藤 勉

(74)代理人 100093414
弁理士 村越 祐輔

(72)発明者 キム ジフン
大韓民国 1 5 0 - 8 1 1 ソウルトッピョルシ ヨンドンボグ デリム3ドン 6 0 7 - 1 コ
ーロンアパートメント ナンバー 1 0 4 - 1 7 0 1

F ターム(参考) 3K107 AA01 BB01 CC14 CC33 EE03 HH00 HH04 HH05
5C080 AA06 BB05 DD10 DD26 JJ02 JJ03 JJ04