

(12) 按照专利合作条约所公布的国际申请

(19) 世界知识产权组织
国际局

(43) 国际公布日
2023 年 1 月 26 日 (26.01.2023)



(10) 国际公布号
WO 2023/000375 A1

- (51) 国际专利分类号:
H01L 27/02 (2006.01)
- (21) 国际申请号: PCT/CN2021/109982
- (22) 国际申请日: 2021 年 8 月 2 日 (02.08.2021)
- (25) 申请语言: 中文
- (26) 公布语言: 中文
- (30) 优先权:
202110833144.5 2021年7月22日 (22.07.2021) CN
- (71) 申请人: 长鑫存储技术有限公司 (CHANGXIN MEMORY TECHNOLOGIES, INC.) [CN/CN]; 中国安徽省合肥市经济技术开发区空港工业园兴业大道388号, Anhui 230000 (CN)。
- (72) 发明人: 毛盼(MAO, Pan); 中国安徽省合肥市经济技术开发区空港工业园兴业大道388号, Anhui

230000 (CN)。张英韬(ZHANG, Yingtao); 中国安徽省合肥市经济技术开发区空港工业园兴业大道388号, Anhui 230000 (CN)。刘俊杰(LIU, Junjie); 中国安徽省合肥市经济技术开发区空港工业园兴业大道388号, Anhui 230000 (CN)。朱玲欣(ZHU, Lingxin); 中国安徽省合肥市经济技术开发区空港工业园兴业大道388号, Anhui 230000 (CN)。宋彬(SONG, Bin); 中国安徽省合肥市经济技术开发区空港工业园兴业大道388号, Anhui 230000 (CN)。许杞安(XU, Qian); 中国安徽省合肥市经济技术开发区空港工业园兴业大道388号, Anhui 230000 (CN)。吴铁将(WU, Tieh-Chiang); 中国安徽省合肥市经济技术开发区空港工业园兴业大道388号, Anhui 230000 (CN)。

(74) 代理人: 北京中政联科专利代理事务所(普通合伙) (BEIJING LINKAW PATENT ATTORNEY

(54) Title: BIDIRECTIONAL SILICON CONTROLLED DEVICE TRIGGERED BY DIODE, AND CIRCUIT

(54) 发明名称: 二极管触发的双向可控硅器件及电路




图 1

(57) Abstract: The present application provides a bidirectional silicon controlled device triggered by a diode, and a circuit. The device comprises: a P-type substrate; a first P well formed in the P-type substrate, a first P-type doped region and a first N-type doped region being formed in the first P well; a second P well formed in the P-type substrate, a third N-type doped region and a fourth P-type doped region being formed in the second P well; and an N well formed in the P-type substrate, a second P-type doped region, a second N-type doped region and a third P-type doped region being formed in the N well; the second N-type doped region being electrically connected to a positive electrode of a diode string, and the first P-type doped region and the fourth P-type doped region being electrically connected to a negative electrode of the diode string. According to the present application, by means of co-connection of diodes, bidirectional trigger voltage is adjustable, and the layout area is saved.

LAW FIRM); 中国北京市昌平区北清路TBD云集中心2号楼B座502, Beijing 102209 (CN)。

(81) 指定国(除另有指明, 要求每一种可提供的国家保护): AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, IT, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, WS, ZA, ZM, ZW。

(84) 指定国(除另有指明, 要求每一种可提供的地区保护): ARIPO (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW), 欧亚 (AM, AZ, BY, KG, KZ, RU, TJ, TM), 欧洲 (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR), OAPI (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)。

本国际公布:

— 包括国际检索报告(条约第21条(3))。

(57) 摘要: 本申请提供了一种二极管触发的双向可控硅器件及电路, 所述器件包括: P型衬底; 第一P阱, 形成在P型衬底内, 第一P阱内形成有第一P型掺杂区和第一N型掺杂区; 第二P阱, 形成在P型衬底内, 第二P阱内形成有第三N型掺杂区和第四P型掺杂区; N阱, 形成在P型衬底内, N阱内形成有第二P型掺杂区、第二N型掺杂区和第三P型掺杂区; 第二N型掺杂区与二极管串的正极电连接, 第一P型掺杂区和第四P型掺杂区与二极管串的负极电连接。本申请通过共接二极管实现了双向触发电压可调和节省了版图面积。

二极管触发的双向可控硅器件及电路

交叉引用

本申请基于申请号为 202110833144.5、申请日为 2021 年 7 月 22 日的中国专利申请提出，并要求该中国专利申请的优先权，该中国专利申请的全部内容在此引入本申请作为参考。

技术领域

本申请属于集成电路静电放电防护技术领域，特别涉及一种双向可控硅器件及电路，用于低压的双向 ESD(Electro-Static discharge 静电放电)防护。

背景技术

ESD 防护基本特性需求：高灵敏度，高鲁棒性，低导通电阻，低漏电，低电容。因此常用二极管、场效应管

(Metal-Oxide-Semiconductor Field-Effect Transistor, MOS)、双极型晶体管、可控硅器件(Silicon Controlled Rectifier, SCR)等。而 SCR 由于其高的鲁棒性和小的泄漏电流等优点受到了 ESD 研究人员的广泛关注，一般 SCR 器件为单方向 ESD 保护器件，在另外一个方向的 ESD 保护由寄生二极管或者并联一个二极管来完成。采用额外的二极管来进行另外一个方向的 ESD 保护，会增大版图面积。在一些有输入端口需要承受负电压的电路中，如果阳极电压低于-0.7V，阴极电压为 0V，采用二极管进行反方向保护时，二极管在正常工作时

就会导通，产生漏电，此时必须采用双向 SCR 结构进行保护。

发明内容

本申请提供了一种二极管触发的双向可控硅器件及电路，通过共接二极管实现了双向触发电压可调和节省了版图面积。

本申请实施例的第一方面提供了一种二极管触发的双向可控硅器件，包括可控硅整流器和二极管串，所述可控硅整流器具有阳极和阴极且包括：

P 型衬底；

第一 P 阱，形成在所述 P 型衬底内，所述第一 P 阱内形成有第一 P 型掺杂区和第一 N 型掺杂区；

第二 P 阱，形成在所述 P 型衬底内，所述第二 P 阱内形成有第三 N 型掺杂区和第四 P 型掺杂区；

N 阱，形成在所述 P 型衬底内，所述 N 阱内形成有第二 P 型掺杂区、第二 N 型掺杂区和第三 P 型掺杂区；

其中，所述第一 N 型掺杂区、所述第三 P 型掺杂区与所述阳极电相连；所述第三 N 型掺杂区、所述第二 P 型掺杂区与所述阴极电相连；所述第二 N 型掺杂区与所述二极管串的正极电连接，所述第一 P 型掺杂区和所述第四 P 型掺杂区与所述二极管串的负极电连接。

本申请实施例的第二方面提供了一种二极管触发的电路，包括：

正向二极管触发线路，所述正向二极管触发线路包括第一二极管、二极管串和第二二极管；

反向二极管触发线路，所述反向二极管触发线路包括第三二极管、二极管串和第四二极管；

正向 SCR 回路，所述正向 SCR 回路包括第一 PNP 双极晶体管和所述第一 NPN 双极晶体管；

反向 SCR 回路, 所述反向 SCR 回路包括第二 PNP 双极晶体管和第二 NPN 双极晶体管;

所述正向二极管触发线路和所述反向二极管触发线路共用所述二极管串。

本申请的上述技术方案具有如下有益的技术效果:

本申请的二极管触发的双向可控硅器件及电路, 通过共接二极管实现了双向触发电压可调和节省了版图面积。

附图说明

图 1 是本申请一实施例提供的双向可控硅器件的结构示意图;

图 2 是本申请一实施例提供的双向可控硅器件的等效电路图;

图 3 是本申请一实施例提供的双向可控硅器件的正向 TLP 测试的仿真结果图一;

图 4 是本申请一实施例提供的双向可控硅器件的反向 TLP 测试的仿真结果图二。

附图标记:

100、可控硅整流器; 1、P 型衬底; 2、深 N 阱; 3、第一 P 阱;
4、N 阱; 5、第二 P 阱; 6、第一沟槽; 7、第二沟槽; 8、第三沟槽;
9、第四沟槽; 10、第五沟槽; 11、第六沟槽; 12、第一 P 型掺杂区;
13、第一 N 型掺杂区; 14、第二 P 型掺杂区; 15、第二 N 型掺杂区;
16、第三 P 型掺杂区; 17、第三 N 型掺杂区; 18、第四 P 型掺杂区;
200、二极管串; 101、第一 PNP 双极晶体管; 102、第二 PNP 双极晶体管;
103、第一 NPN 双极晶体管; 104、第二 NPN 双极晶体管; 105、

第一二极管；106、第二二极管；107、第三二极管；108、第四二极管；201、第五二极管；202、第六二极管。

具体实施方式

现在将参考附图更全面地描述示例实施例。然而，示例实施例能够以多种形式实施，且不应被理解为限于在此阐述的范例；相反，提供这些实施例使得本申请将更加全面和完整，并将示例实施例的构思全面地传达给本领域的技术人员。所描述的特征、结构或特性可以以任何合适的方式结合在一个或更多实施例中。在下面的描述中，提供许多具体细节从而给出对本申请的实施例的充分理解。

所描述的特征、结构或特性可以以任何合适的方式结合在一个或更多实施例中。在下面的描述中，提供许多具体细节从而给出对本申请的实施例的充分理解。然而，本领域技术人员将意识到，可以实践本申请的技术方案而没有所述特定细节中的一个或更多，或者可以采用其它的方法、组元、材料等。在其它情况下，不详细示出或描述公知结构、材料或者操作以避免模糊本申请的主要技术创意。

用语“一个”、“一”、“所述”用以表示存在一个或多个要素/组成部分/等；用语“包括”和“具有”用以表示开放式的包括在内的意思并且是指除了列出的要素/组成部分/等之外还可存在另外的要素/组成部分/等。用语“第一”和“第二”等仅作为标记使用，不是对其对象的数量限制。

一般 SCR 器件为单方向 ESD 保护器件，在另外一个方向的 ESD 保护由寄生二极管或者并联一个二极管来完成。采用额外的二极管来进行另外一个方向的 ESD 保护，会增大版图面积。在一些有输入端口需要承受负电压的电路中，如果阳极电压低于-0.7V，阴极电压为 0V，采用二极管进行反方向保护时，二极管在正常工作时就会导通，产生

漏电，此时必须采用双向 SCR 结构进行保护。

通过共接二极管，可以实现双向触发电压可调和节省版图面积。

如图 1 所示，一种二极管触发的双向可控硅器件，包括可控硅整流器 100 和二极管串 200，所述可控硅整流器 100 具有阳极 A 和阴极 D 且包括：

P 型衬底 1；

第一 P 阱 3，形成在所述 P 型衬底 1 内，所述第一 P 阱 3 内形成有第一 P 型掺杂区 12 和第一 N 型掺杂区 13；

第二 P 阱 5，形成在所述 P 型衬底 1 内，所述第二 P 阱 5 内形成有第三 N 型掺杂区 17 和第四 P 型掺杂区 18；

N 阱 4，形成在所述 P 型衬底 1 内，所述 N 阱 4 内形成有第二 P 型掺杂区 14、第二 N 型掺杂区 15 和第三 P 型掺杂区 16；

其中，所述第一 N 型掺杂区 13、所述第三 P 型掺杂区 16 与所述阳极 A 电相连；所述第三 N 型掺杂区 17、所述第二 P 型掺杂区 14 与所述阴极 D 电相连；所述第二 N 型掺杂区 15 与所述二极管串 200 的正极电连接，所述第一 P 型掺杂区 12 和所述第四 P 型掺杂区 18 与所述二极管串 200 的负极电连接。

具体的，所述第三 P 型掺杂区 16 和所述 N 阱 15 等效成第一二极管 105，所述第三 N 型掺杂区 17 和第二 P 阱 5 等效成第二二极管 106，所述第二 P 型掺杂区 14 与所述 N 阱 4 等效成第三二极管 107，所述第一 N 型掺杂区 13 与所述第一 P 阱 3 等效成第四二极管 108。所述第三 P 型掺杂区 16、所述 N 阱 4 与所述第二 P 阱 5 等效成第一 PNP 双极晶体管 101，所述 N 阱 4、所述第二 P 阱 5 与所述第三 N 型掺杂区 17 等效成第一 NPN 双极晶体管 103，所述第二 P 型掺杂区 14、所述 N 阱 4 与所述第一 P 阱 3 等效成第二 PNP 双极晶体管 102，所述 N 阱 4、所述第一 P 阱 3 与所述第一 N 型掺杂区 13 等效成第二 NPN 双

极晶体管 104。

所述二极管触发的双向可控硅器件的等效电路图如图 2 所示，所述二极管串 200 的正极连接所述第一二极管 105 的负极、所述第三二极管 107 的负极、所述第一 PNP 双极晶体管 101 的基极、所述第二 PNP 双极晶体管 102 的基极、所述第一 NPN 双极晶体管 103 的集电极和所述第二 NPN 双极晶体管 104 的集电极，所述二极管串 200 的负极连接所述第二二极管 106 的正极、所述第四二极管 108 的正极、所述第一 PNP 双极晶体管 101 的集电极、所述第二 PNP 双极晶体管 102 的集电极、所述第一 NPN 双极晶体管 103 的基极和所述第二 NPN 双极晶体管 104 的基极，所述第一二极管 105 的正极、所述第四二极管 108 的负极和所述第一 PNP 双极晶体管 101 的发射极、所述第二 NPN 双极晶体管 104 的发射极连接所述可控硅整流电路的阳极 A，所述第二二极管 106 的负极、所述第三二极管 107 的正极和所述第一 NPN 双极晶体管 103 的发射极、第二 PNP 双极晶体管 102 的发射极连接所述可控硅整流电路的阴极 D。

其中，所述第一 PNP 双极晶体管 101、所述第一 NPN 双极晶体管 103 构成正向 SCR 回路，所述第二 PNP 双极晶体管 102、所述第二 NPN 双极晶体管 104 构成反向 SCR 回路，所述第一二极管 105、所述二极管串 200 和所述第二二极管 106 构成正向二极管触发线路，所述第三二极管 107、所述二极管串 200、所述第四二极管 108 构成反向二极管触发线路。

本实施例中，正向二极管触发线路和反向二极管触发线路共用外接二极管串 200，通过共接二极管实现了双向触发电压可调和节省了版图面积。

双向可控硅器件的工作原理：

当阳极 A 遭遇 ESD 放电事件，阳极 A 电压快速上升，正向二极管

触发路径导通，形成触发电流，第一 PNP 双极晶体管 101 的基极和发射极组成的 PN 结正偏导通，同时，第一 PNP 双极晶体管 101 的集电极电流即第一 NPN 双极晶体管 103 的基极电流，因此第一 NPN 双极晶体管 103 导通，同时，第一 NPN 双极晶体管 103 的集电极电流即第一 PNP 双极晶体管 101 的基极电流，因此，第一 NPN 双极晶体管 103 与第一 PNP 双极晶体管 101 形成正反馈，从而产生一个低阻的 ESD 泄放通路。

当阴极 D 遇到 ESD 放电事件时，阴极 D 电压快速上升，反向二极管触发路径导通，形成触发电流，第二 PNP 双极晶体管 102 的基极和发射极组成的 PN 结正偏导通，同时，第二 PNP 双极晶体管 102 的集电极电流即第二 NPN 双极晶体管 104 的基极电流，因此第二 NPN 双极晶体管 104 导通，同时，第二 NPN 双极晶体管 104 的集电极电流即第二 PNP 双极晶体管 102 的基极电流，因此，第二 NPN 双极晶体管 104 与第二 PNP 双极晶体管 102 形成正反馈，从而产生一个低阻的 ESD 泄放通路。

为了证明本实施例双向可控硅器件的效果，以下通过仿真实验进行验证。

图 3 是本申请一实施例提供的双向可控硅器件的正向 TLP 测试的仿真结果图一。

具体地，两条曲线分别代表外接二极管串 200 个数为 0 和个数为 1 的仿真曲线。参考图 3，在 TLP 测试中，以阳极 A 电流在 10 纳秒内从 0 安上升到 1.32 安并持续 100 纳秒的状态仿真保护电路发生正向 ESD 放电事件的情况，输出为可控硅电路导通时的正向过冲电压，可以看出，两种情况的过冲电压分别为 1.9V 和 2.8V，可根据具体防护窗口选择合适的结构。

图 4 是本申请一实施例提供的双向可控硅器件的反向 TLP 测试的

仿真结果图二。

具体地，两条曲线分别代表外接二极管串 200 个数为 0 和个数为 1 的仿真曲线。参考图 4，在 TLP 测试中，以阴极 D 电流在 10 纳秒内从 0 安上升到 1.32 安并持续 100 纳秒的状态仿真保护电路发生反向 ESD 放电事件的情况，输出为可控硅电路导通时的反向过冲电压，可以看出，两种情况的过冲电压也分别为 1.9V 和 2.8V，与正向完全对称。

在一些实施例中，所述第一 P 型掺杂区 12、所述第二 P 型掺杂区 14、所述第三 P 型掺杂区 16、所述第四 P 型掺杂区 18、所述第一 N 型掺杂区 13、所述第二 N 型掺杂区 15 和所述第三 N 型掺杂区 17 均为重掺杂区，所述第一 P 阱 3、所述第二 P 阱 5 和所述 N 阱 4 均为轻掺杂区。

在一些实施例中，所述第一 P 阱 3 与所述第二 P 阱 5 紧邻所述 N 阱 4，且所述第一 P 阱 3 与所述第二 P 阱 5 以所述 N 阱 4 的中轴线呈对称分布；其中，所述第一 P 型掺杂区 12 与所述第四 P 型掺杂区 18 关于所述 N 阱 4 的中轴线对称，所述第一 N 型掺杂区 13 与所述第三 N 型掺杂区 17 关于 N 阱 4 的中轴线对称，所述第二 P 型掺杂区 14 与所述第三 P 型掺杂区 16 关于所述 N 阱 4 的中轴线对称。

在本实施例中，所述可控硅整流器 100 的阱、掺杂区均对称分布，其正向 SCR 回路 SCR1 和反向 SCR 回路 SCR2 在物理上是交叠的，集成电路的端口可以工作在正向 SCR 回路或反向 SCR 回路，而且整体器件结构关于中心直线呈轴对称分布，物理版图更加紧凑。

在一些实施例中，从所述第一 P 阱 3、经所述 N 阱 4 往所述第二 P 阱 5 的方向看，掺杂区依次为第一 P 型掺杂区 12、第一 N 型掺杂区 13、第二 P 型掺杂区 14、第二 N 型掺杂区 15、第三 P 型掺杂区 16、第三 N 型掺杂区 17 和第四 P 型掺杂区 18。

在一些实施例中,所述衬底内形成有深 N 阱 42,所述第一 P 阱 3、N 阱 4 和第二 P 阱 5 设置在深 N 阱 42 上表面。

在一些实施例中,相邻掺杂区之间均形成有浅沟槽隔离结构,所述掺杂区的深度均小于所述浅沟槽隔离结构的深度。

具体的,所述第一 P 型掺杂区 12 和所述第一 N 型掺杂区 13 间设有第一沟槽 6,所述第一 N 型掺杂区 13 和所述第二 P 型掺杂区 14 间设有第二沟槽 7,所述第二 P 型掺杂区 14 和所述第二 N 型掺杂区 15 间设有第三沟槽 8,所述第二 N 型掺杂区 15 和所述第三 P 型掺杂区 16 间设有第四沟槽 9,所述第三 P 型掺杂区 16 和所述第三 N 型掺杂区 17 间设有第五沟槽 10,所述第三 N 型掺杂区 17 和所述第四 P 型掺杂区 18 间设有第六沟槽 11。所述沟槽皆为浅沟槽。

在一些实施例中,所述二极管串 200 的二极管个数大于等于 0。

在一些实施例中,所述二极管串 200 包括第五二极管 201 和第六二极管 202;

所述第五二极管 201 的正极为所述二极管串 200 的正极,所述第五二极管 201 的负极连接所述第六二极管 202 的正极,所述第六二极管 202 的负极为所述二极管串 200 的负极。

图 2 是本申请一实施例提供的双向可控硅器件的等效电路图。

如图 2 所示,相应地,本申请实施例还提供一种二极管触发的电路,包括:

正向二极管触发线路,所述正向二极管触发线路包括第一二极管 105、二极管串 200 和第二二极管 106;

反向二极管触发线路,所述反向二极管触发线路包括第三二极管 107、二极管串 200 和第四二极管 108;

正向 SCR 回路,所述正向 SCR 回路包括第一 PNP 双极晶体管 101 和所述第一 NPN 双极晶体管 103;

反向 SCR 回路，所述反向 SCR 回路包括第二 PNP 双极晶体管 102 和第二 NPN 双极晶体管 104；

所述正向二极管触发线路和所述反向二极管触发线路共用所述二极管串 200。

在一些实施例中，所述第一二极管 105 的正极连接阳极 A，所述第一二极管 105 的负极连接所述二极管串 200 的正极，所述二极管串 200 的负极连接所述第二二极管 106 的正极，所述第二二极管 106 的负极连接阴极 D；从所述阳极 A 开始，经所述第一二极管 105、所述二极管串 200、所述第二二极管 106 到达所述阴极 D，构成所述正向二极管触发线路。

在一些实施例中，所述第三二极管 107 的正极连接阴极 D，所述第三二极管 107 的负极连接所述二极管串 200 的正极，所述二极管串 200 的负极连接所述第四二极管 108 的正极，所述第四二极管 108 的负极连接阳极 A；从所述阴极 D 开始，经所述第三二极管 107、所述二极管串 200、所述第四二极管 108 到达所述阳极 A，构成所述反向二极管触发线路。

在一些实施例中，所述第一 PNP 双极晶体管 101 的基极是所述第一 NPN 双极晶体管 103 的集电极，所述第一 NPN 双极晶体管 103 的基极是所述第一 PNP 双极晶体管 101 的集电极，所述第一 PNP 双极晶体管 101 的基极连接所述二极管串 200 的正极，所述第一 PNP 双极晶体管 101 的集电极连接所述二极管串 200 的负极，所述第一 PNP 双极晶体管 101 的发射极连接阳极 A，所述第一 NPN 双极晶体管 103 的发射极连接阴极 D；从所述阳极 A 开始，经所述第一 PNP 双极晶体管 101、所述第一 NPN 双极晶体管 103 到达所述阴极 D，构成所述正向 SCR 回路。

在一些实施例中，所述第二 PNP 双极晶体管 102 的基极是所述第

二 NPN 双极晶体管 104 的集电极, 所述第二 NPN 双极晶体管 104 的基极是所述第二 PNP 双极晶体管 102 的集电极, 所述第二 PNP 双极晶体管 102 的基极连接所述二极管串 200 的正极, 所述第二 PNP 双极晶体管 102 的集电极连接所述二极管串 200 的负极, 所述第二 NPN 双极晶体管 104 的发射极连接阳极 A, 所述第二 PNP 双极晶体管 102 的发射集连接阴极 D; 从所述阴极 D 开始, 经所述第二 PNP 双极晶体管 102, 所述第二 NPN 双极晶体管 104 到达所述阳极 A, 构成所述反向 SCR 回路。

在一些实施例中, 所述二极管串 200 的二极管个数大于等于 0。

在一些实施例中, 所述二极管串 200 包括第五二极管 201 和第六二极管 202;

所述第五二极管 201 的正极为所述二极管串 200 的正极, 所述第五二极管 201 的负极连接所述第六二极管 202 的正极, 所述第六二极管 202 的负极为所述二极管串 200 的负极。

本实施例提供的二极管触发的电路前述二极管触发的双向可控硅器件具有相同的有益效果, 在此不再赘述。

本领域的普通技术人员可以理解, 上述各实施方式是实现本申请的具体实施例, 而在实际应用中, 可以在形式上和细节上对其作各种改变, 而不偏离本申请的精神和范围。任何本领域技术人员, 在不脱离本申请的精神和范围内, 均可作各自更动与修改, 因此本申请的保护范围应当以权利要求限定的范围为准。

权 利 要 求

1、一种二极管触发的双向可控硅器件，包括可控硅整流器和二极管串，所述可控硅整流器具有阳极和阴极且包括：

P 型衬底；

第一 P 阱，形成在所述 P 型衬底内，所述第一 P 阱内形成有第一 P 型掺杂区和第一 N 型掺杂区；

第二 P 阱，形成在所述 P 型衬底内，所述第二 P 阱内形成有第三 N 型掺杂区和第四 P 型掺杂区；

N 阱，形成在所述 P 型衬底内，所述 N 阱内形成有第二 P 型掺杂区、第二 N 型掺杂区和第三 P 型掺杂区；

其中，所述第一 N 型掺杂区、所述第三 P 型掺杂区与所述阳极电相连；所述第三 N 型掺杂区、所述第二 P 型掺杂区与所述阴极电相连；所述第二 N 型掺杂区与所述二极管串的正极电连接，所述第一 P 型掺杂区和所述第四 P 型掺杂区与所述二极管串的负极电连接。

2、根据权利要求 1 所述的二极管触发的双向可控硅器件，其中，所述第一 P 型掺杂区、所述第二 P 型掺杂区、所述第三 P 型掺杂区、所述第四 P 型掺杂区、所述第一 N 型掺杂区、所述第二 N 型掺杂区和所述第三 N 型掺杂区均为重掺杂区，所述第一 P 阱、所述第二 P 阱和所述 N 阱均为轻掺杂区。

3、根据权利要求 1 所述的二极管触发的双向可控硅器件，其中，所述第一 P 阱与所述第二 P 阱紧邻所述 N 阱，且所述第一 P 阱与所述第二 P 阱以所述 N 阱的中轴线呈对称分布；其中，所述第一 P 型掺杂区与所述第四 P 型掺杂区关于所述 N 阱的中轴线对称，所述第一 N 型掺杂区与所述第三 N 型掺杂区关于 N 阱的中轴线对称，所述第二 P 型掺杂区与所述第三 P 型掺杂区关于所述 N 阱的中轴线对称。

4、根据权利要求 3 所述的二极管触发的双向可控硅器件，其中，

从所述第一 P 阱、经所述 N 阱往所述第二 P 阱的方向看，掺杂区依次为第一 P 型掺杂区、第一 N 型掺杂区、第二 P 型掺杂区、第二 N 型掺杂区、第三 P 型掺杂区、第三 N 型掺杂区和第四 P 型掺杂区。

5、根据权利要求 1 所述的二极管触发的双向可控硅器件，其中，所述衬底内形成有深 N 阱，所述第一 P 阱、N 阱和第二 P 阱设置在深 N 阱上表面。

6、根据权利要求 1 所述的二极管触发的双向可控硅器件，其中，相邻掺杂区之间均形成有浅槽隔离结构，所述掺杂区的深度均小于所述浅沟槽隔离结构的深度。

7、根据权利要求 1 所述的二极管触发的双向可控硅器件，其中，所述二极管串的二极管个数大于等于 0。

8. 根据权利要求 7 所述的二极管触发的双向可控硅器件，其中，所述二极管串包括第五二极管和第六二极管；

所述第五二极管的正极为所述二极管串的正极，所述第五二极管的负极连接所述第六二极管的正极，所述第六二极管的负极为所述二极管串的负极。

9、一种二极管触发的电路，包括：

正向二极管触发线路，所述正向二极管触发线路包括第一二极管、二极管串和第二二极管；

反向二极管触发线路，所述反向二极管触发线路包括第三二极管、二极管串和第四二极管；

正向 SCR 回路，所述正向 SCR 回路包括第一 PNP 双极晶体管和第一 NPN 双极晶体管；

反向 SCR 回路，所述反向 SCR 回路包括第二 PNP 双极晶体管和第二 NPN 双极晶体管；

所述正向二极管触发线路和所述反向二极管触发线路共用所述

二极管串。

10. 根据权利要求 9 所述的一种二极管触发的电路，其中，

所述第一二极管的正极连接阳极，所述第一二极管的负极连接所述二极管串的正极，所述二极管串的负极连接所述第二二极管的正极，所述第二二极管的负极连接阴极；从所述阳极开始，经所述第一二极管、所述二极管串、所述第二二极管到达所述阴极，构成所述正向二极管触发线路。

11. 根据权利要求 9 所述的一种二极管触发的电路，其中，

所述第三二极管的正极连接阴极，所述第三二极管的负极连接所述二极管串的正极，所述二极管串的负极连接所述第四二极管的正极，所述第四二极管的负极连接阳极；从所述阴极开始，经所述第三二极管、所述二极管串、所述第四二极管到达所述阳极，构成所述反向二极管触发线路。

12. 根据权利要求 9 所述的一种二极管触发的电路，其中，

所述第一 PNP 双极晶体管的基极是所述第一 NPN 双极晶体管的集电极，所述第一 NPN 双极晶体管的基极是所述第一 PNP 双极晶体管的集电极，所述第一 PNP 双极晶体管的基极连接所述二极管串的正极，所述第一 PNP 双极晶体管的集电极连接所述二极管串的负极，所述第一 PNP 双极晶体管的发射极连接阳极，所述第一 NPN 双极晶体管的发射极连接阴极；从所述阳极开始，经所述第一 PNP 双极晶体管、所述第一 NPN 双极晶体管到达所述阴极，构成所述正向 SCR 回路。

13. 根据权利要求 9 所述的一种二极管触发的电路，其中，

所述第二 PNP 双极晶体管的基极是所述第二 NPN 双极晶体管的集电极，所述第二 NPN 双极晶体管的基极是所述第二 PNP 双极晶体管的集电极，所述第二 PNP 双极晶体管的基极连接所述二极管串的正极，所述第二 PNP 双极晶体管的集电极连接所述二极管串的负极，所述第

二 NPN 双极晶体管的发射极连接阳极, 所述第二 PNP 双极晶体管的发射极连接阴极; 从所述阴极开始, 经所述第二 PNP 双极晶体管, 所述第二 NPN 双极晶体管到达所述阳极, 构成所述反向 SCR 回路。

14、根据权利要求 9-13 任一项所述的二极管触发的电路, 其中, 所述二极管串的二极管个数大于等于 0。

15. 根据权利要求 14 所述的二极管触发的电路, 其中, 所述二极管串包括第五二极管和第六二极管;

所述第五二极管的正极为所述二极管串的正极, 所述第五二极管的负极连接所述第六二极管的正极, 所述第六二极管的负极为所述二极管串的负极。




图 1




图 2




图 3




图 4

INTERNATIONAL SEARCH REPORT

International application No.

PCT/CN2021/109982

A. CLASSIFICATION OF SUBJECT MATTER

H01L 27/02(2006.01)i

According to International Patent Classification (IPC) or to both national classification and IPC

B. FIELDS SEARCHED

Minimum documentation searched (classification system followed by classification symbols)

H01L

Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched

Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)

EPODOC, WPI, CNKI, CNPAT, IEEE: 二极管, 晶体闸流管, 晶闸管, 可控硅整流器, 硅控整流器, 可控硅, 双向, 阳极, 阴极, N阱, 静电保护, 静电防护, 静电释放, diode, thyristor, silicon controlled rectifier, SCR, bidirectional, anode, cathode, N well, ESD, electro-static-discharge

C. DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
A	CN 107546223 A (XIANGTAN UNIVERSITY) 05 January 2018 (2018-01-05) description, paragraphs [0022]-[0029], and figures 1-8	1-15
A	CN 105633074 A (SUPERESD MICROELECTRONICS TECHNOLOGY CO., LTD.) 01 June 2016 (2016-06-01) entire document	1-15
A	CN 109659232 A (JIANGNAN UNIVERSITY) 19 April 2019 (2019-04-19) entire document	1-15
A	CN 112563262 A (QIANXIN SEMICONDUCTOR TECHNOLOGY (WUXI) CO., LTD.) 26 March 2021 (2021-03-26) entire document	1-15
A	US 10157925 B1 (TAIWAN SEMICONDUCTOR MANUFACTURING CO., LTD.) 18 December 2018 (2018-12-18) entire document	1-15



Further documents are listed in the continuation of Box C.



See patent family annex.

* Special categories of cited documents:

“A” document defining the general state of the art which is not considered to be of particular relevance
 “E” earlier application or patent but published on or after the international filing date
 “L” document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified)
 “O” document referring to an oral disclosure, use, exhibition or other means
 “P” document published prior to the international filing date but later than the priority date claimed

“T” later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention
 “X” document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone
 “Y” document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art
 “&” document member of the same patent family

Date of the actual completion of the international search

28 March 2022

Date of mailing of the international search report

19 April 2022

Name and mailing address of the ISA/CN

China National Intellectual Property Administration (ISA/
CN)
No. 6, Xitucheng Road, Jimenqiao, Haidian District, Beijing
100088, China

Facsimile No. (86-10)62019451

Authorized officer

Telephone No.

INTERNATIONAL SEARCH REPORT
Information on patent family members

International application No.

PCT/CN2021/109982

Patent document cited in search report			Publication date (day/month/year)	Patent family member(s)			Publication date (day/month/year)
CN	107546223	A	05 January 2018	CN	107546223	B	21 February 2020
CN	105633074	A	01 June 2016	CN	105633074	B	22 January 2019
CN	109659232	A	19 April 2019	None			
CN	112563262	A	26 March 2021	None			
US	10157925	B1	18 December 2018	TW	201919197	A	16 May 2019
				CN	109727971	A	07 May 2019

国际检索报告

国际申请号

PCT/CN2021/109982

A. 主题的分类

H01L 27/02 (2006.01) i

按照国际专利分类(IPC)或者同时按照国家分类和IPC两种分类

B. 检索领域

检索的最低限度文献(标明分类系统和分类号)

H01L

包含在检索领域中的除最低限度文献以外的检索文献

在国际检索时查阅的电子数据库(数据库的名称, 和使用的检索词(如使用))

EPDOC, WPI, CNKI, CNPAT, IEEE: 二极管, 晶体闸流管, 晶闸管, 可控硅整流器, 硅控整流器, 可控硅, 双向, 阳极, 阴极, N阱, 静电保护, 静电防护, 静电释放, diode, thyristor, silicon controlled rectifier, SCR, bidirectional, anode, cathode, N well, ESD, electro-static-discharge

C. 相关文件

类 型*	引用文件, 必要时, 指明相关段落	相关的权利要求
A	CN 107546223 A (湘潭大学) 2018年1月5日 (2018 - 01 - 05) 说明书第[0022]-[0029]段, 图1-8	1-15
A	CN 105633074 A (湖南静芯微电子有限公司) 2016年6月1日 (2016 - 06 - 01) 全文	1-15
A	CN 109659232 A (江南大学) 2019年4月19日 (2019 - 04 - 19) 全文	1-15
A	CN 112563262 A (铂芯半导体科技无锡有限公司) 2021年3月26日 (2021 - 03 - 26) 全文	1-15
A	US 10157925 B1 (TAIWAN SEMICONDUCTOR MANUFACTURING CO., LTD.) 2018年12月18日 (2018 - 12 - 18) 全文	1-15

☐ 其余文件在C栏的续页中列出。☒ 见同族专利附件。

* 引用文件的具体类型:

“A” 认为不特别相关的表示了现有技术一般状态的文件

“E” 在国际申请日的当天或之后公布的在先申请或专利

“L” 可能对优先权要求构成怀疑的文件, 或为确定另一篇引用文件的公布日而引用的或者因其他特殊理由而引用的文件(如具体说明的)

“O” 涉及口头公开、使用、展览或其他方式公开的文件

“P” 公布日先于国际申请日但迟于所要求的优先权日的文件

“T” 在申请日或优先权日之后公布, 与申请不相抵触, 但为了理解发明之理论或原理的在后文件

“X” 特别相关的文件, 单独考虑该文件, 认定要求保护的发明不是新颖的或不具有创造性

“Y” 特别相关的文件, 当该文件与另一篇或者多篇该类文件结合并且这种结合对于本领域技术人员为显而易见时, 要求保护的发明不具有创造性

“&” 同族专利的文件

国际检索实际完成的日期

2022年3月28日

国际检索报告邮寄日期

2022年4月19日

ISA/CN的名称和邮寄地址

中国国家知识产权局(ISA/CN)

中国北京市海淀区蓟门桥西土城路6号 100088

传真号 (86-10)62019451

受权官员

赵致民

电话号码 86-(10)-53961446

国际检索报告
关于同族专利的信息

国际申请号

PCT/CN2021/109982

检索报告引用的专利文件			公布日 (年/月/日)	同族专利	公布日 (年/月/日)
CN	107546223	A	2018年1月5日	CN 107546223 B	2020年2月21日
CN	105633074	A	2016年6月1日	CN 105633074 B	2019年1月22日
CN	109659232	A	2019年4月19日	无	
CN	112563262	A	2021年3月26日	无	
US	10157925	B1	2018年12月18日	TW 201919197 A	2019年5月16日
				CN 109727971 A	2019年5月7日