



(19)中華民國智慧財產局

(12)發明說明書公告本

(11)證書號數：TW I445009 B

(45)公告日：中華民國 103 (2014) 年 07 月 11 日

(21)申請案號：099121756

(22)申請日：中華民國 99 (2010) 年 07 月 01 日

(51)Int. Cl. : G11C29/42 (2006.01)

(30)優先權：2010/05/17 美國

12/781,744

(71)申請人：擎泰科技股份有限公司 (中華民國) SKYMEDI CORPORATION (TW)
 新竹市東區篤行一路 10 號 2 樓

(72)發明人：鄧宇軒 TANG, YU SHUEN (TW)；鄭莊 CHENG, CHUANG (TW)

(74)代理人：陳達仁

(56)參考文獻：

US 5428627

US 6339546B1

US 7065688B1

US 7162684B2

US 7206891B2

US 2008/0201625A1

US 2009/0177946A1

US 2010/0058125A1

審查人員：蕭明椿

申請專利範圍項數：20 項 圖式數：10 共 26 頁

(54)名稱

多重錯誤更正碼的可配置編碼系統及方法

CONFIGURABLE CODING SYSTEM AND METHOD OF MULTIPLE ECCS

(57)摘要

一種多重錯誤更正碼(ECC)的可配置編碼系統及方法，可適用於記憶體裝置。該系統包括錯誤更正碼(ECC)編解碼器，其可選擇地使用不同參數以進行不同的錯誤更正。該系統還包括一參數提供裝置，用以提供一選擇參數給 ECC 編解碼器，用以對其初始化。其中，選擇參數為無誤(error-free)參數。

A configurable coding system and method of multiple error correcting codes (ECCs) for a memory device or devices are disclosed. The system includes an ECC codec that selectively performs different error corrections with different parameters. The system also includes means for providing a selected parameter to the ECC codec for initializing the ECC codec. The parameter used for initializing the ECC codec is an error-free parameter.



申請日: 99.7.01

IPC分類: G11C 29/42
(2006.01)

【發明摘要】

【中文發明名稱】 多重錯誤更正碼的可配置編碼系統及方法

【英文發明名稱】 CONFIGURABLE CODING SYSTEM AND METHOD OF
MULTIPLE ECCS

【中文】一種多重錯誤更正碼(ECC)的可配置編碼系統及方法，可適用於記憶體裝置。該系統包括錯誤更正碼（ECC）編解碼器，其可選擇地使用不同參數以進行不同的錯誤更正。該系統還包括一參數提供裝置，用以提供一選擇參數給ECC編解碼器，用以對其初始化。其中，選擇參數為無誤(error-free)參數。

【英文】A configurable coding system and method of multiple error correcting codes (ECCs) for a memory device or devices are disclosed. The system includes an ECC codec that selectively performs different error corrections with different parameters. The system also includes means for providing a selected parameter to the ECC codec for initializing the ECC codec. The parameter used for initializing the ECC codec is an error-free parameter.

【指定代表圖】 第一圖

【代表圖之符號簡單說明】

1	控制器
10	編解碼器
100	編碼器

- 102 解碼器
- 12a-12n 記憶體裝置
- 14 電腦

【發明說明書】

【中文發明名稱】 多重錯誤更正碼的可配置編碼系統及方法

【英文發明名稱】 CONFIGURABLE CODING SYSTEM AND METHOD OF
MULTIPLE ECCS

【技術領域】

【0001】 本發明係有關編碼，特別是關於一種適用於記憶體裝置的多重錯誤更正碼(ECC)之可配置編碼系統及方法。

【先前技術】

【0002】 由於一般的非揮發性記憶體裝置(non-volatile memory)，例如快閃記憶體(flash memory)，容易產生錯誤(error-prone)，故通常會配置編解碼器(encoder/decoder或codec)，用以更正記憶體存取時所產生的錯誤。目前所發展的各種快閃記憶體類型，各具不同的資料長度及檢查碼長度。在某些應用中，同一個快閃記憶體控制器必須能支援不同類型的快閃記憶體，用以確保所有快閃記憶體的資料正確性。換句話說，編解碼器必須具有多重錯誤更正碼的可配置功能。

【0003】 然而，若要使用多重錯誤更正碼，則必須使用各種參數來初始化編解碼器，而部分的參數長度卻是相當長的，因而會增加編解碼器或快閃記憶體控制器的電路面積。再者，儲存參數於編解碼器或控制器中會使得電路的設計缺乏彈性。

【0004】 鑑於傳統編解碼器不能對快閃記憶體有效率地且經濟地提供多重

錯誤更正碼，因此亟需提出一種新穎的編碼系統及方法，在不增加成本的前提下，能減輕編解碼器對於儲存大量參數的負擔。

【發明內容】

【0005】鑑於上述，本發明實施例之目的之一在於提出一種適用於記憶體裝置的多重錯誤更正碼(ECC)之可配置編碼系統及方法，用以有效且經濟地提供無誤 (error-free) 的參數。

【0006】根據本發明第一實施例，錯誤更正碼 (ECC) 編解碼器選擇地使用不同參數以進行各種錯誤更正。使用至少一無誤儲存裝置以儲存無誤參數，其中，一選擇無誤參數從儲存裝置下載到ECC編解碼器，用以對ECC編解碼器進行初始化。

【0007】根據本發明第二實施例，ECC編解碼器選擇地使用不同參數以進行各種錯誤更正。使用外部記憶體裝置以儲存不同參數。輔助編解碼器從外部記憶體裝置中選擇並下載儲存參數其中之一。輔助編解碼器根據內建參數以更正下載參數，因而產生無誤參數以提供給ECC編解碼器，用以對ECC編解碼器進行初始化。

【0008】根據本發明第三實施例，ECC編解碼器選擇地使用不同參數以進行各種錯誤更正。使用無誤儲存裝置以儲存無誤固定參數，其被下載至ECC編解碼器，用以對其進行初始化。外部記憶體裝置儲存不同參數。ECC編解碼器從外部記憶體裝置中選擇並下載儲存參數其中之一，並根據固定參數以更正下載參數，因而產生無誤參數。

【圖式簡單說明】

第一A圖方塊圖顯示本發明實施例之用於記憶體裝置之多重錯誤更正碼的可配置編解碼器。

第一B圖方塊圖顯示第一A圖的另一種實施例之用於記憶體裝置之多重錯誤更正碼的可配置編解碼器。

第二A圖方塊圖顯示本發明第一實施例之用於記憶體裝置之多重錯誤更正碼的可配置編碼系統。

第二B圖流程圖顯示第一實施例之用於記憶體裝置之多重錯誤更正碼的可配置編碼方法。

第二C圖方塊圖顯示第二A圖的另一種實施例，其可用於記憶體裝置之多重錯誤更正碼的可配置編碼系統。

第二D圖顯示第二C圖實施例之用於記憶體裝置之多重錯誤更正碼的可配置編碼方法之流程圖。

第三A圖方塊圖顯示本發明第二實施例之用於記憶體裝置之多重錯誤更正碼的可配置編碼系統。

第三B圖流程圖顯示第二實施例之用於記憶體裝置之多重錯誤更正碼的可配置編碼方法。

第四A圖方塊圖顯示本發明第三實施例之用於記憶體裝置之多重錯誤更正碼的可配置編碼系統。

第四B圖流程圖顯示第三實施例之用於記憶體裝置之多重錯誤更正碼的可配置編碼方法。

【實施方式】

【0009】 第一A圖顯示本發明實施例之多重錯誤更正碼(error correcting code, ECC)的可配置編解碼器(configurable codec)10之功能方塊圖，其可適用於記憶體裝置12a-12n。在本實施例中，編解碼器10可使用其中的一種錯誤更正碼來更正錯誤。例如，編解碼器10可切換成第一錯誤更正碼用於第一記憶體裝置12a，並於下一次切換成第二錯誤更正碼用於第二記憶體裝置12b。編解碼器10可以是控制器1的一部分，或者與控制器1分開。控制器1或編解碼器10更可受電腦14的控制。本實施例之記憶體裝置12a-12n可為易錯(error-prone)的記憶體裝置，例如快閃記憶體，其在一般操作下必須仰賴錯誤更正碼來更正所產生的錯誤位元。

【0010】 在本實施例中，編解碼器10主要包括編碼器(encoder)100及/或解碼器(decoder)102。換句話說，編解碼器10可包括編碼器100和解碼器102，也可只包括其中之一。

【0011】 第一B圖方塊圖顯示第一A圖的另一種實施例之用於記憶體裝置12之多重錯誤更正碼的可配置編解碼器10。在本實施例中，記憶體裝置12包含非揮發性記憶體單元陣列，其分割成多個區塊(block)，每一區塊又包含多頁(page)。編解碼器10可使用不同的錯誤更正碼來分別更正所對應頁(或區塊)的錯誤。

【0012】 第二A圖顯示本發明第一實施例之多重錯誤更正碼的可配置編碼系統20之功能方塊圖，其適用於記憶體裝置，例如非揮發性記憶體（如快閃記憶體）22a-22n。第二B圖顯示第一實施例之用於記憶體裝置之多重錯誤更正碼的可配置編碼方法之流程圖。

【0013】 在本實施例中，編碼系統20包括一錯誤更正碼（ECC）編解碼器200，其可經配置用以對不同的非揮發性記憶體22a-22n進行不同的錯誤更正。

編碼系統20更包括多個無誤(error-free)之儲存裝置SD1-SDn，用以分別儲存不同錯誤更正碼的參數，因而可提供無誤的參數給ECC編解碼器200。在一實施例中，每一個無誤之儲存裝置SD1-SDn可以是靜態隨機存取記憶體(SRAM)或唯讀記憶體(ROM)。儲存裝置SD1-SDn中所儲存的參數係用於ECC編解碼器200的初始化或其組態(configuring status)。本說明書中所述之無誤儲存裝置SD1-SDn，其錯誤率遠小於ECC編解碼器200的錯誤率。換句話說，在實際的應用中，儲存裝置SD1-SDn的錯誤機率是可被忽略的。

【0014】於步驟201，儲存參數於儲存裝置SD1-SDn中。例如，編碼系統20在出廠前，即先儲存參數於儲存裝置(如唯讀記憶體)SD1-SDn中；或者，可在使用者端藉由電腦14（第一A圖）將參數儲存至儲存裝置SD1-SDn(如靜態隨機存取記憶體)中。接著，於步驟202，使用者選出其中一個可配置錯誤更正碼。之後，於步驟203a-203n中，從相應之儲存裝置(SD1, SD2 ...或SDn)中，將所選到之參數，例如初始化所需之錯誤更正碼，下載到ECC編解碼器200。於完成初始化之後，於步驟204，ECC編解碼器200開始對相應之非揮發性記憶體(22a, 22b ...或22n)或非揮發性記憶體(22a, 22b ...或22n)的相應頁(或區塊)的資料進行編碼及/或解碼。舉例來說，如果選擇了第二錯誤更正碼，則從第二儲存裝置SD2下載參數，而ECC編解碼器200即可開始對第二非揮發性記憶體22b進行編碼及/或解碼。於另一個例子中，若選擇了其中一個錯誤更正碼，則從相應之儲存裝置(SD1, SD2 ...或SDn)下載參數，而ECC編解碼器200即可對相應之非揮發性記憶體(22a, 22b ...或22n)的至少一頁(或區塊)之資料進行編碼及/或解碼。

【0015】根據上述第一實施例，ECC編解碼器200的錯誤更正碼可藉由將新的參數取代先前的參數而輕易地進行配置或改變，其中新的參數可從儲存裝

置SD1-SDn下載。藉此，ECC編解碼器200本身即無須儲存大量的參數。

【0016】 第二C圖方塊圖顯示第二A圖的另一種實施例，其為可用於記憶體裝置之多重錯誤更正碼的可配置編碼系統20B。第二D圖顯示第二C圖實施例之用於記憶體裝置之多重錯誤更正碼的可配置編碼方法之流程圖。

【0017】 本實施例的編碼系統20B類似於編碼系統20，不同的是，僅使用一個無誤儲存裝置SD來儲存不同錯誤更正碼的參數。於步驟201B，將多重錯誤更正碼的參數儲存於儲存裝置SD。例如，不同錯誤更正碼的參數係對應至儲存裝置SD上的不同位址。接著，於步驟202B，選擇其中一個可配置錯誤更正碼。於步驟203Ba-203Bn，初始化所需的參數可藉由定址方法自儲存裝置SD下載。完成初始化後，於步驟204B，ECC編解碼器200開始對相應之非揮發性記憶體(22a, 22b ... 或22n)或非揮發性記憶體(22a, 22b ... 或22n)的相應頁(或區塊)的資料進行編碼及/或解碼。

【0018】 第三A圖顯示本發明第二實施例之多重錯誤更正碼的可配置編碼系統30之功能方塊圖，其適用於記憶體裝置，例如非揮發性記憶體（如快閃記憶體）22a-22n。第三B圖顯示第二實施例之用於記憶體裝置之多重錯誤更正碼的可配置編碼方法之流程圖。

【0019】 在本實施例中，編碼系統30包括第一ECC編解碼器300A，其可經配置用以對不同的非揮發性記憶體22a-22n進行不同的錯誤更正。編碼系統30更包括第二(或輔助)ECC編解碼器300B，其可從易錯(error-prone)的外部記憶體裝置(如非揮發性記憶體)下載第一ECC編解碼器300A初始化所需的參數。其中，儲存參數之非揮發性記憶體可以是前述非揮發性記憶體22a-22n的其中一個，或者是其他的非揮發性記憶體。

【0020】 值得注意的是，第二ECC編解碼器300B可無須進行初始化，即能

更正所下載參數的錯誤。舉例來說，第二ECC編解碼器300B具有內建之參數，因而能夠進行錯誤更正。接著，第二ECC編解碼器300B即將已更正或無誤的參數傳送給第一ECC編解碼器300A。

【0021】於步驟301，將參數事先儲存(或更新)於一或多個(易錯的)非揮發性記憶體(22a, 22b ... 或 22n)中。隨後，於步驟302，使用者從非揮發性記憶體下載所儲存之相應參數至第二ECC編解碼器300B。接著，於步驟303，第二ECC編解碼器300B對所下載的參數進行錯誤更正。接著於步驟304中，將已更正的參數傳送至第一ECC編解碼器300A以利相關的初始化。於完成初始化後，於步驟305，第一ECC編解碼器300A開始對相應之非揮發性記憶體(22a, 22b ... 或 22n)資料進行編碼及/或解碼。舉例來說，如果下載之參數係相應於第二錯誤更正碼，則第一ECC編解碼器300A即可開始對第二非揮發性記憶體22b進行編碼及/或解碼。

【0022】第二實施例具有第一實施例的優點，亦即，無須儲存大量的參數。相較於第一實施例，由於各種錯誤更正碼的參數係儲存於非揮發性記憶體，例如非揮發性記憶體的備用儲存空間，因此本實施例對於參數的儲存成本遠小於無誤儲存裝置的儲存成本。此外，第二實施例具有兩個ECC編解碼器300A、300B可資使用。例如，第一ECC編解碼器300A可作為低密度同位元檢查碼(low-density parity-check, LDPC)的編解碼器，而第二ECC編解碼器300B可作為BCH(其係由Bose, Ray-Chaudhuri及Hocquenghem所發明)的編解碼器。

【0023】第四A圖顯示本發明第三實施例之多重錯誤更正碼的可配置編碼系統40之功能方塊圖，其適用於記憶體裝置，例如非揮發性記憶體（如快閃記憶體）22a-22n。第四B圖顯示第三實施例之用於記憶體裝置之多重錯誤更正碼的

可配置編碼方法之流程圖。

【0024】 在本實施例中，編碼系統40包括ECC編解碼器400A，其可經配置用以對不同的非揮發性記憶體22a-22n進行不同的錯誤更正。編碼系統40更包括一儲存裝置400B，如靜態隨機存取記憶體(SRAM)或唯讀記憶體(ROM)，用以儲存(無誤的)固定參數。根據固定參數，ECC編解碼器400A可從易錯(error-prone)的外部記憶體裝置(如非揮發性記憶體)下載並更正初始化所需之參數。值得注意的是，ECC編解碼器400A可使用固定參數以更正所下載參數的錯誤。其中，儲存參數之非揮發性記憶體可以是前述非揮發性記憶體22a-22n的其中一個，或者是其他的非揮發性記憶體。

【0025】 於步驟401，將參數事先儲存(或更新)於一或多個(易錯的)非揮發性記憶體(22a, 22b, ..., 22n)中。接著，於步驟402，藉由固定參數來初始化ECC編解碼器400A。之後，使用者從非揮發性記憶體下載相應之參數至ECC編解碼器400A(步驟403)。於步驟404，ECC編解碼器400A根據固定參數對下載的參數進行錯誤更正。ECC編解碼器400A根據已更正參數完成初始化之後，於步驟405，ECC編解碼器400A開始對相應之非揮發性記憶體(22a, 22b ... 或22n)資料進行編碼及/或解碼。舉例來說，如果下載之參數係相應於第二錯誤更正碼，則ECC編解碼器400A即可開始對第二非揮發性記憶體22b進行編碼及/或解碼。

【0026】 第三實施例具有第一實施例的優點，亦即，無須儲存大量的參數。此外，第三實施例也具有第二實施例的優點，亦即，儲存參數至非揮發性記憶體的成本遠小於儲存參數至無誤儲存裝置的成本。

【0027】 於一實施例中，選擇低密度同位元檢查碼(LDPC)用以對相應非揮發性記憶體的資料進行編解碼。具體來說，使用產生矩陣 (generating matrix) 對

資料進行編碼，且使用同位元檢查碼矩陣（parity check matrix）對接收信號進行解碼。在硬體實作上，用以初始化編碼器之產生矩陣所需要的參數相當大；同樣地，用以初始化解碼器之同位元檢查碼矩陣所需要的參數也相當大。為了支援多重錯誤更正碼，系統必須對每一種LDPC儲存不同的矩陣。根據上述第二和第三實施例，可從非揮發性記憶體下載這些矩陣，因而使系統在設計上更具彈性，且減少編碼系統之成本。

【0028】 以上所述僅為本發明之較佳實施例而已，並非用以限定本發明之申請專利範圍；凡其它未脫離發明所揭示之精神下所完成之等效改變或修飾，均應包含在下述之申請專利範圍內。

【符號說明】

- 1 控制器
- 10 編解碼器
- 100 編碼器
- 102 解碼器
- 12 記憶體裝置
- 12a-12n 記憶體裝置
- 14 電腦
- 20 可配置編碼系統
- 20B 可配置編碼系統
- 22a-22n 非揮發性記憶體
- 200 錯誤更正碼編解碼器

201-204 步驟

201B-204B 步驟

30 可配置編碼系統

300A 第一錯誤更正碼編解碼器

300B 第二錯誤更正碼編解碼器

301-305 步驟

40 可配置編碼系統

400A 錯誤更正碼編解碼器

400B 儲存裝置

401-405 步驟

SD1-SDn 儲存裝置

SD 儲存裝置

【發明申請專利範圍】

【第1項】一種多重錯誤更正碼的可配置編碼系統，包含：

一錯誤更正碼（ECC）編解碼器，係選擇地使用不同參數以進行不同的錯誤更正；及

一參數提供裝置，其預先提供多個不同的ECC初始化參數，分別對應至不同種類的錯誤更正碼，選擇該些ECC初始化參數的其中之一以提供一選擇參數給該ECC編解碼器，以初始化該ECC編解碼器；

其中，用以初始化該ECC編解碼器的該參數係為無誤(error-free)參數。

【第2項】如申請專利範圍第1項所述多重錯誤更正碼的可配置編碼系統，其中該ECC編解碼器包含一編碼器、一解碼器或其組合。

【第3項】如申請專利範圍第1項所述多重錯誤更正碼的可配置編碼系統，其中該ECC編解碼器對以下之一進行錯誤更正：非揮發性記憶體至少一頁之資料、非揮發性記憶體至少一區塊的資料、非揮發性記憶體之資料或上述之組合。

【第4項】如申請專利範圍第3項所述多重錯誤更正碼的可配置編碼系統，其中該非揮發性記憶體為一快閃記憶體。

【第5項】如申請專利範圍第1項所述多重錯誤更正碼的可配置編碼系統，其中該參數提供裝置包含：

至少一無誤儲存裝置，用以分別儲存該無誤參數，於進行錯誤更正之前，該選擇參數從該儲存裝置下載到該ECC編解碼器。

【第6項】如申請專利範圍第5項所述多重錯誤更正碼的可配置編碼系統，其中該儲存裝置為一靜態隨機存取記憶體(SRAM)或一唯讀記憶體(ROM)。

【第7項】如申請專利範圍第1項所述多重錯誤更正碼的可配置編碼系統，其中

該參數提供裝置包含：

一外部記憶體裝置，用以儲存該不同參數；及

一輔助編解碼器，用以從該外部記憶體裝置中選擇並下載該儲存參數其中之一；

其中，該輔助編解碼器根據一內建參數以更正該下載參數，因而產生該無誤參數以提供給該ECC編解碼器。

【第8項】如申請專利範圍第7項所述多重錯誤更正碼的可配置編碼系統，其中該外部記憶體裝置係為一非揮發性記憶體。

【第9項】如申請專利範圍第1項所述多重錯誤更正碼的可配置編碼系統，其中該參數提供裝置包含：

一無誤儲存裝置，用以儲存一無誤固定參數，該固定參數被下載至該ECC編解碼器，用以對其進行初始化；及

一外部記憶體裝置，用以儲存該不同參數；

其中，該ECC編解碼器從該外部記憶體裝置中選擇並下載該儲存參數其中之一，並根據該固定參數以更正該下載參數，因而產生該無誤參數。

【第10項】如申請專利範圍第9項所述多重錯誤更正碼的可配置編碼系統，其中該儲存裝置為一靜態隨機存取記憶體(SRAM)或一唯讀記憶體(ROM)，且該外部記憶體裝置為一非揮發性記憶體。

【第11項】一種多重錯誤更正碼的可配置編碼方法，包含：

預先儲存複數個不同之ECC初始化參數，分別對應至不同種類的錯誤更正碼；

選擇該些ECC初始化參數的其中之一以提供一選擇參數至一錯誤更正碼(ECC)

編解碼器，以初始化該ECC編解碼器；及

根據該選擇參數以選擇地執行錯誤更正；

其中，用以初始化該ECC編解碼器的該參數係為無誤(error-free)參數。

【第12項】如申請專利範圍第11項所述多重錯誤更正碼的可配置編碼方法，其中該ECC編解碼器執行編碼、解碼、或其組合。

【第13項】如申請專利範圍第11項所述多重錯誤更正碼的可配置編碼方法，係對以下之一進行錯誤更正：非揮發性記憶體至少一頁之資料、非揮發性記憶體至少一區塊的資料、非揮發性記憶體之資料或上述之組合。

【第14項】如申請專利範圍第13項所述多重錯誤更正碼的可配置編碼方法，其中該非揮發性記憶體為一快閃記憶體。

【第15項】如申請專利範圍第11項所述多重錯誤更正碼的可配置編碼方法，其中該不同參數係儲存於至少一無誤儲存裝置中，於進行該錯誤更正之前，該選擇參數從該儲存裝置下載到該ECC編解碼器。

【第16項】如申請專利範圍第15項所述多重錯誤更正碼的可配置編碼方法，其中該儲存裝置為一靜態隨機存取記憶體(SRAM)或一唯讀記憶體(ROM)。

【第17項】如申請專利範圍第11項所述多重錯誤更正碼的可配置編碼方法，其中該不同參數儲存於一外部記憶體裝置，且一輔助編解碼器從該外部記憶體裝置中選擇並下載該儲存參數其中之一；

其中，該輔助編解碼器根據一內建參數以更正該下載參數，因而產生該無誤參數以提供給該ECC編解碼器。


【第18項】如申請專利範圍第17項所述多重錯誤更正碼的可配置編碼方法，其中該外部記憶體裝置為一非揮發性記憶體。

【第19項】如申請專利範圍第11項所述多重錯誤更正碼的可配置編碼方法，其中該不同參數儲存於一外部記憶體裝置，且一無誤儲存裝置儲存一無誤固定參


數，該固定參數被下載至該ECC編解碼器，用以對其進行初始化；
其中，該ECC編解碼器從該外部記憶體裝置中選擇並下載該儲存參數其中之一，並根據該固定參數以更正該下載參數，因而產生該無誤參數。

【第20項】如申請專利範圍第19項所述多重錯誤更正碼的可配置編碼方法，其中該儲存裝置為一靜態隨機存取記憶體(SRAM)或一唯讀記憶體(ROM)，且該外部記憶體裝置為一非揮發性記憶體。


【發明圖式】




第一A圖




第一B圖




第二A圖




第二B圖




第二C圖




第二D圖




第三A圖



第三B圖



第四A圖



第四B圖