



(12) 发明专利申请

(10) 申请公布号 CN 119522451 A

(43) 申请公布日 2025. 02. 25

(21) 申请号 202380052680.9

(22) 申请日 2023.07.06

(30) 优先权数据

2022-115226 2022.07.20 JP

(85) PCT国际申请进入国家阶段日

2025.01.08

(86) PCT国际申请的申请数据

PCT/IB2023/056977 2023.07.06

(87) PCT国际申请的公布数据

W02024/018313 JA 2024.01.25

(71) 申请人 株式会社半导体能源研究所

地址 日本神奈川县

(72) 发明人 木村肇 林健太郎

(74) 专利代理机构 上海专利商标事务所有限公司 31100

专利代理师 邓晔 宋俊寅

(51) Int.Cl.

G09F 9/30 (2006.01)

G02F 1/1368 (2006.01)

H05B 33/02 (2006.01)

H10K 50/10 (2006.01)

H10K 59/00 (2006.01)


权利要求书4页 说明书79页 附图126页

(54) 发明名称

显示装置

(57) 摘要

提供一种高速驱动显示装置。该显示装置包括像素、扫描线驱动电路以及电源电路。像素包括第一及第二晶体管,在第二晶体管中,半导体层设置于形成在衬底上的层间绝缘层中的开口的内部。用作第一晶体管的栅电极的第一导电层具有延伸在第一方向上的区域,并与扫描线驱动电路电连接。用作第二晶体管的源电极或漏电极的第二导电层设置在开口之下。第二导电层具有延伸在垂直于第一方向的第二方向上的区域并与电源电路电连接。第一导电层及第二导电层具有隔着层间绝缘层重叠的区域。



1. 一种显示装置,包括:
像素;
电源电路;以及
扫描线驱动电路,
其中,所述像素包括第一晶体管、第二晶体管以及第一绝缘层,
所述第一晶体管包括第一导电层、第二导电层、第三导电层、第一半导体层以及第二绝缘层,
所述第一绝缘层设置在所述第一导电层上,
所述第一绝缘层包括到达所述第一导电层的第一开口,
所述第一导电层与所述电源电路电连接,
所述第二导电层设置在所述第一绝缘层上,
所述第二导电层包括具有与所述第一开口重叠的区域的第二开口,
所述第一半导体层以具有与所述第一导电层接触的区域及与所述第二导电层接触的区域且具有位于所述第一开口的内部的区域及位于所述第二开口的内部的区域的方式设置,
所述第二绝缘层以具有位于所述第一开口的内部的区域及位于所述第二开口的内部的区域的方式设置在所述第一半导体层上,
所述第三导电层以具有位于所述第一开口的内部的区域及位于所述第二开口的内部的区域且具有夹着所述第二绝缘层与所述第一半导体层对置的区域的方式设置,
所述第二晶体管包括所述第二绝缘层、所述第二绝缘层下的第二半导体层以及所述第二绝缘层上的第四导电层,
所述第四导电层具有与所述第二半导体层重叠的区域,
所述第四导电层与所述扫描线驱动电路电连接,
并且,所述第四导电层具有隔着所述第一绝缘层及所述第二绝缘层与所述第一导电层重叠的区域。
2. 根据权利要求1所述的显示装置,
其中所述第二晶体管包括与所述第二半导体层接触的第五导电层,
并且所述第五导电层与所述第三导电层电连接。
3. 根据权利要求2所述的显示装置,
其中所述显示装置包括信号线驱动电路,
所述第二晶体管包括与所述第二半导体层接触的第六导电层,
并且所述第六导电层与所述信号线驱动电路电连接。
4. 根据权利要求1至3中任一项所述的显示装置,
其中所述第一半导体层以及所述第二半导体层包含金属氧化物。
5. 根据权利要求4所述的显示装置,
其中所述金属氧化物包含铟、锌以及M(M为选自铝、钛、镓、锗、锡、钇、锆、镧、铈、钕和钐中的一种或多种)。
6. 根据权利要求1至3中任一项所述的显示装置,
其中所述像素包括显示元件,

区域且具有位于所述第一开口的内部的区域及位于所述第二开口的内部的区域的方式设置，

所述第二绝缘层以具有位于所述第一开口的内部的区域及位于所述第二开口的内部的区域的方式设置在所述第一半导体层上，

所述第三导电层以具有位于所述第一开口的内部的区域及位于所述第二开口的内部的区域且具有夹着所述第二绝缘层与所述第一半导体层对置的区域的方式设置，

所述第三导电层与所述扫描线驱动电路电连接，

所述第二晶体管包括第四导电层、第五导电层、第六导电层、第二半导体层以及所述第二绝缘层，

所述第一绝缘层设置在所述第四导电层上，

所述第一绝缘层包括到达所述第四导电层的第三开口，

所述第四导电层与所述电源电路电连接，

所述第五导电层设置在所述第一绝缘层上，

所述第五导电层包括具有与所述第三开口重叠的区域的第四开口，

所述第二半导体层以具有与所述第四导电层接触的区域及与所述第五导电层接触的区域且具有位于所述第三开口的内部的区域及位于所述第四开口的内部的区域的方式设置，

所述第二绝缘层以具有位于所述第三开口的内部的区域及位于所述第四开口的内部的区域的方式设置在所述第二半导体层上，

所述第六导电层以具有位于所述第三开口的内部的区域及位于所述第四开口的内部的区域且具有夹着所述第二绝缘层与所述第二半导体层对置的区域的方式设置，

并且，所述第三导电层包括隔着所述第一绝缘层及所述第二绝缘层与所述第四导电层重叠的区域。

11. 根据权利要求10所述的显示装置，

其中所述显示装置包括信号线驱动电路，

所述第一导电层与所述信号线驱动电路电连接，

并且所述第一导电层具有与所述第三导电层重叠的区域。

12. 根据权利要求10或11所述的显示装置，

其中所述第二导电层与所述第六导电层电连接。

13. 根据权利要求10或11所述的显示装置，

其中所述第一半导体层以及所述第二半导体层包含金属氧化物。

14. 根据权利要求13所述的显示装置，

其中所述金属氧化物包含铟、锌以及M(M为选自铝、钛、镓、锗、锡、钇、锆、镧、铈、铈和钪中的一种或多种)。

15. 根据权利要求10或11所述的显示装置，

其中所述像素包括显示元件，

并且所述显示元件的像素电极与所述第五导电层电连接。

16. 根据权利要求15所述的显示装置，

其中所述显示装置包括基准电位生成电路，

所述像素包括第三晶体管，

所述第三晶体管包括第七导电层、第八导电层、第九导电层、第三半导体层以及所述第二绝缘层，

所述第一绝缘层设置在所述第七导电层上，

所述第一绝缘层包括到达所述第七导电层的第五开口，

所述第七导电层与所述像素电极电连接，

所述第八导电层设置在所述第一绝缘层上，

所述第八导电层包括具有与所述第五开口重叠的区域的第六开口，

所述第八导电层与所述基准电位生成电路电连接，

所述第三半导体层以具有与所述第七导电层接触的区域及与所述第八导电层接触的区域且具有位于所述第五开口的内部的区域及位于所述第六开口的内部的区域的方式设置，

所述第二绝缘层以具有位于所述第五开口的内部的区域及位于所述第六开口的内部的区域的方式设置在所述第三半导体层上，

所述第九导电层以具有位于所述第五开口的内部的区域及位于所述第六开口的内部的区域且具有夹着所述第二绝缘层与所述第三半导体层对置的区域的方式设置，

所述第九导电层与所述扫描线驱动电路电连接，

并且所述第八导电层具有与所述第三导电层重叠的区域以及与所述第九导电层重叠的区域。

17. 根据权利要求16所述的显示装置，

其中所述第三半导体层包含金属氧化物。

18. 根据权利要求17所述的显示装置，

其中所述金属氧化物包含铟、锌以及M(M为选自铝、钛、镓、锗、锡、钇、锆、镧、铈、钕和铪中的一种或多种)。

显示装置

技术领域

[0001] 本发明的一个方式涉及一种显示装置、半导体装置、显示模块及电子设备。本发明的一个方式涉及一种显示装置的制造方法以及半导体装置的制造方法。

[0002] 注意,本发明的一个方式不局限于上述技术领域。作为本发明的一个方式的技术领域的例子,可以举出半导体装置、显示装置、发光装置、蓄电装置、存储装置、电子设备、照明装置、输入装置(例如,触摸传感器)、输入输出装置(例如,触摸面板)、它们的驱动方法或它们的制造方法。

背景技术

[0003] 包括晶体管的半导体装置广泛应用于显示装置及电子设备,需要半导体装置的高集成化及高速化。例如,在将半导体装置用于高清晰的显示装置时,需要高集成的半导体装置。作为提高晶体管的集成度的方法之一,对微细晶体管进行开发。

[0004] 近年来,对可用于虚拟现实(VR:Virtual Reality)、增强现实(AR:Augmented Reality)、替代现实(SR:Substitutional Reality)或者混合现实(MR:Mixed Reality)的显示装置的需求很高。将VR、AR、SR及MR总称为XR(Extended Reality:扩展现实)。为了提高现实感及沉浸感,XR用显示装置被要求清晰度高且颜色再现性高。作为可用于上述显示装置的装置,例如可以举出液晶显示装置、具备有机EL(Electro Luminescence:电致发光)元件、发光二极管(LED:Light Emitting Diode)等发光元件的发光装置等。

[0005] 专利文献1公开了使用有机EL元件(也称为有机EL器件)的VR用显示装置。

[先行技术文献]

[专利文献]

[0006] [专利文献1]国际专利申请公开第2018/087625号

发明内容

发明所要解决的技术问题

[0007] 在使显示装置高清晰化且使单位面积的像素个数增加的情况下,例如优选高速驱动显示装置以确保帧频。

[0008] 鉴于此,本发明的一个方式的目的之一是提供一种以高速驱动的显示装置及其制造方法。另外,本发明的一个方式的目的之一是提供一种高清晰的显示装置及其制造方法。另外,本发明的一个方式的目的之一是提供一种包括微细晶体管的显示装置及其制造方法。另外,本发明的一个方式的目的之一是提供一种通态电流高的显示装置及其制造方法。另外,本发明的一个方式的目的之一是提供一种电特性良好的显示装置及其制造方法。另外,本发明的一个方式的目的之一是提供一种新颖显示装置、新颖半导体装置以及它们的制造方法。

[0009] 注意,这些目的的记载并不妨碍其他目的的存在。注意,本发明的一个方式并不需要实现所有上述目的。注意,可以从说明书、附图、权利要求书等的记载中抽取上述目的以

外的目的。

解决技术问题的手段

[0010] 本发明的一个方式是一种显示装置,包括像素、电源电路以及扫描线驱动电路,像素包括第一晶体管、第二晶体管以及第一绝缘层,第一晶体管包括第一导电层、第二导电层、第三导电层、第一半导体层以及第二绝缘层,第一绝缘层设置在第一导电层上,第一绝缘层包括到达第一导电层的第一开口,第一导电层与电源电路电连接,第二导电层设置在第一绝缘层上,第二导电层包括具有与第一开口重叠的区域的第二开口,第一半导体层以具有与第一导电层接触的区域及与第二导电层接触的区域且具有位于第一开口的内部的区域及位于第二开口的内部的区域的方式设置,第二绝缘层以具有位于第一开口的内部的区域及位于第二开口的内部的区域的方式设置在第一半导体上,第三导电层以具有位于第一开口的内部的区域及位于第二开口的内部的区域且具有夹着第二绝缘层与第一半导体层对置的区域的方式设置,第二晶体管包括第二绝缘层、第二绝缘层下的第二半导体层以及第二绝缘层上的第四导电层,第四导电层具有与第二半导体层重叠的区域,第四导电层与扫描线驱动电路电连接,第四导电层具有隔着第一绝缘层及第二绝缘层与第一导电层重叠的区域。

[0011] 另外,在上述方式中,第二晶体管也可以包括与第二半导体层接触的第五导电层,第五导电层也可以与第三导电层电连接。

[0012] 另外,在上述方式中,显示装置也可以包括信号线驱动电路,第二晶体管也可以包括与第二半导体层接触的第六导电层,并且第六导电层也可以与信号线驱动电路电连接。

[0013] 另外,在上述方式中,像素也可以包括显示元件,显示元件的像素电极也可以与第二导电层电连接。

[0014] 另外,在上述方式中,显示装置也可以具有如下结构:其中包括基准电位生成电路,像素包括第三晶体管,第三晶体管包括第七导电层、第八导电层、第九导电层、第三半导体层以及第二绝缘层,第一绝缘层设置在第七导电层上,第一绝缘层包括到达第七导电层的第三开口,第七导电层与像素电极电连接,第八导电层设置在第一绝缘层上,第八导电层包括具有与第三开口重叠的区域的第四开口,第八导电层与基准电位生成电路电连接,第三半导体层以具有与第七导电层接触的区域及与第八导电层接触的区域且具有位于第三开口的内部的区域及位于第四开口的内部的区域的方式设置,第二绝缘层以具有位于第三开口的内部的区域及位于第四开口的内部的区域的方式设置在第三半导体层上,第九导电层以具有位于第三开口的内部的区域及位于第四开口的内部的区域且具有夹着第二绝缘层与第三半导体层对置的区域的方式设置,第九导电层与扫描线驱动电路电连接,第八导电层具有与第四导电层重叠的区域以及与第九导电层重叠的区域。

[0015] 另外,本发明的一个方式是一种显示装置,包括像素、扫描线驱动电路以及电源电路,像素包括第一晶体管、第二晶体管以及第一绝缘层,第一晶体管包括第一导电层、第二导电层、第三导电层、第一半导体层以及第二绝缘层,第一绝缘层设置在第一导电层上,第一绝缘层包括到达第一导电层的第一开口,第二导电层设置在第一绝缘层上,第二导电层包括具有与第一开口重叠的区域的第二开口,第一半导体层以具有与第一导电层接触的区域及与第二导电层接触的区域且具有位于第一开口的内部的区域及位于第二开口的内部的区域的方式设置,第二绝缘层以具有位于第一开口的内部的区域及位于第二开口的内部

的区域的方式设置在第一半导体层上,第三导电层以具有位于第一开口的内部的区域及位于第二开口的内部的区域且具有夹着第二绝缘层与第一半导体层对置的区域的方式设置,第三导电层与扫描线驱动电路电连接,第二晶体管包括第四导电层、第五导电层、第六导电层、第二半导体层以及第二绝缘层,第一绝缘层设置在第四导电层上,第一绝缘层包括到达第四导电层的第三开口,第四导电层与电源电路电连接,第五导电层设置在第一绝缘层上,第五导电层包括具有与第三开口重叠的区域的第四开口,第二半导体层以具有与第四导电层接触的区域及与第五导电层接触的区域且具有位于第三开口的内部的区域及位于第四开口的内部的区域的方式设置在第二半导体层上,第六导电层以具有位于第三开口的内部的区域及位于第四开口的内部的区域且具有夹着第二绝缘层与第二半导体层对置的区域的方式设置,第三导电层包括隔着第一绝缘层及第二绝缘层与第四导电层重叠的区域。

[0016] 另外,在上述方式中,显示装置也可以包括信号线驱动电路,第一导电层也可以与信号线驱动电路电连接,第一导电层也可以具有与第三导电层重叠的区域。

[0017] 另外,在上述方式中,第二导电层也可以与第六导电层电连接。

[0018] 另外,在上述方式中,像素也可以包括显示元件,显示元件的像素电极也可以与第五导电层电连接。

[0019] 另外,在上述方式中,显示装置也可以具有如下结构:其中包括基准电位生成电路,像素包括第三晶体管,第三晶体管包括第七导电层、第八导电层、第九导电层、第三半导体层以及第二绝缘层,第一绝缘层设置在第七导电层上,第一绝缘层包括到达第七导电层的第五开口,第七导电层与像素电极电连接,第八导电层设置在第一绝缘层上,第八导电层包括具有与第五开口重叠的区域的第六开口,第八导电层与基准电位生成电路电连接,第三半导体层以具有与第七导电层接触的区域及与第八导电层接触的区域且具有位于第五开口的内部的区域及位于第六开口的内部的区域的方式设置在第三半导体层上,第九导电层以具有位于第五开口的内部的区域及位于第六开口的内部的区域且具有夹着第二绝缘层与第三半导体层对置的区域的方式设置,第九导电层与扫描线驱动电路电连接,第八导电层具有与第三导电层重叠的区域以及与第九导电层重叠的区域。

[0020] 另外,在上述方式中,第一至第三半导体层也可以包含金属氧化物。金属氧化物例如也可以包含铟、锌以及M(M为选自铝、钛、镓、锗、锡、钇、锆、镧、铈和钆中的一种或多种)。

发明效果

[0021] 根据本发明的一个方式,可以提供一种高速驱动的显示装置及其制造方法。另外,根据本发明的一个方式,可以提供一种高清晰的显示装置及其制造方法。另外,根据本发明的一个方式,可以提供一种包括微细晶体管的显示装置及其制造方法。另外,根据本发明的一个方式,可以提供一种包括通态电流高的晶体管的显示装置及其制造方法。另外,根据本发明的一个方式,可以提供一种电特性良好的显示装置及其制造方法。另外,根据本发明的一个方式,可以提供一种新颖显示装置、新颖半导体装置以及它们的制造方法。

[0022] 注意,这些效果的记载并不妨碍其他效果的存在。本发明的一个方式并不需要具有所有上述效果。可以从说明书、附图、权利要求书的记载中抽取上述效果以外的效果。

附图简要说明

[0023] 图1A是示出显示装置的结构例子的方框图。图1B是示出像素的结构例子的平面图。图1C及图1D是示出像素的结构例子的电路图。

图2A是示出显示装置的结构例子的方框图。图2B是示出像素的结构例子的电路图。

图3A至图3C是示出像素的结构例子的电路图。

图4A1至图4A3是示出显示装置的结构例子的平面图。图4B是示出显示装置的结构例子的截面图。

图5A是示出显示装置的结构例子的平面图。图5B是示出显示装置的结构例子的截面图。

图6是示出显示装置的结构例子的平面图。

图7是示出显示装置的结构例子的截面图。

图8A是示出显示装置的结构例子的平面图。图8B是示出显示装置的结构例子的截面图。

图9是示出显示装置的结构例子的平面图。

图10A是示出显示装置的结构例子的平面图。图10B是示出显示装置的结构例子的截面图。

图11是示出显示装置的结构例子的平面图。

图12A是示出显示装置的结构例子的平面图。图12B是示出显示装置的结构例子的截面图。

图13是示出显示装置的结构例子的平面图。

图14A是示出显示装置的结构例子的平面图。图14B是示出显示装置的结构例子的截面图。

图15A是示出显示装置的结构例子的平面图。图15B是示出显示装置的结构例子的截面图。

图16是示出显示装置的结构例子的平面图。

图17是示出显示装置的结构例子的平面图。

图18是示出显示装置的结构例子的平面图。

图19是示出显示装置的结构例子的平面图。

图20A是示出显示装置的结构例子的平面图。图20B是示出显示装置的结构例子的截面图。

图21A是示出显示装置的结构例子的平面图。图21B是示出显示装置的结构例子的截面图。

图22A是示出显示装置的结构例子的平面图。图22B是示出显示装置的结构例子的截面图。

图23是示出显示装置的结构例子的平面图。

图24A是示出显示装置的结构例子的平面图。图24B是示出显示装置的结构例子的截面图。

图25是示出显示装置的结构例子的平面图。

图26A是示出显示装置的结构例子的平面图。图26B是示出显示装置的结构例子的截面图。

图27是示出显示装置的结构例子的平面图。

图28A是示出显示装置的结构例子的平面图。图28B是示出显示装置的结构例子的截面图。

图29是示出显示装置的结构例子的平面图。

图30A是示出显示装置的结构例子的平面图。图30B是示出显示装置的结构例子的截面图。

图31是示出显示装置的结构例子的平面图。

图32A是示出显示装置的结构例子的平面图。图32B是示出显示装置的结构例子的截面图。

图33是示出显示装置的结构例子的平面图。

图34A是示出显示装置的结构例子的平面图。图34B是示出显示装置的结构例子的截面图。

图35是示出显示装置的结构例子的平面图。

图36A是示出显示装置的结构例子的平面图。图36B是示出显示装置的结构例子的截面图。

图37是示出显示装置的结构例子的平面图。

图38A是示出显示装置的结构例子的平面图。图38B是示出显示装置的结构例子的截面图。

图39A是示出显示装置的结构例子的方框图。图39B至图39F是示出存储单元的结构例子的电路图。

图40A至图40C是示出显示装置的结构例子的平面图。

图41A是示出显示装置的结构例子的平面图。图41B是示出显示装置的结构例子的截面图。

图42A是示出显示装置的结构例子的平面图。图42B是示出显示装置的结构例子的截面图。

图43A是示出显示装置的结构例子的平面图。图43B1至图43B3是示出显示装置的结构例子的截面图。

图44A及图44B是示出显示装置的结构例子的平面图。

图45A1及图45A2是示出显示装置的结构例子的平面图。图45B是示出显示装置的结构例子的截面图。

图46A是示出显示装置的结构例子的平面图。图46B是示出显示装置的结构例子的截面图。

图47A是示出显示装置的结构例子的平面图。图47B是示出显示装置的结构例子的截面图。

图48A是示出显示装置的结构例子的平面图。图48B是示出显示装置的结构例子的截面图。

图49A1及图49A2是示出显示装置的结构例子的平面图。图49B是示出显示装置的

结构例子的截面图。

图50A是示出显示装置的结构例子的平面图。图50B是示出显示装置的结构例子的截面图。

图51A是示出显示装置的结构例子的平面图。图51B是示出显示装置的结构例子的截面图。

图52A及图52B是示出显示装置的结构例子的平面图。

图53A1及图53A2是示出显示装置的结构例子的平面图。图53B是示出显示装置的结构例子的截面图。

图54A是示出显示装置的结构例子的平面图。图54B1及图54B2是示出显示装置的结构例子的截面图。

图55A及图55B是示出显示装置的结构例子的截面图。

图56A及图56B是示出显示装置的结构例子的截面图。

图57A及图57B是示出显示装置的结构例子的截面图。

图58A是示出显示装置的结构例子的平面图。图58B是示出显示装置的结构例子的截面图。

图59A及图59B是示出显示装置的结构例子的平面图。

图60A是示出显示装置的结构例子的平面图。图60B是示出显示装置的结构例子的截面图。

图61A至图61C是示出显示装置的结构例子的平面图。

图62A至图62C是示出显示装置的结构例子的平面图。

图63A及图63B是示出显示装置的结构例子的平面图。

图64A是示出显示装置的结构例子的平面图。图64B是示出显示装置的结构例子的截面图。

图65A是示出显示装置的结构例子的平面图。图65B是示出显示装置的结构例子的截面图。

图66是示出显示装置的结构例子的平面图。

图67A至图67C是示出显示装置的结构例子的平面图。

图68A及图68B是示出显示装置的结构例子的平面图。

图69A是示出显示装置的结构例子的平面图。图69B是示出显示装置的结构例子的截面图。

图70A1及图70A2是示出显示装置的结构例子的平面图。图70B是示出显示装置的结构例子的截面图。

图71A是示出显示装置的结构例子的平面图。图71B是示出显示装置的结构例子的截面图。

图72A是示出显示装置的结构例子的平面图。图72B是示出显示装置的结构例子的截面图。

图73A是示出显示装置的结构例子的平面图。图73B是示出显示装置的结构例子的截面图。

图74A至图74C是示出显示装置的结构例子的平面图。

[0028] 另外,在本说明书等中,“电极”及“布线”不在功能上限定其构成要素。例如,有时将“电极”用作“布线”的一部分,反之亦然。再者,“电极”或“布线”还包括多个“电极”或“布线”被形成为一体的情况等。

[0029] 在本说明书等中,有时将在发光波长不同的发光元件中至少分别制造发光层的结构称为SBS(Side By Side)结构。SBS结构由于可以对各发光元件使材料及结构最优化,材料及结构的选择自由度得到提高,可以容易实现亮度及可靠性的提高。

[0030] 在本说明书等中,发光元件(也称为发光器件)在一对电极间包括EL层。EL层至少包括发光层。在此,作为EL层所包括的层(也称为功能层),可以举出发光层、载流子注入层(空穴注入层及电子注入层)、载流子传输层(空穴传输层及电子传输层)及载流子阻挡层(空穴阻挡层及电子阻挡层)等。注意,载流子注入层、载流子传输层及载流子阻挡层有时无法根据其截面形状或特性等明确地进行区分。另外,有时一个层兼具载流子注入层、载流子传输层和载流子阻挡层中的两者或三者的功能。

[0031] 在本说明书等中,受光元件(也称为受光器件)在一对电极之间至少包括用作光电转换层的活性层。

[0032] 在本说明书等中,锥形形状是指构成要素的侧面的至少一部分相对于衬底面或被形成面倾斜地设置的形状。例如,优选具有倾斜的侧面和衬底面或被形成面所形成的角度(也称为锥角)小于90度的区域。注意,构成要素的侧面、衬底面及被形成面不一定必须完全平坦,也可以是具有微小曲率的近似平面状或具有微细凹凸的近似平面状。

[0033] 在本说明书等中,除非有特别叙述,在层的侧面具有锥形形状的情况下,将该层的侧面的位于最外侧的部分称为层的端部。例如,除非有特别叙述,在层的底面端部位于顶面端部的外侧的情况下,将层的底面端部简称为端部。

[0034] 此外,在本说明书等中,为了方便起见,使用“上”、“下”、“左”及“右”等表示配置的词句以参照附图说明构成要素的位置关系。此外,构成要素的位置关系根据描述各构成要素的方向适当地改变。因此,不局限于说明书中说明的词句,根据情况可以适当地换词句。

[0035] 在本说明书等中,金属氧化物(metal oxide)是指广义上的金属的氧化物。金属氧化物被分类为氧化物绝缘体、氧化物导体(包括透明氧化物导体)和氧化物半导体(Oxide Semiconductor,或者简称为OS)等。例如,在将金属氧化物用于晶体管的半导体层的情况下,有时将该金属氧化物称为氧化物半导体。换言之,在记载为OS晶体管的情况下,可以将其变换为包含金属氧化物或氧化物半导体的晶体管。注意,有时将包含氮的金属氧化物统称为金属氧化物。此外,也可以将包含氮的金属氧化物称为金属氧氮化物(metal oxynitride)。

[0036] (实施方式1)

在本实施方式中,参照附图说明本发明的一个方式的显示装置及其制造方法等。

[0037] 本发明的一个方式涉及一种显示装置,其中包括显示部、扫描线驱动电路、信号线驱动电路以及电源电路,并且在显示部中像素以矩阵状排列。在像素中除了显示元件(也称为显示器件)以外,还设置第一晶体管以及第二晶体管。第一晶体管可以为形成在衬底上的层间绝缘层中的开口的内部设置有第一半导体层的晶体管,第二晶体管可以为形成在衬底上的层间绝缘层中的不同于上述开口的开口的内部设置有第二半导体层的晶体管。通过采用这种结构,晶体管的沟道长度方向可以为沿着开口的层间绝缘层的侧面的方向。由此,沟

道长度不受到用来制造晶体管的曝光装置的性能的影响,所以可以将沟道长度设定为比曝光装置的极限分辨率更小。

[0038] 在此,作为第一晶体管的源电极和漏电极中的一个使用设置在开口之下的第一导电层。具体而言,在第一导电层上设置层间绝缘层,以到达第一导电层的方式在层间绝缘层中设置开口。并且,在开口的内部以具有与第一导电层接触的区域的方式设置第一半导体层。另外,作为第一晶体管的源电极和漏电极中的另一个使用在从平面看时围绕开口的外周的第二导电层。并且,在第一半导体层及第二导电层上设置栅极绝缘层,在栅极绝缘层上设置用作第一晶体管的栅电极的第三导电层。

[0039] 在本说明书等中,有时可以将平面视称为俯视。另外,有时可以将平面图称为俯视图。

[0040] 第二晶体管可以采用与第一晶体管同样的结构。作为第二晶体管的源电极和漏电极中的一个使用设置在开口之下的第四导电层。另外,作为第二晶体管的源电极和漏电极中的另一个使用在从平面看时包围开口的外周的第五导电层。并且,上述栅极绝缘层也设置在第二半导体层及第五导电层上,在栅极绝缘层上设置用作第二晶体管的栅电极的第六导电层。

[0041] 第一导电层或第二导电层与信号线驱动电路电连接。第三导电层具有延伸在行方向上的区域且与扫描线驱动电连接。第四导电层具有延伸在列方向上的区域且与电源电路电连接。由于第三导电层具有延伸在行方向上的区域并且第四导电层具有延伸在列方向上的区域,所以第三导电层与第四导电层具有彼此重叠的区域。

[0042] 在本发明的一个方式的显示装置的第三导电层与第四导电层重叠的区域中,第四导电层上设置有层间绝缘层,层间绝缘层上设置有上述栅极绝缘层,并其上设置有第三导电层。因此,例如,与设置在第三导电层与第四导电层之间的绝缘层只有栅极绝缘层的情况相比,由第三导电层及第四导电层形成的寄生电容变小。因此,可以缩短从扫描线驱动电路对第三导电层输出信号到该信号供应到像素的时间。由此,可以使显示装置高速驱动。

[0043] <显示装置的结构例子>

图1A是示出作为本发明的一个方式的显示装置的显示装置10的结构例子的方框图。显示装置10包括显示部20、扫描线驱动电路11、信号线驱动电路13及电源电路15。显示部20包括排列为矩阵状的多个像素21。

[0044] 扫描线驱动电路11通过布线41与像素21电连接。布线41例如在上述矩阵的行方向上延伸。

[0045] 信号线驱动电路13通过布线43与像素21电连接。布线43例如在上述矩阵的列方向上延伸。

[0046] 电源电路15通过布线45与像素21电连接。例如,可以使所有像素21通过相同的布线45与电源电路15电连接。

[0047] 像素21包括显示元件,可以由显示元件将图像显示在显示部20上。作为显示元件,例如可以使用发光元件,具体而言,可以使用有机EL元件。另外,作为显示元件,也可以使用液晶元件(也称为液晶器件)。

[0048] 扫描线驱动电路11例如具有按行选择写入图像数据的像素21的功能。具体而言,扫描线驱动电路11可以通过向布线41输出信号来选择写入图像数据的像素21。在此,扫描

线驱动电路11例如在将上述信号输出到第一行的布线41之后将上述信号输出到第二行的布线41,并将上述信号依次输出到最后一行的布线41,由此可以选择所有的像素21。由此,扫描线驱动电路11向布线41输出的信号为扫描信号,可以说布线41为扫描线。

[0049] 信号线驱动电路13具有生成图像数据的功能。图像数据通过布线43供应到像素21。例如,可以将图像数据写入到扫描线驱动电路11所选择的行所包括的所有像素21。在此,图像数据可以表示为信号(图像信号)。由此,布线43可以说是信号线。

[0050] 电源电路15具有生成电源电位并将其供应到布线45的功能。电源电路15例如具有生成高电源电位(以下,简称为“高电位”或“VDD”)并将其供应到布线45的功能。此外,电源电路15也可以具有生成低电源电位(以下,简称为“低电位”或“VSS”)的功能。布线45被供应电源电位,由此布线45可以说是电源线。

[0051] 图1B是示出像素21的结构例子的平面图。像素21包括多个子像素23。图1B示出像素21包括子像素23R、子像素23G及子像素23B的例子。在此,在像素21作为显示元件包括发光元件的情况下,例如图1B所示的子像素的平面形状相当于发光元件的发光区域的平面形状。注意,在图1B中,子像素23R、子像素23G及子像素23B的开口率(也可以说尺寸或发光区域的尺寸)相等或大致相等,但是本发明的一个方式不局限于此。子像素23R、子像素23G及子像素23B的开口率可以适当地决定。子像素23R、子像素23G及子像素23B的开口率可以彼此不同,其中的两个以上也可以相等或大致相等。

[0052] 在本说明书等中,例如在说明子像素23R、子像素23G及子像素23B之间共同的内容时,有时省略区别它们的字母而记载为子像素23。在说明以字母区别的其他构成要素之间共同的内容时,也有时使用省略字母的符号进行说明。

[0053] 在图1B所示的像素21中,作为子像素23的排列方法采用条纹排列。此外,作为子像素23的排列方法,也可以采用S条纹排列、矩阵排列、Delta排列、拜耳排列或Pentile排列等。子像素的平面形状的一个例子及子像素的排列等可以参照实施方式2。

[0054] 子像素23R、子像素23G及子像素23B发射不同颜色的光。作为子像素23R、子像素23G及子像素23B,可以举出红色(R)、绿色(G)及蓝色(B)的三种颜色的子像素、黄色(Y)、青色(C)及品红色(M)的三种颜色的子像素等。另外,在像素21中也可以设置四个以上的子像素23。例如,在像素21中也可以设置R、G、B及白色(W)的四种颜色的子像素。由此,通过像素21包括多个发射不同颜色的光的子像素23,显示装置10可以将全彩色图像显示在显示部20上。此外,在像素21中,也可以设置R、G、B及红外光(IR)的子像素。

[0055] 另外,显示部20也可以设置有传感器,例如像素21中也可以设置有传感器。例如,显示部20也可以具有指纹传感器的功能。例如,显示部20也可以具有光学式或超声波式的指纹传感器的功能。

[0056] 图1C是示出子像素23的结构例子的电路图。图1C所示的子像素23包括像素电路40A及发光元件60。

[0057] 像素电路40A包括晶体管51、晶体管52及电容57。也就是说,像素电路40A是2Tr1C型像素电路。

[0058] 在像素电路40A中,晶体管51的源极和漏极中的一个与布线43电连接。晶体管51的源极和漏极中的另一个与晶体管52的栅极电连接。晶体管52的栅极与电容57的一个电极电连接。晶体管51的栅极与布线41电连接。

[0059] 晶体管52的源极和漏极中的一个与布线45电连接。晶体管52的源极和漏极中的另一个与电容57的另一个电极电连接。电容57的另一个电极与发光元件60的一个电极电连接。发光元件60的另一个电极与布线47电连接。在此,发光元件60的一个电极被称为像素电极。另外,因为例如所有的子像素23之间可以共同使用布线47,所以发光元件60的另一个电极可以被称为公共电极。

[0060] 如上所述,布线41被用作扫描线,布线43被用作信号线,布线45被用作电源线。另外,布线47被用作电源线,例如在布线45被供应高电源电位时布线47被供应低电源电位。布线47例如可以与电源电路15电连接。

[0061] 晶体管51被用作开关,也被称为选择晶体管。晶体管51具有根据布线41的电位控制布线43与晶体管52的栅极之间的导通状态及非导通状态的功能。当使晶体管51处于开启状态时图像数据写入到像素电路40A,当使晶体管51处于关闭状态时保持被写入的图像数据。

[0062] 晶体管52具有控制流过发光元件60的电流量的功能,也被称为驱动晶体管。电容57具有保持晶体管52的栅极电位的功能。根据供应到晶体管52的栅极的对应于图像数据的电位而控制发光元件60的发光亮度。具体而言,在布线45被供应高电源电位且布线47被供应低电源电位的情况下,根据晶体管52的栅极电位而控制从布线45流到布线47的电流的大小,由此控制发光元件60的发光亮度。

[0063] 作为晶体管51及晶体管52,优选使用0S晶体管。例如与使用非晶硅的晶体管相比,0S晶体管的场效应迁移率更高。由此,通过作为晶体管51及晶体管52使用0S晶体管,可以高速地驱动显示装置10。

[0064] 另外,0S晶体管的关闭状态下的源极-漏极间的泄漏电流(也称为关态电流)显著小。由此,通过作为晶体管51使用0S晶体管,可以长期间保持储存在电容57中的电荷。因此,可以长期间保持写入到子像素23的图像数据,所以可以减少刷新工作(向子像素23再次写入图像数据)的频率。由此,可以降低显示装置10的功耗。

[0065] 在此,在提高发光元件60的发光亮度时,需要增大流过发光元件60的电流。为此,需要提高驱动晶体管的晶体管52的源极-漏极间电压。因为0S晶体管的源极-漏极间的耐压比使用硅的晶体管(也称为Si晶体管)高,所以可以对0S晶体管的源极-漏极间施加高电压。由此,通过作为晶体管52使用0S晶体管,可以增大流过发光元件60的电流而提高发光元件60的发光亮度。

[0066] 当晶体管在饱和区域中驱动时,与Si晶体管相比,0S晶体管可以使对于栅极-源极间电压的变化的源极-漏极间电流的变化细小。因此,通过作为晶体管52使用0S晶体管,可以根据栅极-源极间电压的变化详细决定流过源极-漏极间的电流。从而,可以致密地控制流过发光元件60的电流。因此,可以致密地控制子像素23所发射的光的亮度。由此,可以增多子像素23能够显示的灰度数。

[0067] 关于晶体管在饱和区域中驱动时流过的电流的饱和特性,与Si晶体管相比,0S晶体管即使逐渐地提高源极-漏极间电压也可以使稳定的电流(饱和电流)流过。因此,通过将0S晶体管用作晶体管52,例如即使发光元件60的电流-电压特性按每个发光元件60而发生不均匀,也可以使稳定的电流流过发光元件60。也就是说,0S晶体管当在饱和区域中驱动时即使提高源极-漏极间电压,源极-漏极间电流也几乎不变,因此可以使发光元件60的发光

亮度稳定。

[0068] 如上所述,通过作为晶体管52使用OS晶体管,可以实现“黑色模糊的抑制”、“发光亮度的上升”、“多灰度化”及“发光元件60的发光亮度的按每个发光元件60而不均匀的抑制”等。

[0069] 注意,在图1C中晶体管51和晶体管52为n沟道型晶体管,但是晶体管51和晶体管52中的一方或双方也可以为p沟道型晶体管。本说明书等所示的其他晶体管也是同样的。

[0070] 作为发光元件60,例如优选使用OLED(Organic Light Emitting Diode:有机发光二极管)或QLED(Quantum-dot Light Emitting Diode:量子点发光二极管)。作为发光元件60所含有的发光物质,例如可以举出发射荧光的物质(荧光材料)、发射磷光的物质(磷光材料)、呈现热活化延迟荧光的物质(热活化延迟荧光(Thermally activated delayed fluorescence:TADF)材料)及无机化合物(例如量子点材料)。此外,作为发光元件60,也可以使用微型LED(Light Emitting Diode)等LED。

[0071] 图1D是示出子像素23的结构例子的电路图。图1D所示的子像素23包括像素电路40B及液晶元件69。

[0072] 像素电路40B包括晶体管51及电容57。也就是说,像素电路40B是1Tr1C型像素电路。

[0073] 在像素电路40B中,晶体管51的源极和漏极中的一个与布线43电连接。晶体管51的源极和漏极中的另一个与电容57的一个电极电连接。电容57的一个电极与液晶元件69的一个电极电连接。晶体管51的栅极与布线41电连接。电容57的另一个电极及液晶元件69的另一个电极与布线45电连接。在此,液晶元件69的一个电极也被称为像素电极。另外,有时液晶元件69的另一个电极被称为公共电极。另外,在像素电路40B中,例如布线45被供应接地电位。

[0074] 在像素电路40B中,晶体管51被用作开关,其具有根据布线41的电位控制布线43与液晶元件69的一个电极之间的导通状态及非导通状态的功能。当使晶体管51处于开启状态时图像数据写入到像素电路40B,当使晶体管51处于关闭状态时保持被写入的图像数据。

[0075] 电容57具有保持液晶元件69的一个电极的电位的功能。根据供应到液晶元件69的一个电极的对应于图像数据的电位而控制液晶元件69的取向状态。

[0076] 作为液晶元件69的模式,例如可以使用下列模式:TN(Twisted Nematic:扭曲向列)模式;STN(Super-Twisted Nematic:超扭曲向列)模式;VA(Vertical Alignment:垂直取向)模式;ASM(Axially Symmetric Aligned Micro-cell:轴对称排列微单元)模式;OCB(Optically Compensated Birefringence:光学补偿双折射)模式;FLC(Ferroelectric Liquid Crystal:铁电液晶)模式;AFLC(AntiFerroelectric Liquid Crystal:反铁电液晶)模式;MVA(Multidomain Vertical Alignment:多畴垂直取向)模式;PVA(Patterned Vertical Alignment:垂直取向构型)模式;IPS(In Plane Switching:平面内切换)模式;FFS(Fringe Field Switching:边缘场切换)模式;或者TBA(Transverse Bend Alignment:横向弯曲取向)模式等。另外,作为其他例子,还有ECB(Electrically Controlled Birefringence:电控双折射)模式、PDLC(Polymer Dispersed Liquid Crystal:聚合物分散液晶)模式、PNLC(Polymer Network Liquid Crystal:聚合物网络液晶)模式及宾主模式等。注意,并不限于此,可以使用各种模式。

[0077] 图2A是示出显示装置10的结构例子的方框图,又是图1A所示的显示装置10的变形例子。图2A所示的显示装置10与图1A所示的显示装置10的不同之处在于:作为布线41包括布线41a及布线41b;以及设置有基准电位生成电路17。

[0078] 基准电位生成电路17通过布线48与像素21电连接。例如,所有的像素21可以通过相同的布线48与基准电位生成电路17电连接。例如,基准电位生成电路17具有生成用来校正各晶体管52的晶体管52的栅极-源极间电位的不均匀的基准电位并将其供应到布线48的功能。布线48的电位成为基准电位,由此布线48可以被称为基准电位线。另外,基准电位生成电路17也可以被称为电源电路。此外,电源电路15与基准电位生成电路17也可以合并用作一个电路。例如,电源电路15也可以包括基准电位生成电路17。

[0079] 图2B是示出图2A所示的像素21所包括的子像素23的结构例子的电路图。图2B所示的子像素23包括像素电路40C及发光元件60。像素电路40C具有对像素电路40A追加晶体管53的结构。像素电路40C是3Tr1C型像素电路。

[0080] 在像素电路40C中,晶体管51的栅极与布线41a电连接。晶体管53的源极和漏极中的一个与晶体管52的源极和漏极中的另一个、电容57的另一个电极及发光元件60的一个电极电连接。晶体管53的源极和漏极中的另一个与布线48电连接。晶体管53的栅极与布线41b电连接。

[0081] 晶体管53被用作开关,其具有根据布线41b的电位控制布线48与发光元件60的一个电极之间的导通状态及非导通状态的功能。布线48例如被供应基准电位。根据通过晶体管53供应的布线48的基准电位,可以抑制各晶体管52的晶体管52的栅极-源极间电位的不均匀。

[0082] 此外,根据布线48的电流值可以取得可用于像素参数的设定的电流值。更具体而言,布线48可以被用作将流过晶体管52的电流或流过发光元件60的电流输出到像素21的外部的监控线。输出到布线48的电流例如可以由源极跟随电路转换为电位。或者,例如可以由A-D转换器转换为数字信号。注意,在布线48被用作监控线的情况下,显示装置10并不需要包括基准电位生成电路17。另外,在布线48被用作监控线的情况下,像素21可以按列与不同的布线48电连接。

[0083] 作为晶体管53,优选使用0S晶体管。如上所述,例如与使用非晶硅的晶体管相比,0S晶体管的场效应迁移率更高。由此,通过作为晶体管53使用0S晶体管,可以高速地驱动显示装置10。

[0084] 图3A、图3B及图3C是示出图2A所示的像素21所包括的子像素23的结构例子的电路图。图3A所示的子像素23包括像素电路40D及发光元件60。像素电路40D具有对像素电路40C追加了晶体管54及电容58的结构。像素电路40D是4Tr2C型像素电路。

[0085] 在像素电路40D中,晶体管52的源极和漏极中的一个与晶体管54的源极和漏极中的一个电连接。晶体管54的源极和漏极中的另一个与布线45电连接。晶体管54的栅极与布线41c电连接。电容58的一个电极与晶体管52的源极和漏极中的另一个、晶体管53的源极和漏极中的一个、电容57的另一个电极及发光元件60的一个电极电连接。

[0086] 布线41c与扫描线驱动电路11电连接。也就是说,在像素21所包括的子像素23具有图3A所示的结构时,在显示装置10中作为布线41设置布线41a、布线41b及布线41c。

[0087] 晶体管54被用作开关,其具有根据布线41c的电位控制布线45与晶体管52的源极

和漏极中的一个之间的导通状态及非导通状态的功能。

[0088] 当使晶体管54处于开启状态时,对应于晶体管52的栅极电位的大小的电流例如从布线45向布线47流过。由此,发光元件60发射对应于晶体管52的栅极电位的亮度的光。另一方面,当使晶体管54处于关闭状态时,可以不使电流流过发光元件60,由此可以不使发光元件60发射光。

[0089] 作为晶体管54,优选使用0S晶体管。如上所述,例如与使用非晶硅的晶体管相比,0S晶体管的场效应迁移率更高。由此,通过作为晶体管54使用0S晶体管,可以高速地驱动显示装置10。

[0090] 图3B所示的子像素23包括像素电路40E及发光元件60。像素电路40E具有对像素电路40C追加了晶体管54的结构。像素电路40E是4Tr1C型像素电路。

[0091] 在像素电路40E中,晶体管54的源极和漏极中的一个与晶体管51的源极和漏极中的另一个、晶体管52的栅极及电容57的一个电极电连接。晶体管54的源极和漏极中的另一个与布线49电连接。晶体管54的栅极与布线41c电连接。在子像素23具有图3B所示的结构时,在显示装置10中作为布线41设置布线41a、布线41b及布线41c。

[0092] 当使晶体管54处于开启状态时,晶体管52的栅极电位可以为布线49的电位。在此,对布线49例如可以供应低电位。如上所述,例如,电流不流过发光元件60,所以发光元件60不发射光。

[0093] 图3C所示的子像素23包括像素电路40F及发光元件60。

[0094] 像素电路40F包括晶体管61、晶体管62、晶体管63、晶体管64、晶体管65、晶体管66、电容67及电容68。也就是说,像素电路40F是6Tr2C型像素电路。

[0095] 在像素电路40F中,晶体管61的源极和漏极中的一个与布线45电连接。晶体管61的源极和漏极中的另一个与晶体管62的源极和漏极中的一个电连接。晶体管62的源极和漏极中的一个与晶体管63的源极和漏极中的一个电连接。晶体管61的栅极与布线41d电连接。

[0096] 晶体管62的源极和漏极中的另一个与晶体管63的栅极电连接。晶体管63的栅极与电容67的一个电极电连接。晶体管62的栅极与布线41e电连接。

[0097] 晶体管64的源极和漏极中的一个与布线43电连接。晶体管64的源极和漏极中的另一个与晶体管63的源极和漏极中的另一个电连接。晶体管63的源极和漏极中的另一个与晶体管65的源极和漏极中的一个电连接。晶体管64的栅极与布线41f电连接。

[0098] 晶体管65的源极和漏极中的另一个与晶体管66的源极和漏极中的一个电连接。晶体管66的源极和漏极中的一个与电容67的另一个电极电连接。电容67的另一个电极与电容68的一个电极电连接。电容68的一个电极与发光元件60的一个电极电连接。晶体管65的栅极与布线41g电连接。

[0099] 晶体管66的源极和漏极中的另一个与布线48电连接。晶体管66的栅极与布线41e电连接。

[0100] 电容68的另一个电极与布线41f电连接。发光元件60的另一个电极与布线47电连接。

[0101] 布线41d、布线41e、布线41f及布线41g与扫描线驱动电路11电连接。也就是说,当像素21所包括的子像素23具有图3C所示的结构时,在显示装置10中作为布线41设置布线41d、布线41e、布线41f及布线41g。

[0102] 晶体管61、晶体管62、晶体管64、晶体管65及晶体管66被用作开关。晶体管61具有根据布线41d的电位控制布线45与晶体管62的源极和漏极中的一个及晶体管63的源极和漏极中的一个之间的导通状态和非导通状态的功能。晶体管62具有根据布线41e的电位控制晶体管61的源极和漏极中的另一个及晶体管63的源极和漏极中的一个与晶体管63的栅极及电容67的一个电极之间的导通状态和非导通状态的功能。晶体管64具有根据布线41f的电位控制布线43与晶体管63的源极和漏极中的另一个及晶体管65的源极和漏极中的一个之间的导通状态和非导通状态的功能。晶体管65具有根据布线41g的电位控制晶体管63的源极和漏极中的另一个及晶体管64的源极和漏极中的另一个与发光元件60的一个电极之间的导通状态和非导通状态的功能。晶体管66具有根据布线41e的电位控制布线48与发光元件60的一个电极之间的导通状态和非导通状态的功能。

[0103] 晶体管61至晶体管66优选使用0S晶体管。例如,与使用非晶硅的晶体管相比,0S晶体管的场效应迁移率更高。由此,通过作为晶体管61至晶体管66使用0S晶体管,可以高速地驱动显示装置10。

[0104] <半导体装置的结构例子1>

图4A1是示出本发明的一个方式的显示装置所包括的半导体装置的结构例子的平面图,具体说是示出本发明的一个方式的显示装置所包括的晶体管的晶体管50及其周边的结构例子的平面图。图4B是图4A1所示的点划线A1-A2的截面图。注意,在图4A1中,例如省略绝缘层等的晶体管50的构成要素的一部分。关于晶体管的平面图,后面的附图也省略绝缘层等的构成要素的一部分。

[0105] 例如,可以将晶体管50用作像素21所包括的晶体管。例如,可以将晶体管50用作晶体管51至晶体管54以及晶体管61至晶体管66。此外,也可以将晶体管50用作扫描线驱动电路11所包括的晶体管、信号线驱动电路13所包括的晶体管、电源电路15所包括的晶体管和基准电位生成电路17所包括的晶体管中的至少一部分。

[0106] 晶体管50设置在衬底101上。晶体管50包括导电层111、导电层112、半导体层113、绝缘层105及导电层115。图4A1示出导电层112延伸在与导电层111平行的方向上且延伸在与导电层115垂直的方向上的例子。

[0107] 在图4A1及图4B中,如坐标轴所示,导电层112的延伸方向为X方向。另外,与X方向垂直且例如与衬底101的顶面平行的方向为Y方向,与衬底101的顶面垂直的方向为Z方向。在以后的附图中,X方向、Y方向及Z方向的定义有时与此相同,有时不同。X方向、Y方向及Z方向可以为互相垂直的方向。

[0108] 导电层111被用作晶体管50的源电极和漏电极中的一个。导电层112被用作晶体管50的源电极和漏电极中的另一个。绝缘层105被用作晶体管50的栅极绝缘层。导电层115被用作晶体管50的栅电极。

[0109] 在半导体层113中,在源电极与漏电极之间隔着栅极绝缘层与栅电极重叠的区域的整体被用作沟道形成区域。此外,在半导体层113中,与源电极接触的区域被用作源区域,与漏电极接触的区域被用作漏区域。

[0110] 衬底101上设置有导电层111,衬底101及导电层111上设置有绝缘层103,绝缘层103上设置有导电层112。绝缘层103可以被用作层间绝缘层。导电层111和导电层112具有隔着绝缘层103彼此重叠的区域。在此用作层间绝缘层的绝缘层103的厚度可以比用作晶体管

50的栅极绝缘层的绝缘层105的厚度厚。

[0111] 绝缘层103包括到达导电层111的开口121。导电层112包括到达开口121的开口123。也就是说,开口123具有与开口121重叠的区域。

[0112] 图4A1作为晶体管50的构成要素示出导电层111、导电层112、半导体层113、导电层115、开口121及开口123。在此,图4A2是省略了图4A1所示的构成要素中的导电层115的结构例子。也就是说,图4A2示出导电层111、导电层112、半导体层113、开口121及开口123。另外,图4A3是还省略了图4A2所示的构成要素中的半导体层113的结构例子。也就是说,图4A3示出导电层111、导电层112、开口121及开口123。

[0113] 如图4A3及图4B所示,导电层112在与导电层111重叠的区域中包括开口123。如图4A3所示,导电层112可以具有在从平面看时覆盖开口121的整个外周的结构。在此,导电层112优选不设置在开口121的内部。也就是说,导电层112优选不与绝缘层103的开口121一侧的侧面的接触。

[0114] 图4A1、图4A2及图4A3示出在从平面看时开口121及开口123的形状都呈圆形的例子。通过开口121及开口123的平面形状呈圆形,可以提高形成开口121及开口123时的加工精度,可以形成微细的开口121及开口123。注意,在本说明书等中,圆形不局限于正圆。另外,开口121及开口123的平面形状例如也可以呈椭圆形。

[0115] 图4B示出导电层112的开口123一侧的端部与绝缘层103的开口121一侧的端部一致或大致一致的例子。开口123的平面形状也可以说与开口121的平面形状一致或大致一致。注意,在本说明书等中,导电层112的开口123一侧的端部及开口123的端部是指导电层112的开口123一侧的底面端部。导电层112的底面是指绝缘层103一侧的面。绝缘层103的开口121一侧的端部及开口121的端部是指绝缘层103的开口121一侧的顶面端部。绝缘层103的顶面是指导电层112一侧的面。此外,开口123的平面形状是指导电层112的开口123一侧的底面端部的平面形状。开口121的平面形状是指绝缘层103的开口121一侧的顶面端部的平面形状。

[0116] 注意,端部一致或大致一致也可以说是端部对齐或大致对齐。在端部对齐或大致对齐的情况以及平面形状一致或大致一致的情况下,可以说在从平面看时至少其轮廓的一部分在层叠的各层间彼此重叠。例如,包括上层与下层由相同的掩模图案或其一部分相同的掩模图案被加工的情况。但是,严格地说,有时轮廓不重叠且上层位于下层的内侧或者上层位于下层的外侧,这种情况也可以说端部大致对齐或平面形状大致一致。

[0117] 开口121例如可以使用用来形成开口123的抗蚀剂掩模形成。具体而言,首先,在衬底101上形成导电层111,然后在衬底101及导电层111上形成绝缘层103、绝缘层103上的将在后面工序中成为导电层112的导电膜以及该导电膜上的抗蚀剂掩模。并且,使用该抗蚀剂掩模在该导电膜中形成开口123,然后使用该抗蚀剂掩模在绝缘层103中形成开口121,由此可以使开口121的端部与开口123的端部一致或大致一致。通过采用这种结构,可以简化工序。

[0118] 半导体层113以覆盖开口121及开口123且具有位于开口121及开口123的内部的方式设置。半导体层113具有沿着导电层112的顶面及侧面、绝缘层103的侧面以及导电层111的顶面的形状。半导体层113例如具有与导电层112的顶面及侧面、绝缘层103的侧面以及导电层111的顶面接触的区域。

为 $0.20\mu\text{m}$ 以上且小于 $2.0\mu\text{m}$,更优选为 $0.20\mu\text{m}$ 以上且小于 $1.5\mu\text{m}$,更优选为 $0.30\mu\text{m}$ 以上且小于 $1.5\mu\text{m}$,更优选为 $0.30\mu\text{m}$ 以上且 $1.2\mu\text{m}$ 以下,更优选为 $0.40\mu\text{m}$ 以上且 $1.2\mu\text{m}$ 以下,更优选为 $0.40\mu\text{m}$ 以上且 $1.0\mu\text{m}$ 以下,更优选为 $0.50\mu\text{m}$ 以上且 $1.0\mu\text{m}$ 以下。在图5B中,以点划线的双箭头表示绝缘层103的厚度T103。

[0129] 通过缩小沟道长度L50,可以增大晶体管50的通态电流。由此,通过将晶体管50用于显示装置10所包括的晶体管,例如像素21所包括的晶体管,可以高速地驱动显示装置10。

[0130] 通过调整绝缘层103的厚度T103及角度 $\theta 103$,可以控制沟道长度L50。

[0131] 绝缘层103的厚度T103优选为 $0.01\mu\text{m}$ 以上且小于 $3.0\mu\text{m}$,更优选为 $0.05\mu\text{m}$ 以上且小于 $3.0\mu\text{m}$,更优选为 $0.10\mu\text{m}$ 以上且小于 $3.0\mu\text{m}$,更优选为 $0.15\mu\text{m}$ 以上且小于 $3.0\mu\text{m}$,更优选为 $0.20\mu\text{m}$ 以上且小于 $3.0\mu\text{m}$,更优选为 $0.20\mu\text{m}$ 以上且小于 $2.5\mu\text{m}$,更优选为 $0.20\mu\text{m}$ 以上且小于 $2.0\mu\text{m}$,更优选为 $0.20\mu\text{m}$ 以上且小于 $1.5\mu\text{m}$,更优选为 $0.30\mu\text{m}$ 以上且小于 $1.5\mu\text{m}$,更优选为 $0.30\mu\text{m}$ 以上且 $1.2\mu\text{m}$ 以下,更优选为 $0.40\mu\text{m}$ 以上且 $1.2\mu\text{m}$ 以下,更优选为 $0.40\mu\text{m}$ 以上且 $1.0\mu\text{m}$ 以下,更优选为 $0.50\mu\text{m}$ 以上且 $1.0\mu\text{m}$ 以下。

[0132] 绝缘层103的开口121一侧的侧面优选具有锥形形状。绝缘层103的开口121一侧的侧面与绝缘层103的被形成面(在此,导电层111的顶面)而成的角度 $\theta 103$ 优选小于 90° 。通过减小角度 $\theta 103$,可以提高设置在绝缘层103上的层(例如,半导体层113)的覆盖性。但是,有时由于减小角度 $\theta 103$ 而半导体层113与导电层111的接触面积变小,因此半导体层113与导电层111的接触电阻上升。角度 $\theta 103$ 优选为 45° 以上且小于 90° ,更优选为 50° 以上且小于 90° ,更优选为 55° 以上且小于 90° ,更优选为 60° 以上且小于 90° ,更优选为 60° 以上且 85° 以下,更优选为 65° 以上且 85° 以下,更优选为 65° 以上且 80° 以下,更优选为 70° 以上且 80° 以下。通过将角度 $\theta 103$ 设在上述范围内,可以在缩短晶体管50的沟道长度的同时提高形成在导电层111及绝缘层103上的层(例如,半导体层113)的覆盖性,由此可以抑制该层中产生断开或空洞等不良。此外,可以降低半导体层113与导电层111的接触电阻。

[0133] 在本说明书等中,断开是指层、膜或电极因被形成面的形状(例如,台阶等)而断开分断的现象。

[0134] 注意,例如在图5B中示出在从截面看时绝缘层103的开口121一侧的侧面的形状为直线的结构,但本发明的一个方式不局限于此。在从截面看时绝缘层103的开口121一侧的侧面的形状也可以为曲线,也可以包括侧面的形状为直线的区域及曲线的区域的双方。

[0135] 晶体管50的沟道宽度为与沟道长度方向正交的方向上的源区域的宽度或漏区域的宽度。也就是说,沟道宽度为与沟道长度方向正交的方向上的半导体层113与导电层111接触的区域或半导体层113与导电层112接触的区域。在此,以与沟道长度方向正交的方向上的半导体层113与导电层112接触的区域为晶体管50的沟道宽度进行说明。在图5A及图5B中以实线的双箭头表示晶体管50的沟道宽度W50。沟道宽度W50在从平面看时成为开口123一侧的导电层112的底面端部的长度。

[0136] 沟道宽度W50由开口123的平面形状决定。在图5A及图5B中以双点划线的双箭头表示开口123的宽度D123。宽度D123是指在从平面看时与开口123外接的最小矩形的短边。在通过光刻法形成开口123时,开口123的宽度D123为曝光装置的极限分辨率以上。宽度D123例如优选为 $0.20\mu\text{m}$ 以上且小于 $5.0\mu\text{m}$,更优选为 $0.20\mu\text{m}$ 以上且小于 $4.5\mu\text{m}$,更优选为 $0.20\mu\text{m}$ 以上且小于 $4.0\mu\text{m}$,更优选为 $0.20\mu\text{m}$ 以上且小于 $3.5\mu\text{m}$,更优选为 $0.20\mu\text{m}$ 以上且小于 $3.0\mu\text{m}$,

[0145] 在图6及图7所示的例子中,在导电层111a与导电层115a重叠的区域中,导电层111a上设置有绝缘层103,绝缘层103上设置有绝缘层105,绝缘层105上设置有导电层115a。因此,例如与设置在导电层111a与导电层115a之间的绝缘层只有绝缘层105的情况相比,由导电层111a及导电层115a形成的寄生电容变小。此外,在导电层111b与导电层115a重叠的区域中,导电层111b上设置有绝缘层103,绝缘层103上设置有绝缘层105,绝缘层105上设置有导电层115a。由此,例如与设置在导电层111b与导电层115a之间的绝缘层只有绝缘层105的情况相比,由导电层111b及导电层115a形成的寄生电容变小。由此,可以缩短从扫描线驱动电路11对导电层115a输出信号到该信号供应到像素电路40A的时间。因此,可以高速地驱动本发明的一个方式的显示装置。

[0146] 图8A是对图6所示的平面图追加了发光元件60的像素电极311的结构例子。图8B是沿着图8A所示的点划线B3-B4的截面图,例如示出晶体管52的结构例子。图8B还示出例如晶体管52的上方的层的结构例子。注意,在图8A中,省略图6所示的符号的一部分。

[0147] 以覆盖晶体管51、晶体管52及电容57的方式设置有绝缘层218及绝缘层218上的绝缘层235。绝缘层235上设置有发光元件60,以覆盖发光元件60的方式设置有保护层331。在保护层331上由粘合层142贴合衬底152。

[0148] 发光元件60包括绝缘层235上的像素电极311、像素电极311上的岛状的层313及岛状的层313上的公共电极315。层313至少包括发光层。注意,层313可以说是EL层。另外,公共电极也被称为对置电极。

[0149] 在本说明书等中,岛状是指以同一工序形成并使用同一材料的两个以上的层处于在物理上分离的状态。例如,岛状的发光层意味着该发光层与相邻的发光层物理分离的状态。

[0150] 绝缘层105、绝缘层218及绝缘层235包括到达导电层112b的开口129。以覆盖开口129的方式设置有像素电极311。像素电极311具有沿着绝缘层235的顶面及侧面、绝缘层218的侧面、绝缘层105的侧面以及导电层112b的顶面的形状。像素电极311例如具有与绝缘层235的顶面及侧面、绝缘层218的侧面、绝缘层105的侧面以及导电层112b的顶面接触的区域。像素电极311可以在开口129的内部与导电层112b电连接。

[0151] 可以以覆盖像素电极311的顶面端部的方式设置绝缘层237。绝缘层237被用作分隔壁(也称为堤、堤坝或间隔物)。通过设置绝缘层237,可以抑制像素电极311与公共电极315接触而发光元件60短路。

[0152] 在像素电极311中,以覆盖开口129的方式形成有凹部,该凹部中嵌入有绝缘层237。例如,在形成覆盖像素电极311的顶面端部及开口129的绝缘层237之后,可以使用高精度金属掩模(FMM:Fine Metal Mask)形成层313。

[0153] 注意,像素电极311可以具有与导电层111a的延伸在Y方向上的区域重叠的区域,也可以具有与导电层115a的延伸在X方向上的区域重叠的区域。由此,可以提高像素的开口率。另一方面,通过像素电极311不具有与导电层111a的延伸在Y方向上的区域以及导电层115a的延伸在X方向上的区域重叠的区域,可以抑制起因于供应到导电层111a的信号的噪声以及起因于供应到导电层115a的信号的噪声传播到像素电极311。

[0154] 在衬底152的粘合层142一侧的面也可以设置遮光层317。遮光层317可以设置在相邻的发光元件60之间。通过设置遮光层317,可以遮挡从相邻的子像素23发射的光。由此可

以抑制混色。注意,也可以采用不设置遮光层317的结构。

[0155] <像素的结构例子2>

下面说明其一部分的结构与图6及图7不同的像素电路的结构例子。注意,下面有时适当地省略与图6及图7重复的部分的说明。

[0156] 图9是示出像素电路40A的结构例子的平面图,其中示出布线41与布线43重叠的区域中设置有晶体管51的至少一部分且布线45的延伸在Y方向上的区域中设置有晶体管52的至少一部分的例子。具体而言,图9示出如下例子:布线41与布线43重叠的区域中设置有半导体层113a、开口121a及开口123a,并且布线45的延伸在Y方向上的区域中设置有半导体层113b、开口121b及开口123b。此外,图9示出半导体层113a、开口121a及开口123a与导电层111a的延伸在Y方向上的区域及导电层115a的延伸在X方向上的区域重叠的例子。并且,图9示出半导体层113b、开口121b及开口123b与导电层111b的延伸在Y方向上的区域重叠的例子。

[0157] 通过作为像素电路40A采用图9所示的结构,与作为像素电路40A采用图6所示的结构的情况相比,可以在确保电容57的面积的同时使像素微细化。另一方面,通过作为像素电路40A采用图6所示的结构,与作为像素电路40A采用图9所示的结构的情况相比,可以提高像素电路40A的布局的自由度。

[0158] 图10A是示出像素电路40A的结构例子的平面图,其中示出导电层112a的至少一部分被用作具有信号线的功能的布线43的例子。图10B是图10A所示的点划线B5-B6的截面图。在图10A所示的例子中,导电层112a具有延伸在Y方向上的区域,该区域的一部分与导电层115a重叠。

[0159] 在图10B所示的例子中,开口125以到达导电层111a的方式设置在绝缘层103及绝缘层105中。通过开口125导电层111a与导电层115b电连接。具体而言,例如在开口125的内部,导电层111a与导电层115b接触。

[0160] 在图10A所示的例子中,布线43及布线45是设置在不同层中的导电层。因此,与布线43及布线45为设置在同一层中的导电层的情况相比,可以缩短布线43与布线45间的距离。由此,本发明的一个方式的显示装置可以为高清晰的显示装置。另一方面,如图6所示,通过将导电层111a用作布线43,与图10A所示的结构相比,可以减小形成在布线41与布线43重叠的区域的寄生电容。

[0161] 在此,在图10A所示的例子中,例如导电层111b的延伸在Y方向上的区域与导电层112a的延伸在Y方向上的区域之间的从平面看时的距离可以比导电层111b的延伸在Y方向上的区域的宽度短且可以比导电层112a的延伸在Y方向上的区域的宽度短。换言之,导电层111b延伸在Y方向上的区域与导电层112a延伸在Y方向上的区域之间的X方向上的长度可以比导电层111b延伸在Y方向上的区域的X方向上的长度短且可以比导电层112a延伸在Y方向上的区域的X方向上的长度短。

[0162] 另外,在图10A所示的例子中,例如导电层111b的延伸在Y方向上的区域与导电层112a的延伸在Y方向上的区域之间的从平面看时的距离可以比导电层111a与导电层111b之间的距离短且可以比导电层112a与导电层112b之间的距离短。例如,导电层111b的延伸在Y方向上的区域与导电层112a的延伸在Y方向上的区域之间的距离可以比导电层111a与导电层111b之间的X方向和Y方向的距离中最短的距离短且可以比导电层112a与导电层112b之

间的X方向和Y方向的距离中最短的距离短。

[0163] 注意,在图10A所示的例子中,可以具有导电层111b与导电层112a重叠的区域。此时,从平面看时的导电层111b与导电层112a之间的距离可以说是0。

[0164] 图11是图10A所示的结构变形例子,其中示出布线41与布线43重叠的区域中设置有晶体管51的至少一部分且布线45的延伸在Y方向上的区域中设置有晶体管52的至少一部分的例子。具体而言,图11示出如下例子:布线41与布线43重叠的区域中设置有半导体层113a、开口121a及开口123a,并且布线45的延伸在Y方向上的区域中设置有半导体层113b、开口121b及开口123b。此外,图11示出半导体层113a、开口121a及开口123a与导电层112a的延伸在Y方向上的区域及导电层115a的延伸在X方向上的区域重叠的例子。并且,图11示出半导体层113b、开口121b及开口123b与导电层111b的延伸在Y方向上的区域重叠的例子。

[0165] 图12A是图2B所示的像素电路40C的结构例子的平面图。图12B是图12A所示的点划线B7-B8的截面图,其中示出晶体管53及电容57的结构例子。

[0166] 在图12A及图12B所示的例子中,晶体管51、晶体管52及晶体管53的结构与图4A1及图4B所示的结构同样。在此,晶体管53所包括的导电层111、导电层112、半导体层113及导电层115分别为导电层111c、导电层112b、半导体层113c及导电层115c。另外,设置在晶体管53的开口121及开口123分别为开口121c及开口123c。

[0167] 导电层111c被用作晶体管53的源电极和漏电极中的一个,导电层112b被用作晶体管53的源电极和漏电极中的另一个。在此,图12A示出晶体管52的源电极和漏电极中的另一个、晶体管53的源电极和漏电极中的另一个及电容57的另一个电极使用相同的导电层112b的例子。

[0168] 虽然图12B未图示,但绝缘层105包括到达导电层112a的开口125a,并且通过开口125a导电层112a与导电层115b电连接。具体而言,例如在开口125a的内部,导电层112a与导电层115b接触。

[0169] 在图12A及图12B所示的例子中,导电层115a被用作布线41a,导电层115c的至少一部分被用作布线41b。另外,作为布线48示出导电层131,导电层131与图2A所示的基准电位生成电路17电连接。

[0170] 绝缘层103及绝缘层105包括到达导电层111c的开口125b及到达导电层131的开口125c。通过开口125b导电层111c与导电层119,并且通过开口125c导电层131与导电层119电连接。具体而言,例如在开口125b的内部导电层111c与导电层119接触,在开口125c的内部导电层131与导电层119接触。如上所述,导电层111c与导电层131可以通过导电层119电连接。当导电层111c与导电层131通过导电层119电连接时,可以防止导电层111c与导电层111b接触而短路。

[0171] 导电层131可以设置在与导电层111相同的层中,导电层119可以设置在与导电层115相同的层中。因此,导电层131可以包含与导电层111相同的材料,并且可以通过相同的工序形成。此外,导电层119可以包含与导电层115相同的材料,并且可以通过相同工序形成。例如,导电层111及导电层131可以通过对相同的导电膜进行加工来形成,导电层115及导电层119可以通过对相同的导电膜进行加工来形成。

[0172] 在图12A中,虽然开口125a、开口125b及开口125c的从平面看时的形状为圆形,但是本发明的一个方式不局限于此,可以具有与开口121或开口123可具有的形状同样的形

局限于此,可以具有与开口121或开口123可具有的形状同样的形状。

[0180] 在图14A所示的例子中,布线48是设置在与布线43及布线45不同的层中的导电层。由此,与布线48为设置在与布线43及布线45同一层中的导电层的情况相比,可以缩短布线43与布线48之间的距离及布线45与布线48之间的距离。因此,本发明的一个方式的显示装置可以为高清晰的显示装置。另一方面,如图12A所示,通过将导电层111相同的层中设置的导电层131用作布线48,与图14A所示的结构相比,可以减小形成在布线41a与布线48重叠的区域中的寄生电容及形成在布线41b与布线48重叠的区域中的寄生电容。

[0181] 在此,在图14A所示的例子中,例如导电层111b的延伸在Y方向上的区域与导电层112c的延伸在Y方向上的区域之间的从平面看时的距离可以比导电层111b的延伸在Y方向上的区域的宽度短且可以比导电层112c的延伸在Y方向上的区域的宽度短。换言之,导电层111b延伸在Y方向上的区域与导电层112c延伸在Y方向上的区域之间的X方向上的长度可以比导电层111b延伸在Y方向上的区域的X方向上的长度短且可以比导电层112c延伸在Y方向上的区域中的X方向上的长度短。

[0182] 同样地,例如导电层111a的延伸在Y方向上的区域与导电层112c的延伸在Y方向上的区域之间的从平面看时的距离可以比导电层111a的延伸在Y方向上的区域的宽度短且可以比导电层112c的延伸在Y方向上的区域的宽度短。换言之,导电层111a延伸在Y方向上的区域与导电层112c延伸在Y方向上的区域之间的X方向上的长度可以比导电层111a延伸在Y方向上的区域中的X方向上的长度短且可以比导电层112c延伸在Y方向上的区域中的X方向上的长度短。

[0183] 另外,在图14A所示的例子中,例如导电层111b的延伸在Y方向上的区域与导电层112c的延伸在Y方向上的区域之间的从平面看时的距离可以比导电层111a与导电层111b之间的距离短,可以比导电层111b与导电层111c之间的距离短,可以比导电层112a与导电层112b之间的距离短,且可以比导电层112b与导电层112c之间的距离短。例如,导电层111b的延伸在Y方向上的区域与导电层112c的延伸在Y方向上的区域之间的距离可以比导电层111a与导电层111b之间的X方向和Y方向的距离中最短的距离短,可以比导电层111b与导电层111c之间的X方向和Y方向的距离中最短的距离短,可以比导电层112a与导电层112b之间的X方向和Y方向的距离中最短的距离短,且可以比导电层112b与导电层112c之间的X方向和Y方向的距离中最短的距离短。

[0184] 同样地,例如导电层111a的延伸在Y方向上的区域与导电层112c的延伸在Y方向上的区域之间的从平面看时的距离可以比导电层111a与导电层111b之间的距离短,可以比导电层111b与导电层111c之间的距离短,可以比导电层112a与导电层112b之间的距离短,且可以比导电层112b与导电层112c之间的距离短。例如,导电层111a的延伸在Y方向上的区域与导电层112c的延伸在Y方向上的区域之间的距离可以比导电层111a与导电层111b之间的X方向和Y方向的距离中最短的距离短,可以比导电层111b与导电层111c之间的X方向和Y方向的距离中最短的距离短,可以比导电层112a与导电层112b之间的X方向和Y方向的距离中最短的距离短,且可以比导电层112b与导电层112c之间的X方向和Y方向的距离中最短的距离短。

[0185] 注意,在图14A所示的例子中,也可以具有导电层111b与导电层112c重叠的区域。此时,从平面看时的导电层111b与导电层112c之间的距离可以说是0。同样地,也可以具有

导电层111a与导电层112c重叠的区域。此时,从平面看时的导电层111a与导电层112c之间的距离可以说是0。

[0186] 图15A是图14A所示的结构变形例子,其中示出导电层112b与导电层111c通过设置在与导电层115相同的层中的导电层119电连接的例子。图15B是图15A所示的点划线B7-B8的截面图,其中示出晶体管53及电容57的结构例子。

[0187] 在图15B所示的例子中,到达导电层112b的开口125d1设置在绝缘层105中,通过开口125d1导电层112b与导电层119电连接。具体而言,例如在开口125d1的内部导电层112b与导电层119接触。另外,到达导电层111c的开口125d2设置在绝缘层103及绝缘层105中,通过开口125d2导电层111c与导电层119电连接。具体而言,例如在开口125d2的内部导电层111c与导电层119接触。

[0188] 如上所述,可以使导电层112b与导电层111c通过导电层119电连接。通过本发明的一个方式的显示装置具有这种结构,开口125d(开口125d1及开口125d2)可以使用与开口125a相同的工序形成。

[0189] 图16是图14A所示的结构变形例子,其中示出布线41a与布线43重叠的区域中设置有晶体管51的至少一部分的例子。此外,还示出布线45的延伸在Y方向上的区域中设置有晶体管52的至少一部分的例子。并且,还示出布线41b的延伸在X方向上的区域中设置有晶体管53的至少一部分的例子。具体而言,图16示出布线41与布线43重叠的区域中设置有半导体层113a、开口121a及开口123a的例子。另外,图16示出布线45的延伸在Y方向上的区域中设置有半导体层113b、开口121b及开口123b的例子。另外,图16示出布线41b的延伸在X方向上的区域中设置有半导体层113c、开口121c及开口123c的例子。另外,图16示出半导体层113a、开口121a及开口123a与导电层111a的延伸在Y方向上的区域及导电层115a的延伸在X方向上的区域重叠的例子。另外,图16示出半导体层113b、开口121b及开口123b与导电层111b的延伸在Y方向上的区域重叠的例子。另外,图16示出半导体层113c、开口121c及开口123c与导电层115c的延伸在X方向上的区域重叠的例子。再者,图16示出开口125d与导电层115b重叠的例子。

[0190] 通过作为像素电路40C例如采用图16所示的结构,与作为像素电路40C采用图14A所示的结构的情况相比,可以在确保电容57的面积的同时使像素微细化。另一方面,通过作为像素电路40C采用图14A所示的结构,与作为像素电路40C采用图16所示的结构的情况相比,可以提高像素电路40C的布局的自由度。

[0191] 图17、图18及图19分别是图14A、图15A及图16所示的结构变形例子,其中示出相邻的两列的像素电路40C共同使用导电层112c的例子。图17、图18及图19示出第j列的像素电路40C与第j+1列的像素电路40C共同使用导电层112c的例子。另外,图17、图18及图19示出如下情况的例子:电连接于设置在第j列的像素电路40C中的晶体管52的导电层111b的延伸在Y方向上的区域与电连接于设置在第j+1列的像素电路40C中的晶体管52的导电层111b的延伸在Y方向上的区域之间设置有导电层112c的延伸在Y方向上的区域。

[0192] 在图17、图18及图19所示的例子中,与图14A、图15A及图16所示的例子相比,可以减少设置在本发明的一个方式的显示装置中的导电层112c的个数,由此可以实现高清晰的显示装置。另一方面,在图14A、图15A及图16所示的例子中,与图17、图18及图19所示的例子相比,可以减少导电层112c的负载。因此,可以实现高速驱动的显示装置。

内部导电层111b与导电层135接触。

[0204] 通过作为本发明的一个方式的显示装置采用图24A所示的结构,可以抑制图2A所示的电源电路15所生成的电源电位在供应到像素电路40C之前降低。尤其是,可以适当地抑制电源电路15所生成的电源电位在供应到离电源电路15的布线距离长的像素电路40C之前降低。

[0205] 图25是图24A所示的结构的变形例子,其中示出布线41a与布线43重叠的区域中设置有晶体管51的至少一部分的例子。另外,还示出布线45的延伸在Y方向上的区域中设置有晶体管52的至少一部分的例子。并且,还示出布线41b与布线48重叠区域中设置有晶体管53的至少一部分的例子。

[0206] 图26A是图22A所示的结构的变形例子,其中示出导电层111b与导电层135通过设置在与导电层115相同的层中的导电层137电连接的例子。图26A示出像素电路40A的结构例子。图26B是图26A所示的点划线C1-C2的截面图,其中示出晶体管52的结构例子。

[0207] 在图26B所示的例子中,到达导电层111b的开口127a设置在绝缘层103及绝缘层105中,通过开口127a导电层111b与导电层137电连接。具体而言,例如在开口127a的内部导电层111b与导电层137接触。另外,到达导电层135的开口127b设置在绝缘层105中,并且通过开口127b导电层135与导电层137电连接。具体而言,例如在开口127b的内部导电层135与导电层137接触。

[0208] 如上所述,可以使导电层111b与导电层135通过导电层137电连接。通过本发明的一个方式的显示装置具有这种结构,开口127(开口127a及开口127b)可以使用与开口125相同的工序形成。

[0209] 图27是图26A所示的结构的变形例子,其中示出布线41与布线43重叠的区域中设置有晶体管51的至少一部分且布线45的延伸在Y方向上的区域中设置有晶体管52的至少一部分的例子。

[0210] 图28A是图24A所示的结构的变形例子,其中示出导电层111b与导电层135通过设置在与导电层115相同的层中的导电层137电连接的例子。图28A示出像素电路40C的结构例子。图28B是图28A所示的点划线C3-C4的截面图,其中示出晶体管53的结构例子。

[0211] 图28A示出将导电层115c的延伸在X方向上的区域设置在晶体管52与晶体管53之间以防止导电层115c与导电层137接触的例子。

[0212] 图29是图28A所示的结构的变形例子,其中示出布线41a与布线43重叠的区域中设置有晶体管51的至少一部分,布线45的延伸在Y方向上的区域中设置有晶体管52的至少一部分,并且布线41b与布线48重叠的区域中设置有晶体管53的至少一部分的例子。

[0213] 图30A是图22A所示的结构的变形例子,其中示出导电层135设置在与导电层115相同的层中的例子。图30A示出像素电路40A的结构例子。图30B是图30A所示的点划线C1-C2的截面图,其中示出晶体管52的结构例子。

[0214] 图31是图30A所示的结构的变形例子,其中示出布线41与布线43重叠的区域中设置有晶体管51的至少一部分,并且布线45的延伸在Y方向上的区域中设置有晶体管52的至少一部分的例子。

[0215] 图32A是图30A所示的结构的变形例子,其中示出导电层112a的至少一部分被用作具有信号线的功能的布线43的例子。图32B是图32A所示的点划线C1-C2的截面图。

[0216] 图33是图32A所示的结构变形例子,其中示出布线41与布线43重叠的区域中设置有晶体管51的至少一部分,并且布线45的延伸在Y方向上的区域中设置有晶体管52的至少一部分的例子。

[0217] 图34A、图34B、图35、图36A、图36B及图37分别是图30A、图30B、图31、图32A、图32B及图33所示的结构变形例子,其中示出导电层111b与导电层135通过设置在与导电层112相同的层中的导电层137电连接的例子。

[0218] 在图34A、图34B、图35、图36A、图36B及图37所示的例子中,到达导电层111b的开口127a设置在绝缘层103中,并且通过开口127a导电层111b与导电层137电连接。具体而言,例如在开口127a的内部导电层111b与导电层137接触。另外,到达导电层137的开口127b设置在绝缘层105中,并且通过开口127b导电层137与导电层135电连接。具体而言,例如在开口127b的内部导电层137与导电层135接触。如上所述,导电层111b与导电层135可以通过导电层137电连接。注意,图34A、图34B、图35、图36A、图36B及图37所示的开口127a及开口127b的结构可以应用于开口125b及开口125c。此外,图34A、图34B、图35、图36A、图36B及图37所示的导电层137的结构可以应用于导电层119。

[0219] 图38A是图34A所示的结构变形例子,与图34A不同之处在于其中设置有导电层137的层。图38A示出像素电极311并示出导电层137设置在与像素电极311相同的层中的例子。由此,在图38A所示的例子中,导电层137可以包含与像素电极311相同的材料,并且可以通过相同的工序形成。例如,像素电极311及导电层137可以通过对相同的导电膜进行加工来形成。另外,图38B是图38A所示的点划线C5-C6的截面图,例如示出晶体管52的结构例子。图38B例如还示出晶体管52的上方的层的结构例子。注意,在图38A中,省略图34A所示的符号的一部分。

[0220] 虽然图38A中示出像素电极311不与导电层111a的延伸在Y方向上的区域、导电层111b的延伸在Y方向上的区域、导电层115a的延伸在X方向上的区域以及导电层135的延伸在X方向上的区域重叠的例子,但像素电极311也可以具有与上述区域中的至少一个重叠的区域。由此,可以提高像素的开口率。另一方面,通过采用像素电极311不重叠于上述区域的结构,可以抑制起因于导电层111a、导电层111b、导电层115a及导电层135的噪声传播到像素电极311。尤其是,通过像素电极311不重叠于被供应影像信号的导电层111a的延伸在Y方向上的区域以及被供应扫描信号的导电层115a的延伸在X方向上的区域,可以有效地抑制噪声传播到像素电极311。

[0221] 以覆盖晶体管51、晶体管52及电容57的方式设置绝缘层218及绝缘层218上的绝缘层235。绝缘层105、绝缘层218及绝缘层235包括到达导电层112b的开口129。设置在绝缘层235的上方的构成要素以及开口129的说明等例如可以参照图8B的说明。

[0222] 在图38B所示的例子中,到达导电层111b的开口127a设置在绝缘层103、绝缘层105、绝缘层218及绝缘层235中。另外,到达导电层135的开口127b设置在绝缘层218及绝缘层235中。在此,开口127a及开口127b可以使用与开口129相同的工序形成。

[0223] 导电层137以覆盖开口127a及开口127b的方式设置。导电层137具有沿着绝缘层235的顶面和侧面、绝缘层218的侧面、绝缘层105的侧面、绝缘层103的侧面、导电层111b的顶面以及导电层135的顶面的形状。导电层137具有与绝缘层235的顶面和侧面、绝缘层218的侧面、绝缘层105的侧面、绝缘层103的侧面、导电层111b的顶面以及导电层135接触的区

氧化物等。或者,可以使用具有非晶结构的上述氧化物。例如,可以使用具有非晶结构的铟氧化物或者具有非晶结构的铟锡氧化物等。

[0234] 尤其是,元素M优选为选自镓、铝、铊和锡中的一种或多种。尤其是,元素M优选为镓。

[0235] 在此,半导体层113所包含的金属氧化物的组成给晶体管50的电特性及可靠性带来很大的影响。

[0236] 例如,通过提高金属氧化物的铟的含有率,可以实现通态电流高的晶体管。

[0237] 在作为半导体层113使用In-Zn氧化物的情况下,优选使用铟的原子数比为锌的原子数比以上的金属氧化物。例如,可以使用金属元素的原子数比为In:Zn=1:1、In:Zn=2:1、In:Zn=3:1、In:Zn=4:1、In:Zn=5:1、In:Zn=7:1、In:Zn=10:1或其附近的金属氧化物。

[0238] 在作为半导体层113使用In-Sn氧化物的情况下,优选使用铟的原子数比为锡的原子数比以上的金属氧化物。例如,可以使用金属元素的原子数比为In:Sn=1:1、In:Sn=2:1、In:Sn=3:1、In:Sn=4:1、In:Sn=5:1、In:Sn=7:1、In:Sn=10:1或其附近的金属氧化物。

[0239] 在作为半导体层113使用In-M-Zn氧化物时,可以使用相对于金属元素的原子数的铟的原子数比高于元素M的原子数比的金属氧化物。再者,更优选使用锌的原子数比高于元素M的原子数比的金属氧化物。例如,半导体层113可以使用金属元素的原子数比为In:M:Zn=2:1:3、In:M:Zn=3:1:2、In:M:Zn=4:2:3、In:M:Zn=4:2:4.1、In:M:Zn=5:1:3、In:M:Zn=5:1:6、In:M:Zn=5:1:7、In:M:Zn=5:1:8、In:M:Zn=6:1:6、In:M:Zn=10:1:3、In:M:Zn=10:1:6、In:M:Zn=10:1:7、In:M:Zn=10:1:8、In:M:Zn=5:2:5、In:M:Zn=10:1:10、In:M:Zn=20:1:10、In:M:Zn=40:1:10或其附近的金属氧化物。

[0240] 注意,在作为元素M包含多个金属元素时,该金属元素的原子数比的总计可以为元素M的原子数比。例如,在采用作为元素M包含镓及铝的In-Ga-Al-Zn氧化物时,镓的原子数比和铝的原子数比的总计可以为元素M的原子数比。此外,铟、元素M及锌的原子数比优选在上述范围内。

[0241] 优选使用如下金属氧化物:金属氧化物中的相对于金属元素的原子数的铟的原子数的比率为30原子%以上且100原子%以下,优选为30原子%以上且95原子%以下,更优选为35原子%以上且95原子%以下,更优选为35原子%以上且90原子%以下,更优选为40原子%以上且90原子%以下,更优选为45原子%以上且90原子%以下,更优选为50原子%以上且80原子%以下,更优选为60原子%以上且80原子%以下,更优选为70原子%以上且80原子%以下。例如,在作为半导体层113使用In-Ga-Zn氧化物的情况下,相对于铟、元素M及锌的原子数的总计的铟的原子数的比率优选在上述范围内。

[0242] 在本说明书等中,相对于含有的金属元素的原子数的铟的原子数的比率有时记载为铟的含有率。其他金属元素也是同样的。

[0243] 通过提高金属氧化物的铟的含有率,可以实现通态电流高的晶体管。通过将晶体管用于需要高通态电流的晶体管,可以实现具有优异的电特性的显示装置。

[0244] 金属氧化物的组成的分析例如可以使用能量色散X射线分析法(EDX:Energy Dispersive X-ray spectroscopy)、X射线光电子能谱法(XPS:X-ray Photoelectron

Spectroscopy)、电感耦合等离子体质谱分析法(ICP-MS:Inductively Coupled Plasma-Mass Spectrometry)或电感耦合等离子体原子发射光谱法(ICP-AES:Inductively Coupled Plasma-Atomic Emission Spectrometry)。或者,也可以组合多个上述方法而分析。注意,含有率低的元素有时受分析精度的影响实际上的含有率与分析所得的含有率不同。例如,当元素M的含有率低时,有时分析所得的元素M的含有率低于实际上的含有率。

[0245] 在本说明书等中,附近的组成包括所希望的原子数比的 $\pm 30\%$ 的范围。例如,当记载为原子数比为In:M:Zn=4:2:3或其附近的组成时包括如下情况:铟的原子数比为4时,M的原子数比为1以上且3以下,锌的原子数比为2以上且4以下。此外,当记载为原子数比为In:M:Zn=5:1:6或其附近的组成时包括如下情况:铟的原子数比为5时,M的原子数比大于0.1且为2以下,锌的原子数比为5以上且7以下。此外,当记载为原子数比为In:M:Zn=1:1:1或其附近的组成时包括如下情况:铟的原子数比为1时,M的原子数比大于0.1且为2以下,锌的原子数比大于0.1且为2以下。

[0246] 金属氧化物可以适当地利用溅射法或原子层沉积(ALD:Atomic Layer Deposition)法形成。注意,在利用溅射法形成金属氧化物的情况下,有时靶材的原子数比与该金属氧化物的原子数比不同。尤其是,金属氧化物中的锌的原子数比有时小于靶材中的锌的原子数比。具体而言,有时金属氧化物中的锌的原子数比为靶材中的锌的原子数比的40%以上且90%以下左右。

[0247] 在此,说明晶体管的可靠性。作为评价晶体管的可靠性的指标之一,有保持对栅极施加电场的状态的GBT(Gate Bias Temperature:栅极偏置)应力测试。其中,相对于源极电位及漏极电位,对栅极施加正电位(正偏压)的状态下在高温下保持的测试称为PBTS(Positive Bias Temperature Stress)测试,对栅极施加负电位(负偏压)的状态下在高温下保持的测试称为NBTS(Negative Bias Temperature Stress)测试。此外,将在照射光的状态下进行的PBTS测试及NBTS测试分别称为PBTIS(Positive Bias Temperature Illumination Stress)测试及NBTIS(Negative Bias Temperature Illumination Stress)测试。

[0248] 在n型晶体管中,使晶体管开启状态(流过电流的状态)时对栅极施加正电位,因此PBTS测试的阈值电压的变动量是作为晶体管的可靠性指标要着眼的重要因素之一。

[0249] 通过在半导体层113中使用不包含镓或镓的含有率低的金属氧化物,可以实现对于正偏压施加的可靠性高的晶体管。也就是说,可以实现PBTS测试中的阈值电压的变动量小的晶体管。此外,在使用含镓的金属氧化物时,镓的含有率优选比铟的含有率低。由此,可以实现可靠性高的晶体管。

[0250] 作为PBTS测试中的阈值电压的变动的原因之一,可以举出在半导体层和栅极绝缘层的界面或界面附近的缺陷态。缺陷态密度越大,PBTS测试中的劣化越显著。通过降低半导体层的与栅极绝缘层接触的区域镓的含有率,可以抑制该缺陷态的生成。

[0251] 作为通过将不包含镓或镓的含有率低的金属氧化物用于半导体层可以抑制PBTS测试中的阈值电压的变动的理由例如可以考虑如下。包含在金属氧化物中的镓与其他金属元素(例如铟或锌)相比更容易抽吸氧。因此,可推测在包含较多的镓的金属氧化物与栅极绝缘层的界面,通过镓与栅极绝缘层中的过剩氧键合,容易产生载流子(在此是电子)陷阱位点(trap site)。因此,可认为当对栅极施加正电位时,在半导体层与栅极绝缘层的界面

电压的变动量减少。半导体层113所包含的金属氧化物的带隙优选为2.0eV以上,更优选为2.5eV以上,更优选为3.0eV以上,更优选为3.2eV以上,更优选为3.3eV以上,更优选为3.4eV以上,更优选为3.5eV以上。

[0262] 例如,半导体层113可以使用金属元素的原子数比为In:M:Zn=1:1:1、In:M:Zn=1:1:1.2、In:M:Zn=1:3:2、In:M:Zn=1:3:3、In:M:Zn=1:3:4或其附近的金属氧化物。

[0263] 半导体层113尤其可以适当地使用如下金属氧化物:相对于所包含的金属元素的原子数的元素M的原子数的比率为20原子%以上且70原子%以下,优选为30原子%以上且70原子%以下,更优选为30原子%以上且60原子%以下,更优选为40原子%以上且60原子%以下,更优选为50原子%以上且60原子%以下。

[0264] 在作为半导体层113使用In-Ga-Zn氧化物时,可以使用相对于金属元素的原子数的铟的原子数比为镓的原子数比以下的金属氧化物。例如,可以使用金属元素的原子数比为In:Ga:Zn=1:1:1、In:Ga:Zn=1:1:1.2、In:Ga:Zn=1:3:2、In:Ga:Zn=1:3:3、In:Ga:Zn=1:3:4或其附近的金属氧化物。

[0265] 半导体层113尤其可以适当地使用如下金属氧化物:相对于所包含的金属元素的原子数的镓的原子数的比率为20原子%以上且60原子%以下,优选为20原子%以上且50原子%以下,更优选为30原子%以上且50原子%以下,更优选为40原子%以上且60原子%以下,更优选为50原子%以上且60原子%以下。

[0266] 通过对半导体层113使用元素M的含有率高的金属氧化物,可以实现对于光具有高可靠性的晶体管。通过将该晶体管用作需要对于光具有高可靠性的晶体管,可以实现具有高可靠性的显示装置。

[0267] 如上所述,根据用于半导体层113的金属氧化物的组成而晶体管的电特性及可靠性不同。因此,通过根据晶体管所需的电特性及可靠性使金属氧化物的组成不同,可以实现兼具优异的电特性及高可靠性的显示装置。

[0268] 半导体层113也可以具有包括两个以上的金属氧化物层的叠层结构。半导体层113所包括的两个以上的金属氧化物层的组成也可以彼此相同或大致相同。通过采用组成相同的金属氧化物层的叠层结构,例如可以使用相同的溅射靶材形成,因此可以降低制造成本。

[0269] 半导体层113所包括的两个以上的金属氧化物层的组成也可以彼此不同。例如,可以适当地使用In:M:Zn=1:3:4[原子数比]或其附近的组成的第一金属氧化物层以及设置于该第一金属氧化物层上的In:M:Zn=1:1:1[原子数比]或其附近的组成的第二金属氧化物层的叠层结构。此外,作为元素M特别优选使用镓或铝。例如,也可以使用选自铟氧化物、铟镓氧化物和IGZO中的任一个及选自IAZO、IAGZO和ITZO(注册商标)中的任一个的叠层结构等。

[0270] 作为半导体层113优选使用具有结晶性的金属氧化物层。例如,可以使用具有CAAC(c-axis aligned crystal)结构、多晶结构或微晶(nc:nano-crystal)结构等的金属氧化物层。通过将具有结晶性的金属氧化物层用于半导体层113,可以降低半导体层113中的缺陷态密度,由此可以实现可靠性高的显示装置。

[0271] 用于半导体层113的金属氧化物层的结晶性越高,越可以降低半导体层113中的缺陷态密度。另一方面,通过使用结晶性低的金属氧化物层,可以实现能够流过大电流的晶体管。

区域的区域的氧化物半导体的载流子浓度的下限值没有特殊限定,例如,可以将其设定为 $1 \times 10^{-9} \text{cm}^{-3}$ 。

[0281] (绝缘层103)

绝缘层103可以使用无机绝缘材料或有机绝缘材料。绝缘层103也可以具有无机绝缘材料和有机绝缘材料的叠层结构。

[0282] 绝缘层103可以适当地使用无机绝缘材料。作为无机绝缘材料,可以使用氧化物、氧氮化物、氮氧化物和氮化物中的一个或多个。绝缘层103例如可以使用氧化硅、氧氮化硅、氧化铝、氧化钪、氧化钇、氧化锆、氧化镓、氧化铟、氧化镁、氧化镧、氧化铈、氧化钕、氮化硅、氮氧化硅和氮化铝中的一个或多个。

[0283] 注意,在本说明书等中,氧氮化物是指在其组成中含氧量多于含氮量的材料。氮氧化物是指在其组成中含氮量多于含氧量的材料。例如,氧氮化硅是指在其组成中含氧量多于含氮量的材料,而氮氧化硅是指在其组成中含氮量多于含氧量的材料。

[0284] 例如可以利用二次离子质谱分析法(SIMS:Secondary Ion Mass Spectrometry)或X射线光电子能谱法(XPS:X-ray Photoelectron Spectroscopy)等分析方法分析出氧及氮的含量。在目的元素的含有率高(例如为0.5atomic%以上或1atomic%以上)时,优选采用XPS。另一方面,在目的元素的含有率低(例如为1atomic%以下或0.5atomic%以下)时,优选采用SIMS。在比较元素含量时,更优选采用SIMS和XPS的双方分析方法进行复合分析。

[0285] 绝缘层103也可以具有两层以上的叠层结构。在上述示出晶体管50的结构例子的截面图中示出绝缘层103具有绝缘层103a及绝缘层103a上的绝缘层103b的叠层结构。绝缘层103a及绝缘层103b都可以使用可用于上述绝缘层103的材料。注意,绝缘层103a及绝缘层103b可以使用相同材料或不同材料。注意,绝缘层103a也可以具有两层以上的叠层结构。绝缘层103b也可以具有两层以上的叠层结构。

[0286] 绝缘层103a的厚度可以大于绝缘层103b的厚度。绝缘层103a的沉积速度(也称为沉积速率)优选快,例如优选比绝缘层103b的沉积速度快。尤其是,在绝缘层103a的厚度大时,绝缘层103a的沉积速度优选快。通过提高绝缘层103a的沉积速度,可以提高生产率。例如,在提高绝缘层103a的形成时的功率,可以提高沉积速度。

[0287] 绝缘层103a的应力优选小。在绝缘层103a的厚度较大时,绝缘层103a的应力大,有时产生衬底的翘曲。通过减小绝缘层103a的应力,可以抑制衬底翘曲等应力所造成的工序中的问题的发生。

[0288] 绝缘层103b被用作抑制从绝缘层103a脱离气体的阻挡层。绝缘层103b优选使用不容易扩散气体的材料。绝缘层103b优选包括膜密度比绝缘层103a高的区域。通过提高绝缘层103b的膜密度,可以提高阻挡性。绝缘层103b例如可以使用含氮量比绝缘层103a多的材料。通过增加绝缘层103b的含氮量,可以提高阻挡性。

[0289] 绝缘层103b具有用作抑制从绝缘层103a脱离气体的阻挡层的厚度即可,可以使其厚度比绝缘层103a小。绝缘层103b的沉积速度优选慢,例如比绝缘层103a的沉积速度慢。通过使绝缘层103b的沉积速度变慢,绝缘层103b的膜密度变高,因此可以提高阻挡性。另外,通过提高绝缘层103b的沉积时的衬底温度,绝缘层103b的膜密度变高,因此可以提高阻挡性。

[0290] 膜密度的评价例如可以利用卢瑟福背散射分析(RBS:Rutherford

Backscattering Spectrometry) 或X射线反射测量法 (XRR:X-Ray Reflection)。此外,有时可以利用截面的透射电子显微镜 (TEM:Transmission Electron Microscopy) 图像评价膜密度的不同。在TEM观察中,膜密度高则透射电子 (TE) 图像浓(暗),膜密度低则透射电子 (TE) 图像淡(明)。因此,在透射电子 (TE) 图像中,有时与绝缘层103a相比绝缘层103b呈浓(暗)图像。注意,即使绝缘层103a和绝缘层103b使用相同的材料,但是膜密度不同,因此有时在截面的TEM图像中可以作为对比度的不同观察到它们的边界。

[0291] 绝缘层103b有时包括膜中的氢浓度比绝缘层103a低的区域。绝缘层103a及绝缘层103b的氢浓度的不同例如可以利用二次离子质谱分析法 (SIMS) 进行评价。

[0292] 在此,以半导体层113使用金属氧化物的结构为例,具体说明绝缘层103。

[0293] 在半导体层113使用氧化物半导体时,绝缘层103a及绝缘层103b都可以适当地使用无机绝缘材料。

[0294] 绝缘层103a优选使用氧化物或氧氮化物。绝缘层103a优选使用通过加热释放氧的膜。绝缘层103a例如可以适当地使用氧化硅或氧氮化硅。

[0295] 通过绝缘层103a释放氧,可以将氧从绝缘层103a供应给半导体层113。通过将氧从绝缘层103a供应给半导体层113,尤其供应给半导体层113的沟道形成区域,可以减少半导体层113中的氧空位 (V_O) 及 V_OH 。由此,晶体管50可以为呈现良好的电特性且可靠性高的晶体管。绝缘层103a优选具有高氧扩散系数。通过提高绝缘层103a的氧扩散系数,氧容易扩散到绝缘层103a中,可以高效地将氧从绝缘层103a供应给半导体层113。注意,作为向半导体层113供应氧的处理,还有含氧的气氛下的加热处理以及含氧的气氛下的等离子体处理等。

[0296] 优选的是,从绝缘层103a本身释放的杂质(例如,水及氢)少。通过减少从绝缘层103a的杂质释放,可以抑制杂质扩散到半导体层113。由此,晶体管50可以为呈现良好的电特性且可靠性高的晶体管。

[0297] 绝缘层103a例如可以适当地使用利用等离子体增强化学气相沉积 (PECVD:Plasma Enhanced Chemical Vapor Deposition) 法的氧化硅或氧氮化硅。此时,作为源气体优选使用含硅的气体和含氧的气体的混合气体。作为含硅的气体,例如可以使用硅烷、乙硅烷、丙硅烷和氟化硅烷中的一个或多个。作为含氧的气体,例如可以使用氧 (O_2)、臭氧 (O_3)、一氧化二氮 (N_2O)、一氧化氮 (NO) 和二氧化氮 (NO_2) 中的一个或多个。注意,通过提高形成绝缘层103a时的功率,可以减少从绝缘层103a释放的杂质(例如,水及氢)的量。

[0298] 绝缘层103b优选不容易透过氧。绝缘层103b被用作抑制氧从绝缘层103a脱离的阻挡层。再者,绝缘层103b优选不容易透过氢。绝缘层103b被用作抑制氢从晶体管的外侧通过绝缘层103扩散到半导体层113的阻挡层。绝缘层103b的膜密度优选高。通过提高绝缘层103b的膜密度,可以提高氧及氢的阻挡性。绝缘层103b的膜密度优选比绝缘层103a的膜密度高。当作为绝缘层103a使用氧化硅或氧氮化硅时,绝缘层103b例如可以适当地使用氮化硅、氮氧化硅或氧化铝。绝缘层103b例如优选包括含氮量比绝缘层103a多的区域。绝缘层103b例如可以使用含氮量比绝缘层103a多的材料。绝缘层103b优选使用氮化物或氮氧化物。绝缘层103b例如可以适当地使用氮化硅或氮氧化硅。

[0299] 在绝缘层103a所包含的氧从绝缘层103a的不与半导体层113接触的区域(例如,绝缘层103a的顶面)向上方扩散时,有时从绝缘层103a供应给半导体层113的氧的量减少。通过在绝缘层103a上设置绝缘层103b,可以抑制包含在绝缘层103a中的氧从绝缘层103a的不

与半导体层113接触的区域扩散。因此,从绝缘层103a供应给半导体层113的氧的量得到增加,因此可以降低半导体层113中的氧空位 (V_o) 及 V_oH 。因此,晶体管50可以为呈现良好的电特性且可靠性高的晶体管。

[0300] 有时由于包含在绝缘层103a中的氧而导电层112被氧化,因此电阻变高。此外,有时由于包含在绝缘层103a中的氧而导电层112被氧化,因此从绝缘层103a供应给半导体层113的氧的量变少。通过在绝缘层103a上设置绝缘层103b,可以抑制导电层112被氧化而电阻变高。同时,从绝缘层103a供应给半导体层113的氧的量得到增加,可以降低半导体层113中的氧空位 (V_o) 及 V_oH 。由此,晶体管50可以为呈现良好的电特性且可靠性高的晶体管。

[0301] 在氢扩散到半导体层113时,有时与包含在氧化物半导体中的氧原子起反应而成为水,形成氧空位 (V_o)。再者,有时形成 V_oH 而载流子浓度变高。通过在绝缘层103a上设置绝缘层103b,可以降低半导体层113中的氧空位 (V_o) 及 V_oH 。由此,晶体管50可以为呈现良好的电特性且可靠性高的晶体管。

[0302] 绝缘层103b优选具有用作氧及氢的阻挡层的厚度。在绝缘层103b的厚度小时,有时作为阻挡层的功能降低。另一方面,在绝缘层103b的厚度大时,半导体层113的与绝缘层103a接触的区域变窄,有时从绝缘层103a供应给半导体层113的氧的量变少。绝缘层103b的厚度也可以比绝缘层103a的厚度小。绝缘层103b的厚度优选为5nm以上且100nm以下,更优选为5nm以上且70nm以下,更优选为10nm以上且70nm以下,更优选为10nm以上且50nm以下,更优选为20nm以上且50nm以下,更优选为20nm以上且40nm以下。通过使绝缘层103b的厚度在上述范围内,可以降低半导体层113中,尤其是沟道形成区域中的氧空位 (V_o) 及 V_oH 。因此,晶体管50可以为呈现良好的电特性且可靠性高的晶体管。

[0303] 优选的是,从绝缘层103b本身释放的杂质(例如,水及氢)少。通过减少从绝缘层103b的杂质释放,可以抑制杂质扩散到半导体层113。由此,晶体管50可以为呈现良好的电特性且可靠性高的晶体管。

[0304] 在晶体管50中,半导体层113的与绝缘层103接触的区域可以被用作沟道形成区域。也就是说,选择性地将氧供应给沟道形成区域,由此可以降低氧空位 (V_o) 及 V_oH 。因此,晶体管50可以为呈现良好的电特性且可靠性高的晶体管。

[0305] (导电层111、导电层112及导电层115)

用作源电极或漏电极的导电层111及导电层112以及用作栅电极的导电层115可以分别使用铬、铜、铝、镁、金、银、锌、钼、钽、钛、钨、锰、镍、铁、钴、钌和铌中的一个或多个或者以上述金属中的一个或多个为成分的合金形成。导电层111、导电层112及导电层115可以适当地使用包含铜、银、金和铝中的一个或多个的低电阻的导电材料。尤其是,铜或铝在量产性上具有优势,因此是优选的。

[0306] 导电层111、导电层112及导电层115可以使用金属氧化物(也称为氧化物导体)。作为氧化物导体(OC:Oxide Conductor),例如可以举出In-Sn氧化物(ITO)、In-W氧化物、In-W-Zn氧化物、In-Ti氧化物、In-Ti-Sn氧化物、In-Zn氧化物、In-Sn-Si氧化物(ITSO)及In-Ga-Zn氧化物。

[0307] 在此,对氧化物导体(OC)进行说明。例如,在具有半导体特性的金属氧化物中形成氧空位,对该氧空位添加氢而在导带附近形成供体能级。其结果,金属氧化物的导电性增高,而成为导体。可以将成为导体的金属氧化物称为氧化物导体。

[0308] 作为导电层111、导电层112及导电层115,也可以采用含有上述氧化物导体(金属氧化物)的导电层和含有金属或合金的导电层的叠层结构。通过使用含有金属或合金的导电层,可以降低布线电阻。

[0309] 作为导电层111、导电层112及导电层115,也可以应用Cu-X合金(X为Mn、Ni、Cr、Fe、Co、Mo、Ta或Ti)。通过使用Cu-X合金,可以以湿蚀刻工艺进行加工,从而可以抑制制造成本。

[0310] 注意,导电层111、导电层112及导电层115可以使用彼此相同的材料或不同的材料。

[0311] 在此,以作为半导体层113使用金属氧化物的结构为例,对导电层111及导电层112进行具体说明。

[0312] 在作为半导体层113使用氧化物半导体时,由于包含在半导体层113中的氧而导电层111及导电层112被氧化,有时电阻变高。由于包含在绝缘层103a中的氧而导电层111及导电层112被氧化,有时电阻变高。此外,由于包含在半导体层113中的氧而导电层111及导电层112被氧化,有时半导体层113中的氧空位(V_O)增加。由于包含在绝缘层103a中的氧而导电层111及导电层112被氧化,有时从绝缘层103a供应给半导体层113的氧的量减少。

[0313] 导电层111及导电层112优选都使用不容易氧化的材料。导电层111及导电层112优选都使用氧化物导体。例如,可以适当地使用In-Sn氧化物(ITO)或In-Sn-Si氧化物(ITSO)。导电层111及导电层112也可以都使用氮化物导体。作为氮化物导体可以举出氮化钽及氮化钛。导电层111及导电层112也可以具有上述材料的叠层结构。

[0314] 通过导电层111及导电层112使用不容易氧化的材料,可以抑制由于包含在半导体层113中的氧或包含在绝缘层103a中的氧被氧化而电阻变高。此外,可以在半导体层113中的氧空位(V_O)的增加得到抑制的同时增加从绝缘层103a供应给半导体层113的氧的量。因此,可以降低半导体层113中的氧空位(V_O)及 V_OH 。由此,晶体管50可以为呈现良好的电特性且可靠性高的晶体管。注意,导电层111及导电层112可以使用相同材料或不同材料。

[0315] (绝缘层105)

用作栅极绝缘层的绝缘层105的缺陷密度优选低。在绝缘层105的缺陷密度较低时,可以实现呈现良好的电特性的晶体管。再者,绝缘层105优选具有高绝缘耐压。由于绝缘层105的绝缘耐压高,所以晶体管50可以为可靠性高的晶体管。

[0316] 绝缘层105例如可以使用具有绝缘性的氧化物、氧氮化物、氮氧化物和氮化物中的一个或多个。绝缘层105可以使用氧化硅、氧氮化硅、氮氧化硅、氮化硅、氧化铝、氧氮化铝、氮氧化铝、氮化铝、氧化铪、氧氮化铪、氧化镓、氧氮化镓、氧化铋、氧氮化铋和Ga-Zn氧化物中的一个或多个。绝缘层105也可以为单层或叠层。绝缘层105例如也可以具有氧化物及氮化物的叠层结构。

[0317] 注意,在微细晶体管中,在栅极绝缘层的厚度小时,有时泄漏电流增大。通过栅极绝缘层使用相对介电常数高的材料(也称为high-k材料),可以在保持物理厚度的同时实现晶体管驱动时的低电压化。作为high-k材料,可以举出氧化镓、氧化铪、氧化锆、含有铝及铪的氧化物、含有铝及铪的氧氮化物、含有硅及铪的氧化物、含有硅及铪的氧氮化物以及含有硅及铪的氮化物。

[0318] 优选的是,从绝缘层105本身释放的杂质(例如,水及氢)少。由于从绝缘层105释放

的杂质少,所以可以抑制杂质扩散到半导体层113。由此,晶体管50可以为呈现良好的电特性且可靠性高的晶体管。

[0319] 由于绝缘层105形成于半导体层113上,所以优选为在给半导体层113造成的损伤少的条件下形成的膜。例如,优选在沉积速度充分慢的条件下,具体地是其沉积速度比绝缘层103b慢的条件下形成。例如,在利用PECVD法形成绝缘层105时,通过在低功率的条件下形成,可以使给半导体层113造成的损伤较小。

[0320] 在此,以半导体层113使用金属氧化物的结构为例,对绝缘层105进行具体说明。

[0321] 为了提高与半导体层113的界面特性,绝缘层105优选使用氧化物。绝缘层105例如可以适当地使用氧化硅和氮化硅中的一个以上。此外,绝缘层105更优选使用通过加热释放氧的膜。

[0322] 注意,绝缘层105也可以具有叠层结构。绝缘层105可以具有接触于半导体层113一侧的氧化物膜与接触于导电层115一侧的氮化物膜的叠层结构。作为该氧化物膜,例如可以适当地使用氧化硅和氮化硅中的一个以上。作为该氮化物膜,可以适当地使用氮化硅。在绝缘层105具有叠层结构时,对绝缘层105的至少与半导体层113接触一侧使用氧化物,可以提高与半导体层113的界面特性,因此是优选的。

[0323] (衬底101)

虽然例如对衬底101的材质没有特别的限制,但是至少需要具有能够承受后续的热处理的耐热性。例如,可以使用以硅或碳化硅为材料的单晶半导体衬底或多晶半导体衬底、硅锗等的化合物半导体衬底、SOI衬底、玻璃衬底、石英衬底、蓝宝石衬底、陶瓷衬底或者有机树脂衬底作为衬底101。另外,也可以将上述衬底上设置有半导体元件的衬底用作衬底101。再者,也可以将印刷电路板用作衬底101。注意,半导体衬底及绝缘性衬底的形状可以为圆形或角形。

[0324] 作为衬底101,也可以使用柔性衬底,并且例如在柔性衬底上直接形成晶体管50。或者,也可以在衬底101与晶体管50等之间设置剥离层。当剥离层上制造显示装置的一部分或全部,然后将其从衬底101分离并转置到其他衬底上时可以使用剥离层。此时,也可以将晶体管50等转置到耐热性低的衬底或柔性衬底上。

[0325] (绝缘层218)

绝缘层218优选使用不容易扩散杂质的材料。因此,绝缘层218被用作抑制杂质从外部扩散到晶体管的阻挡层。作为杂质例如可以举出水及氢。通过设置绝缘层218,可以提高显示装置的可靠性。

[0326] 绝缘层218可以为包含无机材料的绝缘层或包含有机材料的绝缘层。绝缘层218例如可以适当地使用氧化物或氮化物等的无机材料。更具体而言,可以使用氮化硅、氮氧化硅、氧氮化硅、氧化铝、氧氮化铝、氮化铝、氧化镓和铝酸镓中的一个或多个。例如,氮氧化硅由于从氮氧化硅本身释放的杂质(例如,水及氢)少且可以被用作抑制杂质从晶体管的上侧扩散到晶体管的阻挡层,所以可以适当地用于绝缘层218。作为有机材料例如可以使用丙烯酸树脂和聚酰亚胺树脂中的一个或多个。作为有机材料也可以使用感光性材料。此外,也可以层叠两层以上的上述绝缘膜而使用。绝缘层218也可以具有包含无机材料的绝缘层及包含有机材料的绝缘层的叠层结构。

[0327] (绝缘层235)

绝缘层235具有使起因于晶体管51、晶体管52及电容57等的凹凸变小的功能。在本说明书等中,有时将绝缘层235记为平坦化层。

[0328] 作为绝缘层235,可以适当地使用包含有机材料的绝缘层。作为有机材料,优选使用感光性有机树脂,例如优选使用包含丙烯酸树脂的感光性的树脂组成物。注意,在本说明书等中,丙烯酸树脂不是仅指聚甲基丙烯酸酯或甲基丙烯酸树脂,有时也指广义上的丙烯酸类聚合物整体。

[0329] 作为绝缘层235也可以使用丙烯酸树脂、聚酰亚胺树脂、环氧树脂、酰亚胺树脂、聚酰胺树脂、聚酰亚胺酰胺树脂、硅酮树脂、硅氧烷树脂、苯并环丁烯类树脂、酚醛树脂及上述树脂的前体等。另外,作为绝缘层235,也可以使用聚乙烯醇(PVA)、聚乙烯醇缩丁醛、聚乙烯吡咯烷酮、聚乙二醇、聚甘油、普鲁兰、水溶性纤维素或者醇可溶性聚酰胺树脂等有机材料。另外,作为感光性树脂也可以使用光致抗蚀剂。作为感光性有机树脂,可以使用正型材料或负型材料。

[0330] 绝缘层235也可以具有有机绝缘层及无机绝缘层的叠层结构。例如,绝缘层235可以具有有机绝缘层及该有机绝缘层上的无机绝缘层的叠层结构。通过在绝缘层235的最表面上设置无机绝缘层,可以将该无机绝缘层用作蚀刻保护层。由此,可以抑制在形成像素电极311时绝缘层235的一部分被蚀刻而绝缘层235的平坦性下降。

[0331] 在发光元件60的被形成面的绝缘层235的顶面的平坦性低时,例如,有时因公共电极315的断开而发生连接不良。另外,在绝缘层235的顶面的平坦性低时,有时公共电极315的厚度局部性地减薄而电阻上升。此外,在绝缘层235的顶面的平坦性低时,有时形成在绝缘层235上的层的加工精度降低。通过使绝缘层235的顶面平坦,例如设置在绝缘层235上的发光元件60的加工精度得到提高,因此可以实现清晰度高的显示装置。此外,可以抑制因公共电极315的断开而发生的连接不良以及公共电极315的厚度局部性地减薄而电阻上升,因此可以实现显示质量高的显示装置。

[0332] 注意,有时在形成像素电极311时绝缘层235的一部分被去除。绝缘层235也可以在不与像素电极311重叠的区域中具有凹部。

[0333] (绝缘层237)

绝缘层237可以为包含无机材料的绝缘层或包含有机材料的绝缘层。绝缘层237可以使用可用于绝缘层218的材料或可用于绝缘层235的材料。绝缘层237也可以具有包含无机材料的绝缘层及包含有机材料的绝缘层的叠层结构。

[0334] (保护层331)

保护层331可以具有单层结构或两层以上的叠层结构。另外,对保护层331的导电性没有限制。保护层331可以使用绝缘膜、半导体膜和导电膜中的至少一种。

[0335] 通过保护层331包括无机膜,可以抑制公共电极315被氧化以及杂质(水分及氧等)进入发光元件60。因此,发光元件60的劣化得到抑制,而可以提高显示装置的可靠性。

[0336] 保护层331例如可以使用氧化绝缘膜、氮化绝缘膜、氧氮化绝缘膜或氮氧化绝缘膜等无机绝缘膜。保护层331可以为包含无机材料的绝缘层。作为保护层331,例如可以使用氧化绝缘膜、氮化绝缘膜、氧氮化绝缘膜或氮氧化绝缘膜等无机绝缘膜。保护层331可以具有单层结构或叠层结构。作为氧化绝缘膜,可以举出氧化硅膜、氧化铝膜、氧化镁膜、铟镓锌氧化物膜、氧化镓膜、氧化锗膜、氧化钇膜、氧化钆膜、氧化镧膜、氧化钕膜、氧化铈膜及氧化钽

膜等。作为氮化绝缘膜,可以举出氮化硅膜及氮化铝膜等。作为氧氮化绝缘膜可以举出氧氮化硅膜及氧氮化铝膜等。作为氮氧化绝缘膜,可以举出氮氧化硅膜及氮氧化铝膜等。尤其是,保护层331优选包括氮化绝缘膜或氮氧化绝缘膜,更优选包括氮化绝缘膜。

[0337] 另外,也可以将包含In-Sn氧化物(ITO)、In-Zn氧化物、Ga-Zn氧化物、Al-Zn氧化物或In-Ga-Zn氧化物(IGZO)等的无机膜用于保护层331。该无机膜优选具有高电阻,具体而言,该无机膜优选具有比公共电极315高的电阻。该无机膜还可以包含氮。

[0338] 在经过保护层331提取发光元件60的发光的情况下,保护层331的可见光透过性优选高。例如,ITO、IGZO以及氧化铝都是可见光透过性高的无机材料,所以是优选的。

[0339] 作为保护层331,例如可以使用氧化铝膜和氧化铝膜上的氮化硅膜的叠层结构或者氧化铝膜和氧化铝膜上的IGZO膜的叠层结构等。通过使用该叠层结构,可以抑制杂质(水及氧等)进入EL层一侧。

[0340] 保护层331也可以使用有机材料。例如,作为保护层331也可以使用丙烯酸树脂、聚酰亚胺树脂、环氧树脂、酰亚胺树脂、聚酰胺树脂、聚酰亚胺酰胺树脂、硅酮树脂、硅氧烷树脂、苯并环丁烯类树脂、酚醛树脂或上述树脂的前体等。另外,作为保护层331,也可以使用聚乙烯醇(PVA)、聚乙烯醇缩丁醛、聚乙烯吡咯烷酮、聚乙二醇、聚甘油、普鲁兰、水溶性纤维素或者醇可溶性聚酰胺树脂等有机材料。再者,保护层331也可以包含无机材料和有机材料的双方。

[0341] 保护层331也可以具有使用不同沉积方法形成的两层结构。具体而言,也可以利用ALD法形成保护层331的第一层而利用溅射法形成保护层331的第二层。

[0342] (衬底152)

衬底152可以使用玻璃、石英、陶瓷、蓝宝石、树脂、金属、合金或半导体等。提取来自发光元件60的光一侧的衬底使用使该光透过的材料。通过将具有柔性的材料用于衬底152,可以提高显示装置的柔性。作为衬底152,也可以使用偏振片。再者,作为衬底152,也可以使用贴合薄膜或基材薄膜。

[0343] 作为衬底152,可以使用如下材料:聚对苯二甲酸乙二醇酯(PET)或聚萘二甲酸乙二醇酯(PEN)等聚酯树脂、聚丙烯腈树脂、丙烯酸树脂、聚酰亚胺树脂、聚甲基丙烯酸甲酯树脂、聚碳酸酯(PC)树脂、聚醚砜(PES)树脂、聚酰胺树脂(尼龙或芳族聚酰胺等)、聚硅氧烷树脂、环烯烃树脂、聚苯乙烯树脂、聚酰胺-酰亚胺树脂、聚氨酯树脂、聚氯乙烯树脂、聚偏二氯乙烯树脂、聚丙烯树脂、聚四氟乙烯(PTFE)树脂、ABS树脂或者纤维素纳米纤维等。作为衬底152也可以使用其厚度为具有柔性程度的玻璃。

[0344] 当作为衬底使用薄膜时,有可能因薄膜的吸水而发生显示装置出现皱纹等形状变化。因此,作为衬底优选使用吸水率低的薄膜。例如,优选使用吸水率为1%以下的薄膜,更优选使用吸水率为0.1%以下的薄膜,进一步优选为使用吸水率为0.01%以下的薄膜。

[0345] 此外,可以在衬底152的外侧配置各种光学构件。作为光学构件,可以使用偏振片(例如,圆偏振片)、相位差板、光扩散层(例如,扩散薄膜)、防反射层及聚光薄膜(condensing film)等。此外,在衬底152的外侧也可以配置抑制尘埃的附着的抗静电膜、不容易被弄脏的具有拒水性的膜、抑制使用时的损伤的硬涂膜或冲击吸收层等表面保护层。例如,通过作为表面保护层设置玻璃层或二氧化硅层(SiO_x 层),可以抑制表面被弄脏或受到损伤,所以是优选的。另外,作为表面保护层也可以使用DLC(类金刚石碳)、氧化铝

有生成高电位或低电位并将其供应到布线45的功能。

[0359] 图39B、图39C、图39D、图39E及图39F是示出存储单元420的结构例子的电路图。在此,图39B、图39C、图39D、图39E及图39F所示的存储单元420分别为存储单元420A、存储单元420B、存储单元420C、存储单元420D及存储单元420E。

[0360] 存储单元420A包括晶体管51及电容57。也就是说,存储单元420A是1Tr1C型存储单元。

[0361] 在存储单元420A中,晶体管51的源极和漏极中的一个与布线43电连接。晶体管51的源极和漏极中的另一个与电容57的一个电极电连接。晶体管51的栅极与布线41电连接。电容57的另一个电极与布线45电连接。

[0362] 在存储单元420A中,当使晶体管51处于开启状态时,数据通过布线43写入到存储单元420A,当使晶体管51处于关闭状态时,保持被写入的数据。另外,通过使晶体管51处于开启状态,可以将存储单元420A所保持的数据输出到布线43,所以位线驱动电路413可以读出该数据。

[0363] 存储单元420B包括晶体管51、晶体管52及电容57。也就是说,存储单元420B是2Tr1C型存储单元。

[0364] 存储单元420B与作为布线41的布线41a及布线41d以及作为布线43的布线43a及布线43b电连接。具体而言,晶体管51的源极和漏极中的一个与布线43a电连接。晶体管51的源极和漏极中的另一个与电容57的一个电极电连接。电容57的一个电极与晶体管52的栅极电连接。晶体管51的栅极与布线41a电连接。电容57的另一个电极与布线41d电连接。晶体管52的源极和漏极中的一个与布线43b电连接。晶体管52的源极和漏极中的另一个与布线45电连接。

[0365] 在存储单元420B中,当使晶体管51处于开启状态时,数据通过布线43a写入到存储单元420B,当使晶体管51处于关闭状态时,保持被写入的数据。由此,在存储单元420B中,布线41a可以说是写入字线,布线43a可以说是写入位线。另外,通过控制布线41d的电位,因电容耦合而使晶体管52的栅极电位变化,由此可以将布线43b的电位设定为对应于存储单元420B所保持的数据的电位。由此,位线驱动电路413可以读出存储单元420B所保持的数据。如此,在存储单元420B中,布线41d可以说是读出字线,布线43b可以说是读出位线。

[0366] 存储单元420C是存储单元420B的变形例子,其中晶体管52的源极和漏极中的另一个与布线41d电连接,电容57的另一个电极与布线45电连接。通过由字线驱动电路411控制晶体管52的源极和漏极中的另一个的电位,存储单元420C可以将存储单元420C所保持的数据输出到布线43b。

[0367] 存储单元420D是存储单元420C的变形例子,存储单元420D与存储单元420C的不同之处在于包括晶体管53。存储单元420D是3Tr1C型存储单元。

[0368] 存储单元420D与作为布线41的布线41a及布线41b电连接。具体而言,晶体管53的栅极与布线41b电连接。另外,晶体管52的源极和漏极中的一个与晶体管53的源极和漏极中的一个电连接。晶体管52的源极和漏极中的另一个与布线45电连接。晶体管53的源极和漏极中的另一个与布线43b电连接。

[0369] 晶体管53被用作开关,其具有根据布线41b的电位控制晶体管52的源极和漏极中的一个与布线43b之间的导通状态及非导通状态的功能。通过使晶体管53处于开启状态,可

以将布线43b的电位设定为对应于存储单元420D所保持的数据的电位。由此,位线驱动电路413可以读出存储单元420D所保持的数据。如此,在存储单元420D中,布线41b可以说是读出字线。

[0370] 存储单元420E是存储单元420D的变形例子,存储单元420E与存储单元420D的不同之处在于不设置电容57。在存储单元420E中,布线45与晶体管52的源极和漏极中的另一个电连接。

[0371] 例如,当晶体管52的栅极电容等寄生电容充分大时,即便不设置电容57也可以在存储单元中保持数据。

[0372] 作为存储单元420A至存储单元420E所包括的晶体管51,优选使用0S晶体管。如上所述,0S晶体管的关态电流显著小。由此,通过作为晶体管51使用0S晶体管,可以长期间保持在电容57中储存的电荷。另外,可以长期间保持晶体管52的栅极电位。因此,可以长期间保持写入到存储单元420的数据,所以可以减少刷新工作(向存储单元420再次写入数据)的频率。由此,可以降低存储装置400的功耗。

[0373] 另外,晶体管52及晶体管53也优选使用0S晶体管。如上所述,例如与使用非晶硅的晶体管相比,0S晶体管的场效应迁移率更高。由此,通过作为晶体管51至晶体管53使用0S晶体管,可以高速地驱动存储装置400。

[0374] 存储单元420A可以说是DOSRAM(注册商标)。DOSRAM是“Dynamic Oxide Semiconductor Random Access Memory:动态氧化物半导体随机存取存储器”的简称。DOSRAM示出包括1Tr1C型存储单元的RAM。DOSRAM是使用0S晶体管形成的DRAM,其是暂时储存从外部发送的信息的存储器。DOSRAM是利用0S晶体管的关态电流低的特征的存储器。

[0375] 存储单元420B至存储单元420E可以说是NOSRAM(注册商标)。NOSRAM是“Nonvolatile Oxide Semiconductor Random Access Memory (RAM):氧化物半导体非易失性随机存取存储器”的简称。NOSRAM能够以不破坏所保持的数据的方式进行读出(非破坏性读出)。由此,NOSRAM适用于仅大量反复进行数据读出工作的运算处理。

[0376] <半导体装置的结构例子2>

下面说明其一部分的结构与图4A1及图4B等不同的晶体管的结构例子。注意,下面有时适当地省略与图4A1及图4B等重复的部分的说明。

[0377] 在图4A1中,在从平面看时,导电层112的从开口123看Y方向的端部及-Y方向的端部的双方具有与导电层111重叠的区域。也就是说,导电层112的从开口123看Y方向的端部位于导电层111的从开口123看Y方向的端部的内侧,导电层112的从开口123看-Y方向的端部位于导电层111的从开口123看-Y方向的端部的内侧,但本发明的一个方式不局限于此。在图40A所示的例子中,在从平面看时,导电层112的从开口123看-Y方向的端部不与导电层111重叠。也就是说,在图40A所示的例子中,导电层112的从开口123看-Y方向的端部位于导电层111的从开口123看-Y方向的端部的外侧。例如,在图6所示的晶体管52具有图40A所示的结构的情况下,可以使用作晶体管52的区域中的导电层112b的端部与导电层111b的端部相比向导电层115a一侧突出。

[0378] 在图40B所示的例子中,在从平面看时,导电层112的从开口123看Y方向的端部不与导电层111重叠。也就是说,在图40B所示的例子中,导电层112的从开口123看Y方向的端部位于导电层111的从开口123看Y方向的端部的外侧。例如,在图6所示的晶体管51具有图

40B所示的结构的情况下,可以使用作晶体管51的区域中的导电层112a的端部与导电层111a的端部相比向导电层115a的延伸在X方向上的区域一侧突出。

[0379] 在图40C所示的例子中,在从平面看时,导电层112的从开口123看Y方向的端部及-Y方向的端部的双方不与导电层111重叠。也就是说,在图40C所示的例子中,导电层112的从开口123看Y方向的端部位于导电层111的从开口123看Y方向的端部的外侧,导电层112的从开口123看-Y方向的端部位于导电层111的从开口123看-Y方向的端部的外侧。

[0380] 注意,关于图40A、图40B及图40C所示的结构点划线A1-A2的截面图,可以参照图4B。

[0381] 图41A是图4A1所示的结构的变形例子,图41B是图41A所示的点划线A1-A2的截面图。图41A及图41B示出在X方向上导电层115的端部位于半导体层113的端部的内侧即开口123一侧的例子。在图41A及图41B所示的例子中,半导体层113具有不与导电层115重叠的区域。通过具有这种结构,可以缩小导电层115与导电层112重叠的区域的面积。由此,可以减小寄生电容。

[0382] 图42A是图41A所示的结构的变形例子,图42B是图42A所示的点划线A1-A2的截面图。图42A及图42B示出在X方向上导电层115的端部位于导电层112的开口123一侧的端部的内侧的例子。在图42A及图42B所示的例子中,开口121及开口123具有不与导电层115重叠的区域。通过具有这种结构,可以进一步缩小导电层115与导电层112重叠的区域的面积。由此,可以进一步减小寄生电容。

[0383] 图43A是图4A1所示的结构的变形例子,图43B1是图43A所示的点划线A1-A2的截面图。图43A及图43B1示出在导电层111与导电层112重叠的区域中在X方向上导电层115的端部位于导电层112的端部的外侧的例子。在图43A及图43B1所示的例子中,导电层115覆盖导电层111与导电层112重叠的整个区域。通过具有这种结构,例如在利用光刻法及蚀刻法形成导电层115的情况下,可以降低光掩模的位置对准精度。由此,可以容易制造晶体管50。

[0384] 图43B2是图43B1所示的结构的变形例子,其示出绝缘层105的顶面端部与导电层115的底面端部一致或大致一致的例子。例如,在利用光刻法及蚀刻法形成导电层115的情况下,当导电层115与绝缘层105的蚀刻选择比较低时,有时形成图43B2所示的结构。

[0385] 图43B3是图43B2所示的结构的变形例子,其示出导电层115的底面端部位于绝缘层105的顶面端部的内侧即导电层112一侧的例子。例如,在导电层115的X方向的蚀刻速度比绝缘层105的X方向的蚀刻速度快的情况下,有时形成图43B3所示的结构。

[0386] 注意,关于图43B2及图43B3所示的结构平面图,可以参照图43A。

[0387] 图44A及图44B是图4A1所示的结构的变形例子,其中在从平面看时开口121及开口123为角部呈圆形的矩形。图44A示出开口121及开口123的X方向的长度比Y方向的长度长的例子,图44B示出开口121及开口123的X方向的长度比Y方向的长度短的例子。注意,关于图44A及图44B所示的结构截面图,可以参照图4B。

[0388] 在图44A及图44B所示的例子中,开口121中的绝缘层103的侧面及开口123中的导电层112的侧面具有不是曲面而是平面的区域。由此,在开口121的内部及开口123的内部可以提高半导体层113、绝缘层105及导电层115的覆盖性。注意,在从平面看时,开口121及开口123的角部也可以不呈圆形,例如开口121及开口123的平面形状也可以为长方形、菱形或正方形。另外,开口121及开口123的平面形状也可以为三角形或角部呈圆形的三角形。并

且,开口121及开口123的平面形状也可以为五角形等多角形或这些多角形的角部呈圆形的形状。以上可用于本说明书等所示的所有结构。

[0389] 图45A1是图4A1所示的结构的变形例子,其中在从平面看时导电层112覆盖开口121的外周的一部分而不覆盖整体。图45A2是图45A1所示的结构的变形例子,其中在从平面看时导电层112的端部与开口121的外周上的一个点接触。在图45A2所示的例子中,在从平面看时开口121为圆形,且在导电层112的延伸在Y方向上的一个端部为开口121的切线。图45B是图45A1及图45A2所示的点划线A1-A2的截面图。

[0390] 在图45A1、图45A2及图45B所示的例子中,可以缩小导电层112与导电层115重叠的区域的面积。由此,可以减小寄生电容。另一方面,在图4A1及图4B等所示的例子中,可以增大源区域和漏区域中的另一个的宽度。

[0391] 图46A是图45A1及图45A2所示的结构的变形例子,其中在从平面看时导电层112不覆盖开口121,并且导电层112不与开口121接触。图46B是图46A所示的点划线A1-A2的截面图。

[0392] 在图46A及图46B所示的例子中,可以进一步缩小导电层112与导电层115重叠的区域的面积。由此,可以进一步减小寄生电容。

[0393] 图47A是图4A1所示的结构的变形例子,其中示出导电层111不与开口121整体重叠而与开口121的一部分重叠的例子。图47B是图47A所示的点划线A1-A2的截面图。在图47A及图47B所示的例子中,在开口121中半导体层113具有不与导电层111重叠的区域。

[0394] 在图47A及图47B所示的例子中,例如可以减小在导电层111与导电层115之间形成的寄生电容。另一方面,在图4A1及图4B等所示的例子中,可以增大源区域和漏区域中的一个的宽度。

[0395] 图48A是图47A所示的结构的变形例子,其中在从平面看时开口121及开口123为角部呈圆形的矩形。图48B是图48A所示的点划线A1-A2的截面图。

[0396] 在图48A所示的例子中,开口121中的绝缘层103的侧面及开口123中的绝缘层103的侧面具有不是曲面而是平面的区域。由此,在开口121的内部及开口123的内部可以提高半导体层113、绝缘层105及导电层115的覆盖性。注意,图48A示出开口121及开口123的X方向的长度比Y方向的长度长的例子,但是开口121及开口123的X方向的长度也可以比Y方向的长度短。

[0397] 图49A1是图47A所示的结构的变形例子,其中在从平面看时导电层112覆盖开口121的外周的一部分而不覆盖整体。图49A2是图49A1所示的结构的变形例子,其中在从平面看时导电层112的端部与开口121的外周上的一个点接触。在图49A2所示的例子中,在从平面看时开口121为圆形,且在导电层112的延伸在Y方向上的一个端部为开口121的切线。图49B是图49A1及图49A2所示的点划线A1-A2的截面图。

[0398] 在图49A1、图49A2及图49B所示的例子中,可以缩小导电层112与导电层115重叠的区域的面积。由此,可以减小寄生电容。另一方面,在图47A及图47B等所示的例子中,可以增大源区域和漏区域中的另一个的宽度。

[0399] 图50A是图49A1及图49A2所示的结构的变形例子,其中示出导电层112不与开口121重叠的例子。图50B是图50A所示的点划线A1-A2的截面图。

[0400] 在图50A及图50B所示的例子中,可以进一步缩小导电层112与导电层115重叠的区

域的面积。由此,可以进一步减小寄生电容。

[0401] 图51A是图48A所示的结构的变形例子,其中在从平面看时开口121的一个边的一部分与导电层112的端部接触,且开口121的X方向的长度比Y方向的长度短。图51B是图51A所示的点划线A1-A2的截面图。

[0402] 在图51A及图51B所示的例子中,可以缩小导电层112与导电层115重叠的区域的面积。由此,可以减小寄生电容。另一方面,在图48A及图48B等所示的例子中,可以增大源区域和漏区域中的另一个的宽度。

[0403] 图52A是图51A所示的结构的变形例子,其中示出开口121的X方向的长度比Y方向的长度长的例子。在图52A所示的例子中,在从平面看时开口121的整个一边可以与导电层112的端部接触。

[0404] 图52B是图52A所示的结构的变形例子,其中示出在从平面看时开口121的三个边的一部分与导电层112的端部接触的例子。在图52B所示的例子中,在从平面看时开口121的在Y方向上延伸的导电层112一侧的整个边及在X方向上延伸的边的一部分被导电层112覆盖。

[0405] 在图52B所示的例子中,可以增大源区域和漏区域中的另一个的宽度。另一方面,在图52A所示的例子中,可以缩小导电层112与导电层115重叠的区域的面积,由此可以减小寄生电容。注意,关于图52A及图52B所示的点划线A1-A2的截面图,可以参照图51B。

[0406] 图53A1是图51A所示的结构的变形例子,其中示出在从平面看时导电层112不覆盖开口121,并且导电层112不与开口121接触的例子。图53A2是图53A1所示的结构的变形例子,其中示出开口121的X方向的长度比Y方向的长度长的例子。图53B是图53A1及图53A2所示的点划线A1-A2的截面图。

[0407] 在图53A1、图53A2及图53B所示的例子中,可以进一步缩小导电层112与导电层115重叠的区域的面积。由此,可以进一步减小寄生电容。

[0408] 图54A是图4A1所示的结构的变形例子,其中示出开口121的平面形状与开口123的平面形状不一致的例子。在图54A所示的例子中,开口123的平面形状为其半径大于开口121的圆形。注意,开口121的平面形状和开口123的平面形状中的一方或双方也可以为不是圆形。具体而言,开口121的平面形状和开口123的平面形状中的一方或双方可以为角部呈圆形的矩形等上述形状。图54B1是图54A所示的点划线A1-A2的截面图。

[0409] 例如,在通过不同工序形成开口121和开口123的情况下,开口121及开口123有时为图54A及图54B1所示的形状。另外,即便通过相同的工序形成开口121和开口123,例如在X方向及Y方向的导电层112的蚀刻速度与X方向及Y方向的绝缘层103的蚀刻速度不同的情况下,开口121及开口123有时为图54A及图54B1所示的形状。例如,在X方向及Y方向的导电层112的蚀刻速度比X方向及Y方向的绝缘层103的蚀刻速度快的情况下,即便通过相同的工序形成开口121和开口123,开口121及开口123有时为图54A及图54B1所示的形状。

[0410] 图54B2是图54B1所示的结构的变形例子,其中示出具有半导体层113的顶面与导电层112接触的区域。例如,在绝缘层103中形成开口121之后形成半导体层113,然后沉积成为导电层112的膜而在该膜中形成开口123,由此可以形成图54B2所示的结构。

[0411] 如上所述,晶体管50的沟道宽度可以与从平面看时的开口123的外周的长度相等。由此,例如在开口123的面积比开口121的面积大的情况下,有时可以延长晶体管50的沟道

宽度。另一方面,例如在开口123的面积比开口121的面积相等的情况下,有时可以使晶体管50微细化。

[0412] 图55A是示出图54B1中的晶体管50及其周边的结构例子的放大图,图55B是示出图54B2中的晶体管50及其周边的结构例子的放大图。如图55A及图55B所示,绝缘层103a的开口121一侧的侧面具有锥形部161a,绝缘层103b的开口121一侧的侧面具有锥形部161b。

[0413] 如图55A及图55B所示,可以使绝缘层103a的开口121一侧的顶面端部与绝缘层103b的开口121一侧的底面端部一致或大致一致。另外,可以使锥形部161a的锥角与锥形部161b的锥角相等或大致相等。在此,导电层112的开口123一侧的侧面的锥角可以大于或小于锥形部161a及锥形部161b的锥角。另外,导电层112的开口123一侧的侧面的锥角可以与锥形部161a及锥形部161b的锥角相等或大致相等。

[0414] 图56A及图56B分别是图55A及图55B所示的结构变形例子,其中示出锥形部161a的锥角与锥形部161b的锥角不同的例子。在图56A及图56B中,以虚线表示将锥形部161b延伸到绝缘层103a一侧的直线。例如,因在绝缘层103a的材料与绝缘层103b的材料不同而绝缘层103a的加工性与绝缘层103b的加工性不同的情况下,有时锥形部161a的锥角与锥形部161b的锥角不同。

[0415] 图56A及图56B示出锥形部161a的锥角小于锥形部161b的锥角的例子。锥形部161a的锥角也可以大于锥形部161b的锥角。在此,导电层112的开口123一侧的侧面的锥角可以大于或小于锥形部161a的锥角,并且可以大于或小于锥形部161b的锥角。再者,导电层112的开口123一侧的侧面的锥角可以与锥形部161a的锥角相等或大致相等,并且可以与锥形部161b的锥角相等或大致相等。

[0416] 图57A及图57B分别是图55A及图55B所示的结构变形例子,其中示出绝缘层103a的顶面端部与绝缘层103b的底面端部不一致的例子,具体而言,其中示出绝缘层103b的开口121一侧的端部位于绝缘层103a的开口121一侧的端部的外侧的例子。在图57A及图57B中,设置在绝缘层103a中的开口121为开口121a,设置在绝缘层103b中的开口121为开口121b。

[0417] 例如,在绝缘层103a的X方向的蚀刻速度与绝缘层103b的X方向的蚀刻速度不同的情况下,有时绝缘层103a的顶面端部与绝缘层103b的底面端部不一致。具体而言,在绝缘层103b的X方向的蚀刻速度比绝缘层103a的X方向的蚀刻速度快的情况下,有时形成图57A及图57B所示的结构。在此,锥形部161a的锥角与锥形部161b的锥角既可以相等或大致相等,又可以不同。另外,导电层112的开口123一侧的侧面的锥角可以大于或小于锥形部161a的锥角,并且可以大于或小于锥形部161b的锥角。再者,导电层112的开口123一侧的侧面的锥角既可以与锥形部161a的锥角相等或大致相等,又可以与锥形部161b的锥角相等或大致相等。

[0418] 参照图55A至图57B说明的锥形部161a、锥形部161b及导电层112的侧面的锥角以及绝缘层103a、绝缘层103b及导电层112的端部的位置关系等可以应用于本说明书等所示的所有结构。

[0419] 图58A是图4A1所示的结构变形例子,其中示出半导体层113超过导电层112的不面向开口123的端部地延伸在X方向上的例子。图58B是图58A所示的点划线A1-A2的截面图。

[0420] 在图58B所示的例子中,在从XZ面看时,半导体层113覆盖导电层112的不面向开口

123的端部。另外,半导体层113可以具有与绝缘层103的顶面接触的区域。

[0421] 图59A是图4A1所示的结构变形例子,其中示出在Y方向上半导体层113的端部位于导电层112的端部的外侧且位于导电层111的端部的内侧的例子。在图59A所示的例子中,在Y方向上半导体层113的端部与导电层111重叠而不与导电层112重叠。

[0422] 图59B是图4A1所示的结构变形例子,其中示出在Y方向上半导体层113的端部位于导电层112的端部及导电层111的端部的外侧的例子。在图59B所示的例子中,在Y方向上半导体层113的端部不与导电层111及导电层112重叠。注意,关于图59A及图59B所示的点划线A1-A2的截面图,可以参照图4B。

[0423] 图60A是图4A1所示的结构变形例子,其中示出晶体管50包括两个开口121及两个开口123,并且它们在X方向上排列的例子。图60B是图60A所示的点划线A1-A2的截面图。在此,在一个晶体管50包括多个开口121及多个开口123的结构说明中,有时将X方向称为行方向,将Y方向称为列方向。

[0424] 在图60A及图60B中,将两个开口121分别记作开口121_1及开口121_2而进行区别,将两个开口123分别记作开口123_1及开口123_2而进行区别。另外,图60A及图60B示出在开口121_1及开口123_1的内部设置的半导体层113与在开口121_2及开口123_2的内部设置的半导体层113不同的例子,将这些两个半导体层113分别记作半导体层113_1及半导体层113_2而进行区别。有时也对下面的附图进行同样的记载。

[0425] 图61A是图60A所示的结构变形例子,其中示出两个开口121及开口123在Y方向上排列的例子。图61B是图61A所示的结构变形例子,其中示出在Y方向上排列的两个开口121及开口123的右侧设置有一个开口121及开口123的例子。在此,将在Y方向上排列的两个开口121及开口123设置在第一列,将一个开口121及开口123设置在第二列,此时,例如第二列的开口121及开口123的中心可以位于Y方向的第一列的上侧的开口121及开口123的中心与第一列的下侧的开口121及开口123的中心之间。

[0426] 图61C是图61A所示的结构变形例子,其中示出在Y方向上排列的两个开口121及开口123的左侧及右侧都设置有一个开口121及一个开口123的例子。在此,将一个开口121及开口123设置在第一列及第三列,将在Y方向上排列的两个开口121及开口123设置在第二列,此时,例如第一列的开口121及开口123的中心及第三列的开口121及开口123的中心可以位于Y方向的第二列的上侧的开口121及开口123的中心与第二列的下侧的开口121及开口123的中心之间。

[0427] 图62A是图4A1所示的结构变形例子,其中示出四个开口121及开口123以两行两列的矩阵状排列的例子。图62B是图60A所示的结构变形例子,其中示出在X方向上排列的两个开口121及开口123的下侧设置有一个开口121及开口123的例子。在此,将在X方向上排列的两个开口121及开口123设置在第一行,将一个开口121及开口123设置在第二行,此时,例如第二行的开口121及开口123的中心可以位于X方向的第一行的左侧的开口121及开口123的中心与第一行的右侧的开口121及开口123的中心之间。

[0428] 图62C是图62A所示的结构变形例子,其中示出下侧的两个开口121及开口123与图62A相比更靠近右侧的例子。在图62C所示的结构中,四个开口121及开口123以锯齿形状排列。

[0429] 图63A是图4A1所示的结构变形例子,其中示出九个开口121及开口123以三行三

列的矩阵状排列的例子。图63B是图63A所示的结构的变化例子,其中示出设置在中央行的开口121及开口123的个数为两个的例子。在图63B所示的例子中,上行的开口121及开口123与中央行的开口121及开口123以锯齿形状排列。另外,在图63B所示的例子中,下行的开口121及开口123与中央行的开口121及开口123以锯齿形状排列。

[0430] 通过使设置在晶体管50中的开口121及开口123的个数增多,有时可以延长从平面看时的开口121及开口123的外周的总和。如上所述,晶体管50的沟道宽度例如可以与从平面看时的开口123的外周的长度相等。由此,通过在晶体管50中设置多个开口121及开口123,有时可以延长晶体管50的沟道宽度。另一方面,通过减少设置在晶体管50中的开口121及开口123的个数,有时可以容易制造晶体管50且使晶体管50微细化。

[0431] 图64A是图60A所示的结构的变化例子,其中示出在开口121_1及开口123_1的内部设置的半导体层113与在开口121_2及开口123_2的内部设置的半导体层113相同的例子。也就是说,图64A示出晶体管50包括两个开口121、两个开口123以及一个半导体层113的例子。图64B是图64A所示的点划线A1-A2的截面图。

[0432] 在图64A及图64B所示的结构中,例如在利用光刻法及蚀刻法形成半导体层113的情况下,可以降低光掩模的位置对准精度。由此,可以容易制造晶体管50。另一方面,在图60A及图60B所示的结构中,因为可以减小半导体层113的表面积,所以有时可以抑制杂质混入到半导体层113。注意,在图61A至图63B所示的结构中,半导体层113也可以为一个。

[0433] 图65A是图4A1所示的结构的变化例子,其中示出导电层112在与导电层115平行的方向上延伸且在与导电层111垂直的方向上延伸的例子。也就是说,在图65A所示的例子中,导电层112及导电层115在X方向上延伸,导电层111在Y方向上延伸。图65B是图65A所示的点划线A3-A4的截面图。

[0434] 图66是在图6所示的结构的变化例子,并是作为晶体管51及晶体管52使用图65A所示的晶体管50的结构例子。在图66所示的例子中,导电层112a具有与开口121a及开口123a重叠的第一区域、与开口125a重叠的第二区域以及从第一区域向第二区域在Y方向上延伸的区域。另一方面,在图6所示的例子中,导电层112a具有从上述第一区域向上述第二区域在X方向上延伸的区域。

[0435] 在图65A中,在从平面看时,导电层115的从开口123看Y方向的端部及导电层115的-Y方向的端部的双方具有与导电层112重叠的区域。也就是说,导电层115的从开口123看Y方向的端部位于导电层112的从开口123看Y方向的端部的内侧,导电层115的从开口123看-Y方向的端部位于导电层112的从开口123看-Y方向的端部的内侧,但是本发明的一个方式不局限于此。在图67A所示的例子中,在从平面看时,导电层115的从开口123看-Y方向的端部不与导电层112重叠。也就是说,在图67A所示的例子中,导电层115的从开口123看-Y方向的端部位于导电层112的从开口123看-Y方向的端部的外侧。

[0436] 在图67B所示的例子中,在从平面看时,导电层115的从开口123看Y方向的端部不与导电层112重叠。也就是说,在图67B所示的例子中,导电层115的从开口123看Y方向的端部位于导电层112的从开口123看Y方向的端部的外侧。

[0437] 在图67C所示的例子中,在从平面看时,导电层115的从开口123看Y方向的端部及-Y方向的端部的双方不与导电层112重叠。也就是说,在图67C所示的例子中,导电层115的从开口123看Y方向的端部位于导电层112的从开口123看Y方向的端部的外侧,导电层115的从

开口123看-Y方向的端部位于导电层112的从开口123看-Y方向的端部的的外侧。

[0438] 图68A是图65A所示的结构变形例子。图68A示出在Y方向上导电层115的端部位于半导体层113的端部的内侧即开口123一侧的例子。在图68A所示的例子中,半导体层113具有不与导电层115重叠的区域。通过具有这种结构,可以缩小导电层115与导电层112重叠的区域的面积。由此,可以减小寄生电容。

[0439] 图68B是图68A所示的结构变形例子。图68B示出在Y方向上导电层115的端部位于导电层112的开口123一侧的端部的内侧的例子。在图68B所示的例子中,开口121及开口123具有不与导电层115重叠的区域。通过具有这种结构,可以进一步减小导电层115与导电层112重叠的区域的面积。由此,可以进一步减小寄生电容。

[0440] 注意,关于图67A、图67B、图67C、图68A及图68B所示的点划线A3-A4的截面图,可以参照图65B。

[0441] 图69A是图65A所示的结构变形例子,其中示出导电层111不与开口121整体重叠而与开口121的一部分重叠的例子。图69B是图69A所示的点划线A3-A4的截面图。在图69A及图69B所示的例子中,在开口121中半导体层113具有不与导电层111重叠的区域。

[0442] 在图69A及图69B所示的例子中,例如可以减小在导电层111与导电层115之间形成的寄生电容。另一方面,在图65A及图65B等所示的例子中,可以增大源区域和漏区域中的一个的宽度。

[0443] 图70A1是图69A所示的结构变形例子,其中示出在从平面看时导电层112覆盖开口121的外周的一部分而不覆盖整体的例子。图70A2是图70A1所示的结构变形例子,其中在从平面看时导电层112的端部与开口121的外周上的一个点接触。在图70A2所示的例子中,在从平面看时开口121为圆形且在导电层112的Y方向上延伸的一个端部为开口121的切线。图70B是图70A1及图70A2所示的点划线A3-A4的截面图。

[0444] 在图70A1、图70A2及图70B所示的例子中,可以缩小导电层112与导电层115重叠的区域的面积。由此,可以减小寄生电容。另一方面,在图69A及图69B等所示的例子中,可以增大源区域和漏区域中的另一个的宽度。

[0445] 图71A是图70A1及图70A2所示的结构变形例子,其中示出导电层112不与开口121重叠的例子。图71B是图71A所示的点划线A3-A4的截面图。

[0446] 在图71A及图71B所示的例子中,可以进一步缩小导电层112与导电层115重叠的区域的面积。由此,可以进一步减小寄生电容。

[0447] 图72A是图65A所示的结构变形例子,其中示出半导体层113超过导电层112的不面向开口123的端部在X方向上延伸的例子。图72B是图72A所示的点划线A3-A4的截面图。

[0448] 在图72B所示的例子中,在从XZ面看时,半导体层113覆盖导电层112的不面向开口123的一侧的端部。另外,半导体层113可以具有与绝缘层103的顶面接触的区域。

[0449] 图73A是图65A所示的结构变形例子,其中示出晶体管50包括两个开口121及两个开口123,并且它们在X方向上排列的例子。图73B是图73A所示的点划线A3-A4的截面图。

[0450] 图74A是图73A所示的结构变形例子,其中示出两个开口121及开口123在Y方向上排列的例子。图74B是图74A所示的结构变形例子,其中示出在Y方向上排列的两个开口121及开口123的右侧设置有一个开口121及开口123的例子。在此,将在Y方向上排列的两个开口121及开口123设置在第一列,将一个开口121及开口123设置在第二列,此时,例如第二

列的开口121及开口123的中心可以位于Y方向的第一列的上侧的开口121及开口123的中心与第一列的下侧的开口121及开口123的中心之间。

[0451] 图74C是图74A所示的结构变形例子,其中示出在Y方向上排列的两个开口121及开口123的左侧及右侧分别设置有一个开口121及一个开口123。在此,将一个开口121及开口123设置在第一列及第三列,将在Y方向上排列的两个开口121及开口123设置在第二列,此时,例如第一列的开口121及开口123的中心及第三列的开口121及开口123的中心可以位于Y方向的第二列的上侧的开口121及开口123的中心与第二列的下侧的开口121及开口123的中心之间。

[0452] 图75A是图65A所示的结构变形例子,其中示出四个开口121及开口123以两行两列的矩阵状排列的例子。图75B是图73A所示的结构变形例子,其中示出在X方向上排列的两个开口121及开口123的下侧设置一个开口121及开口123的例子。在此,将在X方向上排列的两个开口121及开口123设置在第一行,将一个开口121及开口123设置在第二行,此时,例如第二行的开口121及开口123的中心可以位于X方向的第一行的左侧的开口121及开口123的中心与第一行的右侧的开口121及开口123的中心之间。

[0453] 图75C是图75A所示的结构变形例子,其中示出下侧的两个开口121及开口123与图75A相比更靠近右侧的例子。在图75C所示的结构中,四个开口121及开口123以锯齿形状排列。

[0454] 图76A是图65A所示的结构变形例子,其中示出九个开口121及开口123以三行三列的矩阵状排列的例子。图76B是图76A所示的结构变形例子,其中示出设置在中央行的开口121及开口123的个数为两个的例子。在图76B所示的例子中,上行的开口121及开口123与中央行的开口121及开口123以锯齿形状排列。另外,在图76B所示的例子中,下行的开口121及开口123与中央行的开口121及开口123以锯齿形状排列。

[0455] 如上所述,通过使设置在晶体管50中的开口121及开口123的个数增多,有时可以延长从平面看时的开口121及开口123的外周的总计。如上所述,晶体管50的沟道宽度例如可以与从平面看时的开口123的外周的长度相等,由此通过在晶体管50中设置多个开口121及开口123,有时可以延长晶体管50的沟道宽度。另一方面,通过减少设置在晶体管50中的开口121及开口123的个数,有时可以容易制造晶体管50且使晶体管50微细化。

[0456] 图77A是图73A所示的结构变形例子,其中示出在开口121_1及开口123_1的内部设置的半导体层113与在开口121_2及开口123_2的内部设置的半导体层113相同的例子。也就是说,图77A示出晶体管50包括两个开口121、两个开口123以及一个半导体层113的例子。图77B是图77A所示的点划线A3-A4的截面图。

[0457] 在图77A及图77B所示的结构中,例如在利用光刻法及蚀刻法形成半导体层113的情况下,可以降低光掩模的位置对准精度。由此,可以容易制造晶体管50。另一方面,在图73A及图73B所示的结构中,因为可以减小半导体层113的表面积,所以有时可以抑制杂质混入到半导体层113。注意,在图74A至图76B所示的结构中,半导体层113也可以为一个。

[0458] <显示装置的制造方法例子1>

以下,参照附图说明本发明的一个方式的显示装置的制造方法。在此,以包括图4A1及图4B所示的晶体管50的显示装置的制造方法为例进行说明。

[0459] 注意,构成显示装置的薄膜(绝缘膜、半导体膜及导电膜等)可以利用溅射法、化学

气相沉积(CVD:Chemical Vapor Deposition)法、真空蒸镀法、脉冲激光沉积(PLD:Pulsed Laser Deposition)法或ALD法等形成。作为CVD法有PECVD法及热CVD法等。此外,作为热CVD法之一,有有机金属化学气相沉积(MOCVD:Metal Organic CVD)法。

[0460] 此外,构成显示装置的薄膜(绝缘膜、半导体膜及导电膜等)有时可以利用旋涂法、浸渍法、喷涂法、喷墨法、分配器法、丝网印刷法、胶版印刷法、刮刀(doctor knife)法、狭缝式涂布法、辊涂法、帘式涂布法或刮刀式涂布法等方法形成。

[0461] 在上述薄膜的加工中,例如可以在利用光刻法形成抗蚀剂掩模之后根据抗蚀剂掩模的图案对薄膜进行蚀刻。或者,也可以利用纳米压印法、喷砂法或剥离法等对薄膜进行加工。此外,可以通过使用金属掩模等遮蔽掩模的沉积方法直接形成岛状的薄膜。另外,具有感光性的薄膜可以通过进行曝光及显影来加工。也就是说,具有感光性的薄膜可以利用光刻法来加工。

[0462] 在光刻法中,作为用于曝光的光,例如可以使用i线(波长365nm)、g线(波长436nm)、h线(波长405nm)或将这些光混合了的光。另外,还可以使用紫外线、KrF激光或ArF激光等。此外,也可以利用液浸曝光技术进行曝光。此外,作为用于曝光的光,也可以使用极紫外(EUV:Extreme Ultra-violet)光或X射线。此外,代替用于曝光的光,也可以使用电子束。当使用极紫外光、X射线或电子束时,可以进行极其微细的加工,所以是优选的。注意,在通过利用电子束等光束进行扫描而进行曝光时,不需要光掩模。

[0463] 作为薄膜的蚀刻方法,可以利用干蚀刻法或湿蚀刻法等。

[0464] 图78A1至图81B2所示的各图是说明图4A1及图4B所示的结构的制造方法的图。各图的A1及B1是平面图,各图的A2及B2是各平面图所示的点划线A1-A2的截面图。

[0465] (导电层111的形成)

在衬底101上形成成为导电层111的导电膜。该导电膜的形成例如可以适当地利用溅射法。在该导电膜上利用光刻工序形成抗蚀剂掩模之后加工该导电膜,由此形成用作源电极和漏电极中的一个的岛状的导电层111(图78A1及图78A2)。在对该导电膜进行加工时,利用湿蚀刻法和干蚀刻法中的一个或两个即可。

[0466] (绝缘层103a及绝缘层103b的形成)

接着,在衬底101及导电层111上形成绝缘层103a及绝缘层103b(图78B1及图78B2)。绝缘层103a及绝缘层103b的形成例如可以适当地利用PECVD法。优选在形成绝缘层103a之后以不使绝缘层103a的表面暴露于大气的方式在真空中连续形成绝缘层103b。通过连续形成绝缘层103a及绝缘层103b,可以抑制在绝缘层103a的表面附着来源于大气的杂质。作为该杂质例如可以举出水及有机物。

[0467] 形成绝缘层103a及绝缘层103b时的衬底温度都优选为180℃以上且450℃以下,更优选为200℃以上且450℃以下,更优选为250℃以上且450℃以下,更优选为300℃以上且450℃以下,更优选为300℃以上且400℃以下,更优选为350℃以上且400℃以下。通过使形成绝缘层103a及绝缘层103b时的衬底温度在上述范围内,可以减少从绝缘层103a及绝缘层103b本身的杂质(例如,水及氢)的释放,由此可以抑制杂质扩散到将在后面工序中形成的半导体层113。因此,可以制造呈现良好的电特性且可靠性高的晶体管。

[0468] 如上所述,在形成半导体层113之前形成绝缘层103a及绝缘层103b。由此,无需担心因形成绝缘层103a及绝缘层103b时施加的热而氧从半导体层113脱离。

载,所以省略详细说明。

[0490] 注意,若不需要也可以不进行该加热处理。另外,也可以在该工序中不进行加热处理而将在后面的工序中进行的加热处理用作该加热处理。有时,例如也可以将沉积工序等在后面的工序中的高温下的处理用作该加热处理。

[0491] (绝缘层105的形成)

接着,以覆盖半导体层113、导电层112及绝缘层103的方式形成绝缘层105(图81B1及图81B2)。绝缘层105的形成可以适当地利用PECVD法。

[0492] 在半导体层113使用氧化物半导体时,优选将绝缘层105用作抑制氧扩散的阻挡膜。通过使绝缘层105具有抑制氧扩散的功能,可以抑制氧从绝缘层105的上侧扩散到在后面工序中形成的导电层115而导电层115被氧化。其结果是,可以制造呈现良好的电特性且可靠性高的晶体管。

[0493] 通过提高用作栅极绝缘层的绝缘层105的形成时的温度,可以形成缺陷少的绝缘层。但是,在形成绝缘层105时的温度较高的情况下,氧从半导体层113脱离,有时半导体层113中的氧空位(V_o)及 V_oH 增加。形成绝缘层105时的衬底温度优选为 180°C 以上且 450°C 以下,更优选为 200°C 以上且 450°C 以下,更优选为 250°C 以上且 450°C 以下,更优选为 300°C 以上且 450°C 以下,更优选为 300°C 以上且 400°C 以下。通过使形成绝缘层105时的衬底温度在上述范围内,可以在减少绝缘层105的缺陷的同时抑制氧从半导体层113脱离。因此,可以制造呈现良好的电特性且可靠性高的晶体管。

[0494] 在形成绝缘层105之前也可以对半导体层113的表面进行等离子体处理。通过该等离子体处理,可以降低吸附在半导体层113的表面的水等杂质。因此,可以减少半导体层113与绝缘层105的界面中的杂质,所以可以实现可靠性高的晶体管。尤其是,从半导体层113的形成到绝缘层105的形成之间半导体层113的表面暴露于大气的情况下,进行等离子体处理是优选的。等离子体处理可以例如在氧、臭氧、氮、一氧化二氮或氩等气氛下进行。另外,等离子体处理与绝缘层105的沉积优选以不暴露于大气的方式连续地进行。

[0495] (导电层115的形成)

接着,在绝缘层105上形成成为导电层115的导电膜。该导电膜的形成例如可以适当地利用溅射法。在该导电膜上利用光刻工序形成抗蚀剂掩模之后加工该导电膜,由此可以形成用作栅电极的岛状的导电层115。

[0496] 通过上述工序,可以制造图4A1及图4B所示的晶体管50。

[0497] <显示装置的制造方法例子2>

对与上述<显示装置的制造方法例子1>所示的晶体管50的制造方法不同的制造方法进行说明。注意,省略与上述重复的内容的说明,而对不同的内容进行说明。

[0498] 图82A1、图82A2、图82B1及图82B2是说明图4A1及图4B所示的结构的制造方法的图。图82A1及图82B1是平面图,图82A2及图82B2分别是图82A1及图82B1所示的点划线A1-A2的截面图。

[0499] 首先,与<显示装置的制造方法例子1>同样地进行到导电膜112f的形成。由于到导电膜112f的形成为止可以参照图78A1至图79A2的说明,所以省略其详细说明。

[0500] 接着,加工导电膜112f形成导电层112B(图82A1及图82A2)。在此,也可以不在导电层112B中形成开口123。导电层112B的形成例如可以利用湿蚀刻法和干蚀刻法中的一方或

双方,其中可以适当地利用湿蚀刻法。

[0501] 接着,去除与导电层111重叠的区域中的至少一部分的区域的导电层112B,形成包括开口123的导电层112。

[0502] 接着,去除与导电层111重叠的区域中的至少一部分的区域的绝缘层103(绝缘层103a及绝缘层103b)。由此,在绝缘层103中形成开口121(图82B1及图82B2)。

[0503] 由于开口121及开口123的形成各自可以参照<显示装置的制造方法例子1>的记载,所以省略其详细说明。

[0504] 接着,以覆盖开口121及开口123的方式形成成为半导体层113的半导体膜113f(图80B1及图80B2)。关于半导体膜113f的形成之后的工序,可以参照上述<显示装置的制造方法例子1>的记载,所以省略详细说明。

[0505] 通过上述工序,可以制造图4A1及图4B所示的结构晶体管50。

[0506] 本实施方式所示的多个结构例子可以适当地组合。另外,本实施方式可以与其他实施方式适当地组合。

[0507] (实施方式2)

在本实施方式中,参照图83A至图83G及图84A至图84K说明本发明的一个方式的显示装置。

[0508] 子像素的排列没有特别的限制,可以采用各种方法。作为子像素的排列,例如可以举出条纹排列、S条纹排列、矩阵排列、Delta排列、拜耳排列及Pentile排列等。

[0509] 本实施方式中的附图所示的子像素的平面形状相当于发光区域(或受光区域)的平面形状。

[0510] 另外,作为子像素的平面形状,例如可以举出三角形、四角形(包括长方形及正方形)、五角形等多角形、其角部呈圆形的上述多角形形状、椭圆形或圆形等。

[0511] 构成子像素的电路布局不局限于附图所示的子像素的范围,也可以配置在其外侧。

[0512] 图83A所示的像素21采用S条纹排列。图83A所示的像素21由子像素23a、子像素23b及子像素23c的三种子像素构成。

[0513] 图83B所示的像素21包括具有角部呈圆形的近似梯形或近似三角形的平面形状的子像素23a及子像素23b以及具有角部呈圆形的近似四角形或近似六角形的平面形状的子像素23c。另外,子像素23b的发光面积大于子像素23a。如此,各子像素的形状及尺寸可以分别独立决定。例如,包括可靠性高的发光元件的子像素的尺寸可以更小。

[0514] 图83C所示的像素21a及像素21b采用Pentile排列。图83C示出交替配置包括子像素23a及子像素23b的像素21a及包括子像素23b及子像素23c的像素21b的例子。

[0515] 图83D至图83F所示的像素21a及像素21b采用Delta排列。像素21a在上行(第一行)包括两个子像素(子像素23a及子像素23b),在下行(第二行)包括一个子像素(子像素23c)。像素21b在上行(第一行)包括一个子像素(子像素23c),在下行(第二行)包括两个子像素(子像素23a及子像素23b)。

[0516] 图83D是各子像素具有角部呈圆形的近似四角形的平面形状的例子,图83E是各子像素具有圆形平面形状的例子,图83F是各子像素具有角部呈圆形的近似六角形的平面形状的例子。

[0517] 在图83F中,各子像素配置在排列为最紧密的六角形区域的内侧。各子像素以在着眼于其中一个子像素时被六个子像素围绕的方式配置。此外,以呈现相同颜色的光的子像素不相邻的方式设置。例如,各子像素以在着眼于子像素23a时交替地配置的三个子像素23b和三个子像素23c围绕子像素23a的方式设置。

[0518] 图83G示出各颜色的子像素配置为锯齿形状的例子。具体而言,在从平面看时,在列方向上排列的两个子像素(例如,子像素23a与子像素23b或者子像素23b与子像素23c)的上边的位置错开。

[0519] 在图83A至图83G所示的各像素中,例如优选的是,子像素23a为发射红色光的子像素R,子像素23b为发射绿色光的子像素G,并且子像素23c为发射蓝色光的子像素B。注意,子像素的结构不局限于此,可以适当地决定子像素所发射的颜色及排列顺序。例如,子像素23b也可以为发射红色光的子像素R,子像素23a也可以为发射绿色光的子像素G。

[0520] 在光刻法中,被加工的图案越微细越不能忽视光的衍射所带来的影响,所以在通过曝光转移光掩模的图案时其保真度下降,难以将抗蚀剂掩模加工为所希望的形状。因此,即使光掩模的图案为矩形,也易于形成角部呈圆形的图案。因此,子像素的平面形状有时角部呈圆形的多角形状、椭圆形或圆形等。

[0521] 为了使子像素的平面形状呈所希望的形状,也可以利用以设计图案与转移图案一致的方式预先校正掩模图案的技术(OPC(Optical Proximity Correction:光学邻近效应修正)技术)。具体而言,在OPC技术中,例如对掩模图案上的图形角部追加校正用图案。

[0522] 如图84A至图84I所示,像素可以包括四种子像素。

[0523] 图84A至图84C所示的像素21采用条纹排列。

[0524] 图84A是各子像素具有长方形的平面形状的例子,图84B是各子像素具有连接两个半圆与长方形的平面形状的例子,图84C是各子像素具有椭圆形平面形状的例子。

[0525] 图84D至图84F所示的像素21采用矩阵排列。

[0526] 图84D是各子像素具有正方形的平面形状的例子,图84E是各子像素具有角部呈圆形的近似正方形的平面形状的例子,图84F是各子像素具有圆形平面形状的例子。

[0527] 图84G及图84H示出一个像素21以两行三列构成的例子。

[0528] 图84G所示的像素21在上行(第一行)包括三个子像素(子像素23a、子像素23b及子像素23c)且在下行(第二行)包括一个子像素(子像素23d)。换言之,像素21在左列(第一列)包括子像素23a,在中央列(第二列)包括子像素23b,在右列(第三列)包括子像素23c,并包括横跨这三个列的子像素23d。

[0529] 图84H所示的像素21在上行(第一行)包括三个子像素(子像素23a、子像素23b及子像素23c)且在下行(第二行)包括三个子像素23d。换言之,像素21在左列(第一列)包括子像素23a及子像素23d,在中间列(第二列)包括子像素23b及子像素23d,在右列(第三列)包括子像素23c及子像素23d。如图84H所示,通过采用上行和下行的子像素的配置对齐的结构,例如可以高效地去除制造工艺中可能产生的尘埃。因此,可以提供显示质量高的显示装置。

[0530] 图84I示出一个像素21以三行两列构成的例子。

[0531] 图84I所示的像素21在上行(第一行)包括子像素23a,在中间行(第二行)包括子像素23b,包括横跨第一行至第二行的子像素23c,在下行(第三行)包括一个子像素(子像素23d)。换言之,像素21在左列(第一列)包括子像素23a及子像素23b,在右列(第二列)包括子

像素23c,并包括横跨这两个列的子像素23d。

[0532] 图84A至图84I所示的像素21由子像素23a、子像素23b、子像素23c及子像素23d这四个子像素构成。

[0533] 子像素23a、子像素23b、子像素23c及子像素23d可以包括发射彼此不同的颜色的光的发光元件。作为子像素23a、子像素23b、子像素23c及子像素23d,可以举出:R、G、B、白色(W)的四种颜色的子像素;R、G、B、Y的四种颜色的子像素;或者R、G、B、红外光(IR)的子像素;等。

[0534] 在图84A至图84I所示的各像素21中,例如优选的是,子像素23a为发射红色光的子像素R,子像素23b为发射绿色光的子像素G,子像素23c为发射蓝色光的子像素B,子像素23d为发射白色光的子像素W、发射黄色光的子像素Y或发射近红外光的子像素IR。在采用上述结构时,在图84G及图84H所示的像素21中,R、G、B的布局为条纹排列,所以可以提高显示质量。另外,在图84I所示的像素21中,R、G、B的布局为所谓的S条纹排列,所以可以提高显示质量。

[0535] 像素21也可以包括具有受光元件的子像素。

[0536] 在图84A至图84I所示的各像素21中,子像素23a至子像素23d中的任一个也可以为包括受光元件的子像素。

[0537] 在图84A至图84I所示的各像素21中,例如优选的是,子像素23a为发射红色光的子像素R,子像素23b为发射绿色光的子像素G,子像素23c为发射蓝色光的子像素B,子像素23d为包括受光元件的子像素S。在采用上述结构时,在图84G及图84H所示的像素21中,R、G、B的布局为条纹排列,所以可以提高显示质量。另外,在图84I所示的像素21中,R、G、B的布局为所谓的S条纹排列,所以可以提高显示质量。

[0538] 对包括受光元件的子像素S所检测的光的波长没有特别的限制。子像素S可以检测可见光和红外光中的一方或双方。

[0539] 如图84J及图84K所示,像素可以包括五种子像素。

[0540] 图84J示出一个像素21以两行三列构成的例子。

[0541] 图84J所示的像素21在上行(第一行)包括三个子像素(子像素23a、子像素23b及子像素23c)且在下行(第二行)包括两个子像素(子像素23d及子像素23e)。换言之,像素21在左列(第一列)包括子像素23a及子像素23d,在中间列(第二列)包括子像素23b,在右列(第三列)包括子像素23c,并包括横跨第二列至第三列的子像素23e。

[0542] 图84K示出一个像素21以三行两列构成的例子。

[0543] 图84K所示的像素21在上行(第一行)包括子像素23a,在中间行(第二行)包括子像素23b,包括横跨第一行至第二行的子像素23c,在下行(第三行)包括两个子像素(子像素23d及子像素23e)。换言之,像素21在左列(第一列)包括子像素23a、子像素23b及子像素23d,在右列(第二列)包括子像素23c及子像素23e。

[0544] 在图84J及图84K所示的各像素21中,例如优选的是,子像素23a为发射红色光的子像素R,子像素23b为发射绿色光的子像素G,子像素23c为发射蓝色光的子像素B。在采用上述结构时,在图84J所示的像素21中,R、G、B的布局为条纹排列,所以可以提高显示质量。另外,在图84K所示的像素21中,R、G、B的布局为所谓的S条纹排列,所以可以提高显示质量。

[0545] 在图84J及图84K所示的各像素21中,例如优选的是,作为子像素23d和子像素23e

中的至少一方使用包括受光元件的子像素S。当子像素23d和子像素23e的双方使用受光元件时,受光元件的结构也可以互不相同。例如,所检测的光的波长区域的至少一部分也可以彼此不同。具体而言,子像素23d和子像素23e中的一方可以包括主要检测可见光的受光元件,另一方可以包括主要检测红外光的受光元件。

[0546] 在图84J及图84K所示的各像素21中,例如作为子像素23d和子像素23e中的一方使用包括受光元件的子像素S且另一方使用包括可用作光源的发光元件的子像素。例如,优选作为子像素23d和子像素23e中的一方使用发射红外光的子像素IR且另一方使用包括检测红外光的受光元件的子像素S。

[0547] 在包括子像素R、G、B、IR、S的像素中,可以使用子像素R、G、B显示图像并使用子像素IR作为光源而由子像素S检测子像素IR所发射的红外光的反射光。

[0548] 如上所述,在本发明的一个方式的显示装置中,可以对由包括发光元件的子像素构成的像素采用各种布局。另外,本发明的一个方式的显示装置可以采用在像素中包括发光元件和受光元件的双方的结构。在此情况下,也可以采用各种布局。

[0549] 本实施方式所示的多个结构例子可以适当地组合。另外,本实施方式可以与其他实施方式适当地组合。

[0550] (实施方式3)

在本实施方式中,说明本发明的一个方式的显示装置。

[0551] 本实施方式的显示装置可以为高清晰的显示装置。因此,例如可以将本实施方式的显示装置用作手表型及手镯型等信息终端设备(可穿戴设备)的显示部以及头戴显示器(HMD)等VR用设备及眼镜型AR用设备等可戴在头上的可穿戴设备的显示部。

[0552] [显示装置10A]

图85是示出显示装置10A的结构例子的立体图,图86是示出显示装置10A的结构例子的截面图。显示装置10A可以应用上述实施方式1所示的显示装置10的结构。

[0553] 显示装置10A具有贴合衬底152与衬底101的结构。在图85中,以虚线表示衬底152。

[0554] 显示装置10A包括显示部20、连接部140、电路164及布线165等。图85示出显示装置10A安装有IC173及FPC172的例子。因此,也可以将图85所示的结构称为包括显示装置10A、IC(集成电路)及FPC的显示模块。

[0555] 在本说明书等中,安装有FPC等连接器的显示装置的衬底或安装有IC的该衬底被称为显示模块。

[0556] 连接部140设置在显示部20的外侧。连接部140可以沿着显示部20的一个边或多个边设置。连接部140也可以为一个或多个。图85示出以围绕显示部的四个边的方式设置连接部140的例子。在连接部140中,发光元件的公共电极与导电层电连接,通过该导电层可以对公共电极供应电位。

[0557] 电路164可以包括实施方式1的图1A及图2A所示的扫描线驱动电路11、信号线驱动电路13、电源电路15和图2A所示的基准电位生成电路17中的至少一个。

[0558] 布线165具有对显示部20及电路164供应信号及电力的功能。该信号及电力从外部经由FPC172输入到布线165或者从IC173输入到布线165。

[0559] 图85示出通过COG(Chip On Glass:玻璃覆晶封装)方式或COF(Chip On Film:薄膜覆晶封装)方式等在衬底101上设置IC173的例子。IC173可以包括实施方式1的图1A及图

2A所示的扫描线驱动电路11、信号线驱动电路13、电源电路15和图2A所示的基准电位生成电路17中的至少一个。注意,显示装置10A及显示模块也可以不设置IC。另外,例如也可以将IC利用COF方式安装于FPC。

[0560] 图86示出分别切断显示装置10A的包括FPC172的区域的一部分、电路164的一部分、显示部20的一部分、连接部140的一部分及包括端部的区域的一部分时的截面的一个例子。

[0561] 图86所示的显示装置10A在衬底101与衬底152之间包括晶体管201、晶体管205R、晶体管205G、晶体管205B、发光元件60R、发光元件60G及发光元件60B等。发光元件60R、发光元件60G及发光元件60B例如可以具有与实施方式1的图8B所示的发光元件60同样的结构。在此,发光元件60R所包括的像素电极311及层313分别为像素电极311R及层313R。另外,发光元件60G所包括的像素电极311及层313分别为像素电极311G及层313G。并且,发光元件60B所包括的像素电极311及层313分别为像素电极311B及层313B。层313R、层313G及层313B上设置有公共电极315。公共电极315被发光元件60R、发光元件60G及发光元件60B共同使用。在图86所示的例子中,晶体管205R所包括的导电层112与像素电极311R电连接,晶体管205G所包括的导电层112与像素电极311G电连接,晶体管205B所包括的导电层112与像素电极311B电连接。

[0562] 以覆盖像素电极311R、像素电极311G及像素电极311B的顶面端部的方式设置绝缘层237。另外,在像素电极311R、像素电极311G及像素电极311B中以覆盖设置在绝缘层105、绝缘层218及绝缘层235的开口129的方式形成凹部。在该凹部中嵌入绝缘层237。

[0563] 图86示出多个绝缘层237的截面,但是在俯视显示装置10A时绝缘层237被形成为连续的一层。也就是说,显示装置10A可以包括一个绝缘层237。注意,显示装置10A也可以包括彼此分离的多个绝缘层237。

[0564] 层313R、层313G及层313B至少包括发光层。例如,层313R、层313G及层313B分别包括发射红色光的发光层、发射绿色光的发光层及发射蓝色光的发光层。换言之,层313R、层313G及层313B分别包含发射红色光的发光物质、发射绿色光的发光物质及发射蓝色光的发光物质。如此,发光元件60R、发光元件60G及发光元件60B分别可以发射红色光、绿色光及蓝色光。

[0565] 层313R、层313G及层313B也可以包括空穴注入层、空穴传输层、空穴阻挡层、电荷产生层、电子阻挡层、电子传输层和电子注入层中的一个以上。

[0566] 例如,层313R、层313G及层313B也可以依次包括空穴注入层、空穴传输层、发光层、电子传输层及电子注入层。或者,层313R、层313G及层313B也可以依次包括电子注入层、电子传输层、发光层、空穴传输层及空穴注入层。另外,既可以在空穴传输层与发光层间包括电子阻挡层,又可以在电子传输层与发光层间包括空穴阻挡层。

[0567] 发光元件60R、发光元件60G及发光元件60B可以采用单结构(包括只有一个发光单元的结构),也可以采用串联结构(包括多个发光单元的结构)。发光单元至少包括一个发光层。

[0568] 在发光元件60R、发光元件60G及发光元件60B具有串联结构时,优选的是,层313R包括发射红色光的多个发光单元,层313G包括发射绿色光的多个发光单元,并且层313B包括发射蓝色光的多个发光单元。各发光单元间优选设置有电荷产生层。例如,在发光元件

60R,发光元件60G及发光元件60B具有串联结构时,层313R、层313G及层313B可以包括第一发光单元、第一发光单元上的电荷产生层及电荷产生层上的第二发光单元。

[0569] 层313R、层313G及层313B例如可以分别利用使用高精细金属掩模的真空蒸镀法形成。在很多情况下,在使用高精细金属掩模的真空蒸镀法中在比高精细金属掩模的开口大的范围内进行蒸镀。由此,在比高精细金属掩模的开口大的范围内有可能形成层313R、层313G及层313B。此外,层313R、层313G及层313B的端部分别为锥形形状。在此,层313R、层313G及层313B不但形成在像素电极311上,也可以形成在绝缘层237上。注意,层313R、层313G及层313B也可以利用使用高精细金属掩模的溅射法或喷墨法形成。

[0570] 发光元件60R、发光元件60G及发光元件60B上设置有保护层331。保护层331和衬底152由粘合层142粘合。在衬底152上设置遮光层317。作为发光元件60R、发光元件60G及发光元件60B的密封可以采用固体密封结构或中空密封结构等。在图86中,衬底152和保护层331之间的空间被粘合层142填充,即采用固体密封结构。或者,也可以采用使用非活性气体(氮或氩等)填充该空间的中空密封结构。此时,粘合层142也可以以不与发光元件60R、发光元件60G及发光元件60B重叠的方式设置。另外,也可以使用与设置为框状的粘合层142不同的树脂填充该空间。

[0571] 保护层331至少设置在显示部20中,优选以覆盖显示部20整体的方式设置。保护层331优选以除了显示部20以外还覆盖连接部140及电路164的方式设置。另外,保护层331优选以延伸至显示装置10A的端部的方式设置。

[0572] 衬底101不与衬底152重叠的区域中设置有连接部204。在连接部204中,布线165通过导电层166及连接层242与FPC172电连接。布线165可以设置在与导电层112相同的层中。由此,布线165可以包含与导电层112相同的材料,并可以利用相同的工序形成。例如,导电层112及布线165可以通过对相同的导电膜进行加工来形成。另外,导电层166可以设置在与像素电极311R、像素电极311G及像素电极311B相同的层中。由此,导电层166可以包含与像素电极311R、像素电极311G及像素电极311B相同的材料,并可以利用相同的工序形成。例如,像素电极311R、像素电极311G、像素电极311B及导电层166可以通过对相同的导电膜进行加工来形成。在连接部204的顶面上露出导电层166。因此,通过连接层242可以使连接部204与FPC172电连接。

[0573] 注意,为了使FPC172与导电层166电连接,连接部204中不设置有保护层331的部分。例如,通过在将保护层331沉积在显示装置10A的整个表面上之后使用掩模去除保护层331的与导电层166重叠的区域,可以使导电层166露出。

[0574] 另外,也可以在导电层166上设置至少一个有机层与导电层的叠层结构且在该叠层结构上设置保护层331。并且,也可以通过使用激光或锋利的刀具(例如,针或切割器)在该叠层结构中形成剥离起点(成为剥离开端的部分)并选择性地去除该叠层结构及其上的保护层331,来使导电层166露出。例如,可以将具有粘合性的辊子按在衬底101上通过转动该辊子使其相对地移动来选择性地去除保护层331。或者,也可以将粘合性的胶带贴合到衬底101上并进行剥离。由于有机层与导电层的密接性或有机层间的密接性低,所以在有机层与导电层的界面或有机层中发生分离。由此,可以选择性地去除保护层331的与导电层166重叠的区域。另外,当例如导电层166上残留有有机层时,可以使用有机溶剂进行去除。

[0575] 作为有机层,例如可以使用用于层313R、层313G和层313B中的任意个的至少一个

有机层(用作发光层、载流子阻挡层、载流子传输层或载流子注入层的层)。有机层也可以在层313R、层313G和层313B中的任意个的形成时同时形成,也可以另行设置。导电层可以使用与公共电极315相同的工序及材料形成。例如,作为公共电极315及导电层优选形成ITO膜。另外,在公共电极315具有叠层结构时,作为导电层使用构成公共电极315的层中的至少一个。

[0576] 另外,也可以使用掩模覆盖导电层166的顶面,以防止保护层331沉积在导电层166上。作为掩模,例如可以使用金属掩模(范围金属掩模),也可以使用具有粘合性或吸附性的胶带或薄膜。以设置有该掩模的状态下形成保护层331,然后去除掩模,由此即使形成保护层331之后也可以保持导电层166露出的状态。

[0577] 使用上述方法在连接部204中形成不设置有保护层331的区域,由此可以在该区域中使导电层166与FPC172通过连接层242电连接。

[0578] 在连接部140中,绝缘层235上设置有导电层323。导电层323的端部由绝缘层237覆盖。此外,在导电层323上设置公共电极315,例如导电层323和公共电极315在连接部140中具有彼此接触的区域。因此,公共电极315与设置在连接部140中的导电层323电连接。导电层323可以设置在与像素电极311R、像素电极311G、像素电极311B及导电层166相同的层中。因此,导电层323可以包含与像素电极311R、像素电极311G、像素电极311B及导电层166相同的材料,并可以利用相同的工序形成。例如,像素电极311R、像素电极311G、像素电极311B、导电层166及导电层323可以通过对相同的导电膜进行加工来形成。注意,优选在导电层323上不形成层313R、层313G及层313B。

[0579] 显示装置10A采用顶部发射型。发光元件60R、发光元件60G及发光元件60B所发射的光射出到衬底152一侧。因此,衬底152优选使用对可见光的透过性高的材料。另一方面,对用于衬底101的材料的透光性没有限制。

[0580] 公共电极315使用对可见光的透过性高的材料。像素电极311R、像素电极311G及像素电极311B各自优选使用反射可见光的材料。

[0581] 晶体管201及晶体管205都设置在衬底101上。这些晶体管可以使用相同的材料及相同的工序制造。作为晶体管201及晶体管205可以适当地使用与实施方式1所示的晶体管50同样的结构。另外,设置在电路164中的晶体管201例如可以被用作实施方式1的图1A及图2A所示的扫描线驱动电路11、信号线驱动电路13或电源电路15或者图2A所示的基准电位生成电路17所包括的晶体管。

[0582] 电路164所包括的晶体管和显示部20所包括的晶体管既可以具有相同的结构,又可以具有不同的结构。电路164所包括的多个晶体管既可以具有相同的结构,又可以具有两种以上的结构。与此同样,显示部20所包括的多个晶体管既可以具有相同的结构,又可以具有两种以上的结构。

[0583] 显示部20所包括的所有晶体管都可以为OS晶体管,显示部20所包括的所有晶体管都可以为Si晶体管,显示部20所包括的部分晶体管也可以为OS晶体管且剩下的晶体管也可以为Si晶体管。

[0584] 例如,通过在显示部20中使用LTPS晶体管和OS晶体管的双方,可以实现具有低功耗及高驱动能力的显示装置。另外,有时将组合LTPS晶体管和OS晶体管的结构称为LTPO。在显示部20的结构为LTPO的情况下,例如,可以将OS晶体管用于设置在像素电路的选择晶体

管且将LTPS晶体管用于驱动晶体管。通过将OS晶体管用于选择晶体管,即便使帧频极小(例如1fps以下),也可以使像素保持图像数据。由此,通过在显示静态图像时停止驱动电路,可以降低显示装置的功耗。此外,通过将LTPS晶体管用于驱动晶体管,可以使流过发光元件60的电流变大。

[0585] 优选在衬底152的衬底101一侧的面设置遮光层317。遮光层317可以设置在相邻的发光元件60之间、连接部140及电路164等中。此外,在保护层331与粘合层142之间可以设置遮光层317。另外,在衬底152的外侧可以配置各种光学构件。

[0586] 作为连接层242,可以使用各向异性导电膜(ACF:Anisotropic Conductive Film)或各向异性导电膏(ACP:Anisotropic Conductive Paste)等。

[0587] [显示装置10B]

图87是示出显示装置10B的结构例子的截面图。显示装置10B是显示装置10A的变形例子,显示装置10B与显示装置10A的不同之处例如是晶体管201的结构。

[0588] 显示装置10B所包括的晶体管201包括半导体层213、用作栅极绝缘层的绝缘层105、用作栅电极的导电层215、源电极和漏电极中的一个的导电层222a及源电极和漏电极中的另一个的导电层222b。另外,晶体管201也可以包括导电层211。在此情况下,导电层215被用作第一栅电极,导电层211被用作第二栅电极。此外,绝缘层105被用作第一栅极绝缘层,绝缘层103被用作第二栅极绝缘层。

[0589] 导电层211设置在衬底101上,绝缘层103设置在衬底101及导电层211上。另外,以具有与导电层211重叠的区域的方式半导体层213设置在绝缘层103上,绝缘层105设置在绝缘层103及半导体层213上。并且,以具有与导电层211及半导体层213重叠的区域的方式导电层215设置在绝缘层105上。

[0590] 半导体层213包括沟道形成区域213i及一对低电阻区域213n。在此,在绝缘层105中设置到达一对低电阻区域213n中的一个的第一开口及到达一对低电阻区域213n中的另一个的第二开口。通过第一开口半导体层213与导电层222a电连接,通过第二开口半导体层213与导电层222b电连接。例如,在第一开口的内部一对低电阻区域213n中的一个与导电层222a接触,在第二开口的内部一对低电阻区域213n中的另一个与导电层222b接触。

[0591] 导电层211可以设置在与导电层111相同的层中。因此,导电层211可以包含与导电层111相同的材料,并可以利用相同的工序形成。例如,导电层111与导电层211可以通过对相同的导电膜进行加工来形成。另外,半导体层213可以设置在与半导体层113相同的层中。因此,半导体层213可以包含与半导体层113相同的材料,并可以利用相同的工序形成。例如,半导体层113与半导体层213可以通过对相同的导电膜进行加工来形成。并且,导电层215、导电层222a及导电层222b可以设置在与导电层115相同的层中。因此,导电层215、导电层222a及导电层222b可以包含与导电层115相同的材料,并可以利用相同的工序形成。例如,导电层115、导电层215、导电层222a及导电层222b可以通过对相同的导电膜进行加工来形成。

[0592] 在此,半导体层113与半导体层213也可以包含不同材料。例如,作为半导体层113也可以使用金属氧化物,作为半导体层213也可以使用LTPS等硅。通过作为半导体层113使用金属氧化物,即通过作为晶体管205使用OS晶体管,如实施方式1所示,可以实现“黑色模糊的抑制”、“发光亮度的上升”、“多灰度化”及“发光元件60的发光亮度的按每个发光元件

60而不均匀的抑制”等。此外,通过作为半导体层213使用LTPS等硅,可以提高晶体管201的场效应迁移率。由此,可以使电路164高速驱动。通过使用不同工序形成半导体层113与半导体层213,可以使半导体层113所包含的材料与半导体层213所包含的材料不同。

[0593] 在晶体管201包括导电层211的情况下,晶体管201采用两个栅电极夹持沟道形成区域213i的结构。在此情况下,也可以电连接两个栅电极,并通过对该两个栅电极供应相同的信号,来驱动晶体管201。或者,通过对两个栅电极中的一个施加用来控制阈值电压的电位,对另一个施加用来进行驱动的电位,可以控制晶体管201的阈值电压。

[0594] 具有与图87所示的晶体管201同样的结构的晶体管可以设置在显示部20中。例如,实施方式1所示的晶体管51可以为具有与图87所示的晶体管201同样的结构的晶体管。由此,有时晶体管51的沟道长度变大,而可以减小晶体管51的关态电流。由此,有时可以在长期间保持写入到子像素的图像数据,从而可以降低刷新工作的频率。因此,通过作为晶体管51采用具有与图87所示的晶体管201同样的结构的晶体管,有时可以降低本发明的一个方式的显示装置的功耗。

[0595] [显示装置10C]

图88是示出显示装置10C的结构例子的截面图。显示装置10C是显示装置10A的变形例子,显示装置10C与显示装置10A的不同之处例如是底部发射型显示装置。

[0596] 在显示装置10C中,发光元件60所发射的光射出到衬底101一侧。衬底101优选使用对可见光的透过性高的材料。另一方面,对用于衬底152的材料的透光性没有限制。

[0597] 优选在衬底101与晶体管201之间及衬底101与晶体管205之间设置遮光层317。图88示出衬底101上设置有遮光层317,遮光层317及衬底101上设置有绝缘层353,绝缘层353上设置有晶体管201及晶体管205等的例子。

[0598] 像素电极311R、像素电极311G及像素电极311B都使用对可见光的透过性高的材料。作为公共电极315优选使用反射可见光的材料。

[0599] 显示装置10C的结构也可以应用于显示装置10B。具体而言,显示装置10B可以是底部发射型显示装置。另外,通过对像素电极311及公共电极315的双方使用对可见光的透过性高的材料,可以使显示装置10A、显示装置10B以及显示装置10C成为双面发射型显示装置。双面发射型显示装置10的衬底101及衬底152的双方优选使用对可见光的透过性高的材料。

[0600] [显示装置10D]

图89是示出显示装置10D的结构例子的截面图。显示装置10D是显示装置10A的变形例子,显示装置10D与显示装置10A的不同之处例如是发光元件60R、发光元件60G及发光元件60B的结构。另外,显示装置10D与显示装置10A的不同之处是像素电极311R、像素电极311G、像素电极311B、导电层166及导电层323的结构。并且,显示装置10D与显示装置10A的不同之处是:不包括绝缘层237;层313覆盖像素电极311的顶面及侧面;以及包括层328、绝缘层325、绝缘层327及公共层314。

[0601] 如图89所示,发光元件60所包括的像素电极311具有导电层324、导电层324上的导电层326及导电层326上的导电层329的叠层结构。在此,像素电极311R所包括的导电层324、导电层326及导电层329分别为导电层324R、导电层326R及导电层329R。另外,像素电极311G所包括的导电层324、导电层326及导电层329分别为导电层324G、导电层326G及导电层

329G。并且,像素电极311B所包括的导电层324、导电层326及导电层329分别为导电层324B、导电层326B及导电层329B。

[0602] 导电层324通过设置在绝缘层105、绝缘层218及绝缘层235中的开口129与晶体管205所包括的导电层112电连接。

[0603] 导电层326的端部位于导电层324的端部及导电层329的端部的内侧。也就是说,导电层326的端部位于导电层324上,导电层326的顶面及侧面被导电层329覆盖。

[0604] 对导电层324的对于可见光的透过性及反射性没有特别的限制。导电层324可以使用对可见光具有透过性的导电层或对可见光具有反射性的导电层。作为对可见光具有透过性的导电层,例如可以使用氧化物导电层。具体而言,作为导电层324可以适当地使用In-Si-Sn氧化物(ITSO)。作为对可见光具有反射性的导电层,例如可以使用铝、镁、钛、铬、镍、铜、钇、锆、银、锡、锌、银、铂、金、钼、钽或钨等金属或者以这些元素为主要成分的合金。作为可用于导电层324的合金,可以举出铝、镍和镧的合金(Al-Ni-La)等包含铝的合金以及银和镁的合金及银、钯和铜的合金(APC:Ag-Pd-Cu)等包含银的合金。导电层324也可以具有对可见光具有透过性的导电层及该导电层上的具有反射性的导电层的叠层结构。导电层324优选适当地使用与导电层324的被形成面(在此,绝缘层235)的密接性高的材料。由此,可以抑制导电层324的膜剥离。

[0605] 导电层326可以使用对可见光具有反射性的导电层。导电层326也可以具有对可见光具有透过性的导电层及该导电层上的具有反射性的导电层的叠层结构。导电层326可以使用可用于导电层324的材料。具体而言,导电层326可以适当地使用In-Si-Sn氧化物(ITSO)、In-Si-Sn氧化物(ITSO)上的银、钯和铜的合金(APC)的叠层结构。

[0606] 导电层329可以使用可用于导电层324的材料。导电层329例如可以使用对可见光具有透过性的导电层。具体而言,导电层329可以使用In-Si-Sn氧化物(ITSO)。

[0607] 在导电层326使用容易氧化的材料时,导电层329使用不容易氧化的材料且由导电层329覆盖导电层326,由此可以抑制导电层326被氧化。此外,可以抑制包含在导电层326中的金属析出。例如,在导电层326使用包含银的材料时,导电层329可以适当地使用In-Si-Sn氧化物(ITSO)。由此,可以抑制导电层326被氧化且可以抑制银的析出。

[0608] 导电层323例如可以具有导电层324p、导电层324p上的导电层326p及导电层326p上的导电层329p的叠层结构。导电层324p可以设置在与导电层324R、导电层324G及导电层324B相同的层中。因此,导电层324p可以包含与导电层324R、导电层324G及导电层324B相同的材料,并可以利用相同的工序形成。例如,导电层324R、导电层324G、导电层324B及导电层324p可以通过对相同的导电膜进行加工来形成。另外,导电层326p可以包含与导电层326R、导电层326G及导电层326B相同的材料,并可以利用相同的工序形成。例如,导电层326R、导电层326G、导电层326B及导电层326p可以通过对相同的导电膜进行加工来形成。并且,导电层329p可以包含与导电层329R、导电层329G及导电层329B相同的材料,并可以利用相同的工序形成。例如,导电层329R、导电层329G、导电层329B及导电层329p可以通过对相同的导电膜进行加工来形成。

[0609] 图89示出导电层329p的厚度与导电层329R、导电层329G及导电层329B的厚度不同的例子。可以根据用于导电层329p、导电层329R、导电层329G及导电层329B的材料的电阻率而使这些层的厚度不同。在厚度不同时,导电层329p也可以通过与导电层329R、导电层329G

及导电层329B不同的工序形成。或者,形成导电层329p的工序与形成导电层329R、导电层329G及导电层329B的工序的一部分也可以共同。

[0610] 导电层324R、导电层324G及导电层324B中以覆盖开口129的方式形成有凹部。该凹部嵌入有层328。

[0611] 层328具有使导电层324R、导电层324G及导电层324B的凹部平坦化的功能。导电层324R及层328上设置有与导电层324R电连接的导电层326R。此外,导电层324G及层328上设置有与导电层324G电连接的导电层326G。并且,导电层324B及层328上设置有与导电层324B电连接的导电层326B。如上所述,与导电层324R、导电层324G及导电层324B的凹部重叠的区域也可以被用作发光区域,由此可以提高像素的开口率。

[0612] 层328可以为绝缘层或导电层。层328可以适当地使用各种无机绝缘材料、有机绝缘材料或导电材料。尤其是,层328优选使用绝缘材料形成,特别优选使用有机绝缘材料形成。

[0613] 注意,在层328为导电层时,层328也可以被用作像素电极的一部分。

[0614] 显示装置10D所包括的层328也可以应用于显示装置10A、显示装置10B及显示装置10C。例如,可以对像素电极311R、像素电极311G及像素电极311B的凹部中的至少一部分嵌入层328而代替绝缘层237。

[0615] 图89示出层313的端部位于像素电极311的端部的外侧的例子。层313以覆盖像素电极311的端部的方式形成。通过采用该结构,可以将像素电极311的整个顶面用作发光区域,与岛状的层313的端部位于像素电极311的端部的内侧的结构相比,可以提高开口率。另外,通过使用层313覆盖像素电极311的侧面可以抑制像素电极311与公共电极315接触,由此可以抑制发光元件60的短路。

[0616] 像素电极311与层313之间没有设置绝缘层237。由此,可以减小相邻的发光元件60之间的距离。因此,显示装置10D可以为高清晰或高分辨率的显示装置。另外,也不需要用来形成该绝缘层的掩模,由此可以减少显示装置的制造成本。

[0617] 层313例如可以利用光刻法及蚀刻法形成。具体而言,在各子像素中形成像素电极311之后,跨着多个像素电极311沉积成为层313的膜。接着,在成为层313的膜上形成掩模层,在掩模层上利用光刻法形成抗蚀剂掩模。然后,例如利用蚀刻法加工掩模层及成为层313的膜,由此去除抗蚀剂掩模。例如,掩模层具有第一掩模层和第一掩模层上的第二掩模层的两层结构。在此情况下,在第二掩模层上形成抗蚀剂掩模,加工第二掩模层。接着,去除抗蚀剂掩模。然后,例如以第二掩模层为硬掩模加工第一掩模层及成为层313的膜。由此,对一个像素电极311形成一个岛状的层313。由此,在各子像素中分割层313而可以形成岛状的层313。例如,通过对成为层313的膜进行沉积至加工的工序三次,可以分别形成层313R、层313G及层313B。

[0618] 在本说明书等中,掩模层(也称为牺牲层)至少位于发光层(更具体而言是构成EL层的层中被加工为岛状的层)的上方,并且在制造工序中具有保护该发光层的功能。

[0619] 通过不使用高精细金属掩模而形成岛状的层313,可以形成微细的层313。此外,通过在各发光元件60中设置岛状的层313,可以抑制相邻的发光元件60间的泄漏电流。因此,可以抑制非意图的发光所导致的串扰,从而可以实现对比度非常高的显示装置。尤其是,可以实现在低亮度下电流效率高的显示装置。

[0620] 在本说明书等中,有时将使用金属掩模或高精细金属掩模(FMM)制造的器件称为具有MM(Metal Mask)结构的器件。此外,在本说明书等中,有时将不使用金属掩模或FMM制造的器件称为具有MML(Metal Mask Less)结构的器件。

[0621] 在不使用高精细金属掩模而形成岛状的层313的情况下,层313的表面在显示装置的制造工序中露出。由此,层313R、层313G及层313B各自优选包括发光层上的载流子传输层。或者,层313R、层313G及层313B各自优选包括发光层上的载流子阻挡层。或者,层313R、层313G及层313B各自优选包括发光层上的载流子阻挡层和载流子阻挡层上的载流子传输层。由此,可以抑制发光层露出到最表面而降低发光层受到的损伤。由此,可以提高发光元件60的可靠性。

[0622] 另外,当发光元件60具有串联结构时,例如在层313包括第一发光单元、第一发光单元上的电荷产生层及电荷产生层上的第二发光单元的情况下,第二发光单元的表面在显示装置的制造工序中露出。由此,第二发光单元优选包括发光层上的载流子传输层。或者,第二发光单元优选包括发光层上的载流子阻挡层。或者,第二发光单元优选包括发光层上的载流子阻挡层及载流子阻挡层上的载流子传输层。由此,可以抑制发光层露出到最表面而降低发光层受到的损伤。由此,可以提高发光元件60的可靠性。注意,在包括三个以上的发光单元的情况下,设置在最上层的发光单元优选包括发光层上的载流子传输层和载流子阻挡层中的一方或双方。

[0623] 包含在层313R、层313G及层313B中的化合物的耐热温度优选为100℃以上且180℃以下,更优选为120℃以上且180℃以下,进一步优选为140℃以上且180℃以下。例如,这些化合物的玻璃转变点(Tg)优选为100℃以上且180℃以下,更优选为120℃以上且180℃以下,进一步优选为140℃以上且180℃以下。由此,可以抑制由于在工序中施加的热层313R、层313G及层313B受到损伤而发光效率降低以及寿命变短。

[0624] 相邻的发光元件60之间的区域设置有绝缘层325及绝缘层325上的绝缘层327。图89示出多个绝缘层325及绝缘层327的截面,但是在俯视显示装置10D时,可以将绝缘层325及绝缘层327分别形成为连续的一层。换言之,显示装置10D例如可以包括一个绝缘层325及一个绝缘层327。另外,显示装置10D也可以包括彼此分离的多个绝缘层325,也可以包括彼此分离的多个绝缘层327。

[0625] 绝缘层325优选具有与层313R、层313G及层313B的各侧面接触的区域。通过采用绝缘层325具有与层313R、层313G及层313B接触的区域的结构,可以抑制层313R、层313G及层313B的膜剥离。在绝缘层325与层313R、层313G及层313B密接时,产生相邻的层313由绝缘层325固定或粘合的效果。由此,可以提高发光元件60的可靠性。另外,可以提高发光元件60的制造成品率。

[0626] 绝缘层325可以使用可用于保护层331的材料,例如可以使用无机材料。尤其是,在作为保护层331使用氧化铝时可以提高绝缘层325与层313的蚀刻选择比而可以保护层313,所以是优选的。

[0627] 绝缘层325优选具有相对于水和氧中的至少一方的阻挡绝缘层的功能。另外,绝缘层325优选具有抑制水和氧中的至少一方的扩散的功能。另外,绝缘层325优选具有俘获或固定(也被称为吸杂)水和氧中的至少一方的功能。注意,在本说明书等中,阻挡绝缘层是指具有阻挡性的绝缘层。此外,在本说明书等中,阻挡性是指抑制所对应的物质的扩散的功能

(也可以说透过性低)。

[0628] 在绝缘层325具有作为阻挡绝缘层的功能或者吸杂功能时,可以具有抑制可能会从外部扩散到各发光元件的杂质(典型的是,水和氧中的至少一方)的进入的结构。通过采用该结构,可以提供一种可靠性高的发光元件,并且可以提供一种可靠性高的显示装置。

[0629] 绝缘层327以填充形成在绝缘层325中的凹部的方式设置在绝缘层325上。绝缘层327可以隔着绝缘层325与层313R、层313G及层313B的各顶面的一部分及侧面重叠。绝缘层327优选覆盖绝缘层325的侧面的至少一部分。通过设置绝缘层325及绝缘层327可以填充相邻的岛状层之间,所以可以减少设置在岛状层上的层,例如可以减少公共电极315的被形成面的凹凸而可以提高该层的覆盖性。因此,可以抑制断开导致的连接不良。另外,可以抑制因台阶导致公共电极315的厚度局部性地减薄而电阻上升。虽然绝缘层327的顶面优选具有平坦性高的形状,但是也可以具有凸部、凸曲面、凹曲面或凹部。

[0630] 作为绝缘层327,可以适当地使用包含有机材料的绝缘层。作为有机材料,优选使用感光性有机树脂,例如优选使用包含丙烯酸树脂的感光性的树脂组成物。注意,在本说明书等中,丙烯酸树脂不是仅指聚甲基丙烯酸酯或甲基丙烯酸树脂,有时也指广义上的丙烯酸类聚合物整体。另外,可以将这些可用于绝缘层327的材料用于层328。

[0631] 掩模层318R位于发光元件60R所包括的层313R上,掩模层318G位于发光元件60G所包括的层313G上,掩模层318B位于发光元件60B所包括的层313B上。掩模层318以围绕发光区域的方式设置。换言之,掩模层318在与发光区域重叠的部分中具有开口。掩模层318是在形成层313R时设置在层313R上的掩模层的残留部分。同样地,掩模层318G及掩模层318B分别是在形成层313G及层313B时设置的掩模层的残留部分。如此,本发明的一个方式的显示装置也可以残留有制造时用来保护层313的掩模层的一部分。

[0632] 注意,在图89中,掩模层318具有单层结构,但是掩模层318也可以具有叠层结构。例如,掩模层318既可以具有两层结构,又可以具有三层以上的叠层结构。另外,在形成成为层313的膜之后,有时形成作为掩模层的第一掩模层和第一掩模层上的第二掩模层。接着,有时在使用这些掩模层形成层313R、层313G及层313B之后去除第二掩模层,然后在第一掩模层中形成到达层313的开口。在上述情况下,残留在显示装置10D中的掩模层318具有单层结构。也就是说,掩模层318所包括的层数有时少于显示装置10D的制造工序中形成的掩模层所包括的层数。

[0633] 在显示装置10D中,层313R、层313G、层313B及绝缘层327上设置有公共层314,公共层314上设置有公共电极315。与公共电极315同样,公共层314被发光元件60R、发光元件60G及发光元件60B共同使用。在发光元件60包括公共层314的情况下,可以将层313和公共层314统称为EL层。注意,EL层也可以不包括公共层314。

[0634] 公共层314例如包括电子注入层或空穴注入层。或者,公共层314既可以具有电子传输层与电子注入层的叠层,又可以具有空穴传输层与空穴注入层的叠层。在此,作为公共层314所包括的层,可以不设置在层313中。例如,在公共层314包括电子注入层的情况下,层313也可以不包括电子注入层。另外,在公共层314包括空穴注入层的情况下,层313也可以不包括空穴注入层。

[0635] 当在显示装置中设置公共层314时,公共电极315可以在沉积公共层314之后连续进行沉积,而之间没有进行蚀刻等工序。例如,在真空下形成公共层314之后无需将衬底101

暴露于大气,可以在真空下形成公共电极315。也就是说,可以始终在真空下形成公共层314和公共电极315。由此,与显示装置没有设置公共层314的情况相比可以使公共电极315的底面清洁。如此,当在形成层313之后例如使层313的表面暴露于大气时,优选在显示装置中设置公共层314。

[0636] 图89示出在连接部140中不设置公共层314的例子。例如,通过使用用来规定沉积范围的掩模(为了与高精度金属掩模区别,也称为范围掩模或粗金属掩模),可以使沉积公共层314的区域与沉积公共电极315的区域不同。

[0637] 在此,当公共层314的厚度方向的电阻小到能够忽略时,即使在导电层323与公共电极315之间设置公共层314,也可以确保导电层323与公共电极315的导通。通过不仅在显示部20中而且在连接部140中设置公共层314,例如可以不使用包括范围掩模的金属掩模而形成公共层314。由此,可以简化显示装置10D的制造工序。

[0638] 在图89中,虽然显示装置10D为顶部发射型显示装置,但是显示装置10D既可以为底部发射型显示装置,又可以为双面发射型显示装置。

[0639] 显示装置10D的结构也可以应用于显示装置10A、显示装置10B及显示装置10C。具体而言,可以将如下特征中的至少一个应用于显示装置10A、显示装置10B及显示装置10C:发光元件60的结构;不包括绝缘层237;包括绝缘层325;以及包括绝缘层327。

[0640] [显示装置10E]

图90是示出显示装置10E的结构例子的截面图。显示装置10F是显示装置10A的变形例子,其包括触摸传感器在这一点上与显示装置10A不同。图90示出设置有触摸传感器的检测部387的结构例子。

[0641] 在本说明书等中,包括触摸传感器的显示装置被称为触摸面板。

[0642] 在显示装置10E中,衬底152上设置有粘合层396,粘合层396上设置有绝缘层395。由此,衬底152与绝缘层395由粘合层396贴合。另外,绝缘层395上设置有衬底330。

[0643] 检测部387包括在显示部20中。在检测部387中,衬底330的衬底152一侧的面上作为触摸传感器设置有检测元件380(也称为感测器件、传感器元件或传感器件)。借助于检测元件380可以检测出手指或触屏笔等检测对象接近或接触显示装置10E。

[0644] 检测元件380包括电极381及电极382。图90示出电极381包括电极383及电极384的例子。

[0645] 电极382及电极383可以设置在相同的层中。因此,电极382及电极383可以包含相同的材料,并且可以利用相同的工序形成。例如,电极382及电极383可以通过对相同的导电膜进行加工来形成。

[0646] 另外,在检测部387中,绝缘层395以覆盖电极382及电极383的至少一部分的方式设置。电极384通过设置在绝缘层395中的开口与以夹着电极382的方式设置的两个电极383电连接。因此,电极384具有与电极382重叠的区域。

[0647] 在衬底330的不与衬底152重叠的区域中设置布线342、导电层344、连接层309及FPC350。布线342与FPC350在连接部308中通过导电层344及连接层309电连接。布线342可以设置在与电极382及电极383相同的层中。因此,布线342可以包含与电极382及电极383相同的材料,并可以利用相同的工序形成。例如,布线342、电极382及电极383可以通过对相同的导电膜进行加工来形成。另外,导电层344可以设置在与电极384相同的层中。因此,导电层

344可以包含与电极384相同的材料,并可以利用相同的工序形成。例如,导电层344及电极384可以通过对相同的导电膜进行加工来形成。

[0648] 为了使FPC350与导电层344电连接,在连接部308中有没有设置绝缘层395的部分。例如,在整个衬底330上沉积绝缘层395之后在绝缘层395中形成到达布线342的开口,由此可以使布线342露出。然后,形成导电层344,并且以与导电层344电连接的方式设置连接层309及FPC350。如上所述,布线342与FPC350通过导电层344及连接层309电连接。

[0649] 作为连接层309,与连接层242同样,可以使用ACF或ACP等。

[0650] 注意,在显示装置10B、显示装置10C、显示装置10D中也可以设置检测元件380。由此,显示装置10B、显示装置10C、显示装置10D可以具有作为触摸面板的功能。

[0651] 图90中的检测元件380为静电电容式检测元件。作为静电电容式,有表面型静电电容式及投影型静电电容式等。此外,作为投影型静电电容式,有自电容式及互电容式等。当使用互电容式时,可以同时进行多点检测。注意,本发明的一个方式的显示装置所包括的检测元件除了静电电容式之外,例如还可以使用阻膜式、表面声波式、红外线式、光学式或压敏式等各种方式。

[0652] 图90所示的显示装置10E采用在衬底330上形成检测元件380且将其贴合到衬底152的结构,但是本发明的一个方式不局限于此。例如,在衬底101与衬底152之间也可以形成检测元件380。

[0653] [显示装置10F]

图91是示出显示装置10F的结构例子的截面图。显示装置10F是显示装置10C的变形例子,其包括液晶元件69在这一点上与显示装置10C不同。

[0654] 液晶元件69包括像素电极311及公共电极315,像素电极311与公共电极315间设置有液晶层343。像素电极311与液晶层343间设置有绝缘层341,液晶层343与公共电极315间设置有绝缘层345。绝缘层341及绝缘层345具有作为取向膜的功能。

[0655] 液晶元件69间设置有间隔物347。间隔物347是通过选择性地对绝缘层进行蚀刻而可以得到的柱状间隔物,并是为了控制像素电极311与公共电极315的间隔(间隙)而设置的。注意,间隔物347也可以为球状间隔物。

[0656] 衬底152的衬底101一侧的面上依次设置有遮光层317、着色层349R、着色层349G、着色层349B、保护层331、公共电极315、间隔物347以及绝缘层345。着色层349R、着色层349G及着色层349B设置在显示部20中的没有设置遮光层317的区域中。另外,保护层331可以被用作平坦化层。着色层349R的端部、着色层349G的端部及着色层349B的端部与遮光层317的端部重叠。绝缘层235及保护层331由粘合层142粘合。

[0657] 显示装置10F中设置有背光源。背光源可以设置在衬底101一侧,具体而言,可以设置在衬底101的外侧(与晶体管201及晶体管205的形成面的相反一侧)。注意,当显示装置10F为反射型的液晶显示装置时也可以不设置背光源。

[0658] 着色层349R具有与液晶元件69重叠的区域,例如其中红色光的透过率比其他颜色的光的透过率高。由此,具有与着色层349R重叠的区域的液晶元件69所发射的光作为红色光被提取到显示装置10F的外部。此外,着色层349G具有与液晶元件69重叠的区域,例如其中绿色光的透过率比其他颜色的光的透过率高。由此,具有与着色层349G重叠的区域的液晶元件69所发射的光作为绿色光被提取到显示装置10F的外部。并且,着色层349B具有与液

晶元件69重叠的区域,例如其中蓝色光的透过率比其他颜色的光的透过率高。由此,具有与着色层349B重叠的区域的液晶元件69所发射的光作为蓝色光被提取到显示装置10F的外部。由此,显示装置10F可以进行全彩色显示。

[0659] 作为可用于着色层349的材料,可以举出金属材料、树脂材料及包含颜料或染料的树脂材料等。着色层349例如可以利用喷墨法等形成。

[0660] 注意,虽然在图91中示出包括垂直电场方式的液晶元件的显示装置的例子,但是本发明的一个方式不局限于此,例如也可以为包括水平电场方式的液晶元件的显示装置。在采用水平电场方式的情况下,也可以使用不使用取向膜的呈现蓝相的液晶。蓝相是液晶相的一种,是指当使胆甾液晶的温度上升时即将从胆甾相转变到各向同性相之前出现的相。因为蓝相只在窄的温度范围内出现,所以将其中混合了5wt%以上的手征试剂的液晶组合物用于液晶层343,以扩大温度范围。包含呈现蓝相的液晶和手征试剂的液晶组成物的响应速度快,并且其具有光学各向同性。另外,包含呈现蓝相的液晶和手征试剂的液晶组成物不需要取向处理,并且视角依赖性小。另外,由于不需要设置取向膜,所以不需要摩擦处理。因此可以抑制由于摩擦处理而引起的静电破坏,并可以降低制造工序中的显示装置的不良及破损。

[0661] 显示装置10F所包括的晶体管201不局限于图91所示的结构,例如也可以采用图87所示的结构。另外,例如,在显示装置10F中也可以设置图90所示的检测元件380,使其具有作为触摸面板的功能。

[0662] 显示装置10F所包括的着色层349R、着色层349G及着色层349B可以设置在包括发光元件60的显示装置,具体而言可以设置在显示装置10A至显示装置10D等中。例如,可以以具有与发光元件60R重叠的区域的方式设置着色层349R,以具有与发光元件60G重叠的区域的方式设置着色层349G,以具有与发光元件60B层叠的区域的方式设置着色层349B。例如,在如显示装置10A、显示装置10B及显示装置10D那样的顶部发射型显示装置中可以在发光元件60与衬底152之间设置着色层349,具体而言,可以在保护层331与衬底152之间设置着色层349。例如,可以在保护层331上设置着色层349,具体而言,可以以具有与保护层331接触的区域的方式设置着色层349。此时,保护层331优选被平坦化。在此,通过采用相邻的着色层349具有彼此重叠的区域的构造,可以不设置遮光层317。另外,也可以将着色层349设置于衬底152。此时,例如着色层349的一部分可以与遮光层317接触,由此,可以将着色层349的端部重叠于遮光层317。

[0663] 此外,在如显示装置10C那样的底发射型显示装置中,可以在发光元件60与衬底101之间设置着色层349。例如,可以在绝缘层218上设置着色层349。

[0664] 通过将着色层349R、着色层349G及着色层349B设置在包括发光元件60的显示装置中,即使发光元件60R、发光元件60G及发光元件60B为发射彼此相同颜色的光的发光元件,例如其为发射白色光的发光元件也可以将全彩色图像显示在显示部20上。通过以发光元件60R、发光元件60G及发光元件60B为发射相同颜色的光的发光元件,层313R、层313G及层313B可以利用相同的工序形成。由此,可以简化显示装置的制造工序且可以提高显示装置的成品率。因此可以实现廉价的显示装置。另一方面,通过采用不设置着色层349的构造,与设置着色层349的情况相比,可以提高显示装置的光提取效率。由此,可以在显示部20上显示明亮的图像。另外,当显示在显示部20的图像的亮度相等时,与设置着色层349的情况相

比,在不设置着色层349的情况下可以使发光元件60的发光亮度降低,因此可以降低显示装置的功耗。

[0665] 另外,当在包括发光元件60的显示装置中设置着色层349R、着色层349G及着色层349B时,发光元件60R、发光元件60G及发光元件60B也可以发射彼此不同的光。例如,在着色层349R的红色光的透过率比其他光的透过率高,着色层349G的绿色光的透过率比其他光的透过率高,并且着色层349B的蓝色光的透过率比其他光的透过率高的情况下,发光元件60R、发光元件60G及发光元件60B也可以分别发射红色光、绿色光、蓝色光。此时,通过设置着色层349可以提高包括发光元件60的子像素所发射的光的色纯度。由此,可以实现显示质量高的显示装置。另一方面,如上所述,通过采用不设置着色层349的结构,与设置着色层349的情况相比,可以提高显示装置的光提取效率。

[0666] 本实施方式所示的多个结构例子可以适当地组合。另外,本实施方式可以与其他实施方式适当地组合。

[0667] (实施方式4)

在本实施方式中,对本发明的一个方式的电子设备进行说明。

[0668] 本实施方式的电子设备在显示部中包括本发明的一个方式的显示装置。作为电子设备,例如除了电视装置、台式或笔记本型个人计算机、用于计算机等的显示器、数字标牌、弹珠机等大型游戏机等具有较大的屏幕的电子设备以外,还可以举出数码相机、数码摄像机、数码相框、移动电话机、便携式游戏机、便携式信息终端、声音再现装置等。

[0669] 特别是,因为本发明的一个方式的显示装置可以提高清晰度,所以可以适合于包括较小的显示部的电子设备。作为这种电子设备可以举出手表型及手镯型信息终端设备(可穿戴设备)、可戴在头上的可穿戴设备等诸如头戴显示器等VR用设备、眼镜型AR用设备及MR用设备等。

[0670] 本发明的一个方式的显示装置优选具有极高的分辨率诸如HD(像素数为 1280×720)、FHD(像素数为 1920×1080)、WQHD(像素数为 2560×1440)、WQXGA(像素数为 2560×1600)、4K(像素数为 3840×2160)或8K(像素数为 7680×4320)等。尤其是,优选设定为4K、8K或其以上的分辨率。另外,本发明的一个方式的显示装置中的像素密度(清晰度)优选为100ppi以上,优选为300ppi以上,更优选为500ppi以上,进一步优选为1000ppi以上,更进一步优选为2000ppi以上,更进一步优选为3000ppi以上,更进一步优选为5000ppi以上,还进一步优选为7000ppi以上。通过使用上述的具有高分辨率和高清晰度中的一方或双方的显示装置,可以进一步提高真实感及纵深感等。此外,对本发明的一个方式的显示装置的屏幕比例(纵横比)没有特别的限制。例如,显示装置可以适应1:1(正方形)、4:3、16:9及16:10等各种屏幕比例。

[0671] 本实施方式的电子设备也可以包括传感器(该传感器具有检测、检出或测量如下因素的功能:力、位移、位置、速度、加速度、角速度、转速、距离、光、液、磁、温度、化学物质、声音、时间、硬度、电场、电流、电压、电力、辐射线、流量、湿度、倾斜度、振动、气味或红外线)。

[0672] 本实施方式的电子设备具有各种功能。例如,可以具有如下功能:将各种信息(静态图像、动态图像及文字图像等)显示在显示部上的功能;触摸面板的功能;显示日历、日期或时间等的功能;由各种软件(程序)控制处理的功能;进行无线通信的功能;读出储存在存

储介质中的程序或数据而进行处理的功能;等。注意,电子设备的功能不局限于上述功能,而可以具有各种功能。电子设备也可以包括多个显示部。另外,也可以在电子设备中例如设置照相机而使其具有如下功能:拍摄静态图像或动态图像,并将所拍摄的图像储存在存储介质(外部存储介质或内置于照相机的存储介质)中的功能;以及将所拍摄的图像显示在显示部上的功能;等。

[0673] 使用图92A至图92D说明可戴在头上的可穿戴设备的一个例子。这些可穿戴设备具有显示AR内容的功能、显示VR内容的功能、显示SR内容的功能和显示MR内容的功能中的至少一个。当电子设备具有显示AR、VR、SR、MR等中的至少一个的内容的功能时,可以提高使用者的沉浸感。

[0674] 图92A所示的电子设备700A以及图92B所示的电子设备700B都包括一对显示面板751、一对外壳721、通信部(未图示)、一对安装部723、控制部(未图示)、摄像部(未图示)、一对光学构件753、眼镜架757以及一对鼻垫758。

[0675] 显示面板751可以应用本发明的一个方式的显示装置。因此,可以实现能够进行清晰度极高的显示的电子设备。

[0676] 电子设备700A及电子设备700B都可以将由显示面板751显示的图像投影于光学构件753中的显示区域756。因为光学构件753具有透光性,所以使用者可以与通过光学构件753看到的透过图像重叠地看到显示于显示区域的图像。因此,电子设备700A及电子设备700B都是能够进行AR显示的电子设备。

[0677] 电子设备700A及电子设备700B上作为摄像部也可以设置有能够拍摄前方的照相机。另外,通过在电子设备700A及电子设备700B设置陀螺仪传感器等的加速度传感器,可以检测使用者的头部朝向并将对应该方向的图像显示在显示区域756上。

[0678] 通信部具有无线通信装置,通过该无线通信装置例如可以供应影像信号。另外,代替无线通信装置或者除了无线通信装置以外还可以包括能够连接供应影像信号及电源电位的电缆的连接部。

[0679] 电子设备700A以及电子设备700B设置有电池,可以以无线方式和有线方式中的一方或双方进行充电。

[0680] 外壳721也可以设置有触摸传感器模块。触摸传感器模块具有检测外壳721的外侧的面是否被触摸的功能。通过触摸传感器模块,可以检测使用者的点按操作或滑动操作等而执行各种处理。例如,通过点按操作可以执行动态图像的暂时停止或再生等的处理,通过滑动操作可以执行快进、快退等的处理等。另外,通过在两个外壳721的每一个设置触摸传感器模块,可以扩大操作范围。

[0681] 作为触摸传感器模块,可以使用各种触摸传感器。例如,可以采用静电电容式、电阻膜方式、红外线方式、电磁感应方式、表面声波式或光学方式等各种方式。尤其是,优选将静电电容式或光学方式的传感器应用于触摸传感器模块。

[0682] 在使用光学方式的触摸传感器时,作为受光元件可以使用光电转换元件(也称为光电转换器件)。在光电转换元件的活性层中可以使用无机半导体和有机半导体中的一方或双方。

[0683] 图92C所示的电子设备800A以及图92D所示的电子设备800B都包括一对显示部820、外壳821、通信部822、一对安装部823、控制部824、一对摄像部825以及一对透镜832。

[0684] 显示部820可以应用本发明的一个方式的显示装置。因此,可以实现能够进行清晰度极高的显示的电子设备。由此,使用者可以感受高沉浸感。

[0685] 显示部820设置在外壳821内部的通过透镜832能看到的位置上。另外,通过在一对显示部820上显示彼此不同图像,可以进行利用视差的三维显示。

[0686] 电子设备800A以及电子设备800B可以说是VR用电子设备。装上电子设备800A或电子设备800B的使用者通过透镜832能看到显示在显示部820上的图像。

[0687] 电子设备800A及电子设备800B优选具有一种机构,其中能够调整透镜832及显示部820的左右位置,以根据使用者的眼睛的位置使透镜832及显示部820位于最合适的位置上。此外,优选具有一种机构,其中通过改变透镜832及显示部820之间的距离来调整焦点。

[0688] 使用者可以使用安装部823将电子设备800A或电子设备800B装在头上。注意,例如在图92C中,示出安装部823具有如眼镜的镜脚(也称为脚丝)那样的形状的例子,但是不局限于此。只要使用者能够装上,安装部823就可以具有头盔型或带型等的形状。

[0689] 摄像部825具有取得外部的信息的功能。可以将摄像部825所取得的数据输出到显示部820。在摄像部825中可以使用图像传感器。另外,也可以设置多个照相机以能够对应望远及广角等多种视角。

[0690] 注意,在此示出包括摄像部825的例子,设置能够测量出与对象物的距离的测距传感器(以下,也称为检测部)即可。换言之,摄像部825是检测部的一个方式。作为检测部例如可以使用图像传感器或激光雷达(LIDAR:Light Detection and Ranging)等距离图像传感器。通过使用由照相机取得的图像以及由距离图像传感器取得的图像,可以取得更多的信息,可以实现精度更高的姿态操作。

[0691] 电子设备800A也可以包括用作骨传导耳机的振动机构。例如,作为显示部820、外壳821和安装部823中的一个或多个可以采用包括该振动机构的结构。由此,不需要另行设置头戴式耳机、耳机或扬声器等音响设备,而只装上电子设备800A就可以享受影像和声音。

[0692] 电子设备800A以及电子设备800B也可以都包括输入端子。例如,可以将供应来自影像输出设备的影像信号以及用于对设置在电子设备内的电池进行充电的电力等的电缆连接到输入端子。

[0693] 本发明的一个方式的电子设备也可以具有与耳机750进行无线通信的功能。耳机750包括通信部(未图示),并具有无线通信功能。耳机750通过无线通信功能可以从电子设备接收信息(例如声音数据)。例如,图92A所示的电子设备700A具有通过无线通信功能将信息发送到耳机750的功能。另外,例如图92C所示的电子设备800A具有通过无线通信功能将信息发送到耳机750的功能。

[0694] 电子设备也可以包括耳机部。图92B所示的电子设备700B包括耳机部727。例如,可以采用以有线方式连接耳机部727和控制部的结构。连接耳机部727和控制部的布线的一部分也可以配置在外壳721或安装部723的内部。

[0695] 同样,图92D所示的电子设备800B包括耳机部827。例如,可以采用以有线方式连接耳机部827和控制部824的结构。连接耳机部827和控制部824的布线的一部分也可以配置在外壳821或安装部823的内部。另外,耳机部827和安装部823也可以包括磁铁。由此,可以用磁力将耳机部827固定到安装部823,收纳变得容易,所以是优选的。

[0696] 另外,电子设备也可以包括能够与耳机或头戴式耳机等连接的声音输出端子。另

外,电子设备也可以包括声音输入端子和声音输入机构中的一方或双方。作为声音输入机构,例如可以使用麦克风等收音装置。通过电子设备具有声音输入机构,可以使电子设备具有所谓的耳麦的功能。

[0697] 如此,作为本发明的一个方式的电子设备,眼镜型(电子设备700A以及电子设备700B等)和护目镜型(电子设备800A以及电子设备800B等)的双方都是优选的。

[0698] 本发明的一个方式的电子设备可以以有线或无线方式将信息发送到耳机。

[0699] 图93A所示的电子设备6500是可以用作智能手机的便携式信息终端设备。

[0700] 电子设备6500包括外壳6501、显示部6502、电源按钮6503、按钮6504、扬声器6505、麦克风6506、照相机6507及光源6508等。显示部6502具有触摸面板功能。

[0701] 显示部6502可以应用本发明的一个方式的显示装置。

[0702] 图93B是包括外壳6501的麦克风6506一侧的端部的截面示意图。

[0703] 外壳6501的显示面一侧设置有具有透光性的保护构件6510,被外壳6501及保护构件6510包围的空间内设置有显示面板6511、光学构件6512、触摸传感器面板6513、印刷电路板6517及电池6518等。

[0704] 显示面板6511、光学构件6512及触摸传感器面板6513使用粘合层(未图示)固定到保护构件6510。

[0705] 在显示部6502的外侧的区域中,显示面板6511的一部分被折叠,且该被折叠的部分与FPC6515连接。FPC6515安装有IC6516。FPC6515与设置于印刷电路板6517的端子连接。

[0706] 显示面板6511可以使用本发明的一个方式的显示装置。由此,可以实现极轻量的电子设备。此外,由于显示面板6511极薄,所以可以在抑制电子设备的厚度的情况下安装大容量的电池6518。此外,通过折叠显示面板6511的一部分以在像素部的背面设置与FPC6515的连接部,可以实现窄边框的电子设备。

[0707] 图93C示出电视装置的一个例子。在电视装置7100中,外壳7101中组装有显示部7000。在此,示出利用支架7103支撑外壳7101的结构。

[0708] 显示部7000可以使用本发明的一个方式的显示装置。

[0709] 可以通过利用外壳7101所具备的操作开关以及另外提供的遥控操作机7111进行图93C所示的电视装置7100的操作。或者,也可以在显示部7000中具备触摸传感器,也可以通过用指头等触摸显示部7000进行电视装置7100的操作。另外,也可以在遥控操作机7111中包括显示从该遥控操作机7111输出的信息的显示部。通过利用遥控操作机7111所具备的操作键或触摸面板,可以进行频道及音量的操作,并可以对显示在显示部7000上的影像进行操作。

[0710] 另外,电视装置7100具备接收机及调制解调器等。可以通过利用接收机接收一般的电视广播。再者,通过调制解调器连接到有线或无线方式的通信网络,从而进行单向(从发送者到接收者)或双向(发送者和接收者之间或接收者之间等)的信息通信。

[0711] 图93D示出笔记本型个人计算机的一个例子。笔记本型个人计算机7200包括外壳7211、键盘7212、指向装置7213及外部连接端口7214等。在外壳7211中组装有显示部7000。

[0712] 显示部7000可以使用本发明的一个方式的显示装置。

[0713] 图93E及图93F示出数字标牌的一个例子。

[0714] 图93E所示的数字标牌7300包括外壳7301、显示部7000及扬声器7303等。此外,还

可以包括LED灯、操作键(包括电源开关或操作开关)、连接端子、各种传感器、麦克风等。

[0715] 图93F示出设置于圆柱状柱子7401上的数字标牌7400。数字标牌7400包括沿着柱子7401的曲面设置的显示部7000。

[0716] 在图93E和图93F中,可以将本发明的一个方式的显示装置用于显示部7000。

[0717] 显示部7000越大,一次能够提供的信息量越多。显示部7000越大,越容易吸引人的注意,例如可以提高广告宣传效果。

[0718] 通过将触摸面板用于显示部7000,不仅可以在显示部7000上显示静态图像或动态图像,使用者还能够直觉性地进行操作,所以是优选的。另外,在用于提供线路信息或交通信息等信息的用途时,可以通过直觉性的操作提高易用性。

[0719] 如图93E及图93F所示,数字标牌7300或数字标牌7400优选可以通过无线通信与使用者所携带的智能手机等信息终端设备7311或信息终端设备7411联动。例如,显示在显示部7000上的广告信息可以显示在信息终端设备7311或信息终端设备7411的屏幕上。此外,通过操作信息终端设备7311或信息终端设备7411,可以切换显示部7000的显示。

[0720] 可以在数字标牌7300或数字标牌7400上以信息终端设备7311或信息终端设备7411的屏幕为操作手段(控制器)执行游戏。由此,不特定多个使用者可以同时参加游戏,享受游戏的乐趣。

[0721] 图94A至图94G所示的电子设备包括外壳9000、显示部9001、扬声器9003、操作键9005(包括电源开关或操作开关)、连接端子9006、传感器9007(该传感器具有检测、检出或测量如下因素的功能:力、位移、位置、速度、加速度、角速度、转数、距离、光、液、磁、温度、化学物质、声音、时间、硬度、电场、电流、电压、电力、辐射线、流量、湿度、倾斜度、振动、气味或红外线)、麦克风9008等。可以将本发明的一个方式的显示装置用于显示部9001。

[0722] 下面,详细地说明图94A至图94G所示的电子设备。

[0723] 图94A是示出便携式信息终端9101的立体图。可以将便携式信息终端9101例如用作智能手机。注意,在便携式信息终端9101中,也可以设置扬声器9003、连接端子9006及传感器9007等。另外,作为便携式信息终端9101,可以将文字或图像信息显示在其多个面上。在图94A中示出显示三个图标9050的例子。另外,可以将以虚线的矩形示出的信息9051显示在显示部9001的其他面上。作为信息9051的一个例子,可以举出提示收到电子邮件、SNS或电话等的信息;电子邮件或SNS等的标题;电子邮件或SNS等的发送者姓名;日期;时间;电池余量;以及电波强度等。或者,可以在显示有信息9051的位置上显示图标9050等。

[0724] 图94B是示出便携式信息终端9102的立体图。便携式信息终端9102具有将信息显示在显示部9001的三个以上的面上的功能。在此,示出信息9052、信息9053、信息9054分别显示于不同的面上的例子。例如,在将便携式信息终端9102放在上衣口袋里的状态下,使用者能够确认显示在从便携式信息终端9102的上方看到的位置上的信息9053。例如,使用者可以确认到该显示而无需从口袋里拿出便携式信息终端9102,由此能够判断是否接电话。

[0725] 图94C是示出平板终端9103的立体图。平板终端9103例如可以执行移动电话、电子邮件、文章的阅读和编辑、播放音乐、网络通信、计算机游戏等各种应用软件。平板终端9103在外壳9000的正面包括显示部9001、照相机9002、麦克风9008及扬声器9003,在外壳9000的左侧面包括用作用于操作的按钮的操作键9005,在底面包括连接端子9006。

[0726] 图94D是示出手表型便携式信息终端9200的立体图。便携式信息终端9200例如可

以被用作智能手表(注册商标)。另外,显示部9001的显示面弯曲,可沿着其弯曲的显示面进行显示。此外,便携式信息终端9200例如通过与可进行无线通信的耳麦相互通信可以进行免提通话。此外,通过利用连接端子9006,便携式信息终端9200可以与其他信息终端进行数据传输及进行充电。充电也可以通过无线供电进行。

[0727] 图94E至图94G是示出可以折叠的便携式信息终端9201的立体图。另外,图94E是将便携式信息终端9201展开的状态的立体图,图94G是折叠的状态的立体图,图94F是从图94E的状态和图94G的状态中的一个转换成另一个时中途的状态的立体图。便携式信息终端9201在折叠状态下可携带性好,而在展开状态下因为具有无缝拼接较大的显示区域所以显示的浏览性强。便携式信息终端9201所包括的显示部9001由通过铰链9055连结的三个外壳9000支撑。显示部9001例如可以在曲率半径0.1mm以上且150mm以下的范围弯曲。

[0728] 本实施方式所示的多个结构例子可以适当地组合。另外,本实施方式可以与其他实施方式适当地组合。

[符号说明]

[0729] 10A:显示装置、10B:显示装置、10C:显示装置、10D:显示装置、10E:显示装置、10F:显示装置、10:显示装置、11:扫描线驱动电路、13:信号线驱动电路、15:电源电路、17:基准电位生成电路、20:显示部、21a:像素、21b:像素、21:像素、23a:子像素、23B:子像素、23b:子像素、23c:子像素、23d:子像素、23e:子像素、23G:子像素、23R:子像素、23:子像素、40A:像素电路、40B:像素电路、40C:像素电路、40D:像素电路、40E:像素电路、40F:像素电路、41a:布线、41b:布线、41c:布线、41d:布线、41e:布线、41f:布线、41g:布线、41:布线、43a:布线、43b:布线、43:布线、45:布线、47:布线、48:布线、49:布线、50:晶体管、51:晶体管、52:晶体管、53:晶体管、54:晶体管、57:电容、58:电容、60B:发光元件、60G:发光元件、60R:发光元件、60:发光元件、61:晶体管、62:晶体管、63:晶体管、64:晶体管、65:晶体管、66:晶体管、67:电容、68:电容、69:液晶元件、101:衬底、103a:绝缘层、103b:绝缘层、103:绝缘层、105:绝缘层、111a:导电层、111b:导电层、111c:导电层、111:导电层、112A:导电层、112a:导电层、112B:导电层、112b:导电层、112c:导电层、112f:导电膜、112:导电层、113_1:半导体层、113_2:半导体层、113a:半导体层、113b:半导体层、113c:半导体层、113f:半导体膜、113:半导体层、115a:导电层、115b:导电层、115c:导电层、115:导电层、119:导电层、121_1:开口、121_2:开口、121a:开口、121b:开口、121c:开口、121:开口、123_1:开口、123_2:开口、123a:开口、123b:开口、123c:开口、123:开口、125a:开口、125b:开口、125c:开口、125d:开口、125:开口、127a:开口、127b:开口、127:开口、129:开口、131:导电层、135:导电层、137:导电层、140:连接部、142:粘合层、152:衬底、161a:锥形部、161b:锥形部、164:电路、165:布线、166:导电层、172:FPC、173:IC、201:晶体管、204:连接部、205B:晶体管、205G:晶体管、205R:晶体管、205:晶体管、211:导电层、213i:沟道形成区域、213n:低电阻区域、213:半导体层、215:导电层、218:绝缘层、222a:导电层、222b:导电层、235:绝缘层、237:绝缘层、242:连接层、308:连接部、309:连接层、311B:像素电极、311G:像素电极、311R:像素电极、311:像素电极、313B:层、313G:层、313R:层、313:层、314:公共层、315:公共电极、317:遮光层、318B:掩模层、318G:掩模层、318R:掩模层、318:掩模层、323:导电层、324B:导电层、324G:导电层、324p:导电层、324R:导电层、324:导电层、325:绝缘层、326B:导电层、326G:导电层、326p:导电层、326R:导电层、326:导电层、327:绝缘层、328:层、329B:导电层、329G:导电层、329p:导

电层、329R:导电层、329:导电层、330:衬底、331:保护层、341:绝缘层、342:布线、343:液晶层、344:导电层、345:绝缘层、347:间隔物、349B:着色层、349G:着色层、349R:着色层、349:着色层、350:FPC、353:绝缘层、380:检测元件、381:电极、382:电极、383:电极、384:电极、387:检测部、395:绝缘层、396:粘合层、400:存储装置、410:存储部、411:字线驱动电路、413:位线驱动电路、415:电源电路、420A:存储单元、420B:存储单元、420C:存储单元、420D:存储单元、420E:存储单元、420:存储单元、700A:电子设备、700B:电子设备、721:外壳、723:安装部、727:耳机部、750:耳机、751:显示面板、753:光学构件、756:显示区域、757:眼镜架、758:鼻垫、800A:电子设备、800B:电子设备、820:显示部、821:外壳、822:通信部、823:安装部、824:控制部、825:摄像部、827:耳机部、832:透镜、6500:电子设备、6501:外壳、6502:显示部、6503:电源按钮、6504:按钮、6505:扬声器、6506:麦克风、6507:照相机、6508:光源、6510:保护构件、6511:显示面板、6512:光学构件、6513:触摸传感器面板、6515:FPC、6516:IC、6517:印刷电路板、6518:电池、7000:显示部、7100:电视装置、7101:外壳、7103:支架、7111:遥控操作机、7200:笔记本型个人计算机、7211:外壳、7212:键盘、7213:指向装置、7214:外部连接端口、7300:数字标牌、7301:外壳、7303:扬声器、7311:信息终端设备、7400:数字标牌、7401:柱子、7411:信息终端设备、9000:外壳、9001:显示部、9002:照相机、9003:扬声器、9005:操作键、9006:连接端子、9007:传感器、9008:麦克风、9050:图标、9051:信息、9052:信息、9053:信息、9054:信息、9055:铰链、9101:便携式信息终端、9102:便携式信息终端、9103:平板终端、9200:便携式信息终端、9201:便携式信息终端




图1A




图1B




图1C




图1D




图2A




图2B




图3A




图3B




图3C




图4A1




图4A2




图4A3




图4B




图5A




图5B




图6




图7




图8A




图8B




图9




图10A




图10B




图11




图12A




图12B




图13




图14A




图14B




图15A




图15B




图16




图17




图18




图19




图20A




图20B




图21A




图21B




图22A




图22B




图23




图24A




图24B




图25




图26A




图26B




图27




图28A




图28B






图29







图31






图33




图34A




图34B




图35




图36A




图36B




图37




图38A




图38B




图39A




图39B




图39C




图39D




图39E




图39F




图40A




图40B




图40C




图41A




图41B




图42A




图42B




图43A




图43B1




图43B2




图43B3




图44A




图44B




图45A1




图45A2




图45B




图46A




图46B




图47A




图47B




图48A




图48B




图49A1




图49A2




图49B




图50A




图50B




图51A




图51B




图52A




图52B




图53A1




图53A2




图53B




图54A




图54B1




图54B2




图55A




图55B




图56A




图56B




图57A




图57B




图58A




图58B




图59A




图59B




图60A




图60B




图61A




图61B




图61C




图62A




图62B




图62C




图63A




图63B




图64A




图64B




图65A




图65B




图66




图67A




图67B




图67C




图68A




图68B




图69A




图69B




图70A1




图70A2




图70B




图71A




图71B




图72A




图72B




图73A




图73B




图74A




图74B




图74C




图75A




图75B




图75C




图76A




图76B




图77A




图77B




图78A1




图78A2




图78B1




图78B2




图79A1




图79A2




图79B1




图79B2




图80A1




图80A2




图80B1




图80B2




图81A1




图81A2




图81B1




图81B2




图82A1




图82A2




图82B1




图82B2




图83A




图83B




图83C




图83D




图83E




图83F




图83G




图84A




图84B




图84C




图84D




图84E




图84F




图84G




图84H




图84I




图84J




图84K




图85




图86




图87




图88




图89




图90




图91




图92A




图92B




图92C




图92D




图93A

图93B




图93C




图93D




图93E




图93F




图94A

9102




图94B

9103




图94C

9200




图94D

9201




图94E

9201




图94F

9201




图94G