



Patent dodatkowy
do patentu nr _____

Zgłoszono: 15.11.77 (P. 202138)

Pierwszeństwo: _____

Zgłoszenie ogłoszono: 18.06.79

Opis patentowy opublikowano: 31.08.1981

Int. Cl.² G11C 9/04
H03K 25/00

Twórcy wynalazku: Józef Kurlenda, Ryszard Zięciak

Uprawniony z patentu: Państwowe Zakłady Teletransmisyjne
„TELKOM-PZT”, Warszawa (Polska)

Układ liczników o dużej pojemności

1

Przedmiotem wynalazku jest układ liczników o dużej pojemności z wykorzystaniem pamięci RAM.

W dotychczasowych rozwiązaniach do budowy liczników używano układy liczące typu SN7490. Wadą tych liczników jest to, że wymagają one do budowy bardzo dużej ilości układów scalonych. I tak na przykład do zbudowania czterech liczników o pojemności 10^8 —1 każdy trzeba by użyć 32 dekady typu SN7490, a do samej indykacji stanów tych liczników należałoby użyć co najmniej 8 deszyfratorów oraz 16 multiplekserów typu SN153 podłączających poszczególne dekady do wyświetlaczy.

Celem wynalazku jest opracowanie układu liczników o dużej pojemności nie posiadającego wyżej wymienionej wady. Cel ten osiągnięto w układzie, w którym wyjścia pamięci RAM są połączone z wejściami pamięci operacyjnej, wyjścia pamięci operacyjnej połączone są z odpowiednimi wejściami sumatora dziesiętnego, zaś wyjście sumatora dziesiętnego połączone jest z wejściami danych układu pamięci, ponadto wyjście przeniesienia sumatora jest połączone z wejściem pamięci przeniesienia sumatora, a sterowanie układu odbywa się poprzez układ sterujący, który w zależności od informacji pojawiających się na jego wejściach informacyjnych powoduje wywołanie z pamięci kolejno wszystkich pozycji wybranego licznika i w efekcie zwiększenie stanu tego licznika.

Układ jest bliżej objaśniony na przykładzie wy-

2

konania przedstawionym na rysunku, który przedstawia schemat blokowy układu.

Układ składa się z pamięci **P1** w skład której wchodzi układy **M1, M2...Mn**, pamięci operacyjnej **P2**, pamięci przeniesienia **P3**, sumatora **S** oraz układu sterującego **Us**. W omawianym zastosowaniu wykorzystuje się pamięci RAM zorganizowane w słowa czterobitowe. Każde takie słowo czterobitowe może pełnić funkcję jednej pozycji licznika dziesiętnego. Na jednym takim układzie można więc zbudować jeden licznik o pojemności 10^{16} —1 lub dwa o pojemności 10^8 —1 każdy.

Działanie układu jest oparte na dodaniu zliczanego impulsu do słowa pamięci, reprezentującego 11 najmniej znaczącą pozycję wybranego licznika oraz na dodaniu ewentualnych przeniesień na wyższych pozycjach.

Przed rozpoczęciem procesu zliczania należy wykonać operację zerowania stanu pamięci. Zerowanie 20 to odbywa się w ten sposób, że układ sterujący **Us** wymusza stan „0000” na wyjściu pamięci operacyjnej **P2** oraz „0” na wyjściu pamięci przeniesienia **P3**, a następnie wybierając kolejno słowa pamięci RAM dokonuje wpisanie do tych komórek stanu będącego na wyjściu sumatora, a więc stanu „0000”. Zliczenie impulsu odbywa się w ten sposób, że 25 układ sterujący **Us** wymusza „1” na wyjściu pamięci przeniesienia **P3**, wybiera najmniej znaczącą pozycję określonego licznika (wybieranie odbywa się przez podanie odpowiedniej kombinacji zero-je-

5.

10

20

4

5.

10

15

25



m