Союз Советских Социалистических Республик

Государственный комитет СССР по делам изобретений и открытий

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

(11) 978376

(61) Дополнительное к авт. свид-ву -

(22) Заявлено 13.05.80 (21) 2923991/18-09

с присоединением заявки № -

(23) Приоритет -

Опубликовано 30.11.82. Бюллетень № 44

Дата опубликования описания 30.11.82

(51) М. Кл.[3] H 04 L 7/02

(53) УДК 621.394.662(088.8)

(72) Авторы изобретения Б.П.Алексеев и А.Е.Кальной

(71) Заявитель -

(54) УСТРОЙСТВО ФАЗИРОВАНИЯ ИМПУЛЬСОВ

1

Изобретение относится к связи и может использоваться в цифровых системах передачи дискретных сигналов.

Известно устройство фазирования импульсов, содержащее последовательно соединенные задающий генератор, линию задержки и коммутатор, к управляющим входам которого подключены выходы реверсивного счетчика, к управляющему входу которого подключен выход фазового дискриминатора, к первому входу которого подключен выход синхронизатора [1].

Однако известное устройство работает только на одной номинальной частоте фазирования.

Целью изобретения является расширение рабочего диапазона частот фазирования.

Для достижения указанной цели в устройство введены элементы И и ИЛИ и блок сравнения фаз, при этом выходы реверсивного счетчика через элемент И подключены к одному из входов элемента ИЛИ, к другому входу которого подключен выход блока сравнения фаз, а выход элемента ИЛИ подключен к установочному входу реверсивного счетчика, выход синхронизатора подключен к счетному входу реверсивного счетчика и к первому входу блока сравнения фаз, к второму входу которого подключен средний отвод линии задержки и соответствующий информационный вход коммутатора, выход которого подключен к второму входу фазового дискриминатора.

2

На чертеже приведена структурная электрическая схема предлагаемого устройства.

Устройство фазирования импульсов содержит задающий генератор 1, линию 2 задержки, коммутатор 3, реверсивный счетчик 4, фазовый дискриминатор 5, синхронизатор 6, блок 7 сравнения фаз, элемент ИЛИ 8 и элемент И 9.

Устройство работает следующим образом.

Последовательность импульсов с задающего генератора 1 поступает на вход линии 2 задержки, с отводов которой последовательности тех же, но сдвинутых по фазе импульсов поступают на информационные входы коммутатора 3. На его выход проходит лишь последовательность, поступающая на информационный вход, который соответствует коду, подаваемому на управляющие входы коммутатора 3 с выходов реверсивного счетчика 4. Эта последовательность импульсов поступает на вход фазового дискриминатора 5, где происходит сравнение ее фазы с фазой сигнала, приходящего с синхронизатора 6. Полученный в результате сравнения сигнал расфазирования поступает на управляющий вход реверсивного счетчика 4, который в соответствии с ним производит вычитание или прибавление единицы при поступлении каждого импульса с синхронизатора 6 на его счетный вход. Тогда код на выходе реверсивного счетчика 4 изменяется, что влечет за собой однозначно ему соответствующее переключение коммутатора 3 на пропускание последовательности, поступающей с предыдущей или последующей ступени линии 2 задержки. Таким образом, устанавливается соответствие фаз последовательности импульсов на выходе коммутатора 3 с сигналом, поступающим с синхронизатора 6.

Одновременно с этим в блоке 7 сравнения фаз постоянно сравниваются фазы последовательности импульсов на среднем отводе линии 2 задержки и сигнала, поступающего с синхронизатора 6. В случае их совпадения на выходе блока 7 сравнения фаз появляется сигнал, который поступает через элемент ИЛИ 8 на установочный вход реверсивного счетчика 4, устанавливая его в состояние, соответствующее пропуску через коммутатор 3 последовательности со среднего отвода линии 2 задержки, которая в это время совпадает по фазе с сигналом, поступающим с синхронизатора 6. Это позволяет осуществлять фазирование как на низкой частоте, когда полностью используется вся линии 2 задержки, так и на высокой частоте, когда используется только ее часть.

Кроме того, если реверсивный счетчик 4 досчитает до состояния, соответствующего пропуску через коммутатор 3 последовательности с первого или последнего отвода линии 2 задержки, а фаза последовательности с ее среднего отвода не совпадает с фазой сигнала на выходе синхронизатора 6, следующим шагом устройство обязательно перейдет на пропускание последовательности, поступающей на последний вход коммутатора 3. Так как он объединен со средним его входом, на выход коммутатора 3 поступит последовательность импульсов со среднего отвода линии 2 задержки. При этом элемент И 9 обнаружит это состояние реверсивного счетчика 4 и через элемент ИЛИ 8 установит его в состояние, соответствующее пропусканию через коммутатор 3 этой же последовательности, но через его средний информационный вход, т.е. в исходное состояние.

Таким образом, шаг, соответствующий переходу от последовательности, поступающей с первого или последнего отвода линии 2 задержки, к последовательности, поступающей с ее среднего отвода, также является обычным шагом в процессе поддержания фазирования. Благодаря этому линия 2 задержки может иметь на два звена задержки меньше (по числу отводов), чем элемент И 9, а устройство фазирования будет устойчиво работать и в том случае, если разность фаз между последовательностью на среднем выходе линии 2 задержки и на ее первом и последнем выходах меньше периода частоты задающего генератора на максимально допустимую величину шага коррекции.

В целом работу устройства фазирования импульсов можно представить следующим образом.

Пусть в начальный момент фаза сигнала на выходе синхронизатора 6 соответствует фазе последовательности на среднем выходе линии 2 задержки, тогда реверсивный счетчик 4 установлен блоком 7 сравнения фаз в состояние, соответствующее пропусканию через коммутатор 3 последовательности импульсов, поступающей на его средний информационный вход.

Если происходит постепенное расфазирование сигнала с выхода синхронизатора 6 и последовательности на среднем выходе линии 2 задержки, то при его некоторой наперед заданной величине блок 7 сравнения фаз прекращает выдачу сигнала, и тогда реверсивный счетчик 4 производит, в зависимости от знака расфазирования, прямой или обратный счет импульсов, поступающих на его счетный вход. Изменение кода на выходе реверсивного счетчика 4 влечет за собой последовательное переключение импульсных последовательностей, проходящих через коммутатор 3. Это происходит до тех пор, пока фаза сигнала синхронизатора 6 не совпадает с фазой импульсов на среднем выходе линии 2 задержки (с заданной расчетом точностью), что выявится блоком 7 сравнения фаз, или пока на выходе реверсивного счетчика не появится код, соответствующий пропусканию последовательности импульсов через последний 2n-й информационный вход коммутатора 3, что выявится элементом И 9. В этих случаях через элемент ИЛИ 8 на вход установки реверсивного счетчика 4 поступает сигнал, который устанавливает его в состояние, которое было в начальный момент описываемого цикла.

Далее процесс работы устройства повторяется.

Предлагаемое устройство фазирования импульсов может работать в любом интервале частот, ограниченном по низкой частоте величиной времени задержки линии 2 задержки, а по высокой частоте - быстродействием устройства, при этом, если работа происходит на высоких частотах интервала, используется только часть линии 2 задержки, прилегающая к ее середине, при понижении частоты в работу включаются выводы линии 2 задержки, все далее и далее отстоящие от ее середины. Так как обычно требуется, чтобы при этом оставалась постоянной относительная величина шага коррекции, то при понижении частоты абсолютная величина шага коррекции увеличивается, поэтому в предлагаемом устройстве фазирования величину задержки последовательности импульсов задающего генератора в линии 2 задержки от выхода к выходу следует изменять (изменяя тем самым и шаги коррекции) по такому закону:

$$\Delta_i = \begin{cases} \delta \frac{1}{f_{max}}, \text{ если } \sum_{k=1}^{i-1} \Delta k < \frac{1}{f_{max}}; \\ \delta \sum_{k=1}^{i-1} \Delta_k, \text{ если } \sum_{k=1}^{i-1} \Delta_k \geq \frac{1}{f_{max}}, \end{cases}$$

где $i=1,2..n-1$; $n = \frac{\ell+1}{2}$;

ℓ - количество выводов линии 2 задержки,

Δ_i - i-й шаг коррекции, равный разности фаз между импульсными последовательностями на (n-i) и (n-i+1) или (n+i-1) и (n+i) выходах линии 2 задержки,

δ - заданная относительная величина шага коррекции,

f_{max} - максимальная частота из диапазона частот, в котором работает устройство фазирования.

Необходимо отметить, что при определении шагов коррекции, а также общей величины задержки на линии 2 задержки должны быть учтены их возможные изменения вследствие влияния каких-либо дестабилизирующих факторов.

Для нормальной работы устройства необходимо выполнение следующих условий $\Delta_{max} < \tau_1 < \tau_0$;

$$\Delta_{max} < \tau_1 < T_{min} - \Delta_{max},$$

где Δ_{max} - максимальная абсолютная величина шага коррекции фазы;

τ_1 - задержки между моментом прихода на информационный вход коммутатора 3 положительного фронта импульса последовательности, проходящей через него, и моментом изменения кода на управляющих входах коммутатора 3;

τ_0 - пауза между отрицательными импульсами последовательности, поступающей с задающего генератора 1;

T_{min} - минимальный период импульсов задающего генератора (тактирования сигнала синхронизации), при котором работает устройство фазирования.

Использование в предлагаемом устройстве элементов И, ИЛИ и блока сравнения фаз, а также линии задержки, у которой величина задержки от выхода к выходу изменяется так, что относительная величина шагов коррекции остается постоянной, исключает необходимость в жестких требованиях к стабильности частот, параметров ста-


бильности линии задержки, а также обеспечивает возможность применения одного устройства фазирования для многих частот, например пяти заданных частот, в одной линии связи.

Формула изобретения

Устройство фазирования импульсов, содержащее последовательно соединенные задающий генератор, линию задержки и коммутатор, к управляющим входам которого подключены выходы реверсивного счетчика, к управляющему входу которого подключен выход фазового дискриминатора, к первому входу которого подключен выход синхронизатора, отличающееся тем, что, с целью расширения рабочего диапазона частот фазирования, введены элементы И и ИЛИ и блок сравнения фаз, при этом выходы реверсивного счетчика через элемент И подключены к одному из входов элемента ИЛИ, к другому входу которого подключен выход блока сравнения фаз, а выход элемента ИЛИ подключен к установочному входу реверсивного счетчика, выход синхронизатора подключен к счетному входу реверсивного счетчика и к первому входу блока сравнения фаз, к второму входу которого подключен средний отвод линии задержки и соответствующий информационный вход коммутатора, выход которого подключен к второму входу фазового дискриминатора.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР № 613511, кл. H 04 L 7/02, 1977 (прототип).



Составитель В.Евдокимова
Редактор И.Михеева Техред М.Тепер Корректор Е.Рошко
Заказ 9243/76 Тираж 688 Подписное
ВНИИПИ Государственного комитета СССР
по делам изобретений и открытий
113035, Москва, Ж-35, Раушская наб., д. 4/5
Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4