




- (51) 국제특허분류:
H03M 1/38 (2006.01)
- (21) 국제출원번호: PCT/KR2013/001008
- (22) 국제출원일: 2013년 2월 7일 (07.02.2013)
- (25) 출원언어: 한국어
- (26) 공개언어: 한국어
- (30) 우선권정보:
10-2012-0016566 2012년 2월 17일 (17.02.2012) KR
- (71) 출원인: 고려대학교 산학협력단 (KOREA UNIVERSITY RESEARCH AND BUSINESS FOUNDATION) [KR/KR]; 136-713 서울시 성북구 안암동 5가1 고려대학교, Seoul (KR).
- (72) 발명자: 김철우 (KIM, Chul Woo); 136-110 서울시 성북구 길음동 1283 길음뉴타운 605-1301, Seoul (KR). 박세진 (PARK, Se Jin); 560-740 전라북도 전주시 완산구 서신동 대우대창아파트 101동 1205호, Jeollabuk-do (KR). 아우렝거젯 (AURAN, Gozeb); 방글라데시 사키라 살나가 호왈만기, Satkhira (BD). 이호규 (LEE, Ho Kyu); 437-766 경기도 의왕시 내손1동 반도1차아파트 106동 1303호, Gyeonggi-do (KR).

- (74) 대리인: 특허법인 무한 (MUHANN PATENT & LAW FIRM); 135-814 서울시 강남구 논현동 51-8 명림빌딩 2, 5, 6층, Seoul (KR).
- (81) 지정국 (별도의 표시가 없는 한, 가능한 모든 종류의 국내 권리의 보호를 위하여): AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
- (84) 지정국 (별도의 표시가 없는 한, 가능한 모든 종류의 역내 권리의 보호를 위하여): ARIPO (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, SZ, TZ, UG, ZM, ZW), 유라시아 (AM, AZ, BY, KG, KZ, RU, TJ, TM), 유럽 (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR), OAPI (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).

[다음 쪽 계속]

(54) Title: SUCCESSIVE APPROXIMATION ANALOG-DIGITAL CONVERTER AND CONVERTING METHOD THEREOF

(54) 발명의 명칭 : 축차 비교형 아날로그 디지털 변환기 및 변환 방법



(57) Abstract: The present invention relates to a successive approximation analog-digital converter and a converting method thereof. The successive approximation analog-digital converter according to one embodiment reduces consumption of switching energy and an area of a chip by comprising: a sample and hold unit for sampling and maintaining voltage levels of first and second analog input signals using clock signals; a comparison unit for comparing the voltage levels of the first and second input signals sampled through the sample and hold unit with each other, and comparing voltage levels of first and second input signals generated from a digital-analog conversion unit with each other; a switching unit for determining a value of a most significant bit of a digital value to be converted according to the compared result of the comparison unit, and resetting, in a 1/4 reference voltage, the input signal corresponding to the value of the most significant bit among input signals to the comparison unit; a successive approximation register unit for determining values of next bits of the most significant bit according to the compared result of the comparison unit; and the digital-analog conversion unit for receiving the digital values determined at the switching unit and the successive approximation register unit, receiving the clock signals from the successive approximation register unit, and generating the voltages to be compared with the first and second input signals.

(57) 요약서:

[다음 쪽 계속]

**공개:**

— 국제조사보고서와 함께 (조약 제 21 조(3))

본 발명은 축차 비교형 아날로그 디지털 변환기 및 그 변환방법을 제안한다. 실시예에 따른 축차 비교형 아날로그 디지털 변환기는 클럭신호를 이용하여 아날로그의 제 1 입력신호와 아날로그의 제 2 입력신호의 전압 크기를 샘플링하고 유지하는 동작을 수행하는 샘플앤홀드부와, 샘플앤홀드부에 의해 샘플링된 제 1 입력신호와 샘플링된 제 2 입력신호의 전압크기를 비교하고, 디지털-아날로그 변환부에서 생성한 제 1 입력신호와 제 2 입력신호의 전압 크기를 비교하는 비교부와, 비교부의 비교 결과에 따라 변환될 디지털 값의 최상위 비트의 값을 결정하고, 비교부의 입력신호들 중에서 최상위 비트의 값에 대응하는 입력신호를 1/4 기준전압으로 리셋시키는 스위칭부와, 비교부의 비교 결과에 따라 최상위 비트의 다음 비트들의 값을 결정하는 축차 근사화 레지스터부 및 스위칭부와 축차 근사화 레지스터부에서 결정된 디지털 값과 축차 근사화 레지스터부의 클럭신호를 수신해서 제 1 입력신호와 제 2 입력신호의 비교대상 전압을 생성하는 디지털-아날로그 변환부를 포함해서 스위칭 에너지 소모량과 칩 면적을 감소시킨다.

명세서

발명의 명칭: 축차 비교형 아날로그 디지털 변환기 및 변환 방법 기술분야

- [1] 본 발명은 축차 비교형 아날로그 디지털 변환기에 관한 것으로서, 더욱 상세하게는 스위칭 에너지 소모량과 칩 면적을 감소시키는 축차 비교형 아날로그 디지털 변환기에 관한 것이다.

배경기술

- [2] 최근 고령화 사회가 사회의 이슈가 되고 있는 가운데, 고령화 사회에 따른 헬스케어 분야가 관심을 받고 있다. 이러한 헬스케어 분야는 사용자에게 대한 끊임없는 모니터링을 요구하고 있으며, 이를 위하여 저전력 소모 특성에 대한 요구가 증가하고 있다. 휴대용 헬스케어 기기들의 경우, 사용자에게 대한 장시간 모니터링이 필요로 함으로서 휴대용 기기를 구동시키는 구동 전압을 태양에너지, 온도에너지 등을 이용하는 에너지 하베스팅 기술을 이용하여 자체 공급하거나, 낮은 구동 전압을 이용하여 기기의 사용시간을 증가시키고 있다. 이렇게 낮아지는 기기의 구동 전압은 아날로그 회로의 설계에 어려움을 주고 있다. 하지만 디지털 회로의 경우 아날로그 회로에 비해 낮아지는 구동 전압에 영향을 적게 받아, 저전력 설계가 가능하게 된다. 이에 디지털 회로가 주 구성요소인 축차 비교형 아날로그-디지털 변환기가 최근 각광 받고 있다.
- [3] 자연계의 아날로그 신호를 디지털로 변환시켜 주는 아날로그-디지털 변환기는, 인간의 몸에서 발생하는 모든 아날로그 신호를 검출하여 디지털로 변환시켜주는 역할을 하는데 필수적인 회로로서, 모든 헬스케어 기기들에 사용되고 있다. 특히 이 축차 비교형 아날로그-디지털 변환기는 작은 면적과 최소한의 스위칭 에너지를 사용함으로써 모든 휴대용 헬스케어 기기뿐 만 아니라 휴대용 전자기기에 적합하다.
- [4] 도 1은 일반적인 축차 비교형 아날로그-디지털 변환기의 구성을 도시한 도면이다.
- [5] 도 1을 참조하면, 축차 비교형 아날로그-디지털 변환기(100)는 샘플앤홀드(Sample & Hold)부(110), 비교부(120), 축차 근사화 레지스터부(130), 디지털-아날로그 변환부(150)를 포함하여 구성될 수 있다.
- [6] 샘플앤홀드부(110)는 차동형 아날로그 입력 신호들을 디지털 신호로 바꿔주기 위해 일정시간 동안 입력 신호를 샘플링 한 뒤, 샘플링 한 신호들을 디지털-아날로그 변환부(150) 내의 커패시터 열에 저장해 주는 역할을 한다. 샘플앤홀드부(110)는 아날로그 제1 입력신호를 처리하는 제1 샘플앤홀드부(111)와 아날로그 제2 입력신호를 처리하는 제2 샘플앤홀드부(112)로 구성될 수 있다. 이때, 아날로그 제1 입력신호는 아날로그의 포지티브 신호이고, 아날로그 제2 입력신호는 아날로그의 네거티브

신호일 수 있다.

- [7] 그리고, 커패시터 열은 샘플엔홀드부(110)의 샘플링 커패시터와 디지털-아날로그 변환기(150) 내부의 커패시터로서 역할을 동시에 한다.
- [8] 비교부(120)는 샘플엔홀드부(110)가 샘플링 하여 유지하고 있는 샘플링 신호와 축차 근사화 레지스터부(130)의 결과 값에 의해 조절되는 디지털-아날로그 변환부(150)의 출력신호의 조합을 비교한 뒤, 결과값을 출력하는 역할을 한다.
- [9] 축차 근사화 레지스터부(130)는 비교부(120)의 비교 결과 값에 따라 최상위 비트부터 최하위 비트까지의 디지털 출력 신호를 결정한다.
- [10] 또한, 축차 근사화 레지스터부(130)는 다음 비트의 출력 신호를 결정하기 위한 비교기의 기준전압을 생성하기 위해서 디지털-아날로그 변환부(150)의 디지털 제어 신호를 출력하는 역할을 한다.
- [11] 디지털-아날로그 변환부(150)는 축차 근사화 레지스터부(130)의 디지털 제어 신호와 아날로그 기준 전압을 입력으로 받아, 디지털 제어 신호에 맞는 새로운 아날로그 기준 전압을 생성하여 비교부(120)로 제공한다. 디지털-아날로그 변환부(150)는 제1 입력신호에 대한 새로운 아날로그 기준 전압을 생성하는 제1 디지털-아날로그 변환부(151)와 제2 입력신호에 대한 새로운 아날로그 기준 전압을 생성하는 제2 디지털-아날로그 변환부(152)로 구성될 수 있다.
- [12] 도 2는 3비트 축차 비교형 아날로그-디지털 변환기에서 샘플엔홀드부, 비교부 및 디지털-아날로그 변환부의 회로를 도시한 도면이다.
- [13] 도 2에서 보는 바와 같이 3비트의 일반적인 축차 비교형 아날로그-디지털 변환기(100)의 경우 모두 8개의 유닛 커패시터가 필요로 하게 된다.
- [14] 이러한 일반적인 축차 비교형 아날로그-디지털 변환기(100)의 경우 유닛 커패시터의 개수가 2^N 개(N : 아날로그-디지털 변환기 해상도) 필요하게 되며, 일반화된 축차 비교형 아날로그-디지털 변환기(100)는 아래 <수학식 1>과 같은 평균 스위칭 에너지를 소모하게 된다.

[15] **[수학식 1]**

$$E_{avg,mono} = \sum_{i=1}^{n-1} (2^{n-2-i}) C V_{ref}^2$$

- [16] 여기서, $E_{avg,mono}$ 는 평균 스위칭 에너지이고, n 은 디지털 해상도이고, C 는 커패시터 값이고, V_{ref} 는 기준전압이다.

발명의 상세한 설명

기술적 과제

- [17] 본 발명의 실시예는 축차 비교형 아날로그 디지털 변환기 및 변환 방법을

제공한다.

- [18] 본 발명의 실시예에는 최상위 비트 값에 따라 샘플링 된 입력 신호를 1/4 기준 전압으로 리셋 시킴으로써 스위칭 에너지 소모량을 감소시키고, 축차 비교형 아날로그-디지털 변환기의 제작에 필요한 칩 면적을 감소시키는 축차 비교형 아날로그 디지털 변환기 및 변환 방법을 제공한다.

과제 해결 수단

- [19] 본 발명의 실시예에 따른 축차 비교형 아날로그 디지털 변환기는, 클럭신호를 이용하여 아날로그의 제1 입력신호와 아날로그의 제2 입력신호의 전압 크기를 샘플링하고 유지하는 동작을 수행하는 샘플앤홀드부와, 상기 샘플앤홀드부에 의해 샘플링된 제1 입력신호와 샘플링된 제2 입력신호의 전압크기를 비교하고, 디지털-아날로그 변환부에서 생성한 제1 입력신호와 제2 입력신호의 전압 크기를 비교하는 비교부와, 상기 비교부의 비교 결과에 따라 변환될 디지털 값의 최상위 비트의 값을 결정하고, 상기 비교부의 입력신호들 중에서 상기 최상위 비트의 값에 대응하는 입력신호를 1/4 기준전압으로 리셋시키는 스위칭부와, 상기 비교부의 비교 결과에 따라 상기 최상위 비트의 다음 비트들의 값을 결정하는 축차 근사화 레지스터부 및 상기 스위칭부와 상기 축차 근사화 레지스터부에서 결정된 디지털 값과 상기 축차 근사화 레지스터부의 클럭신호를 수신해서 상기 제1 입력신호와 상기 제2 입력신호의 비교대상 전압을 생성하는 상기 디지털-아날로그 변환부를 포함한다.
- [20] 이때, 상기 스위칭부는 상기 최상위 비트의 값이 1이면 상기 비교부의 입력신호들 중에서 상기 제1 입력신호의 전압을 1/4 기준전압으로 리셋하고, 상기 최상위 비트의 값이 0이면 상기 비교부의 입력신호들 중에서 상기 제2 입력신호의 전압을 1/4 기준전압으로 리셋한다.
- [21] 이때, 상기 제1 입력신호는 아날로그 입력신호의 포지티브 신호 또는 아날로그 입력신호의 네거티브 신호 중 하나이고, 상기 제2 입력신호는 상기 제1 입력신호가 상기 포지티브 신호이면 네가티브 신호이고 상기 제1 입력신호가 상기 네가티브 신호이면 포지티브 신호일 수 있다.
- [22] 본 발명의 실시예에 따른 축차 비교형 아날로그 디지털 변환기의 변환 방법은, 아날로그의 제1 입력신호와 아날로그의 제2 입력신호를 수신하는 단계와, 상기 제1 입력신호의 전압과 상기 제2 입력신호의 전압의 크기를 비교해서 최상위 비트의 값을 결정하는 단계와, 상기 최상위 비트의 값에 따라 상기 제1 입력신호와 상기 제2 입력신호 중 하나의 전압값을 1/4 기준값으로 재설정하는 리셋 단계와, 다음 순서의 비트의 값을 결정하기 위해 상기 제1 입력신호의 전압과 상기 제2 입력신호의 전압을 비교하고 비교 결과에 따라 상기 다음 순서의 비트의 값을 결정하는 비교단계와, 상기 비교단계의 결정된 비트 값에 따라 상기 제1 입력신호의 전압과 상기 제2 입력신호의 전압을 재설정하는 재설정 단계 및 디지털 해상도에 포함된 모든 비트의 값이 결정될 때까지 상기

비교단계와 상기 재설정 단계를 반복하는 반복 단계를 포함한다.

- [23] 이때, 상기 리셋 단계는 상기 최상위 비트의 값이 1이면 상기 제1 입력신호의 전압을 1/4 기준전압으로 리셋하고, 상기 최상위 비트의 값이 0이면 상기 제2 입력신호의 전압을 1/4 기준전압으로 리셋한다.

- [24] 이때, 상기 최상위 비트의 값을 결정하는 단계와 상기 비교단계는, 상기 제1 입력신호의 전압과 상기 제2 입력신호의 전압을 비교한 결과 상기 제1 입력신호의 전압이 상기 제2 입력신호의 전압 보다 크면 비트값을 1로 결정하고, 상기 제1 입력신호의 전압이 상기 제2 입력신호의 전압 보다 작거나 같으면 상기 제1 입력신호의 전압이 크면 비트값을 0으로 결정할 수 있다.

발명의 효과

- [25] 본 발명에 따르면, 축차 비교형 아날로그-디지털 변환기를 구성하는 샘플앰홀드 블록의 샘플된 입력 신호들 중 하나를 리셋 함으로서 축차 비교형 아날로그-디지털 변환기의 스위칭 에너지 소모량을 감소시킬 수 있다.
- [26] 또한 본 발명에 따르면, 축차 비교형 아날로그-디지털 변환기의 최상위 비트 값에 따라 샘플링 된 입력 신호를 1/4 기준 전압으로 리셋 시킴으로써 축차 비교형 아날로그-디지털 변환기의 제작에 필요한 칩 면적을 감소시킬 수 있다.

도면의 간단한 설명

- [27] 도 1은 일반적인 축차 비교형 아날로그-디지털 변환기의 구성을 도시한 도면,
- [28] 도 2는 도 1의 축차 비교형 아날로그-디지털 변환기가 3비트의 해상도를 가진 경우 샘플앰홀드부, 비교부 및 디지털-아날로그 변환부의 회로를 도시한 도면,
- [29] 도 3은 본 발명의 일 실시예에 따른 축차 비교형 아날로그-디지털 변환기의 구성을 도시한 도면,
- [30] 도 4는 도 3의 축차 비교형 아날로그-디지털 변환기가 3비트의 해상도를 가진 경우 샘플앰홀드부, 비교부 및 디지털-아날로그 변환부의 회로를 도시한 도면 및,
- [31] 도 5는 발명의 일 실시예에 따른 축차 비교형 아날로그-디지털 변환기의 변환과정을 도시한 흐름도이다.

발명의 실시를 위한 형태

- [32] 이하, 본 발명의 실시예를 첨부된 도면을 참조하여 상세하게 설명한다.
- [33] 도 3은 본 발명의 일 실시예에 따른 축차 비교형 아날로그-디지털 변환기의 구성을 도시한 도면이다.
- [34] 도 4는 도 13의 축차 비교형 아날로그-디지털 변환기가 3비트의 해상도를 가진 경우 샘플앰홀드부, 비교부 및 디지털-아날로그 변환부의 회로를 도시한 도면이다.
- [35] 이하의 설명에서 도 1에서 도 4를 참조해서 본 발명에 다른 축차 비교형 아날로그-디지털 변환기의 작용 및 효과에 대해 상세하게 설명한다.
- [36] 도 3을 참조하면, 본 발명에 따른 축차 비교형 아날로그-디지털 변환기(300)는

차동형 아날로그 입력 신호를 샘플링하는 샘플앤홀드부(310), 디지털-아날로그 변환부(350)의 출력신호들과 샘플링 된 샘플앤홀드 신호의 조합을 비교하는 비교부(320), 비교부(320)의 결과에 따라 디지털 출력신호와 디지털-아날로그 변환부(350)의 디지털 제어신호를 출력하는 축차 근사화 레지스터부(330), 축차 근사화 레지스터부(330)의 제어신호에 따라 비교부(320)의 기준전압을 발생시키는 디지털-아날로그 변환부(350), 축차 근사화 레지스터부(330)의 최상위 비트 제어신호에 따라 디지털-아날로그 변환부(350)의 커패시터 열에 저장되어 있는 샘플링한 입력 신호를 기준전압으로 초기화 시키는 스위칭부(340)로 구성된다.

- [37] 샘플앤홀드부(310)는 클럭신호를 이용하여 아날로그의 제1 입력신호와 아날로그의 제2 입력신호의 전압 크기를 샘플링하고 유지하는 동작을 수행할 수 있다. 샘플앤홀드부(310)는 제1 입력신호를 처리하는 제1 샘플앤홀드부(311)와 제2 입력신호를 처리하는 제2 샘플앤홀드부(312)로 구성될 수 있다. 이때, 아날로그 제1 입력신호는 아날로그의 포지티브 신호이고, 아날로그 제2 입력신호는 아날로그의 네거티브 신호일 수 있다.
- [38] 비교부(320)는 샘플앤홀드부(310)에 의해 샘플링된 제1 입력신호와 샘플링된 제2 입력신호의 전압크기를 비교하고, 디지털-아날로그 변환부(350)에서 생성한 제1 입력신호와 제2 입력신호의 전압 크기를 비교한다.
- [39] 축차 근사화 레지스터부(330)는 비교부(320)의 비교 결과에 따라 디지털 출력신호 값을 결정한다.
- [40] 스위칭부(340)는 축차 근사화 레지스터부(330)에서 결정된 디지털 값과 축차 근사화 레지스터부(330)의 클럭신호를 수신해서 제1 입력신호와 제2 입력신호의 비교대상 전압을 생성한다. 이때, 생성되는 제1 입력신호와 제2 입력신호의 비교대상 전압은 차상위 디지털 값의 결정에 이용된다.
- [41] 스위칭부(340)는 차상위 디지털 값의 결정을 위한 제1 입력신호의 비교대상 전압을 생성하는 제1 스위칭부(341)와 차상위 디지털 값의 결정을 위한 제2 입력신호의 비교대상 전압을 생성하는 제2 스위칭부(342)로 구성될 수 있다.
- [42] 보다 상세히 설명하면, 스위칭부(340)는 최상위 비트의 값이 1이면 비교부(320)로의 입력신호들 중에서 제1 입력신호의 전압을 1/4 기준전압으로 리셋하고, 최상위 비트의 값이 0이면 비교부(320)로의 입력신호들 중에서 제2 입력신호의 전압을 1/4 기준전압으로 리셋한다.
- [43] 디지털-아날로그 변환부(350)는 스위칭부(340)와 축차 근사화 레지스터부(330)에서 결정된 디지털 값과 축차 근사화 레지스터부(330)의 클럭신호를 수신해서 제1 입력신호와 제2 입력신호의 비교대상 전압을 생성한다. 디지털-아날로그 변환부(350)는 제1 입력신호의 비교대상 전압을 생성하는 제1 디지털-아날로그 변환부(351)와 제2 입력신호의 비교대상 전압을 생성하는 제2 디지털-아날로그 변환부(352)로 구성될 수 있다.
- [44] 디지털-아날로그 변환부(350)는 n 이 디지털 해상도일 때, 2^{n-1} 개의

캐패시터들을 포함한다.

- [45] 도 2에서 보는 바와 같이, 일반적인 축차 비교형 아날로그-디지털 변환기(100)의 경우, 첫 번째 클록의 반 사이클 동안에는 아날로그 입력 신호를 샘플링 하고, 나머지 반 사이클 동안에는 샘플링 한 입력 신호를 비교부가 비교를 해 그 출력 값을 축차 근사화 레지스터부(130)에 전달한다. 그리고 축차 비교형 아날로그-디지털 변환기(100)는 축차 근사화 레지스터부(130)의 데이터에 따라 디지털-아날로그 변환부(150)의 2C 커패시터의 기준전압 값을 바꿔주게 된다. 두 번째 클록 사이클부터 마지막 클록 사이클에는 이전 비트 값에 따라 수정된 디지털-아날로그 변환부(150)의 출력 값이 비교부에 입력이 되어 두 입력 값을 비교한 뒤 축차 근사화 레지스터부(130)로 데이터를 출력해주는 사이클을 반복하게 된다.
- [46] 이 과정에서 디지털-아날로그 변환기(150)의 경우, 축차 근사화 레지스터의 출력 값에 따라 각각의 커패시터에 두 개의 기준전압(V_{REFP} , V_{REFN} , 그림의 경우 $V_{REFP} = V_{REF} = \text{기준전압} = VDD$, $V_{REFN} = 0$)을 스위칭 하게 된다. 도 2에서 보는 바와 같이, 최상위 비트 비교 후 축차 근사화 레지스터부(130)는 이전 비교부(120)의 결과가 “1”인 쪽의 디지털-아날로그 변환부(150)의 커패시터열 중 2C 커패시터에 가해주는 전압을 기준전압에서 0V 로 바꿔 새로운 비교부의 입력 신호를 발생하게 된다. 이때, 디지털-아날로그 변환부(150)에서는 CV_{REF}^2 만큼의 스위칭 에너지가 소모된다. 나머지 비트의 경우에도, 디지털-아날로그 변환부(150)의 기준전압 스위칭에 따라 스위칭 에너지가 결정되고 N비트 축차 비교형 아날로그-디지털 변환기(100)의 경우 상술한 <수학식 1>의 평균 스위칭 에너지를 소모하게 된다. 또한 유닛 커패시터를 C라 할 때, 디지털-아날로그 변환부(150)의 커패시터 열은 $2^N \cdot C$ 개의 유닛 커패시터를 필요로 하게 된다.
- [47] 하지만 도 3과 도 4에 도시된 바와 같이, 모든 디지털-아날로그 변환부(350)의 커패시터 열을 기준전압이 아닌 $1/4 \cdot \text{기준전압}$ 으로 리셋한 뒤 입력신호에 따라 최상위 비트 디지털 값을 결정한 후, 한 쪽의 커패시터 열 전체를 스위칭부를 사용하여 $1/4V_{REF}$ 로 리셋 시킴으로써 최상위 비트에서 차상위 비트로 변환 시 최소 $1/4CV_{REF}^2$ 에서 최대 $3/4CV_{REF}^2$ 만큼의 스위칭 에너지를 소모하게 된다. 이는 일반적인 축차 비교형 아날로그-디지털 변환기(100)와 비교하였을 때, 25%~75%의 스위칭 에너지 절감 효과를 얻을 수 있다. 또한 하위 비트로의 변환 시에도 낮은 기준전압과 작은 유닛 커패시터의 사용으로 인해 전체 평균 스위칭 에너지는 아래 <수학식 2>를 소모하게 된다.

- [48] [수학식 2]

$$E_{avg,prop} = 2^{n-5} + \sum_{i=1}^{n-2} (2^{n-7-i}) CV_{ref}^2$$

- [49] 여기서, $E_{\text{avg,prop}}$ 는 평균 스위칭 에너지이고, n 은 디지털 해상도이고, C 는 커패시터 값이고, V_{ref} 는 기준전압이다.
- [50] 또한 도2와 도4를 비교해 보면 동일한 3비트 축차 비교형 아날로그-디지털 변환기 이지만 사용된 유닛 커패시터(C)의 개수가 도2의 경우 8C 인 반면 도4의 경우 4C로 일반적인 축차 비교형 아날로그-디지털 변환기와 비교하였을 때 50%의 유닛 커패시터 감소 효과가 있다. 따라서 일반적으로 휴대용 헬스케어에서 사용되는 10-비트 아날로그-디지털 변환기의 경우, 도1과 도2의 축차 비교형 아날로그-디지털 변환기는 $255.5CV_{\text{REF}}^2$ 의 스위칭 에너지를 소모하고 1024개의 유닛 커패시터를 필요로 한다. 하지만 도3과 도4의 축차 비교형 아날로그-디지털 변환기의 경우 약 $39.96875CV_{\text{REF}}^2$ 의 스위칭 에너지를 소모하고 512개의 유닛 커패시터를 사용함으로써 84%의 스위칭 에너지 감소와 50%의 유닛 커패시터의 개수를 줄일 수 있다.
- [51] 이하, 상기와 같이 구성된 본 발명에 따른 축차 비교형 아날로그-디지털 변환기에서 아날로그 신호를 디지털로 변환하는 방법을 아래에서 도면을 참조하여 설명한다.
- [52] 도5는 발명의 일 실시예에 따른 축차 비교형 아날로그-디지털 변환기의 변환과정을 도시한 흐름도이다.
- [53] 도5를 참조하면, 축차 비교형 아날로그-디지털 변환기(300)는 510단계에서 아날로그의 제1 입력신호($V_+ = V_{\text{ip}}$)와 아날로그의 제2 입력신호($V_- = V_{\text{in}}$)를 수신한다.
- [54] 그리고, 축차 비교형 아날로그-디지털 변환기(300)는 512단계에서 제1 입력신호와 제2 입력신호를 비교한다.
- [55] 비교결과 제1 입력신호가 제2 입력신호 보다 큰 경우, 축차 비교형 아날로그-디지털 변환기(300)는 514단계에서 디지털 해상도의 i 번째 비트의 값을 1로 설정한다.
- [56] 그리고, 축차 비교형 아날로그-디지털 변환기(300)는 516단계에서 현재 결정된 비트값이 최상위 비트의 비트값인지 확인한다.
- [57] 516단계의 확인결과 현재 결정된 비트값이 최상위 비트의 비트값이면, 축차 비교형 아날로그-디지털 변환기(300)는 518단계에서 제2 입력신호의 전압값을 유지하고 제1 입력신호의 전압값을 $1/4$ 기준전압으로 설정한다.
- [58] 516단계의 확인결과 현재 결정된 비트값이 최상위 비트의 비트값이 아니면, 축차 비교형 아날로그-디지털 변환기(300)는 520단계에서 제2 입력신호의 전압값을 유지하고 제1 입력신호의 전압값을 $1/2^{i-1}$ 기준전압만큼 감산해서 설정한다. 이때, i 는 디지털 해상도의 i 번째 비트로 현재 결정된 비트이다.
- [59] 한편, 비교결과 제1 입력신호가 제2 입력신호 보다 작거나 같은 경우, 축차 비교형 아날로그-디지털 변환기(300)는 522단계에서 디지털 해상도의 i 번째 비트의 값을 0으로 설정한다.
- [60] 그리고, 축차 비교형 아날로그-디지털 변환기(300)는 524단계에서 현재 결정된

비트값이 최상위 비트의 비트값인지 확인한다.

- [61] 524단계의 확인결과 현재 결정된 비트값이 최상위 비트의 비트값이면, 축차 비교형 아날로그-디지털 변환기(300)는 528단계에서 제1 입력신호의 전압값은 유지하고 제2 입력신호의 전압값을 $1/4$ 기준전압으로 설정한다.
- [62] 524단계의 확인결과 현재 결정된 비트값이 최상위 비트의 비트값이 아니면, 축차 비교형 아날로그-디지털 변환기(300)는 526단계에서 제1 입력신호의 전압값은 유지하고 제2 입력신호의 전압값을 $1/2^{n-1}$ 기준전압만큼 감소해서 설정한다.
- [63] 518단계, 520단계, 526단계 및 528단계 이후에 축차 비교형 아날로그-디지털 변환기(300)는 530단계에서 디지털 해상도의 모든 비트의 값이 결정되었는지 확인한다.
- [64] 530단계의 확인결과 디지털 해상도의 모든 비트의 값이 결정되지 않았으면, 축차 비교형 아날로그-디지털 변환기(300)는 532단계에서 디지털 해상도에서 다음 순서의 비트를 선택하고 512단계로 돌아간다.
- [65] 530단계의 확인결과 디지털 해상도의 모든 비트의 값이 결정되었으면, 축차 비교형 아날로그-디지털 변환기(300)는 본 알고리즘을 종료한다.
- [66] 본 발명의 실시 예에 따른 방법들은 다양한 컴퓨터 수단을 통하여 수행될 수 있는 프로그램 명령 형태로 구현되어 컴퓨터 판독 가능 매체에 기록될 수 있다. 상기 컴퓨터 판독 가능 매체는 프로그램 명령, 데이터 파일, 데이터 구조 등을 단독으로 또는 조합하여 포함할 수 있다. 상기 매체에 기록되는 프로그램 명령은 본 발명을 위하여 특별히 설계되고 구성된 것들이거나 컴퓨터 소프트웨어 당업자에게 공지되어 사용 가능한 것일 수도 있다.
- [67] 이상과 같이 본 발명은 비록 한정된 실시예와 도면에 의해 설명되었으나, 본 발명은 상기의 실시예에 한정되는 것은 아니며, 본 발명이 속하는 분야에서 통상의 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형이 가능하다.
- [68] 그러므로, 본 발명의 범위는 설명된 실시예에 국한되어 정해져서는 아니 되며, 후술하는 특허청구범위뿐 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.

청구범위

[청구항 1]

클록신호를 이용하여 아날로그의 제1 입력신호와 아날로그의 제2 입력신호의 전압 크기를 샘플링하고 유지하는 동작을 수행하는 샘플앤홀드부;

상기 샘플앤홀드부에 의해 샘플링된 제1 입력신호와 샘플링된 제2 입력신호의 전압크기를 비교하고, 디지털-아날로그 변환부에서 생성한 제1 입력신호와 제2 입력신호의 전압 크기를 비교하는 비교부;

상기 비교부의 비교 결과에 따라 변환될 디지털 값의 최상위 비트의 값을 결정하고, 상기 비교부로의 입력신호들 중에서 상기 최상위 비트의 값에 대응하는 입력신호를 1/4 기준전압으로 리셋시키는 스위칭부;

상기 비교부의 비교 결과에 따라 상기 최상위 비트의 다음 비트들의 값을 결정하는 축차 근사화 레지스터부; 및

상기 스위칭부와 상기 축차 근사화 레지스터부에서 결정된 디지털 값과 상기 축차 근사화 레지스터부의 클록신호를 수신해서 상기 제1 입력신호와 상기 제2 입력신호의 비교대상 전압을 생성하는 상기 디지털-아날로그 변환부를 포함하는
축차 비교형 아날로그 디지털 변환기.

[청구항 2]

제1항에 있어서,

상기 스위칭부는,

상기 최상위 비트의 값이 1이면 상기 비교부로의 입력신호들 중에서 상기 제1 입력신호의 전압을 1/4 기준전압으로 리셋하고, 상기 최상위 비트의 값이 0이면 상기 비교부로의 입력신호들 중에서 상기 제2 입력신호의 전압을 1/4 기준전압으로 리셋하는
축차 비교형 아날로그 디지털 변환기.

[청구항 3]

제1항에 있어서,

상기 디지털-아날로그 변환부는,

n 이 디지털 해상도일 때, 2^{n-1} 개의 캐패시터들을 포함하는
축차 비교형 아날로그 디지털 변환기.

[청구항 4]

제1항에 있어서,

상기 디지털-아날로그 변환부는,

아래 <수학식 1>에 해당하는 평균 스위칭 에너지를 소모하는
축차 비교형 아날로그 디지털 변환기.

[수학식 1]

$$E_{avg,prop} = 2^{n-5} + \sum_{i=1}^{n-2} (2^{n-7-i}) C V_{ref}^2$$

여기서, $E_{avg,prop}$ 는 평균 스위칭 에너지이고, n 은 디지털 해상도이고, C 는 커패시터 값이고, V_{ref} 는 기준전압이다.

[청구항 5]

제1항에 있어서,

상기 제1 입력신호는,

아날로그 입력신호의 포지티브 신호 또는 아날로그 입력신호의 네거티브 신호 중 하나이고,

상기 제2 입력신호는,

상기 제1 입력신호가 상기 포지티브 신호이면 네가티브 신호이고

상기 제1 입력신호가 상기 네가티브 신호이면 포지티브 신호임을 특징으로 하는

축차 비교형 아날로그 디지털 변환기.

[청구항 6]

아날로그의 제1 입력신호와 아날로그의 제2 입력신호를 수신하는 단계;

상기 제1 입력신호의 전압과 상기 제2 입력신호의 전압의 크기를 비교해서 최상위 비트의 값을 결정하는 단계;

상기 최상위 비트의 값에 따라 상기 제1 입력신호와 상기 제2 입력신호 중 하나의 전압값을 1/4 기준값으로 재설정하는 리셋 단계;

다음 순서의 비트의 값을 결정하기 위해 상기 제1 입력신호의 전압과 상기 제2 입력신호의 전압을 비교하고 비교 결과에 따라 상기 다음 순서의 비트의 값을 결정하는 비교단계;

상기 비교단계의 결정된 비트 값에 따라 상기 제1 입력신호의 전압과 상기 제2 입력신호의 전압을 재설정하는 재설정 단계; 및 디지털 해상도에 포함된 모든 비트의 값이 결정될 때까지 상기 비교단계와 상기 재설정 단계를 반복하는 반복 단계를 포함하는 축차 비교형 아날로그 디지털 변환기의 변환 방법.

[청구항 7]

제6항에 있어서,

상기 리셋 단계는,

상기 최상위 비트의 값이 1이면 상기 제1 입력신호의 전압을 1/4 기준전압으로 리셋하고,

상기 최상위 비트의 값이 0이면 상기 제2 입력신호의 전압을 1/4 기준전압으로 리셋하는

[청구항 8]

축차 비교형 아날로그 디지털 변환기의 변환 방법.

제6항에 있어서,

상기 최상위 비트의 값을 결정하는 단계와 상기 비교단계는,
상기 제1 입력신호의 전압과 상기 제2 입력신호의 전압을 비교한
결과 상기 제1 입력신호의 전압이 상기 제2 입력신호의 전압 보다
크면 비트값을 1로 결정하고,
상기 제1 입력신호의 전압이 상기 제2 입력신호의 전압 보다
작거나 같으면 상기 제1 입력신호의 전압이 크면 비트값을 0로
결정하는

[청구항 9]

축차 비교형 아날로그 디지털 변환기의 변환 방법.

제6항에 있어서,

상기 재설정 단계는,

상기 비교단계에서 결정된 상기 다음 순서의 비트의 값이 1이면,
상기 제1 입력신호의 전압과 제2 입력신호의 전압을 아래<수학식
1>과 같이 재설정하는

축차 비교형 아날로그 디지털 변환기의 변환 방법.

[수학식 1]

$$V_{\text{new}+} = V_{+} - V_{\text{ref}}/2^{i-1}$$

$$V_{\text{new}-} = V_{-}$$

여기서, $V_{\text{new}+}$ 는 재설정된 제1 입력신호의 전압이고, V_{+} 는 현재의
제1 입력신호이고, V_{ref} 는 기준전압이고, i 는 디지털 해상도에서
현재 비트의 순번이고, $V_{\text{new}-}$ 는 재설정된 제2 입력신호의 전압이고,
 V_{-} 는 현재의 제2 입력신호이다.

[청구항 10]

제6항에 있어서,

상기 재설정 단계는,

상기 비교단계에서 결정된 상기 다음 순서의 비트의 값이 0이면,
상기 제1 입력신호의 전압과 제2 입력신호의 전압을 아래<수학식
1>과 같이 재설정하는

축차 비교형 아날로그 디지털 변환기의 변환 방법.

[수학식 1]

$$V_{\text{new}+} = V_{+}$$

$$V_{\text{new}-} = V_{-} - V_{\text{ref}}/2^{i-1}$$

여기서, $V_{\text{new}+}$ 는 재설정된 제1 입력신호의 전압이고, V_{+} 는 현재의
제1 입력신호이고, V_{ref} 는 기준전압이고, i 는 디지털 해상도에서
현재 비트의 순번이고, $V_{\text{new}-}$ 는 재설정된 제2 입력신호의 전압이고,
 V_{-} 는 현재의 제2 입력신호이다.

[청구항 11]

제6항에 있어서,

상기 제1 입력신호는,

아날로그 입력신호의 포지티브 신호 또는 아날로그 입력신호의
네거티브 신호 중 하나이고,


상기 제2 입력신호는,

상기 제1 입력신호가 상기 포지티브 신호이면 네가티브 신호이고


상기 제1 입력신호가 상기 네가티브 신호이면 포지티브 신호임을
특징으로 하는

축차 비교형 아날로그 디지털 변환기의 변환 방법.


[Fig. 1]




[Fig. 2]




[Fig. 3]



[Fig. 4]



[Fig. 5]



INTERNATIONAL SEARCH REPORT

International application No.

PCT/KR2013/001008**A. CLASSIFICATION OF SUBJECT MATTER*****H03M 1/38(2006.01)i***

According to International Patent Classification (IPC) or to both national classification and IPC

B. FIELDS SEARCHED

Minimum documentation searched (classification system followed by classification symbols)

H03M 1/38

Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched
 Korean Utility models and applications for Utility models: IPC as above
 Japanese Utility models and applications for Utility models: IPC as above

Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)
 eKOMPASS (KIPO internal) & Keywords: sequential, converter, arison, switching

C. DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
Y	KR 10-2011-0048231 A (SAMSUNG ELECTRO-MECHANICS CO., LTD. et al.) 11 May 2011	1-3,6-8
A	Abstract; claims 1,2; paragraphs [0026]-[0038].	4,5,9-11
Y	KR 10-2005-0117321 A (KOREA ELECTRONICS TECHNOLOGY INSTITUTE) 14 December 2005	1-3,6-8
A	Abstract; page 3 lines 1-15; claim 1; figures 4,5.	4,5,9-11
A	KR 10-1989-0011222 A (KABUSHIKI KAISHA TOSHIBA) 14 August 1989 Claims 1,2.	1-11
A	KR 10-2011-0083883 A (KOREA UNIVERSITY RESEARCH AND BUSINESS FOUNDATION) 21 July 2011 Claims 1-3; paragraphs [0020]-[0027].	1-11
A	KR 10-2011-0104178 A (ELECTRONICS AND TELECOMMUNICATIONS RESEARCH INSTITUTE) 22 September 2011 Abstract; claim 1.	1-11



Further documents are listed in the continuation of Box C.



See patent family annex.

* Special categories of cited documents:

“A” document defining the general state of the art which is not considered to be of particular relevance

“E” earlier application or patent but published on or after the international filing date

“L” document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified)

“O” document referring to an oral disclosure, use, exhibition or other means

“P” document published prior to the international filing date but later than the priority date claimed

“T” later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention

“X” document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone

“Y” document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art

“&” document member of the same patent family

Date of the actual completion of the international search

23 MAY 2013 (23.05.2013)

Date of mailing of the international search report

24 MAY 2013 (24.05.2013)

Name and mailing address of the ISA/KR



Korean Intellectual Property Office
 Government Complex-Daejeon, 189 Seonsa-ro, Daejeon 302-701,
 Republic of Korea

Facsimile No. 82-42-472-7140

Authorized officer

Telephone No.

INTERNATIONAL SEARCH REPORT
Information on patent family members

International application No.

PCT/KR2013/001008

Patent document cited in search report	Publication date	Patent family member	Publication date
KR 10-2011-0048231 A	11.05.2011	US 2011-0102219 A1 US 8120520 B2	05.05.2011 21.02.2012
KR 10-2005-0117321 A	14.12.2005	NONE	
KR 10-1989-0011222 A	14.08.1989	JP 01-166620A US 04983969 A	30.06.1989 08.01.1991
KR 10-2011-0083883 A	21.07.2011	NONE	
KR 10-2011-0104178 A	22.09.2011	US 2011-0227774 A1 US 8164504 B2	22.09.2011 24.04.2012

A. 발명이 속하는 기술분류(국제특허분류(IPC)) H03M 1/38(2006.01)i		
B. 조사된 분야 조사된 최소문헌(국제특허분류를 기재) H03M 1/38 조사된 기술분야에 속하는 최소문헌 이외의 문헌 한국등록실용신안공보 및 한국공개실용신안공보: 조사된 최소문헌란에 기재된 IPC 일본등록실용신안공보 및 일본공개실용신안공보: 조사된 최소문헌란에 기재된 IPC 국제조사에 이용된 전산 데이터베이스(데이터베이스의 명칭 및 검색어(해당하는 경우)) eKOMPASS(특허청 내부 검색시스템) & 키워드: 축차, 변환기, 비교, 스위칭		
C. 관련 문헌		
카테고리*	인용문헌명 및 관련 구절(해당하는 경우)의 기재	관련 청구항
Y	KR 10-2011-0048231 A (삼성전기주식회사 외 2명) 2011.05.11 요약; 청구항 1, 2; 문단 [0026]-[0038].	1-3, 6-8
A		4, 5, 9-11
Y	KR 10-2005-0117321 A (전자부품연구원) 2005.12.14 요약; 3쪽 1-15줄; 청구항 1; 도면4, 5.	1-3, 6-8
A		4, 5, 9-11
A	KR 10-1989-0011222 A (가부시키가이샤도시바) 1989.08.14 청구항 1, 2.	1-11
A	KR 10-2011-0083883 A (고려대학교 산학협력단) 2011.07.21 청구항 1-3; 문단 [0020]-[0027].	1-11
A	KR 10-2011-0104178 A (한국전자통신연구원) 2011.09.22 요약; 청구항 1.	1-11
☐ 추가 문헌이 C(계속)에 기재되어 있습니다. ☒ 대응특허에 관한 별지를 참조하십시오.		
* 인용된 문헌의 특별 카테고리: “A” 특별히 관련이 없는 것으로 보이는 일반적인 기술수준을 정의한 문헌 “E” 국제출원일보다 빠른 출원일 또는 우선일을 가지나 국제출원일 이후에 공개된 선출원 또는 특허 문헌 “L” 우선권 주장에 의문을 제기하는 문헌 또는 다른 인용문헌의 공개일 또는 다른 특별한 이유(이유를 명시)를 밝히기 위하여 인용된 문헌 “O” 구두 개시, 사용, 전시 또는 기타 수단을 언급하고 있는 문헌 “P” 우선일 이후에 공개되었으나 국제출원일 이전에 공개된 문헌 “T” 국제출원일 또는 우선일 후에 공개된 문헌으로, 출원과 상충하지 않으며 발명의 기초가 되는 원리나 이론을 이해하기 위해 인용된 문헌 “X” 특별한 관련이 있는 문헌. 해당 문헌 하나만으로 청구된 발명의 신규성 또는 진보성이 없는 것으로 본다. “Y” 특별한 관련이 있는 문헌. 해당 문헌이 하나 이상의 다른 문헌과 조합하는 경우로 그 조합이 당업자에게 자명한 경우 청구된 발명은 진보성이 없는 것으로 본다. “&” 동일한 대응특허문헌에 속하는 문헌		
국제조사의 실제 완료일 2013년 05월 23일 (23.05.2013)		국제조사보고서 발송일 2013년 05월 24일 (24.05.2013)
ISA/KR의 명칭 및 우편주소  대한민국 특허청 (302-701) 대전광역시 서구 청사로 189, 4동 (둔산동, 정부대전청사) 팩스 번호 82-42-472-7140		심사관 양찬호 전화번호 82-42-481-5689 

국제조사보고서에서 인용된 특허문헌	공개일	대응특허문헌	공개일
KR 10-2011-0048231 A	2011.05.11	US 2011-0102219 A1 US 8120520 B2	2011.05.05 2012.02.21
KR 10-2005-0117321 A	2005.12.14	없음	
KR 10-1989-0011222 A	1989.08.14	JP 01-166620A US 04983969 A	1989.06.30 1991.01.08
KR 10-2011-0083883 A	2011.07.21	없음	
KR 10-2011-0104178 A	2011.09.22	US 2011-0227774 A1 US 8164504 B2	2011.09.22 2012.04.24