

(12) 按照专利合作条约所公布的国际申请

(19) 世界知识产权组织
国际局

(43) 国际公布日
2017 年 6 月 22 日 (22.06.2017)



(10) 国际公布号
WO 2017/101203 A1

- (51) 国际专利分类号:
H01L 27/12 (2006.01) H01L 21/77 (2006.01)
- (21) 国际申请号: PCT/CN2016/072772
- (22) 国际申请日: 2016 年 1 月 29 日 (29.01.2016)
- (25) 申请语言: 中文
- (26) 公布语言: 中文
- (30) 优先权:
201510936669.6 2015 年 12 月 14 日 (14.12.2015) CN
- (71) 申请人: 武汉华星光电技术有限公司 (WUHAN CHINA STAR OPTOELECTRONICS TECHNOLOGY CO., LTD.) [CN/CN]; 中国湖北省武汉市东湖开发区高新大道 666 号生物城 C5 栋, Hubei 430070 (CN)。
- (72) 发明人: 陈归 (CHEN, Gui); 中国湖北省武汉市东湖开发区高新大道 666 号生物城 C5 栋, Hubei 430070 (CN)。 龚强 (GONG, Qiang); 中国湖北省武汉市东湖开发区高新大道 666 号生物城 C5 栋, Hubei 430070 (CN)。

(74) 代理人: 深圳市德力知识产权代理事务所 (COMIPS INTELLECTUAL PROPERTY OFFICE); 中国广东省深圳市福田区上步中路深勘大厦 15E, Guangdong 518028 (CN)。

(81) 指定国 (除另有指明, 要求每一种可提供的国家保护): AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW。

(84) 指定国 (除另有指明, 要求每一种可提供的地区保护): ARIPO (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW), 欧亚 (AM, AZ, BY, KG, KZ, RU, TJ, TM), 欧洲 (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO,

[见续页]

(54) Title: LOW-TEMPERATURE POLY-SILICON TFT SUBSTRATE AND METHOD FOR MANUFACTURING SAME

(54) 发明名称: 低温多晶硅 TFT 基板及其制作方法




图3

- 1 Provide a substrate, and form a gate on the substrate
- 2 Deposit a gate insulating layer on the substrate and the gate
- 3 Form a poly-silicon layer on the gate insulating layer
- 4 Implant ions into the poly-silicon layer to form a source/drain contact region and a channel region
- 5 Form a source, a drain, and a metal layer
- 6 Use the metal layer, and the source and the drain as a mask, and implant ions into the poly-silicon layer to form a lightly doped drain region

(57) Abstract: Provided are a low-temperature poly-silicon TFT substrate and a method for manufacturing same. A low-temperature poly-silicon TFT substrate. A metal layer (7) is provided above a channel region (42), the metal layer (7), a source (5) and a drain (6) can be used as a mask, and a lightly doped drain region (43) is formed on a poly-silicon layer, reducing the requirement for a separate mask for forming the lightly doped drain region (43); moreover, due to the addition of the metal layer (7) connected to the poly-silicon channel region, the resistance of the channel region (42) can be effectively reduced, increasing the on-state current of the TFT. A method for manufacturing a low-temperature poly-silicon TFT substrate, comprising: forming, while forming a source (5) and a drain (6), a metal layer (7) above a channel region (42), and using the metal layer (7), the source (5) and the drain (6) as a mask, and forming a lightly doped drain region (43) on the poly-silicon layer, reducing the need for a separate mask for forming the lightly doped drain region (43), thereby saving the producing cost and increasing the producing capacity.

(57) 摘要: 提供一种低温多晶硅 TFT 基板及其制作方法。一种低温多晶硅 TFT 基板, 沟道区 (42) 上方设有金属层 (7), 可将所述金属层 (7)、及源极 (5) 与漏极 (6) 作为光罩, 在多晶硅层上形成轻掺杂漏区 (43), 减少形成轻掺杂漏区 (43) 所单独需要的光罩; 同时由于增加了一层与多晶硅层沟道区相连的金属层 (7), 可以有效降低沟道区 (42) 的电阻, 提高 TFT 的开态电流。一种低温多晶硅 TFT 基板的制作方法, 通过在形成源极 (5) 与漏极 (6) 的同时, 在沟道区 (42) 上方形成金属层 (7), 并将金属层 (7)、及源极 (5) 与漏极 (6) 作为光罩, 在多晶硅层上形成轻掺杂漏区 (43), 减少了形成轻掺杂漏区 (43) 所单独需要的光罩, 从而节省了生产成本, 提高了产能。

WO 2017/101203 A1



RS, SE, SI, SK, SM, TR), OAPI (BF, BJ, CF, CG, CI,
CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD,
TG)。

本国际公布:

— 包括国际检索报告(条约第 21 条(3))。

低温多晶硅 TFT 基板及其制作方法

技术领域

本发明涉及显示技术领域，尤其涉及一种低温多晶硅 TFT 基板及其制
5 作方法。

背景技术

液晶显示装置 (Liquid Crystal Display, LCD) 具有机身薄、省电、无
辐射等众多优点，得到了广泛的应用，如：移动电话、个人数字助理 (PDA)、
10 数字相机、计算机屏幕或笔记本电脑屏幕等。

现有市场上的液晶显示装置大部分为背光型液晶显示装置，其包括壳
体、设于壳体内部的液晶面板及设于壳体内部的背光模组 (Backlight module)。
传统的液晶面板的结构是由一彩色滤光片基板 (Color Filter Substrate)、一
薄膜晶体管阵列基板 (Thin Film Transistor Array Substrate, TFT Array
15 Substrate) 以及一配置于两基板间的液晶层 (Liquid Crystal Layer) 所构成，
其工作原理是通过在两片玻璃基板上施加驱动电压来控制液晶层的液晶分
子的旋转，将背光模组的光线折射出来产生画面。

低温多晶硅 (Low Temperature Poly-silicon, LTPS) 技术是新一代 TFT
基板的制造技术，与传统非晶硅 (a-Si) 技术的最大差异在于，低温多晶硅
20 显示器反应速度较快，且有高亮度、高解析度与低耗电量等优点。低温多
晶硅技术中，目前各大厂家较常用的是顶栅型的低温多晶硅 TFT 基板，但是
顶栅型的低温多晶硅 TFT 基板中为了防止光照对漏电流的影响，一般都会
会在有效显示区域 (Active Area, AA) 的 TFT 器件底部增加遮光金属层，
这样就增加了低温多晶硅 TFT 基板的制程成本。由此可见开发底栅型低温
25 多晶硅 TFT 基板工艺对于节省成本，增加产能具有重要意义。

请参阅图 1，为一种现有的底栅型低温多晶硅 TFT 基板的剖面结构示
意图，包括基板 100、设于所述基板 100 上的栅极 200、设于所述基板 100
与栅极 200 上的栅极绝缘层 300、设于所述栅极绝缘层 300 上的多晶硅层
400、设于所述栅极绝缘层 300 与多晶硅层 400 上的源极 500 与漏极 600；
30 所述多晶硅层 400 包括位于两侧且分别与所述源极 500 与漏极 600 相接触的
源/漏极接触区 410、位于所述多晶硅层 400 中间的沟道区 420、及位于所
述源/漏极接触区 410 与沟道区 420 之间的轻掺杂漏区 (LDD) 430。在该低
温多晶硅 TFT 基板的制作方法中，所述源/漏极接触区 410、沟道区 420、

及轻掺杂漏区 430 这三个区域都需要单独掺杂，这样在制程中至少需要两道光罩，工艺较为繁琐，生产效率较低，生产成本较高。

因此，有必要提供一种低温多晶硅 TFT 基板及其制作方法，以解决上述问题。

5

发明内容

本发明的目的在于提供一种低温多晶硅 TFT 基板，沟道区上方设有金属层，沟道区的电阻较低，TFT 的开态电流较高。

10 本发明的目的还在于提供一种低温多晶硅 TFT 基板的制作方法，通过在沟道区上方制作金属层，并将金属层、及源极与漏极作为光罩在多晶硅层上形成轻掺杂漏区，减少形成轻掺杂漏区所单独需要的光罩，节省生产成本，提高产能。

为实现上述目的，本发明提供一种低温多晶硅 TFT 基板，包括基板、设于所述基板上的栅极、设于所述基板与栅极上的栅极绝缘层、设于所述栅极绝缘层上的多晶硅层、设于所述栅极绝缘层与多晶硅层上的源极与漏极、及设于所述多晶硅层上且位于所述源极与漏极之间的金属层；

所述多晶硅层包括位于两侧且分别与所述源极与漏极相接触的源/漏极接触区、位于所述金属层下方的沟道区、及位于所述源/漏极接触区与沟道区之间的轻掺杂漏区。

20 所述基板为玻璃基板。

所述栅极绝缘层的材料为氮化硅、氧化硅、或二者的组合。

所述栅极、源极、漏极、及金属层的材料为钼、铝、铜中的一种或多种的堆栈组合。

25 所述源/漏极接触区为 N 型重掺杂区，所述沟道区为 P 型重掺杂区，所述轻掺杂漏区为 N 型轻掺杂区；或所述源/漏极接触区为 P 型重掺杂区，所述沟道区为 N 型重掺杂区，所述轻掺杂漏区为 N 型轻掺杂区。

本发明还提供一种低温多晶硅 TFT 基板的制作方法，包括如下步骤：

步骤 1、提供基板，在所述基板上沉积第一金属层，并对所述第一金属层进行图案化处理，形成栅极；

30 步骤 2、在所述基板与栅极上沉积栅极绝缘层；

步骤 3、在所述栅极绝缘层上形成多晶硅层；

步骤 4、对所述多晶硅层的两侧区域进行离子植入，形成源/漏极接触区；对所述多晶硅层的中间区域进行离子植入，形成沟道区；

步骤 5、在所述栅极绝缘层与多晶硅层上沉积第二金属层，并对所述第

二金属层进行图案化处理，形成源极、漏极、及位于所述源极与漏极之间的金属层；

步骤 6、以所述金属层、及源、漏极为光罩，对所述多晶硅层进行离子植入，得到位于所述源/漏极接触区与沟道区之间的轻掺杂漏区。

5 所述步骤 1 中的基板为玻璃基板。

所述步骤 2 中的栅极绝缘层的材料为氮化硅、氧化硅、或二者的组合。

所述栅极、源极、漏极、及金属层的材料为钼、铝、铜中的一种或多种的堆栈组合。

10 所述源/漏极接触区为 N 型重掺杂区，所述沟道区为 P 型重掺杂区，所述轻掺杂漏区为 N 型轻掺杂区；或者所述源/漏极接触区为 P 型重掺杂区，所述沟道区为 N 型重掺杂区，所述轻掺杂漏区为 N 型轻掺杂区。

15 本发明还提供一种低温多晶硅 TFT 基板，包括基板、设于所述基板上的栅极、设于所述基板与栅极上的栅极绝缘层、设于所述栅极绝缘层上的多晶硅层、设于所述栅极绝缘层与多晶硅层上的源极与漏极、及设于所述多晶硅层上且位于所述源极与漏极之间的金属层；

所述多晶硅层包括位于两侧且分别与所述源极与漏极相接触的源/漏极接触区、位于所述金属层下方的沟道区、及位于所述源/漏极接触区与沟道区之间的轻掺杂漏区；

其中，所述基板为玻璃基板；

20 其中，所述栅极绝缘层的材料为氮化硅、氧化硅、或二者的组合；

其中，所述栅极、源极、漏极、及金属层的材料为钼、铝、铜中的一种或多种的堆栈组合；

25 其中，所述源/漏极接触区为 N 型重掺杂区，所述沟道区为 P 型重掺杂区，所述轻掺杂漏区为 N 型轻掺杂区；或者所述源/漏极接触区为 P 型重掺杂区，所述沟道区为 N 型重掺杂区，所述轻掺杂漏区为 N 型轻掺杂区。

30 本发明的有益效果：本发明的低温多晶硅 TFT 基板，沟道区上方设有金属层，可将所述金属层、及源极与漏极作为光罩，在多晶硅层上形成轻掺杂漏区，减少形成轻掺杂漏区所单独需要的光罩；同时由于增加了一层与多晶硅层沟道区相连的金属层，可以有效降低沟道区的电阻，提高 TFT 的开态电流。本发明的低温多晶硅 TFT 基板的制作方法，通过在形成源极与漏极的同时，在沟道区上方形成金属层，并将金属层、及源极与漏极作为光罩，在多晶硅层上形成轻掺杂漏区，减少了形成轻掺杂漏区所单独需要的光罩，从而节省了生产成本，提高了产能。

附图说明

为了能更进一步了解本发明的特征以及技术内容，请参阅以下有关本发明的详细说明与附图，然而附图仅提供参考与说明用，并非用来对本发明加以限制。

5 附图中，

图 1 为现有的低温多晶硅 TFT 基板的剖面结构示意图；

图 2 为本发明的低温多晶硅 TFT 基板的剖面结构示意图；

图 3 为本发明的低温多晶硅 TFT 基板的制作方法的示意图。

10 具体实施方式

为更进一步阐述本发明所采取的技术手段及其效果，以下结合本发明的优选实施例及其附图进行详细描述。

请参阅图 2，本发明首先一种低温多晶硅 TFT 基板，包括基板 1、设于所述基板 1 上的栅极 2、设于所述基板 1 与栅极 2 上的栅极绝缘层 3、设于
15 所述栅极绝缘层 3 上的多晶硅层 4、设于所述栅极绝缘层 3 与多晶硅层 4 上的源极 5 与漏极 6、及设于所述多晶硅层 4 上且位于所述源极 5 与漏极 6 之间的金属层 7。

所述多晶硅层 4 包括位于两侧且分别与所述源极 5 与漏极 6 相接触的源/漏极接触区 41、位于所述金属层 7 下方的沟道区 42、及位于所述源/漏
20 极接触区 41 与沟道区 42 之间的轻掺杂漏区 43。

具体地，所述基板 1 为玻璃基板。

具体地，所述栅极绝缘层 3 的材料可以是氮化硅 (SiN_x)、氧化硅 (SiO_x)、或二者的组合。

具体地，所述栅极 2、源极 5、漏极 6、及金属层 7 的材料为钼 (Mo)、
25 铝 (Al)、铜 (Cu) 中的一种或多种的堆栈组合。

可选的，所述源/漏极接触区 41 为 N 型重掺杂区，所述沟道区 42 为 P 型重掺杂区，所述轻掺杂漏区 43 为 N 型轻掺杂区；或者所述源/漏极接触区 41 为 P 型重掺杂区，所述沟道区 42 为 N 型重掺杂区，所述轻掺杂漏区 43 为 N 型轻掺杂区。

30 优选的，所述 N 型重掺杂区与 N 型轻掺杂区中掺杂的离子为磷离子或砷离子；所述 P 型重掺杂区中掺杂的离子为硼离子或镓离子。

具体的，所述 N 型重掺杂区或 P 型重掺杂区中掺杂的离子浓度范围为 $10^{19} \sim 10^{21} \text{ ions/cm}^3$ ，所述 N 型轻掺杂区中掺杂的离子浓度范围为 $10^{16} \sim 10^{17} \text{ ions/cm}^3$ 。

上述低温多晶硅 TFT 基板, 沟道区上方设有金属层, 可将所述金属层、及源极与漏极作为光罩, 在多晶硅层上形成轻掺杂漏区, 减少形成轻掺杂漏区所单独需要的光罩; 同时由于增加了一层与多晶硅层沟道区相连的金属层, 可以有效降低沟道区的电阻, 提高 TFT 的开态电流。

5 请参阅图 3, 同时参阅图 2, 本发明还提供一种低温多晶硅 TFT 基板的制作方法, 包括如下步骤:

步骤 1、提供基板 1, 在所述基板 1 上沉积第一金属层, 并对所述第一金属层进行图案化处理, 形成栅极 2。

具体地, 所述步骤 1 中的基板 1 为玻璃基板。

10 步骤 2、在所述基板 1 与栅极 2 上沉积栅极绝缘层 3。

具体地, 所述步骤 2 中的栅极绝缘层 3 的材料为氮化硅、氧化硅、或二者的组合。

步骤 3、在所述栅极绝缘层 3 上形成多晶硅层 4。

15 步骤 4、对所述多晶硅层 4 的两侧区域进行离子植入, 形成源/漏极接触区 41; 对所述多晶硅层 4 的中间区域进行离子植入, 形成沟道区 42。

步骤 5、在所述栅极绝缘层 3 与多晶硅层 4 上沉积第二金属层, 并对所述第二金属层进行图案化处理, 形成源极 5、漏极 6、及位于所述源极 5 与漏极 6 之间的金属层 7。

20 具体地, 所述栅极 2、源极 5、漏极 6、及金属层 7 的材料为钼、铝、铜中的一种或多种的堆栈组合。

步骤 6、以所述金属层 7、及源、漏极 5、6 为光罩, 对所述多晶硅层 4 进行离子植入, 得到位于所述源/漏极接触区 41 与沟道区 42 之间的轻掺杂漏区 43。

25 可选的, 所述源/漏极接触区 41 为 N 型重掺杂区, 所述沟道区 42 为 P 型重掺杂区, 所述轻掺杂漏区 43 为 N 型轻掺杂区; 或者所述源/漏极接触区 41 为 P 型重掺杂区, 所述沟道区 42 为 N 型重掺杂区, 所述轻掺杂漏区 43 为 N 型轻掺杂区。

优选的, 所述 N 型重掺杂区与 N 型轻掺杂区中掺杂的离子为磷离子或砷离子; 所述 P 型重掺杂区中掺杂的离子为硼离子或镓离子。

30 具体的, 所述 N 型重掺杂区或 P 型重掺杂区中掺杂的离子浓度范围为 $10^{19} \sim 10^{21}$ ions/cm³, 所述 N 型轻掺杂区中掺杂的离子浓度范围为 $10^{16} \sim 10^{17}$ ions/cm³。

上述低温多晶硅 TFT 基板的制作方法, 通过在形成源极与漏极的同时, 在沟道区上方形成金属层, 并将金属层、及源极与漏极作为光罩, 在

多晶硅层上形成轻掺杂漏区，减少了形成轻掺杂漏区所单独需要的光罩，从而节省了生产成本，提高了产能。

综上所述，本发明的低温多晶硅 TFT 基板，沟道区上方设有金属层，可将所述金属层、及源极与漏极作为光罩，在多晶硅层上形成轻掺杂漏区，
5 减少形成轻掺杂漏区所单独需要的光罩；同时由于增加了一层与多晶硅层沟道区相连的金属层，可以有效降低沟道区的电阻，提高 TFT 的开态电流。本发明的低温多晶硅 TFT 基板的制作方法，通过在形成源极与漏极的同时，在沟道区上方形成金属层，并将金属层、及源极与漏极作为光罩，在多晶硅层上形成轻掺杂漏区，减少了形成轻掺杂漏区所单独需要的光罩，
10 从而节省了生产成本，提高了产能。

以上所述，对于本领域的普通技术人员来说，可以根据本发明的技术方案和技术构思作出其他各种相应的改变和变形，而所有这些改变和变形都应属于本发明后附的权利要求的保护范围。

权 利 要 求

1、一种低温多晶硅 TFT 基板，包括基板、设于所述基板上的栅极、设于所述基板与栅极上的栅极绝缘层、设于所述栅极绝缘层上的多晶硅层、
5 设于所述栅极绝缘层与多晶硅层上的源极与漏极、及设于所述多晶硅层上且位于所述源极与漏极之间的金属层；

所述多晶硅层包括位于两侧且分别与所述源极与漏极相接触的源/漏极接触区、位于所述金属层下方的沟道区、及位于所述源/漏极接触区与沟道区之间的轻掺杂漏区。

10 2、如权利要求 1 所述的低温多晶硅 TFT 基板，其中，所述基板为玻璃基板。

3、如权利要求 1 所述的低温多晶硅 TFT 基板，其中，所述栅极绝缘层的材料为氮化硅、氧化硅、或二者的组合。

4、如权利要求 1 所述的低温多晶硅 TFT 基板，其中，所述栅极、源
15 极、漏极、及金属层的材料为钼、铝、铜中的一种或多种的堆栈组合。

5、如权利要求 1 所述的低温多晶硅 TFT 基板，其中，所述源/漏极接触区为 N 型重掺杂区，所述沟道区为 P 型重掺杂区，所述轻掺杂漏区为 N 型轻掺杂区；或者所述源/漏极接触区为 P 型重掺杂区，所述沟道区为 N 型重掺杂区，所述轻掺杂漏区为 N 型轻掺杂区。

20 6、一种低温多晶硅 TFT 基板的制作方法，包括如下步骤：

步骤 1、提供基板，在所述基板上沉积第一金属层，并对所述第一金属层进行图案化处理，形成栅极；

步骤 2、在所述基板与栅极上沉积栅极绝缘层；

步骤 3、在所述栅极绝缘层上形成多晶硅层；

25 步骤 4、对所述多晶硅层的两侧区域进行离子植入，形成源/漏极接触区；对所述多晶硅层的中间区域进行离子植入，形成沟道区；

步骤 5、在所述栅极绝缘层与多晶硅层上沉积第二金属层，并对所述第二金属层进行图案化处理，形成源极、漏极、及位于所述源极与漏极之间的金属层；

30 步骤 6、以所述金属层、及源、漏极为光罩，对所述多晶硅层进行离子植入，得到位于所述源/漏极接触区与沟道区之间的轻掺杂漏区。

7、如权利要求 6 所述的低温多晶硅 TFT 基板的制作方法，其中，所述步骤 1 中的基板为玻璃基板。

8、如权利要求 6 所述的低温多晶硅 TFT 基板的制作方法，其中，所述步骤 2 中的栅极绝缘层的材料为氮化硅、氧化硅、或二者的组合。

9、如权利要求 6 所述的低温多晶硅 TFT 基板的制作方法，其中，所述栅极、源极、漏极、及金属层的材料为钼、铝、铜中的一种或多种的堆栈组合。

10、如权利要求 6 所述的低温多晶硅 TFT 基板的制作方法，其中，所述源/漏极接触区为 N 型重掺杂区，所述沟道区为 P 型重掺杂区，所述轻掺杂漏区为 N 型轻掺杂区；或者所述源/漏极接触区为 P 型重掺杂区，所述沟道区为 N 型重掺杂区，所述轻掺杂漏区为 N 型轻掺杂区。

11、一种低温多晶硅 TFT 基板，包括基板、设于所述基板上的栅极、设于所述基板与栅极上的栅极绝缘层、设于所述栅极绝缘层上的多晶硅层、设于所述栅极绝缘层与多晶硅层上的源极与漏极、及设于所述多晶硅层上且位于所述源极与漏极之间的金属层；

所述多晶硅层包括位于两侧且分别与所述源极与漏极相接触的源/漏极接触区、位于所述金属层下方的沟道区、及位于所述源/漏极接触区与沟道区之间的轻掺杂漏区；

其中，所述基板为玻璃基板；

其中，所述栅极绝缘层的材料为氮化硅、氧化硅、或二者的组合；

其中，所述栅极、源极、漏极、及金属层的材料为钼、铝、铜中的一种或多种的堆栈组合；

其中，所述源/漏极接触区为 N 型重掺杂区，所述沟道区为 P 型重掺杂区，所述轻掺杂漏区为 N 型轻掺杂区；或者所述源/漏极接触区为 P 型重掺杂区，所述沟道区为 N 型重掺杂区，所述轻掺杂漏区为 N 型轻掺杂区。




图1




图2




图3

INTERNATIONAL SEARCH REPORT

International application No.
PCT/CN2016/072772

A. CLASSIFICATION OF SUBJECT MATTER

H01L 27/12 (2006.01) i; H01L 21/77 (2006.01) i
According to International Patent Classification (IPC) or to both national classification and IPC

B. FIELDS SEARCHED

Minimum documentation searched (classification system followed by classification symbols)

H01L

Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched

Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)

CNABS, DWPI: substrate, TFT, metal film, metal layer, low dop

C. DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
A	CN 104966697 A (SHENZHEN CHINA STAR OPTOELECTRONICS TECHNOLOGY CO., LTD.) 07 October 2015 (07.10.2015) description, paragraphs [0044]-[0057], and figures 1A-1D	1-11
A	CN 102931137 A (BOE TECHNOLOGY GROUP CO., LTD.) 13 February 2013 (13.02.2013) the whole document	1-11
A	US 2014159067 A1 (SAKARIYA et al.) 12 June 2014 (12.06.2014) the whole document	1-11

☐ Further documents are listed in the continuation of Box C.

☒ See patent family annex.

* Special categories of cited documents:	“T” later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention
“A” document defining the general state of the art which is not considered to be of particular relevance	“X” document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone
“E” earlier application or patent but published on or after the international filing date	“Y” document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art
“L” document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified)	“&” document member of the same patent family
“O” document referring to an oral disclosure, use, exhibition or other means	
“P” document published prior to the international filing date but later than the priority date claimed	

Date of the actual completion of the international search 09 September 2016	Date of mailing of the international search report 20 September 2016
Name and mailing address of the ISA State Intellectual Property Office of the P. R. China No. 6, Xitucheng Road, Jimenqiao Haidian District, Beijing 100088, China Facsimile No. (86-10) 62019451	Authorized officer LIU, Hong Telephone No. (86-10) 62089538

INTERNATIONAL SEARCH REPORT
Information on patent family members

International application No.
PCT/CN2016/072772

Patent Documents referred in the Report	Publication Date	Patent Family	Publication Date
CN 104966697 A	07 October 2015	None	
CN 102931137 A	13 February 2013	CN 102931137 B	28 January 2015
US 2014159067 A1	12 June 2014	US 9159700 B2	13 October 2015
		TW 201423242 A	16 June 2014

A. 主题的分类		
H01L 27/12(2006.01)i; H01L 21/77(2006.01)i		
按照国际专利分类(IPC)或者同时按照国家分类和IPC两种分类		
B. 检索领域		
检索的最低限度文献(标明分类系统和分类号)		
H01L		
包含在检索领域中的除最低限度文献以外的检索文献		
在国际检索时查阅的电子数据库(数据库的名称, 和使用的检索词(如使用))		
CNABS;DWPI:基板, 基底, 衬底, 薄膜晶体管, 金属层, 金属膜, 低掺杂, substrate, TFT, metal film, metal layer, low dop		
C. 相关文件		
类 型*	引用文件, 必要时, 指明相关段落	相关的权利要求
A	CN 104966697 A (深圳市华星光电技术有限公司) 2015年 10月 7日 (2015 - 10 - 07) 说明书第【0044】段至第【0057】段, 图1A-1D	1-11
A	CN 102931137 A (京东方科技集团股份有限公司) 2013年 2月 13日 (2013 - 02 - 13) 全文	1-11
A	US 2014159067 A1 (SAKARIYA 等) 2014年 6月 12日 (2014 - 06 - 12) 全文	1-11
☐ 其余文件在C栏的续页中列出。 ☒ 见同族专利附件。		
* 引用文件的具体类型: “A” 认为不特别相关的表示了现有技术一般状态的文件 “E” 在国际申请日的当天或之后公布的在先申请或专利 “L” 可能对优先权要求构成怀疑的文件, 或为确定另一篇引用文件的公布日而引用的或者因其他特殊理由而引用的文件(如具体说明的) “O” 涉及口头公开、使用、展览或其他方式公开的文件 “P” 公布日先于国际申请日但迟于所要求的优先权日的文件 “T” 在申请日或优先权日之后公布, 与申请不相抵触, 但为了理解发明之理论或原理的在后文件 “X” 特别相关的文件, 单独考虑该文件, 认定要求保护的发明不是新颖的或不具有创造性 “Y” 特别相关的文件, 当该文件与另一篇或者多篇该类文件结合并且这种结合对于本领域技术人员为显而易见时, 要求保护的发明不具有创造性 “&” 同族专利的文件		
国际检索实际完成的日期		国际检索报告邮寄日期
2016年 9月 9日		2016年 9月 20日
ISA/CN的名称和邮寄地址		授权官员
中华人民共和国国家知识产权局(ISA/CN) 中国北京市海淀区蓟门桥西土城路6号 100088		刘红
传真号 (86-10)62019451		电话号码 (86-10)62089538

国际检索报告
关于同族专利的信息

国际申请号

PCT/CN2016/072772

检索报告引用的专利文件			公布日 (年/月/日)	同族专利	公布日 (年/月/日)
CN	104966697	A	2015年 10月 7日	无	
CN	102931137	A	2013年 2月 13日	CN	102931137 B 2015年 1月 28日
US	2014159067	A1	2014年 6月 12日	US	9159700 B2 2015年 10月 13日
				TW	201423242 A 2014年 6月 16日