

(19) 日本国特許庁(JP)

(12) 公開特許公報(A)

(11) 特許出願公開番号

特開2007-142406
(P2007-142406A)

(43) 公開日 平成19年6月7日(2007.6.7)

(51) Int. Cl.		F I		テーマコード (参考)
H05K 1/16 (2006.01)		H05K 1/16	A	4E351
H05K 3/46 (2006.01)		H05K 3/46	Q	5E346
		H05K 3/46	N	
		H05K 3/46	B	

審査請求 有 請求項の数 23 O L (全 19 頁)

(21) 出願番号 特願2006-305592 (P2006-305592)
 (22) 出願日 平成18年11月10日 (2006.11.10)
 (31) 優先権主張番号 10-2005-0110166
 (32) 優先日 平成17年11月17日 (2005.11.17)
 (33) 優先権主張国 韓国 (KR)

(71) 出願人 594023722
 サムソン エレクトロメカニクス カ
 ンパニーリミテッド、
 リパブリック オブ コオリア, キョンキ
 ードオ, スウォンシティー, パルダルーク
 , メータンードン, 314
 (74) 代理人 100104156
 弁理士 龍華 明裕
 (72) 発明者 チョ、スクーヒョン
 大韓民国、443-769 キョンギード
 、スウォンシ、ヨントング、マンポー
 ドン、ドンスウォン エルジー ヴィレッ
 ジ2チャ、ナンバー 206-903

最終頁に続く


(54) 【発明の名称】 エンベデッド印刷回路基板の製作方法

(57) 【要約】

【課題】 誘電物質を同一な厚みに加工することが容易なエンベデッド印刷回路基板及びその製作方法を提供する。

【解決手段】 本発明によるエンベデッド印刷回路基板の製作方法は、基材に第1伝導層及び第2伝導層を順次積層する段階と、第2伝導層にホールを形成した後、誘電物質で充填する段階と、第2伝導層の上に第3伝導層を積層した後一部を除去することで誘電物質の上部に位置する上部電極及び第1伝導層と電氣的に繋がるパッドを形成する段階と、第3伝導層の上に絶縁層を積層した後上部電極及びパッドと電氣的に繋がるビアホール及び外層回路を形成する段階とを含むが、これにより誘電物質を同一な厚みに容易に加工することができ、キャパシタと抵抗を同時に具現することができる。

【選択図】 図9



【特許請求の範囲】

【請求項 1】

(a) 基材に第 1 伝導層及び第 2 伝導層を順次積層する段階と、
(b) 前記第 2 伝導層にホールを形成した後、誘電物質で充填する段階と、
(c) 前記第 2 伝導層の上に第 3 伝導層を積層した後、一部を除去して前記誘電物質の上部に位置する上部電極及び前記第 1 伝導層と電氣的に繋がるパッドを形成する段階と、
(d) 前記第 3 伝導層の上に絶縁層を積層した後、前記上部電極及び前記パッドと電氣的に繋がるビアホール及び外層回路を形成する段階と、
を含むエンベデッド印刷回路基板の製作方法。

【請求項 2】

前記基材は、銅箔積層板である請求項 1 に記載のエンベデッド印刷回路基板の製作方法。

10

【請求項 3】

前記第 1 伝導層は、前記第 2 伝導層より電気抵抗が大きい請求項 1 に記載のエンベデッド印刷回路基板の製作方法。

【請求項 4】

前記第 1 伝導層は、ニッケル合金で構成される請求項 1 に記載のエンベデッド印刷回路基板の製作方法。

【請求項 5】

前記第 2 伝導層は、銅箔である請求項 1 に記載のエンベデッド印刷回路基板の製作方法。

20

【請求項 6】

前記ホールは、銅箔エッチング液により形成される請求項 1 に記載のエンベデッド印刷回路基板の製作方法。

【請求項 7】

前記誘電物質は、スクリーン印刷により充填される請求項 1 に記載のエンベデッド印刷回路基板の製作方法。

【請求項 8】

前記誘電物質は、インクジェットプリンタにより充填される請求項 1 に記載のエンベデッド印刷回路基板の製作方法。

30

【請求項 9】

前記ホールを形成した後、前記ホールにより外部に露出される前記第 1 伝導層の上に導電性物質をメッキする請求項 1 に記載のエンベデッド印刷回路基板の製作方法。

【請求項 10】

前記導電性物質は、金または銀で構成される請求項 9 に記載のエンベデッド印刷回路基板の製作方法。

【請求項 11】

前記ホールを形成した後、前記ホールにより外部に露出される前記第 1 伝導層上に表面粗度を形成するための処理を行う請求項 1 に記載のエンベデッド印刷回路基板の製作方法。

40

【請求項 12】

前記第 3 伝導層は、銅メッキにより形成される請求項 1 に記載のエンベデッド印刷回路基板の製作方法。

【請求項 13】

前記第 1 伝導層は、前記基材の上に積層されたニッケル合金層と前記ニッケル合金層の上に積層された電気伝導度の優れた物質で構成される請求項 1 に記載のエンベデッド印刷回路基板の製作方法。

【請求項 14】

前記基材と前記第 1 伝導層の間に熱伝導性が優れて絶縁性である熱発散層を介在する請求項 1 に記載のエンベデッド印刷回路基板の製作方法。

50

【請求項 15】

前記熱発散層は、ポリマー樹脂、セラミック、またはポリマー樹脂とセラミックまたは金属の中の一つにより形成される請求項 14 に記載のエンベデッド印刷回路基板の製作方法。

【請求項 16】

(a) 基材に第 1 伝導層及び第 2 伝導層を順次積層する段階と、
(b) 前記第 2 伝導層にホールを形成して前記第 1 伝導層の一部が外部に露出されるようにする段階と、
(c) 前記ホールにより露出された前記第 1 伝導層の一部を除去して下部インダクタの一部を形成する段階と、
(d) 前記ホールの内部を絶縁物質で充填する段階と、
(e) 前記第 2 伝導層の上に第 3 伝導層を積層した後、その一部を除去して前記下部インダクタと繋がる上部インダクタの一部を形成する段階、
を含むエンベデッド印刷回路基板の製作方法。

10

【請求項 17】

(a) 基材に第 1 伝導層及び第 2 伝導層を順次積層する段階と、
(b) 前記第 2 伝導層と前記第 1 伝導層の一部を除去してホールを形成して前記基材の一部が外部に露出されるようにする段階と、
(c) 前記第 2 伝導層の一部を除去してインダクタの下部コイルの一部を形成する段階と、
(d) 前記ホールの内部を絶縁物質で充填する段階と、
(e) 前記第 2 伝導層の上に第 3 伝導層を積層した後、前記第 3 伝導層の一部を除去して前記下部コイルと繋がる上部コイルの一部を形成する段階と、
を含むエンベデッド印刷回路基板の製作方法。

20

【請求項 18】

前記基材は、銅箔積層板である請求項 16 または 17 のいずれか一項に記載のエンベデッド印刷回路基板の製作方法。

【請求項 19】

前記第 2 伝導層は、銅箔である請求項 16 または 17 のいずれか一項に記載のエンベデッド印刷回路基板の製作方法。

30

【請求項 20】

前記ホールは、銅箔エッチング液により形成される請求項 16 または 17 のいずれか一項に記載のエンベデッド印刷回路基板の製作方法。

【請求項 21】

前記下部インダクタは、前記ホールにより外部に露出される前記第 1 伝導層及び前記第 2 伝導層上に感光性物質を塗布した後、エッチング工程により前記第 1 伝導層の一部を除去することで形成される請求項 16 に記載のエンベデッド印刷回路基板の製作方法。

【請求項 22】

前記絶縁物質は、絶縁性の強磁性物質である請求項 16 または 17 のいずれか一項に記載のエンベデッド印刷回路基板の製作方法。

40

【請求項 23】

前記絶縁物質は、表面が絶縁物質で処理された強磁性物質である請求項 16 または 17 のいずれか一項に記載のエンベデッド印刷回路基板の製作方法。

【発明の詳細な説明】**【技術分野】****【0001】**

本発明は、エンベデッド電気素子を備えたエンベデッド印刷回路基板の製作方法に関する。

【背景技術】**【0002】**

50

最近、電子機器の小型、薄型及び軽量化により、これに用いられる印刷回路基板（Printed Circuit Board、PCB）に対しても小型及び軽量化が要求されている。従来のパッケージ用の印刷回路基板は、キャパシタまたは抵抗等の受動素子を印刷回路基板の表面に実装した。しかし、小型化、高密度化が進行されている電子機器において、印刷回路基板の表面積が減少するだけでなく、表面に実装される電子部品の数が増加するので電気素子の表面実装が非常に難しくなり、これによって電気素子を印刷回路基板に内蔵するエンベディング（embedding）工程が広く用いられている。

【0003】

エンベディング工程は、キャパシタ、抵抗などの電気素子を基板の内部に位置させることで基板の厚み及び大きさを減らし、回路の長さが短くなってインピーダンス（impedance）が減少するし、これによりノイズ（noise）の減少及び電源が安定的に供給されるようになる。

10

【0004】

キャパシタをエンベディングする従来の方法としては、感光性物質を全面にコーティングした後、銅箔を積層し加熱加圧した後、以後にエッチングで銅箔を除去し、不必要な部分は選択的にUVを照射して除去する方法と、銅箔に絶縁物質を予めコーティングした状態で加熱加圧して回路が形成された内層基板に付着した後、銅箔を選択的に除去して残った部分を上部電極として用いる方法がある。また、この場合、必要により、絶縁層を除去する方法も用いられている。

【0005】

しかし、上記のような方法は、製作工程が複雑で誘電物質の厚みの均一性を確保しにくいという問題点がある。また、キャパシタと抵抗を別途に形成するので、製作工程が複雑になるだけでなく基板内部の空間確保が難しく設計上に多くの制約があった。

20

【発明の開示】

【発明が解決しようとする課題】

【0006】

本発明は、誘電物質を同一な厚みに加工することが容易なエンベデッド印刷回路基板及びその製作方法を提供する。

【0007】

本発明は、キャパシタと抵抗を同時に具現することができるエンベデッド印刷回路基板及びその製作方法を提供する。

30

【0008】

本発明は、キャパシタ製作工程を用いてインダクタを具現することができるエンベデッド印刷回路基板及びその製作方法を提供する。

【課題を解決するための手段】

【0009】

本発明の一実施形態によれば、本発明によるエンベデッド印刷回路基板の製作方法は、基材に第1伝導層及び第2伝導層を順次積層する段階と、第2伝導層にホールを形成した後誘電物質で充填する段階と、第2伝導層の上に第3伝導層を積層した後一部を除去して誘電物質の上部に位置する上部電極及び第1伝導層と電氣的に繋がるパッドを形成する段階と、第3伝導層の上に絶縁層を積層した後、上部電極及びパッドと電氣的に繋がるビアホール及び外層回路を形成する段階とを含む。

40

【0010】

本発明による実施例は、次のような特徴をさらに有することができる。例えば、基材は銅箔積層板であっても良いし、第1伝導層はニッケル合金であっても良く、第2伝導層は銅箔であっても良いし、第1伝導層は第2伝導層より電気抵抗の大きい物質で形成されることが好ましい。ホールは、銅箔エッチング液により形成され得る。誘電物質は、スクリーン印刷により充填されるかまたはインクジェットプリンタにより充填され得る。

【0011】

ホールを形成した後にホールにより外部に露出される第1伝導層上に金または銀等の導

50

電性物質をさらにメッキすることができる。ホールを形成した後、ホールにより外部へ露出される第1伝導層上に粗度(roughness)を形成するための表面処理工程をさらに行うことができる。

【0012】

第3伝導層は、銅メッキにより形成され得る。第1伝導層は、基材の上部に積層されたニッケル合金層とニッケル合金層の上に電気伝導度の優れた物質層で形成され得る。基材と第1伝導層の間に熱伝導性が優れて絶縁性である熱発散層をさらに介在することができる。熱発散層は、ポリマー樹脂、セラミック、またはポリマー樹脂とセラミックまたは金属の複合材料であっても良い。

【0013】

本発明の一実施形態によるエンベデッド印刷回路基板の製作方法は、基材に第1伝導層及び第2伝導層を順次積層する段階と、第2伝導層にホールを形成して第1伝導層の一部が外部に露出されるようにする段階と、ホールにより露出された第1伝導層の一部を除去して下部インダクタの一部を形成する段階と、ホールの内部を絶縁物質で充填する段階と、第2伝導層の上に第3伝導層を形成した後その一部を除去して下部インダクタと繋がる上部インダクタの一部を形成する段階とを含む。

【0014】

本発明の別の実施形態によるエンベデッドインダクタの製作方法は、基材に第1伝導層及び第2伝導層を順次積層する段階と、第2伝導層と第1伝導層の一部を除去してホールを形成して基材の一部が外部に露出されるようにする段階と、第2伝導層の一部を除去してインダクタの下部コイルの一部を形成する段階と、ホールの内部を絶縁物質で充填する段階と、第2伝導層の上に第3伝導層を積層した後上記第3伝導層の一部を除去して上記下部コイルと繋がる上部コイルの一部を形成する段階とを含む。

【0015】

本発明による実施例は、次のような特徴をさらに有することができる。例えば、基材は、銅箔積層板であっても良く、第2伝導層は銅箔であっても良い。そして、ホールは銅箔エッチング液により形成され得る。

【0016】

下部インダクタは、ホールにより外部に露出される第1伝導層及び第2伝導層の上に感光性物質を塗布した後、エッチング工程を介して第1伝導層の一部を除去することで形成され得る。絶縁物質としては、フェライト、またはコバルトのような絶縁性の強磁性物質、または絶縁性の強磁性物質に絶縁物質で表面処理をしたものを使用することができる。

【発明の効果】

【0017】

本発明は、誘電物質を同一な厚みで加工することが容易なエンベデッド印刷回路基板の製作方法を提供する。

【0018】

本発明は、キャパシタと抵抗を同時に具現することができるエンベデッド印刷回路基板の製作方法を提供する。

【0019】

本発明は、キャパシタの製作工程を用いてインダクタを具現することができるエンベデッド印刷回路基板の製作方法を提供する。

【発明を実施するための最良の形態】

【0020】

以下、本発明によるエンベデッドキャパシタ及びエンベデッドインダクタの製作方法の実施形態について、添付図面を参照して詳しく説明する。添付図面を参照して説明することにおいて、同一であるかまたは対応する構成要素は同一な図面番号を付与して、これに対する重複される説明は略する。

【0021】

以下では、本実施形態によるキャパシタと抵抗を具備したエンベデッド印刷回路基板の

10

20

30

40

50

製作方法を図 1 ないし図 9 を参照して説明する。

【0022】

図 1 を参照すると、基材 11 上に第 1 伝導層 13 及び第 2 伝導層 15 が順次積層されている。基材 11 は、紙、またはガラスなどの絶縁物と樹脂 (resin) シートを多数重ねて積層した後、加熱及び加圧処理して製作した絶縁層の両面、または一面に銅箔の積層された銅箔積層板 (Copper Clad Lamination、CCL) であっても良い。そして、第 1 伝導層 13 は、銅箔エッチング液により除去されないニッケル合金層であっても良いし、第 2 伝導層 15 と接している。第 1 伝導層 13 は、追後工程によりキャパシタの下部電極 (図 9 の 14) となる。第 2 伝導層 15 は、第 1 伝導層 13 の上にメッキされた銅箔であっても良い。第 2 伝導層 15 は、図 9 に示したように、下部電極 14 とパッド 19 を電氣的に連結する役目をする。

10

【0023】

また、基材 11 と第 1 伝導層 13 との間には、絶縁性を有し熱伝導性に優れた熱発散層 (図示せず) を介在されることができる。絶縁物質は、キャパシタまたは抵抗等から発散される熱が外部に容易に放出されるようにする。絶縁物質としては、エポキシなどのようなポリマー樹脂、セラミック、ポリマー樹脂とセラミックまたは金属の複合材料が使用され得る。

【0024】

図 2 を参照すると、第 2 伝導層 15 の所定の位置にキャパシタの誘電物質が充填されるホール 29 が形成される。ホール 29 は、第 2 伝導層 15 の厚み (一般的に数 μm ないし数十 μm) ほど形成されるので、誘電物質の厚みを薄く形成することができる。ホール 29 は、銅箔のみを選択的にエッチングする銅箔エッチング液を用いて第 2 伝導層 15 の一部を除去することで形成され得る。この時、第 1 伝導層 13 は銅箔エッチング液により除去されないニッケル合金などで形成されるので、エッチング液により除去されない。

20

【0025】

誘電物質 27 としては、一般的なキャパシタパウダー (capacitor powder) を使用することができるが、高い電気容量 (capacitance) を有する物質であることが好ましい。例えば、誘電率 (dielectric constant) が 1000 ~ 10000 である BaTiO₃ セラミックパウダー、熱硬化性エポキシ樹脂、ポリイミド、またはこれらの複合材料であっても良い。

30

【0026】

ホール 29 を形成した後、図 3 に示したように誘電物質 27 を充填する前、ホール 29 によって外部に露出された第 1 伝導層 13 の表面に電気伝導性の優れた金、または銀などを用いてメッキすることができる。これは電気伝導性の優れた伝導体をキャパシタの下部電極上に積層して、キャパシタの用量を大きくするためのことである。また、誘電物質 27 とホール 29 の間の接着力を高めるため、ホール 29 により外部へ露出される第 1 伝導層 13 の表面に表面粗度形成のための表面処理などを行うことができる。表面処理工程としては表面エッチング工程などがある。

【0027】

図 3 を参照すると、ホール 29 の内部には誘電物質 27 が充填される。誘電物質 27 を充填する方法としては、メタルマスク (図示せず) を用いるスクリーン印刷法、またはインクジェットプリンタを用いるプリンティング方法などがある。誘電物質 27 の厚みと第 2 伝導層 15 の厚みが一致しない場合、研磨機などで切削して厚みを均一にすることができる。このように、誘電物質を厚みの薄いホール 29 に充填するので、薄くて厚みが均一な誘電物質を容易に形成することができる。

40

【0028】

図 4 を参照すると、第 2 伝導層 15 の上には第 3 伝導層 17 が積層される。第 3 伝導層 17 は銅メッキなどにより形成され得る。第 3 伝導層 17 は追後工程によりキャパシタの上部電極 (図 9 の 18) となる。

【0029】

50

図5及び図6 aないし図6 bを参照すると、第1伝導層13、第2伝導層15及び第3伝導層17を同時に、またはそれぞれ除去してキャパシタの上部電極18、下部電極14及びパッド19を形成する。上部電極18は、誘電物質27の上に位置しているし、追後工程により形成されるビアホール(図9の23)により外層回路25と電氣的に繋がる。上部電極18の形状は、誘電物質27と同じく円形に形成するが、これに限定されることではない。下部電極14は第2伝導層15によりパッド19と繋がって、パッド19は追後工程により形成されるビアホール(図9の23)を介して外層回路25と繋がる。パッド19は、図6 a及び図6 bに示したように上部電極18とは絶縁されているし、上部電極18を中心として左右対称に位置している。よって、図6 aに示したように、下部電極14は、長さR分が抵抗として作用することになり、よって、本実施形態によるエンベデッド印刷回路基板の製作方法は、キャパシタと抵抗を同時に形成することができるので、製造工程を単純化して基板の厚みを減らすことができる。

10

【0030】

また、第1伝導層13の電気抵抗を第2伝導層15より大きく形成することで、第1伝導層13の抵抗特性を変形することができる。第1伝導層13がニッケル層である場合、第1伝導層13の抵抗値を上げる方法として、ニッケルにリン(P)、または銅(Cu)を添加することもできる。この時、第1伝導層13がキャパシタの下部電極となるので、キャパシタの特性などを考慮してリンまたは銅の含有量を調節することができる。

【0031】

パッド19の形状は、図7 aないし図7 cに示したように、多様な形状を有することができる。

20

【0032】

図7 aに示したように、誘電物質27の上に円形の上部電極18及び上部電極18の一侧にパッド19を形成することができる。そして、図7 bに示したようにパッド19を広く形成することもでき、図7 cに示したように上部電極18の両側に左右対称でパッド19を形成することもできる。

【0033】

図8を参照すると、第3伝導層17の上には絶縁層21が積層される。絶縁層21はエポキシ系の樹脂のような絶縁物質で構成され、エッチングなどにより一部が除去された第1伝導層13、第2伝導層15及び第3伝導層17の間に充填される。そして絶縁層21には、上部電極18と下部電極14とを外層回路(図9の25)と連結するビアホール(図9の23)を形成するためのホール37が形成される。ホール37は上部電極18及びパッド19上にドリルなどで形成され得る。

30

【0034】

図9を参照すると、絶縁層21の上には銅メッキ及びエッチングなどで外層回路25、及びビアホール(via hole)23が形成される。外層回路25はビアホール23によって上部電極18及び下部電極14と繋がる。そして、外層回路25と繋がる層をさらに積層することができる。

【0035】

以下では、図10 aないし図15 bを参照して、本実施形態によるエンベデッドインダクタを備えた印刷回路基板の製作方法に対して説明する。

40

【0036】

図10 aないし図10 bを参照すると、基材11上には第1伝導層13及び第2伝導層15が積層されている。そして、第2伝導層15の一部は除去されて、第1伝導層13の一部を外部に露出させるホール29が形成されている。第2伝導層15の一部はエッチングなどで除去され得る。第1伝導層13は追後の工程によりその一部が除去されてインダクタの下部インダクタ(図14 bの35 a)の一部となる。

【0037】

図11 aないし図11 bを参照すると、第2伝導層15及び第1伝導層13での下部インダクタになる部分を除いた部分に感光性物質31を塗布する。そして、エッチング工程

50

などにより感光性物質 3 1 の以外の部分を除去することで、図 1 2 a に示したように、下部インダクタ 3 5 a を形成する。下部インダクタ 3 5 a は、図 1 2 a ないし図 1 2 b に示したように、一定間隔で多数個が形成され、それぞれは追後工程により形成される上部インダクタ (図 1 5 a の 3 5 b) とそれぞれ繋がってコイル形状のインダクタを形成する。

【 0 0 3 8 】

図 1 3 a ないし図 1 3 b を参照すると、ホール 2 9 の内部には絶縁物質 3 3 が充填される。充填する方法としては、スクリーン印刷、またはインクジェットプリンタを用いるプリンティングなどの方法が使用され得る。絶縁物質 3 3 の上面が、図 1 3 b に示したように、第 2 伝導層 1 5 の上面と同一となるように、研磨機などを用いて絶縁物質 3 3 の一部を切削することができる。

10

【 0 0 3 9 】

絶縁物質 3 3 としては、絶縁性を有する強磁性体物質を使用することができる。強磁性体物質のうち、絶縁物質としては、フェライト、コバルト、またはコバルト合金シート等がある。絶縁物質 3 3 として強磁性体物質を用いる場合、インダクタの効率が向上される。強磁性体物質を充填する方法としては、ホール 2 9 に強磁性物質を直接に充填するかまたは、絶縁物質により表面が塗布された強磁性体物質を用いることもできる。

【 0 0 4 0 】

図 1 4 a ないし図 1 4 b に示したように、第 2 伝導層 1 5 の上部には第 3 伝導層 1 7 が積層される。第 3 伝導層 1 7 は銅メッキなどで積層され得るし、追後の工程によりその一部が除去されて上部インダクタ (図 1 5 b の 3 5 b) となる。

20

【 0 0 4 1 】

図 1 5 a ないし図 1 5 b に示したように、第 3 伝導層 1 7 の一部をエッチングなどで除去して上部インダクタ 3 5 b を形成する。上部インダクタ 3 5 b は第 2 伝導層 1 5 により下部インダクタ 3 5 a と電氣的に繋がっている。よって、上部インダクタ 3 5 b と下部インダクタ 3 5 a はそれぞれコイル形態のインダクタ (i n d u c t o r) を形成する。

【 0 0 4 2 】

上述のように、本実施形態によるエンベデッドインダクタを備えた印刷回路基板の製作方法は、前に説明したキャパシタと抵抗を形成する工程に、下部インダクタ 3 5 a を形成するために第 1 伝導層 1 3 の一部を除去する工程を追加すれば良いので、インダクタを形成するための製作工程を単純化することができる。

30

【 0 0 4 3 】

図 1 6 を参照すると、下部インダクタ 3 5 a 及び上部インダクタ 3 5 b をリングの形態に形成することもできる。この時、絶縁物質 3 3 もこれに対応するリング形態に形成される。

【 0 0 4 4 】

他の実施形態によるエンベデッドインダクタの製作方法について、図 1 7 a ないし図 1 8 b を参照して説明する。

【 0 0 4 5 】

図 1 7 a に示したように、他の実施形態によるエンベデッドインダクタの製作方法は、第 2 伝導層 1 5 の上に感光性物質 3 1 を積層して第 2 伝導層 1 5 、及び第 1 伝導層 1 3 の一部を同時に除去してホールを形成する。そして、感光性物質 3 1 を除去した後、エッチング工程などで第 2 伝導層 1 5 の一部を除去して図 1 8 a 、または 1 8 b のように下部インダクタ 3 5 a を形成する。そして、絶縁物質 3 3 を充填し第 3 伝導層 1 7 を積層した後、上部インダクタ 3 5 b を形成することでインダクタを完成する。

40

【 0 0 4 6 】

以上で、本発明の実施形態を説明したが、このような実施形態に多様な変更または修正を加えた形態も本発明の技術的思想を具現するかぎり、本発明の範囲に属するものとして解釈されるべきである。

【 図面の簡単な説明 】

【 0 0 4 7 】

50

【図 1】本発明の一実施例によるエンベデッド印刷回路基板の製作方法において、基材に第 1 伝導層及び第 2 伝導層を積層した状態を示す断面図である。

【図 2】図 1 の第 2 伝導層の一部を除去してホールを形成した状態を示す断面図である。

【図 3】図 2 に示したホールに誘電物質を充填した状態を示す断面図である。

【図 4】誘電物質で充填した後、第 2 伝導層上に第 3 伝導層を積層した状態を示す断面図である。

【図 5】上部電極及びパッドを形成した状態を示す断面図である。

【図 6 a】上部電極及びパッドを示す断面図である。

【図 6 b】図 6 a の上部電極及びパッドの平面図である。

【図 7 a】誘電物質の上に上部電極及びパッドを形成した状態を示す本発明の別の実施例による平面図である。 10

【図 7 b】他の実施形態による上部電極及びパッドの平面図である。

【図 7 c】他の実施形態による上部電極及びパッドの平面図である。

【図 8】第 3 伝導層の上に絶縁物質を塗布した後、ホールを形成した状態を示す断面図である。

【図 9】図 8 にビアホール形成及びメッキをした後、外層回路を形成した状態を示す断面図である。

【図 10 a】インダクタを形成する本発明の一実施例において、第 2 伝導層上にホールを形成して第 1 伝導層の一部を露出した状態を示す平面図である。

【図 10 b】図 10 a の A A ' 線による断面図である。 20

【図 11 a】図 10 a の第 2 伝導層の上に感光性物質を塗布した状態を示す平面図である。

【図 11 b】図 11 a の A A ' 線による断面図である。

【図 12 a】図 11 a に下部インダクタの一部を形成した後、感光性物質を除去した状態を示す平面図である。

【図 12 b】図 12 a の A A ' 線による断面図である。

【図 13 a】図 12 a のホールに絶縁物質を充填した状態を示す平面図である。

【図 13 b】図 13 a の A A ' 線による断面図である。

【図 14 a】図 13 a の第 2 伝導層の上に第 3 伝導層を積層した状態を示す平面図である。 30

【図 14 b】図 14 a の A A ' 線による断面図である。

【図 15 a】図 14 a での第 3 伝導層の一部を除去して上部インダクタの一部を形成した状態を示す平面図である。

【図 15 b】図 15 a の A A ' 線による断面図である。

【図 16】リング形態のインダクタを示す平面図である。

【図 17 a】本発明の別の実施例によるエンベデッドインダクタ製作方法において、感光性物質を用いて第 1 伝導層と第 2 伝導層の一部を除去してホールを形成した状態を示す平面図である。

【図 17 b】図 17 a の A A ' 線による断面図である。

【図 18 a】図 17 a での感光性物質及び第 2 伝導層の一部を除去した状態を示す平面図である。 40


【図 18 b】図 18 a の A A ' 線による断面図である。

【符号の説明】


【0048】

11 基材、13 第 1 伝導層、14 下部電極、15 第 2 伝導層、17 第 3 伝導層、18 上部電極、19 パッド、21 絶縁層、23 ビアホール、25 外層回路、27 誘電物質、29 ホール、31 感光性物質、33 絶縁物質、35 インダクタ


【 図 1 】




【 図 2 】




【 図 3 】




【 図 4 】




【 図 5 】




【 図 6 a 】




【 図 6 b 】




【図 7 a】




【図 7 b】




【図 7 c】




【図 8】




【図 9】




【図 10 a】




【図 10 b】




【図 11 a】




【図 11 b】




【図 1 2 a】




【図 1 2 b】




【図 1 3 a】




【図 1 3 b】




【図 14 a】




【図 14 b】




【図 15 a】




【図 15 b】




【図 16】




【図 17 a】




【図 17 b】



【図 18 a】



【図 18 b】



フロントページの続き

(72)発明者 リュウ、チャン - スブ

大韓民国、449-160 キョンギ - ド、ヨンイン - シ、チュクチョン - ドン、コンマエ マエ
ウル、ヒュンダイ アイ パーク 2チャ ナンバー 103-1303

(72)発明者 チョ、ハン - セオ

大韓民国、305-345 テジョン、ユソン - グ、シンソン - ドン、210-33、102

(72)発明者 キム、ハン

大韓民国、305-770 テジョン、ユソン - グ、チジユク - ドン、ヨルマエ マエウル 5ダ
ンジ ナンバー 502-2002

Fターム(参考) 4E351 AA01 AA03 BB03 BB05 BB26 BB30 BB33 BB35 BB43 BB49
BB50 CC06 CC08 CC11 DD04 DD05 DD06 DD21 DD43 DD48
GG20
5E346 AA02 AA04 AA12 AA13 AA15 AA33 AA35 AA43 CC01 CC02
CC03 CC04 CC08 CC09 CC16 CC21 CC32 CC37 DD02 DD12
DD23 EE06 EE08 EE13 EE19 FF04 FF09 GG15 GG17 GG19
GG22 GG27 GG28 HH31 HH40