(19) 대한민국특허청(KR)
(12) 공개특허공보(A)

(51) Int. Cl.[6]
H01L 21/20

(11) 공개번호 특1997-0052014
(43) 공개일자 1997년07월29일

(21) 출원번호 특1995-0066950
(22) 출원일자 1995년12월29일

(71) 출원인 삼성전자 주식회사 김광호
경기도 수원시 팔달구 매탄동 416번지

(72) 발명자 이병훈
경기도수원시팔달구매탄동삼성2차아파트2동208호

이준희
서울특별시송파구문정동훼미리아파트301동1202호

심사청구 : 없음

(54) 이중 스토퍼를 이용한 SOI 웨이퍼 제조 방법

요약

단일 마스크로 제작된 이중 스토퍼를 이용한 SOI 웨이퍼 제조방법이 개시되어 있다. 본 발명은 열산화막이 성장된 제1반도체기판에 칩이 형성될 영역을 둘러싸는 깊은 트렌치 패턴부위에 산화막 스페이서를 형성하고, 그 위에 폴리실리콘을 덮은 후 평탄화하는 단계; 상기 산화막 스페이서를 제거한 후, 폴리실리콘과 열산화막을 마스크로 이용하여 깊은 트렌치(deep trench)를 형성하는 단계; 상기 깊은 트렌치에 산화막과 폴리실리콘을 차례로 채워 제1스토퍼를 형성하는 단계; 제1스토퍼가 형성된 상기 기판에 제1스토퍼에 비해 상대적으로 얕은 제2스토퍼를 단일 마스크로 형성하는 단계를 구비하여, SOI 박막 두께가 균일한 웨이퍼를 생산성의 저하없이 얻을 수 있다.

대표도

도21

명세서

[발명의 명칭]

이중 스토퍼를 이용한 SOI 웨이퍼 제조방법

[도면의 간단한 설명]

제2A도 내지 제2L도는 본 발명에 의한 SOI 박막 웨이퍼 제조방법을 순차적으로 도시한 공정 단면도이다.

본 내용은 요부공개 건이므로 전문 내용을 수록하지 않았음

(57) 청구의 범위


청구항 1

열산화막이 성장된 제1반도체기판에 칩이 형성될 영역을 둘러싸는 깊은 트렌치 패턴부위에 산화막 스페이서를 형성하고, 그 위에 폴리실리콘을 덮은 후 평탄화하는 단계; 상기 산화막 스페이서를 제거한 후, 폴리실리콘과 열산화막을 마스크로 이용하여 깊은 트렌치(deep trench)를 형성하는 단계; 상기 깊은 트렌치에 산화막과 폴리실리콘을 차례로 채워 제1스토퍼를 형성하는 단계; 제1스토퍼가 형성된 상기 기판에 제1스토퍼에 비해 상대적으로 얕은 제1스토퍼를 단일 마스크로 형성하는 단계; 제2스토퍼가 형성된 제1반도체기판 상에 절연층을 형성하는 단계; 상기 절연층 상에 제2반도체기판을 접착시키는 단계; 상기 제1반도체기판의 배면을 그라인딩(grinding)하여 상기 제1스토퍼의 일부를 노출시킬 후, 제1스토퍼의 산화막을 제거하는 단계; 및 상기 제1반도체기판의 배면에 화학-기계적 폴리싱(CMP)을 실시하여 상기 제2스토퍼의 일부를 노출시키는 단계를 구비하는 것을 특징으로 하는 SOI 웨이퍼 제조방법.


※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.

도면


도면2a




도면2b




도면2c




도면2d




도면2e




도면2f




도면2g




도면2h




도면2i



도면2j



도면2k



도면2l

