

	(19) 대한민국특허청(KR) (12) 공개특허공보(A)	(11) 공개번호 10-2014-0048910 (43) 공개일자 2014년04월24일
(51) 국제특허분류(Int. Cl.) H01M 4/13 (2010.01) H01M 4/134 (2010.01) H01M 10/052 (2010.01) H01M 4/139 (2010.01) H01M 4/1395 (2010.01)		(71) 출원인 경상대학교산학협력단 경상남도 진주시 진주대로 501 (가좌동)
(21) 출원번호	10-2014-0027973(분할)	(72) 발명자
(22) 출원일자	2014년03월10일	조규봉
심사청구일자	2014년03월10일	경상남도 진주시 진주대로 805 현대아파트 105동 1702호
(62) 원출원	특허 10-2012-0006402	김기원
원출원일자	2012년01월19일	경남 진주시 진양호로97번길 19-6 한보타운 101동 1409호
심사청구일자	2012년01월19일	(뒷면에 계속)
		(74) 대리인
		정홍식, 김태현, 이현수


전체 청구항 수 : 총 9 항

(54) 발명의 명칭 불연속 전극, 이를 이용한 전지 및 이를 제조하는 방법

(57) 요약

본 발명은 2차 전지의 전극을 개시한다. 본 발명에 따른 전극은, 집전체, 집전체 상에 형성된 활물질층을 포함하며, 집전체 및 활물질층은 적어도 하나의 절단부를 포함하는 불연속 전극인 것을 특징으로 한다.

대표도 - 도2



(72) 발명자

노정필

경상남도 진주시 초장로14번길 29 초전푸르지오아
파트 205동 502호

남태현

경남 진주시 신안들말길 47 주공2차아파트
205-1107

이 발명을 지원한 국가연구개발사업

과제고유번호 2011-0739

부처명 교육과학기술부

연구사업명 미래유망융합기술 파이오니어 사업

연구과제명 이차전지용 고용량 음극소재의 응력 및 부피변화 완화기술

기 여 율 1/1

주관기관 한국연구재단

연구기간 2011.09.01 ~ 2012.08.31

특허청구의 범위

청구항 1

전극에 있어서,

제1 금속층;

상기 제1 금속층 상부에 형성된 제1 활물질층;

상기 제1 활물질층 상부에 형성된 제2 금속층; 및

상기 제2 금속층 상부에 형성된 제2 활물질층;을 포함하며,

상기 제2 금속층 및 상기 제2 활물질층은 적어도 하나의 공통된 절단영역을 포함하는 불연속 층인 것을 특징으로 하는 전극.

청구항 2

제1항에 있어서,

상기 제1 활물질층 또는 상기 제2 활물질층은 실리콘으로 이루어지며, 상기 제1 금속층 또는 상기 제2 금속층은 구리로 이루어지는 것을 특징으로 하는 전극.

청구항 3

제1항에 있어서,

상기 절단영역은,

상기 제2 활물질층의 상부 표면에서부터 상기 제2 금속층의 하부 표면까지를 라인 형태로 절단한 영역인 것을 특징으로 하는 전극.

청구항 4

제1항에 있어서,

상기 절단영역은

상기 제2 활물질층의 상부 표면에서부터 상기 제2 금속층의 하부 표면까지를 천공한 영역인 것을 특징으로 하는 전극.

청구항 5

전지에 있어서,

양극 및 음극;

상기 양극 및 음극 사이를 채우는 전해질;을 포함하며,

상기 양극 및 음극 중 적어도 하나는

제1 금속층;

상기 제1 금속층 상부에 형성된 제1 활물질층;

상기 제1 활물질층 상부에 형성된 제2 금속층; 및

상기 제2 금속층 상부에 형성된 제2 활물질층;을 포함하며,

상기 제2 금속층 및 상기 제2 활물질층은 적어도 하나의 공통된 절단영역을 포함하는 불연속 층인 것을 특징으로 하는 전지.

청구항 6

전극 제조 방법에 있어서,

제1 금속층, 제1 활물질층, 제2 금속층 및 제2 활물질층을 순차적으로 적층하는 단계; 및

상기 제2 금속층 및 상기 제2 활물질층의 일 영역에 대하여 절단 또는 천공을 수행하여, 상기 제2 금속층 및 상기 제2 활물질층을 불연속 구조로 제작하는 단계;를 포함하는 전극 제조 방법.

청구항 7

제 6항에 있어서,

상기 제1 활물질층 또는 상기 제2 활물질층은 실리콘으로 이루어지며, 상기 제1 금속층 또는 상기 제2 금속층은 구리로 이루어진 것을 특징으로 하는 전극 제조 방법.

청구항 8

제 6항에 있어서,

상기 절단된 영역은 라인형태 또는 천공된 형태인 것을 특징으로 하는 전극 제조 방법.

청구항 9

제 6항에 있어서,

상기 절단된 영역의 폭은 $50\mu\text{m}$ 이상 $200\mu\text{m}$ 이하인 것을 특징으로 하는 전극 제조 방법.

명세서

기술분야

[0001] 본 발명은 2차 전지의 전극 및 전지 이를 제조하는 방법에 관한 것으로, 구체적으로, 계속적인 충방전으로 인하여 전극이 팽창 또는 수축을 반복함으로써 발생하는 크랙을 방지하는 구조를 갖는 전극 및 이를 적용한 전지와 그 제조방법에 관한 것이다.

배경기술

[0002] 리튬 이차 전지는 가역적으로 리튬 이온의 삽입과 탈리가 가능한 물질을 양극 및 음극으로 사용하고, 양극과 음극 사이에 유기 전해액 또는 폴리머 전해질을 충전시켜 제조한다. 리튬 이온이 양극 및 음극에서 삽입 및 탈리될 때의 환원 및 산화 반응에 의하여 전기 에너지를 생성하게 된다. 리튬 이차 전지는 사용되는 전극 활물질의 재료에 따라 전지의 충방전 전압, 사이클 수명 특성 및 보존 특성 등이 크게 좌우되며, 이러한 전지의 특성을 향상시키기 위해 양쪽 전극의 활물질을 개선하고자 하는 노력이 꾸준히 진행되고 있다.

[0003] 현재 리튬 이차 전지의 음극 활물질로서 상용화되는 탄소계 활물질은 고체전해질 막(solid electrolyte interface)에 의한 안정성 및 초기 비가역 용량 감소를 통한 용량 증가를 이루기 위해 표면 개질 등에 대한 연구가 진행되고 있는 실정이다. 대부분의 전지 제조 회사에서 대표적으로 채용하고 있는 흑연과 흑연화도(graphitization)에 따라 흑연으로 변환 가능한 무정형 카본을 포함하는 소프트카본(soft carbon) 및 흑연으로 되지 않는 난흑연화성 탄소인 하드카본(hard carbon)으로 나뉠 수 있다.

[0004] 흑연계 탄소의 우수한 사이클 특성에도 불구하고, 흑연은 금속 리튬 용량(3860 mAh/g)의 약 10%에 불과한 372 mAh/g (LiC_6 조성)의 이론 용량을 가지며, 특히 탄소 원자 6개 당 리튬 1개를 삽입하므로 단위부피당 용량이 매우 작다는 단점이 있다.

[0005] *고용량 및 에너지 밀도가 향상된 리튬 이차 전지 개발을 위해서는 새로운 음극재료의 개발이 요구되며, 이를 위해 새롭게 부각되는 고용량의 음극 물질로는 비탄소재료인 실리콘이 탄소 재료를 대체할 수 있는 물질로 부각되고 있다. 실리콘(Si)은 4000 mAh/g 이상의 매우 큰 이론 용량을 지니고 있으나, 낮은 전기 전도도 및 전지의 충방전시 발생하는 부피 변화 및 이로 인한 전극의 열화에 의해 장수명 사이클 특성이 저하된다는 문제점이 지적되고 있다.

[0006] 도 1은 종래의 평탄한 구리 호일 상에 실리콘을 전극 물질로 사용한 전극에서 가로방향으로 크랙이 발생한 것을

설명하기 위한 도면이다. 도 1을 참고하면, 충방전을 반복하는 과정에서 반응 영역(활물질 영역)에서는 충방전으로 인한 부피 팽창이 발생하게 되고, 이는 전극의 균열을 가져온다. 특히, 가로 방향으로의 균열 영역(135)은 전기적으로 개방됨으로써 전극 표면적이 감소되고 전지의 장수명 사이클 특성이 저하되는 문제점이 발생한다.

선행기술문헌

특허문헌

- [0007] (특허문헌 0001) 국내공개특허 제2010-0026259호
(특허문헌 0002) 국내공개특허 제2006-0067459호

발명의 내용

해결하려는 과제

- [0008] 본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로서, 본 발명의 목적은 전극 물질이 충방전시 발생하는 부피 변화에 따른 크랙발생을 감소시킴으로써, 사이클 특성이 개선된 전극, 이를 이용한 전지 및 그 제조방법을 제공하는 데 있다.

과제의 해결 수단

- [0009] 상기 목적을 달성하기 위한 본 발명의 일 실시예에 따른 전극은, 집전체, 상기 집전체 상에 형성된 활물질층을 포함하며, 상기 집전체 및 상기 활물질층은 적어도 하나의 절단부를 포함하는 불연속 전극인 것을 특징으로 한다.
- [0010] 이 경우의, 상기 활물질층은 실리콘으로 이루어지며, 상기 집전체는 구리로 이루어질 수 있다.
- [0011] 한편, 상기 집전체 하부에 형성되는 적어도 하나의 연속막을 더 포함할 수 있다.
- [0012] 한편, 상기 절단부는, 상기 활물질층의 상부 표면에서부터 상기 집전체의 하부 표면까지를 라인 형태로 절단하여 형성될 수 있다.
- [0013] 한편, 상기 절단부는, 상기 활물질층의 상부 표면에서부터 상기 집전체의 하부 표면까지를 천공하여 형성될 수 있다.
- [0014] 본 발명의 다른 실시예에 따른 전지는, 양극 및 음극을 포함하고 상기 양극 및 음극 사이를 채우는 전해질을 포함하며, 상기 양극 및 음극 중 적어도 하나는 집전체, 상기 집전체 상에 형성된 활물질층을 포함하며, 상기 집전체 및 상기 활물질층은 적어도 하나의 절단부를 포함하는 불연속 전극인 것을 특징으로 한다.
- [0015] 이 경우의, 상기 양극 및 음극 중 적어도 하나는 집전체 하부에 형성되는 적어도 하나의 연속막을 더 포함할 수 있다.
- [0016] 본 발명의 다른 실시예에 따른 전극 제조 방법은, 집전체 및 활물질층을 순차적으로 적층하는 단계 및 상기 활물질층 및 상기 집전체의 일 영역에 대하여 절단 또는 천공을 수행하여, 상기 집전체 및 상기 활물질층을 불연속 전극 구조로 제작하는 단계를 포함할 수 있다.
- [0017] 본 발명의 다른 실시예에 따른 전극 제조 방법은, 집전체의 일 영역에 대하여 절단 또는 천공을 수행하여 불연속 구조를 형성하는 단계 및 상기 집전체 상에 활물질층을 형성하는 단계를 포함할 수 있다.

발명의 효과

- [0018] 본 발명에 따르면, 본 발명에 따른 전지는 전극 물질이 충방전시 발생하는 응력을 분산시킴으로써, 전지의 장수명 사이클 특성이 개선되는 효과를 제공한다.

도면의 간단한 설명

- [0019] 도 1은 종래의 충방전으로 인하여 발생하는 크랙을 설명하기 위한 전극의 단면도,

도 2는 본 발명의 일 실시예에 따른 불연속 전극을 설명하기 위한 도면,
 도 3은 도 2의 A-A'에 따라 절단된 횡단면을 설명하기 위한 단면도,
 도 4는 본 발명의 다른 실시예에 따른 적층된 불연속 전극을 설명하기 위한 도면,
 도 5는 도 4의 A-A'에 따라 절단된 횡단면을 설명하기 위한 단면도,
 도 6a 내지 도 6c는 본 발명의 다른 실시예에 따른 불연속 전극 제조 방법을 설명하기 위한 공정 개념도,
 도 7a 내지 도 7c는 본 발명의 다른 실시예에 따른 불연속 전극 제조 방법을 설명하기 위한 공정 개념도,
 도 8은 본 발명의 다른 실시예에 따른 다수의 사각 구멍을 갖는 실리콘 전극을 설명하기 위한 도면,
 도 9는 본 발명의 다른 실시예에 따른 다수의 원 구멍을 갖는 실리콘 전극을 설명하기 위한 도면,
 도 10은 본 발명의 일 실시예에 따른 3개의 라인 형태의 절단 영역을 갖는 실리콘 전극을 설명하기 위한 도면,
 도 11은 도10의 라인 형태의 절단 영역을 형성하기 위해 금속층에 프린팅된 영역을 설명하기 위한 확대도,
 도 12는 본 발명의 다른 실시예에 따른 7개의 라인 형태의 절단 영역을 갖는 실리콘 전극을 설명하기 위한 도면,
 도 13은 도 12의 라인 형태의 절단 영역을 확대하여 설명하기 위한 확대도,
 도 14는 본 발명의 다른 실시예에 따른 복수의 라인 형태의 절단 영역을 갖는 실리콘 전극을 설명하기 위한 도면,
 도 15는 종래의 연속 전극의 장수명 싸이클 특성을 설명하기 위한 도면,
 도 16은 본 발명에 따른 불연속 전극의 장수명 싸이클 특성을 설명하기 위한 도면이다.

발명을 실시하기 위한 구체적인 내용

- [0020] 본 발명의 일 실시예들이 상세하게 설명되고, 그것의 예시적인 것은 첨부된 도면과 함께 설명된다. 여기서 동일하거나 유사한 식별번호는 도면 전체에서 동일하거나 유사한 구성요소를 지시한다. 실시예들은 본 발명을 설명하기 위해서 도면과 함께 참고적으로 설명된다.
- [0021] 도 2는 본 발명의 일 실시예에 따른 불연속 전극을 설명하는 개념도이다. 도 2를 참고하면, 불연속 전극은 금속층(210), 실리콘층(230) 및 절단 영역(250)을 포함한다.
- [0022] 금속층(210)은 리튬과 고용체(solid solution) 또는 금속 사이의 화합물을 형성하지 않는 금속으로 이루어질 수 있다. 예를 들어, 구리(Cu)로 구성될 수 있다. 다른 실시예에서 구리 이외의 금, 은 등의 금속을 사용할 수 있다.
- [0023] 실리콘층(230)은 리튬을 흡장 및 방출함으로써 산화 또는 환원을 수행하는 활물질 층이다. 실리콘층(230)은 충전 또는 방전을 반복하면서 팽창 및 수축에 따른 응력이 축적될 수 있다. 실리콘층(230)은 절단 영역(250)을 포함한다.
- [0024] 절단 영역(250)은 기결정된 패턴으로 실리콘층(230) 및 금속층(210)이 제거된 영역이다. 절단 영역(250)에 의해서 실리콘층(230)은 복수의 영역으로 나뉘질 수 있다. 절단 영역(250)에 의해서 실리콘층(230)은 불연속적인 전극 구조를 갖게된다.
- [0025] 실리콘층(230)은 충전 또는 방전으로 인하여 팽창 또는 수축을 반복하게 되고, 이러한 팽창 또는 수축은 실리콘층(230)이 응력이 쌓이게 된다. 계속적으로 쌓이는 응력에 의해서 실리콘층(230)은 크랙이 발생할 수 있다.
- [0026] 절단 영역(250)은 금속층을 에칭(etching)하고, 에칭된 금속층(210) 상에 실리콘을 박막으로 증착하더라도, 절단 영역(250)에는 실리콘층(230)이 증착되지 않으므로, 실리콘층(230)은 절단 영역(250)에서는 불연속적이다
- [0027] 절단 영역(250)은 기결정된 패턴으로 형성할 수 있다. 예를 들어, 소정의 폭과 길이를 갖는 복수의 라인 형태로 구현될 수 있다. 이때 라인의 폭과 길이는 다양하게 설정할 수 있다. 복수의 라인의 개수도 1개 이상으로 구현할 수 있다.
- [0028] 도 3은 도 2의 A-A'에 따라 절단된 횡단면을 설명하기 위한 단면도이다. 도 3을 참고하면, 불연속 전극(300)은

제1 금속층(310), 제1 실리콘층(330) 및 절단 영역(350)을 포함한다.

- [0029] 금속층(310)은 박막의 금속층으로, 리튬과 고용체(solid solution) 또는 금속 사이의 화합물을 형성하지 않는 금속으로 이루어질 수 있다. 예를 들어, 구리(Cu)로 구성될 수 있다.
- [0030] 실리콘층(330)은 리튬을 흡장 및 방출함으로써 산화 또는 환원을 수행하는 활물질 층으로 기능한다. 실리콘층(330)은 불연속적인 면으로 구성될 수 있다. 실리콘층(330)은 절단 영역(350)에 의해서 불연속적인 면으로 나뉘 진다.
- [0031] 즉, 실리콘층(330)은 불연속적인 면으로 구성되고, 실리콘층(330)이 리튬을 흡장 또는 방출함으로써 팽창 또는 수축함에 따라 실리콘층(330)에 축적되는 응력을 불연속적인 구조에 의해서 분산시키게 된다.
- [0032] 도 4는 본 발명의 다른 실시예에 따른 적층된 불연속 전극을 설명하기 위한 도면이다.
- [0033] 도 4를 참고하면, 본 발명이 다른 실시예에 따른 적층형 불연속 전극은, 제1 금속층(410), 제1 실리콘층(430), 제2 금속층(450), 제 2 실리콘층(470) 및 절단 영역(490)을 포함할 수 있다.
- [0034] 제1 금속층(410)은 박막의 금속층으로, 리튬과 고용체(solid solution) 또는 금속 사이의 화합물을 형성하지 않는 금속으로 이루어질 수 있다. 예를 들어, 구리(Cu)로 구성될 수 있다.
- [0035] 제1 실리콘층(430)은 리튬을 흡장 및 방출함으로써 산화 또는 환원을 수행하는 활물질 층이다. 바람직하게는 제 1 실리콘층(430)은 연속적인 면으로 구성될 수 있다. 제1 실리콘층(430)은 제1 금속층(410)의 상부에 구성된다. 제1 실리콘층(330)의 상부에는 제2 금속층(450)이 구성되고, 제2 금속층(450)의 상부면에는 제2 실리콘층(470) 이 구성될 수 있다.
- [0036] 제1 금속층(410)과 제1 실리콘층(430)은 제1 전극을 구성할 수 있다. 제1 전극은 연속적으로 구성될 수 있다. 또한, 제2 금속층(450)과 제2 실리콘층(470)은 제2 전극을 구성할 수 있다. 제2 전극은 불연속 전극으로 구성될 수 있다.
- [0037] 적층형 불연속 전극은, 제1 전극 상부에 제2 전극이 적층된 구조이다. 적층형 불연속 전극은 제1 전극 상부에서 제2 전극이 적층됨으로써, 제1 전극의 일부영역에서는 리튬의 흡장 및 방출이 일어나지 않게 된다.
- [0038] 즉, 도 4에서 복수의 절단 영역(490)에서는 제1 전극이 외부로 노출될 수 있으므로, 해당 영역에서는 리튬의 흡 장 및 방출이 일어날 수 있다. 반면에, 제2 전극이 적층된 영역에서 제1 전극은 리튬을 흡장 및 방출할 수 없게 된다.
- [0039] 제1 실리콘층(430)은 리튬과 접촉하지 못하는 영역(제2 금속층이 적층된 영역)에서는 리튬을 흡장 및 방출하지 못한다.
- [0040] 제2 금속층(450)은 박막의 금속층으로, 리튬과 고용체(solid solution) 또는 금속 사이의 화합물을 형성하지 않는 금속으로 이루어질 수 있다. 예를 들어, 구리(Cu)로 구성될 수 있다. 다만, 제1 금속층(410)과 달리 제2 금속층(450)은 불연속적으로 형성된다. 제2 금속층(450)이 불연속적으로 형성됨으로써, 불연속 영역(490)이 소정의 패턴으로 제1 실리콘층(430) 상에 형성될 수 있다.
- [0041] 제2 실리콘층(470)은 리튬을 흡장 및 방출함으로써 산화 또는 환원을 수행하는 활물질 층이다. 제2 실리콘층(470)은 제2 금속층(450) 상에 형성될 수 있다. 제2 실리콘층(470)은 불연속적으로 구성됨으로써 리튬을 흡장 및 방출하면서 팽창또는 수축으로 인한 응력을 분산한다.
- [0042] 도 5는 도 4의 A-A'에 따라 절단된 적층형 불연속 전극의 횡단면을 설명하기 위한 단면도이다.
- [0043] 도 5를 참고하면, 적층형 불연속 전극은 제1금속층(510), 제1실리콘층(530), 제2금속층(550), 제2실리콘층(570), 절단영역(590)을 포함한다.
- [0044] 제1금속층(510)의 상부에는 연속적인 제1실리콘층(530)이 적층된다. 제1실리콘층(530)의 상부면에는 불연속적인 제2금속층(550)이 적층된다. 제2금속층(550)의 상부면에 제2실리콘층(570)이 적층된다.
- [0045] 도 5에 도시된 제1금속층(510)과 제1실리콘층(530)은 제1 전극을 구성하고, 제2금속층(550)과 제2실리콘층(570)은 제2 전극을 구성한다. 제1 전극은 연속적인 면으로 구성된 전극이고, 제2 전극은 불연속적인 면으로 구성된 전극이다.
- [0046] 제1 전극과 제2 전극은 가장자리가 서로 결합된 구조이다. 따라서, 가장 자리에서 제1 금속층과 제2 금속층이

서로 연결되는 구조를 갖을 수 있다.

- [0047] 도 6a 내지 6c는 본 발명의 다른 실시예에 따른 불연속 전극을 제조하는 방법을 설명하기 위한 공정 개념도이다.
- [0048] 도 5a 내지 5c를 참고하면, 금속층(610)이 제공된다. 금속층(610)은 박막의 구리 호일일 수 있다. 금속층(610)은 전극의 집전체로 기능한다. 금속층(610)의 상부면에 실리콘층(630)이 증착된다. 금속층(610)의 상부면에 증착되는 실리콘층(630)의 두께는 기결정된 두께일 수 있다. 금속층(610)에 증착된 실리콘층(630)을 관통하도록 동시에 절단 영역(650)을 형성한다. 여기서 절단 영역(650)은 에칭에 의해서 금속층(610) 및 실리콘층(630)을 동시에 식각하여 형성할 수 있다. 에칭방식에 대해서 금속을 에칭할 수 있는 다양한 방식이 가능하다. 본원 발명에서 에칭법에 대해서 보다 상세하게 설명하지 않더라도 해당 기술 분야의 통상의 기술자가 본 발명을 실시할 수 있으므로 이를 생략한다.
- [0049] 이렇게 형성된 절단 영역(650)에는 실리콘층(630)이 제거됨으로써, 금속층(610) 및 실리콘 층(630)이 불연속적으로 구성된다. 금속층(610) 및 실리콘층(630)의 가장 자리는 서로 연결되도록 구성될 수 있다. 실리콘층(630)이 불연속적인 면으로 구성됨으로써 반복적인 충방전으로 인하여 축적되는 응력을 분산할 수 있는 구조를 갖게 된다.
- [0050] 도 7a 내지 도 7c는 본 발명의 다른 실시예에 따른 불연속 전극 제조 방법을 설명하기 위한 공정 개념도이다.
- [0051] 먼저, 금속기판(710)을 제공하는 단계를 수행한다. 여기서 금속기판(710)은 박막형태의 금속 호일일 수 있다. 바람직하게는 구리 호일을 사용할 수 있다. 금속기판(710)을 에칭법에 의해서 소정의 라인 형태의 절단 영역(730)을 형성한다. 금속기판(710)을 에칭하는 방법에 대해서는 상세한 설명을 생략한다.
- [0052] 에칭된 금속기판(710) 상부에 실리콘층(750)을 증착시키면, 절단영역(730)에는 실리콘층(750)이 증착되지 않고, 에칭되지 않은 금속기판(710) 상에만 실리콘층(750)이 증착된다.
- [0053] 절단 영역(730)은 일정 간격의 라인 형태로 구성될 수 있다. 각각의 절단 영역(730)의 길이와 폭은 기결정된 크기로 구성될 수 있다. 절단 영역(730)의 폭은 다양한 크기로 구성될 수도 있고, 절단 영역(730)의 길이는 다양한 크기로 구성될 수 있다. 예를 들어, 절단 영역(730)의 폭은 50 μ m 내지 200 μ m로 가공될 수 있고, 길이는 전극의 형태가 원형일 경우에는 지름의 크기(예, 수백 μ m)보다 같거나 작게 가공될 수 있다.
- [0054] 도 8은 본 발명의 다른 실시예에 따른 다수의 사각 구멍을 갖는 실리콘 전극을 설명하기 위한 도면이다.
- [0055] 도 8을 참고하면, 금속기판(810)을 다수의 사각형의 구멍 형태로 천공하고, 천공된 금속기판(810) 상부면에 실리콘층(830)을 증착할 수 있다. 또는 금속기판(810) 및 실리콘층(830)을 증착하고, 스탬프를 이용하여 압착하여 사각형의 구멍을 천공할 수 있다. 사각형의 구멍 영역에는 실리콘층(830)이 제거됨으로써, 반복적인 충전 또는 방전으로 인하여 응력이 쌓이는 것을 분산시켜준다.
- [0056] 도 9는 본 발명의 다른 실시예에 따른 다수의 원 구멍을 갖는 실리콘 전극을 설명하기 위한 도면이다.
- [0057] 도 9를 참고하면, 금속기판(910)을 다수의 원형의 구멍 형태로 천공하고, 천공된 금속기판(910) 상부면에 실리콘층(930)을 증착할 수 있다. 또는 금속기판(910) 및 실리콘층(930)을 증착하고, 원형 스탬프를 이용하여 압착하여 원형의 구멍을 천공할 수도 있다. 원형의 구멍 영역에는 실리콘층(930)이 제거됨으로써, 반복적인 충전 또는 방전으로 인하여 응력이 쌓이는 것을 분산시켜준다.
- [0058] 본 발명에서의 불연속 전극은 박막형 전극의 경우를 예시적으로 도시하고 있으나, 실제 구현된 불연속 전극의 두께는 불연속 영역의 폭 및 길이 사이의 스케일과 일치하도록 도시된 것은 아니다.
- [0059] 본 발명에서 도시되는 불연속 전극은 설명의 편의를 위해서 도식적으로 도시된 것이므로, 실제 구현된 박막형 불연속 전극의 구성과 모양이 달라질 수 있으며, 통상의 기술자는 본 명세서에 첨부된 도면을 참고하더라도 본원 발명의 기술적 특징을 쉽고 명확하게 이해할 수 있으며, 실제 구현될 수 있는 다양한 형태의 불연속 전극을 용이하게 구현할 수 있으리라 사료됩니다.
- [0060] 도 10은 본 발명의 일 실시예에 따른, 3개 라인이 형성된 실리콘 전극을 설명하기 위한 평면도이다.
- [0061] 도 10을 참고하면, 불연속 전극은 원형으로 구현되고, 전극의 불연속 영역으로 구획하는 제1 절단 영역, 제2 절단 영역 및 제3 절단 영역으로 구성된다. 제1 절단 영역은 제2 절단 및 제3 절단 영역과 폭 또는 길이를 같게 형성할 수도 있고, 다르게 변형할 수도 있다. 도 10에서는 제2 절단 영역의 길이가 가장 길고, 제1 절단 영

역), 제3 절단 영역 순서로 길이를 차별적으로 구성하고 있다. 다만, 이러한 차별적인 길이는 예시적인 것이며, 이에 한정되는 것은 아니다.

도 11은 도10의 라인 형태의 절단 영역을 형성하기 위해 금속층에 프린팅된 영역을 설명하기 위한 확대도이다.

도 11을 참고하면, 불연속 전극에 절단 영역을 형성하기 위해서는 금속층에 프린팅을 실시하여 프린팅된 영역을 에칭함으로써 절단 영역을 형성할 수 있다. 도 11은 프린팅된 영역을 확대하여 도시하고 있으며, 프린팅 영역은 이후에 에칭되어 제거되는 영역이다.

도 12는 본 발명의 다른 실시예에 따른 7개의 라인 형태의 절단 영역을 갖는 실리콘 전극을 설명하기 위한 도면이다.

도 12을 참고하면, 불연속 전극에 형성된 7개의 절단 영역은 폭이 일정하고 길이가 서로 상이하다는 것을 확인할 수 있다. 7개의 절단 영역은 폭의 크기가 $108\mu\text{m}$ 이고, 길이는 $800\mu\text{m}$ 에서부터 $880\mu\text{m}$ 까지 다양한 크기로 구성될 수 있다.

일반적인 에칭 방법에 의하면 일정한 폭을 갖는 라인 패턴을 형성할 수 있다. 본원 발명에 따르면, 금속층이 일정한 폭과 길이를 갖는 라인 패턴으로 에칭되고, 에칭된 금속층 상에 실리콘층이 증착되면, 다양한 폭을 갖는 나이프를 이용하여 라인 패턴에 증착된 실리콘을 절단할 수 있게 된다. 따라서, 다양한 길이 및 폭을 갖는 불연속 영역을 형성할 수 있다.

도 13은 도 12의 라인 형태의 절단 영역을 확대하여 설명하기 위한 확대도이다.

도 13을 참고하면, 금속층으로 구리 호일을 사용한 예를 도시하고 있다. 구리 호일이 일정한 라인 패턴으로 에칭되고, 에치된 구리 호일에서 프린팅이 제거되지 않는다. 라인 패턴의 폭은 수십 μm 크기를 갖고 일정하게 에칭되었음을 확인할 수 있다.

도 14는 본 발명의 다른 실시예에 따른 복수의 라인 형태의 절단 영역을 갖는 실리콘 전극을 설명하기 위한 도면이다.

도 14를 참고하면, 구리 호일이 라인 패턴으로 에칭된 후, 에칭된 구리 호일에 실리콘층이 증착된 것을 확인할 수 있다. 구리 호일에서 에칭된 영역 상에는 실리콘이 층이 증착되지 않으므로, 복수의 불연속 영역이 직접 형성되고 있음을 확인할 수 있다.

도 15는 종래의 연속 전극의 장수명 싸이클 특성을 설명하기 위한 도면이다

도 15를 참고하면, 충방전 사이클이 10회 미만인 경우에는 전지 용량이 $200 (\mu\text{Ah}/\text{cm}^2)$ 미만의 용량을 유지하다가, 40회 충방전 사이클에 도달하게 되면, $150 (\mu\text{Ah}/\text{cm}^2)$ 미만의 용량을 유지함을 확인할 수 있다. 이는 반복적인 충방전으로 인하여, 전지의 충방전시 발생하는 부피 변화 및 이로 인한 전극의 열화에 의해 장수명 사이클 특성이 약 25% 정도 저하되었음을 확인할 수 있다.

도 16은 본 발명에 따른 불연속 전극의 장수명 싸이클 특성을 설명하기 위한 도면이다.

도 16을 참고하면, 충방전 사이클이 10회 미만인 경우에는 전지 용량이 $200 (\mu\text{Ah}/\text{cm}^2)$ 미만의 용량을 유지하고, 40회 충방전 사이클에 도달하더라도, 초기 용량 $200 (\mu\text{Ah}/\text{cm}^2)$ 미만의 용량 $50 (\mu\text{Ah}/\text{cm}^2)$ 을 유지하고 있음을 확인할 수 있다. 이는 본 발명에 따른 전극은 반복적인 충방전으로 인한 부피 변화에 따라 가로 방향으로 균열이 발생하는 것을 상대적으로 방지함으로써 전극의 열화에 의해 장수명 사이클 특성이 저하되는 것을 방지하는 효과를 제공하고 있음을 확인할 수 있다.

이상에서는 본 발명의 바람직한 실시예에 대하여 도시하고 설명하였지만, 본 발명은 상술한 특징의 실시예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진자에 의해 다양한 변형실시가 가능한 것은 물론이고, 이러한 변형 실시 예들은 본 발명의 기술적 사상이나 전망으로부터 개별적으로 이해되어서는 안 될 것이다.

부호의 설명

210 : 금속충

230 : 실리곤충

250 : 절단영역

410 : 제1금속층


430 : 제2실리콘층

450 : 제2금속층


470 : 제2실리콘층

도면


도면1




도면2




도면3



도면4



도면5




도면6a




도면6b




도면6c




도면7a




도면7b




도면7c




도면8




도면9




도면10




도면11




도면12




도면13



도면14



도면15



도면16

