



(12)发明专利

(10)授权公告号 CN 109729733 B

(45)授权公告日 2020.02.21

(21)申请号 201880001499.4

(22)申请日 2018.02.15

(65)同一申请的已公布的文献号
申请公布号 CN 109729733 A

(43)申请公布日 2019.05.07

(30)优先权数据
PCT/SG2017/050423 2017.08.28 SG

(85)PCT国际申请进入国家阶段日
2018.09.28

(86)PCT国际申请的申请数据
PCT/SG2018/050074 2018.02.15

(87)PCT国际申请的公布数据
W02019/045642 EN 2019.03.07

(73)专利权人 智能科技私人有限公司
地址 新加坡新加坡市

(72)发明人 黄永生 冯时荣 邢增锦

(74)专利代理机构 北京市君合律师事务所
11517

代理人 毛健 吴龙瑛

(51)Int.Cl.
G06K 19/077(2006.01)
H05K 7/02(2006.01)

(56)对比文件
CN 101095220 A,2007.12.26,
WO 2015173514 A1,2015.11.19,
CN 205845082 U,2016.12.28,
US 2015278674 A1,2015.10.01,
CN 102446868 A,2012.05.09,

审查员 姜楠


权利要求书7页 说明书17页 附图19页

(54)发明名称

集成电路模块及包含该模块的智能卡

(57)摘要

本申请的实施例提供了一种集成芯片(IC)模块,所述IC模块具有可通过单结合孔接入的触点和可通过多结合孔接入的模块侧天线触点。每个多结合孔通过封装被分配成相邻的结合通道,用于分别接收焊线和天线连接元件。每个模块侧天线触点通过所述封装被分配成相邻但电连接的结合区域,以允许建立所述焊线和所述天线连接元件至IC芯片的电连接。所述第一和第二结合区域通过封装物彼此隔开,而不需要在其间存在基板。



1. 一种用于智能卡的集成电路IC模块,其中所述智能卡同时具有接触式和非接触式接口,其特征在于,所述IC模块包括:

非导电基板,所述非导电基板具有多个单结合孔和一对多结合孔,其中每个单结合孔被配置为接纳单个导电元件,每个多结合孔被配置为接纳多个导电元件,所述多个单结合孔和一对多结合孔均从所述基板的第一侧延伸至所述基板的第二侧;

多个导电触点,所述多个导电触点被布置在所述基板的第一侧上,并包括第一对导电触点;

第一IC芯片,所述第一IC芯片被布置在所述基板的第二侧上;

多个第一导电元件,所述多个第一导电元件穿过所述单结合孔和所述一对多结合孔并将至少一些所述导电触点电连接至所述第一IC芯片,其中所述第一导电元件包括第一对第一导电元件,所述第一对第一导电元件分别穿过所述一对多结合孔并将所述第一对导电触点电连接至所述第一IC芯片;以及

封装物,所述封装物放置在所述第一IC芯片、所述第一导电元件和所述第一对导电触点上,其中放置在所述第一对导电触点上的封装物的边缘将所述一对多结合孔中的每个多结合孔分配成封装的第一结合通道和相邻的未封装的第二结合通道,所述封装的第一结合通道和相邻的未封装的第二结合通道分别终止于所述第一对导电触点中的每个导电触点上的第一结合区域和相邻的第二结合区域,从而所述第一对第一导电元件分别穿过所述一对多结合孔的第一结合通道,从而进一步的所述封装物密封所述第一结合区域并通过所述第二结合通道露出所述第二结合区域,其中所述露出的第二结合区域用于建立至所述第一IC芯片的电连接,其中所述封装物将所述第一结合区域和第二结合区域彼此分隔开而不需要在其间存在所述基板。

2. 根据权利要求1所述的IC模块,其特征在于,所述第一导电元件包括第二对第一导电元件,并且所述封装物还放置在所述第二对第一导电元件上,所述第二对第一导电元件分别穿过所述一对多结合孔的第一结合通道并将所述第一对导电触点电连接至所述第一IC芯片。

3. 根据权利要求1所述的IC模块,其特征在于,所述IC模块还包括:

第二IC芯片,所述第二IC芯片被布置在所述基板的第二侧上;以及

一对第二导电元件,所述一对第二导电元件分别穿过所述一对多结合孔的第一结合通道并将所述第一对导电触点电连接至所述第二IC芯片,其中所述封装物还放置在所述一对第二导电元件上。

4. 根据权利要求1至3中任一项所述的IC模块,其特征在于,所述第二结合区域比所述第一结合区域大至少两倍。

5. 根据权利要求1至3中任一项所述的IC模块,其特征在于,除了所述第一对导电触点外,所述导电触点还包括两对相互排斥的导电触点,并且所述第一对导电触点被分别并置在所述两对相互排斥的导电触点之间。

6. 根据权利要求5所述的IC模块,其特征在于,除了所述第一对导电触点外的导电触点沿着所述基板的第一相对边缘部分布置,其中所述第一对导电触点和所述两对相互排斥的导电触点沿着所述基板的第二相对边缘部分布置,所述第一相对边缘部分和所述第二相对边缘部分是相互横向的。

7. 根据权利要求1至3中任一项所述的IC模块,其特征在于,所述第一对导电触点不与除所述第一对导电触点以外的导电触点重叠。

8. 根据权利要求7所述的IC模块,其特征在于,所述第一对导电触点不与IS07816指定为备将来使用的导电触点重叠。

9. 根据权利要求1至3中任一项所述的IC模块,其特征在于,所述一对多结合孔中的每个多结合孔至少由第一孔和第二孔形成,所述第一孔和第二孔彼此流体连接并分别位于与所述第一结合区域和第二结合区域相对的位置处,其中所述第一孔的宽度相对于所述第二孔的宽度收缩。

10. 根据权利要求9所述的IC模块,其特征在于,所述一对多结合孔中的至少一个多结合孔的第一孔的长度大于或等于所述单结合孔中的两个单结合孔之间的距离,其中所述两个单结合孔形成在所述导电触点中的除了所述第一对导电触点外的相邻导电触点中。

11. 根据权利要求9所述的IC模块,其特征在于,所述一对多结合孔中的至少一个多结合孔的第一孔被布置在所述第一IC芯片和至少一个单结合孔之间。

12. 根据权利要求9所述的IC模块,其特征在于,所述第一IC芯片包括多个侧面,其中所述一对多结合孔中的至少一个多结合孔的第一孔被至少部分地布置成与由所述第一IC芯片的侧面中的至少一个侧面限定的轮廓一致。

13. 根据权利要求9所述的IC模块,其特征在于,流体连接在所述第一孔和第二孔之间的第三孔的宽度相对于所述第一孔的宽度和所述第二孔的宽度收缩。

14. 根据权利要求1至3中任一项所述的IC模块,其特征在于,所述一对多结合孔中的每个多结合孔由两个部分重叠的圆孔形成。

15. 一种同时具有接触式接口和非接触式接口的智能卡,其特征在于,所述智能卡包括:

卡体,所述卡体具有模块腔体和天线线圈;

一对天线连接元件;

集成电路IC模块,所述IC模块布置在所述腔体中,所述IC模块包括:

非导电基板,所述非导电基板具有多个单结合孔和一对多结合孔,其中每个单结合孔被配置为接纳单个导电元件,每个多结合孔被配置为接纳多个导电元件,所述多个单结合孔和一对多结合孔均从所述基板的第一侧延伸至所述基板的第二侧;

多个导电触点,所述多个导电触点被布置在所述基板的第一侧上并包括第一对导电触点;

第一IC芯片,所述第一IC芯片被布置在所述基板的第二侧上;

多个第一导电元件,所述多个第一导电元件穿过所述单结合孔和所述一对多结合孔并将至少一些所述导电触点电连接至所述第一IC芯片,其中所述第一导电元件包括第一对第一导电元件,所述第一对第一导电元件分别穿过所述一对多结合孔并将所述第一对导电触点电连接至所述第一IC芯片;以及

封装物,所述封装物放置在所述第一IC芯片、所述第一导电元件和所述第一对导电触点上,其中放置在所述第一对导电触点上的封装物的边缘将所述一对多结合孔中的每个多结合孔分配成封装的第一结合通道和相邻的未封装的第二结合通道,所述封装的第一结合通道和相邻的未封装的第二结合通道分别终止于所述第一对导电触点中的每个导电触点

上的第一结合区域和相邻的第二结合区域,从而所述第一对第一导电元件分别穿过所述一对多结合孔的第一结合通道,从而进一步的所述封装物密封所述第一结合区域,其中在所述第二结合通道处,所述一对天线连接元件中的一个天线连接元件穿过所述第二结合通道并连接在所述天线线圈和所述第二结合区域之间,从而建立所述天线线圈和所述第一IC芯片之间的电连接,其中所述封装物将所述第一结合区域和第二结合区域彼此隔开而不需要在其间存在所述基板。

16. 根据权利要求15所述的智能卡,其特征在于,所述第一导电元件包括第二对第一导电元件,并且所述封装物还放置在所述第二对第一导电元件上,所述第二对第一导电元件分别穿过所述一对多结合孔的第一结合通道并将所述第一对导电触点电连接至所述第一IC芯片。

17. 根据权利要求15所述的智能卡,其特征在于,所述智能卡还包括:

第二IC芯片,所述第二IC芯片被布置在所述基板的第二侧上;以及

一对第二导电元件,所述一对第二导电元件分别穿过所述一对多结合孔的第一结合通道并将所述第一对导电触点电连接至所述第二IC芯片,其中所述封装物还放置在所述一对第二导电元件上。

18. 根据权利要求15至17中任一项所述的智能卡,其特征在于,所述天线连接元件包括刚性导电或焊料凸块、导电盘或包括导电粘合剂的柔性导电凸块。

19. 根据权利要求15至17中任一项所述的智能卡,其特征在于,所述第二结合区域比所述第一结合区域大至少两倍。

20. 根据权利要求15至17中任一项所述的智能卡,其特征在于,除了所述第一对导电触点外,所述导电触点还包括两对相互排斥的导电触点,并且所述第一对导电触点被分别并置在所述两对相互排斥的导电触点之间。

21. 根据权利要求20所述的智能卡,其特征在于,除了所述第一对导电触点外的导电触点沿着所述基板的第一相对边缘部分布置,所述第一对导电触点和所述两对相互排斥的导电触点沿着所述基板的第二相对边缘部分布置,其中所述第一相对边缘部分和第二相对边缘部分是相互横向的。

22. 根据权利要求15至17中任一项所述的智能卡,其特征在于,所述第一对导电触点不与除所述第一对导电触点以外的所述导电触点重叠。

23. 根据权利要求22所述的智能卡,其特征在于,所述第一对导电触点不与IS07816指定为备将来使用的导电触点重叠。

24. 根据权利要求15至17中任一项所述的智能卡,其特征在于,所述一对多结合孔中的每个多结合孔至少由第一孔和第二孔形成,所述第一孔和第二孔彼此流体连接并分别位于与所述第一结合区域和第二结合区域相对的位置处,其中所述第一孔的宽度相对于所述第二孔的宽度收缩。

25. 根据权利要求24所述的智能卡,其特征在于,所述一对多结合孔中的至少一个多结合孔的第一孔的长度大于或等于所述单结合孔中的两个单结合孔之间的距离,所述两个单结合孔形成在所述导电触点中的除了所述第一对导电触点外的相邻导电触点中。

26. 根据权利要求24所述的智能卡,其特征在于,所述一对多结合孔中的至少一个多结合孔的第一孔被布置在所述第一IC芯片和至少一个单结合孔之间。

27. 根据权利要求24所述的智能卡,其特征在于,所述第一IC芯片包括多个侧面,其中所述一对多结合孔中的至少一个多结合孔的第一孔被至少部分地布置成与由所述第一IC芯片的侧面中的至少一个侧面限定的轮廓一致。

28. 根据权利要求24所述的智能卡,其特征在于,流体连接在所述第一孔和所述第二孔之间的第三孔的宽度相对于所述第一孔的宽度和所述第二孔的宽度收缩。

29. 根据权利要求15至17中任一项所述的智能卡,其特征在于,所述一对多结合孔中的每个多结合孔由两个部分重叠的圆孔形成。

30. 一种制造用于智能卡的集成电路IC模块的方法,其中所述智能卡同时具有接触式和非接触式接口,其特征在于,所述方法包括:

提供非导电基板、多个导电触点、第一IC芯片以及多个第一导电元件,其中所述非导电基板具有多个单结合孔和一对多结合孔,其中每个单结合孔被配置为接纳单个导电元件,每个多结合孔被配置为接纳多个导电元件,所述多个单结合孔和一对多结合孔均从所述基板的第一侧延伸至所述基板的第二侧,所述多个导电触点被布置在所述基板的第一侧上并包括第一对导电触点,所述第一IC芯片被布置在所述基板的第二侧上,所述多个第一导电元件穿过所述单结合孔和所述一对多结合孔并将至少一些所述导电触点电连接至所述第一IC芯片,其中所述第一导电元件包括第一对第一导电元件,所述第一对第一导电元件分别穿过所述一对多结合孔并将所述第一对导电触点电连接至所述第一IC芯片;以及

将封装物放置在所述第一IC芯片、第一导电元件和第一对导电触点上,包括:

通过所述封装物的边缘将所述一对多结合孔中的每个多结合孔分配成封装的第一结合通道和相邻的未封装的第二结合通道,所述封装的第一结合通道和相邻的未封装的第二结合通道分别终止于所述第一对导电触点中的每个导电触点上的第一结合区域和相邻的第二结合区域,其中所述第一对第一导电元件分别穿过所述一对多结合孔的第一结合通道,

不需在所述第一结合区域和所述第二结合区域之间存在所述基板,通过使用所述封装物密封所述第一结合区域来将所述第一结合区域与所述第二结合区域隔开,以限定所述第一结合通道并通过所述第二结合通道露出所述第二结合区域,其中所述露出的第二结合区域用于建立至所述第一IC芯片的电连接。

31. 根据权利要求30所述的方法,其特征在于,将所述封装物放置在所述第一IC芯片、所述第一导电元件和所述第一对导电触点上还包括将所述封装物放置在第二对第一导电元件上,所述第二对第一导电元件分别穿过所述一对多结合孔的第一结合通道并将所述第一对导电触点电连接至所述第一IC芯片。

32. 根据权利要求30所述的方法,其特征在于,所述基板包括第二IC芯片,所述第二IC芯片被布置在所述基板的第二侧上,以及

将所述封装物放置在所述第一IC芯片、所述第一导电元件和所述第一对导电触点上还包括将所述封装物放置在所述第二IC芯片和一对第二导电元件上,所述一对第二导电元件分别穿过所述一对多结合孔的第一结合通道并将所述第一对导电触点电连接至所述第二IC芯片。

33. 根据权利要求30至32中任一项所述的方法,其特征在于,所述一对多结合孔中的每个多结合孔由第一孔和第二孔形成,所述第一孔和第二孔通过其间的第三孔流体连接,其

中将所述封装物放置在所述第一IC芯片、所述第一导电元件和所述第一对导电触点上还包括通过所述第一孔布置所述封装物以及使所述第三孔能够防止所述封装物流进所述第二孔中,其中所述第三孔至少相对于所述第二孔收缩。

34. 根据权利要求30至32中任一项所述的方法,其特征在于,在将所述封装物放置在所述第一IC芯片、所述第一导电元件和所述第一对导电触点上之前,所述方法还包括:

将挡板材料放置在所述第一对导电触点中的每个导电触点上,以限定所述第一结合区域的周界;以及

将所述封装物放置在所述第一IC芯片、所述第一导电元件和所述第一对导电触点上还包括将所述封装物放置在所述周界内,以密封所述第一结合区域。

35. 一种制造同时具有接触式和非接触式接口的智能卡的方法,其特征在于,所述方法包括:

提供卡体,所述卡体具有模块腔体和天线线圈;

提供根据权利要求1至14中任一项所述的IC模块;

在所述一对多结合孔中的每个多结合孔内使用穿过所述第二结合通道的天线连接元件,通过所述第一对导电触点的第二结合区域将所述第一对导电触点中的一个导电触点电连接至所述天线线圈;

将粘合剂施加到所述基板的第二侧上;以及

将所述IC模块植入在所述卡体上,使所述基板的第二侧面向所述卡体的模块腔体。

36. 根据权利要求35所述的方法,其特征在于,在所述一对多结合孔中的每个多结合孔内使用穿过所述第二结合通道的天线连接元件,通过所述第一对导电触点的第二结合区域将所述第一对导电触点中的一个导电触点电连接至所述天线线圈还包括:

将所述天线连接元件放置在在所述第二结合区域上,其中所述天线连接元件为导电胶;

将热量施加在所述导电胶上以结合至所述第二结合区域和所述天线线圈的露出的端子。

37. 根据权利要求35所述的方法,其特征在于,在所述一对多结合孔中的每个多结合孔内使用穿过所述第二结合通道的天线连接元件,通过所述第一对导电触点的第二结合区域将所述第一对导电触点中的一个导电触点电连接至所述天线线圈还包括:

将所述天线连接元件放置在卡侧天线触点上,其中所述卡侧天线触点设于所述卡体上并电连接至所述天线线圈。

38. 根据权利要求35所述的方法,其特征在于,所述天线连接元件包括刚性导电或焊料凸块、导电盘或包括导电粘合剂的柔性导电凸块。

39. 一种制造同时具有接触式和非接触式接口的智能卡的方法,其特征在于,所述方法包括:

提供卡体,所述卡体具有模块腔体和天线线圈;

提供根据权利要求1至14中任一项所述的IC模块;

将天线连接元件放置在所述第一对导电触点中的每个导电触点的第二结合区域上;

将所述天线连接元件熔化并结合至所述第二结合区域;

将粘合剂施加至所述基板的第二侧上;

将所述IC模块布置在所述卡体的模块腔体中,使所述基板的第二侧面向所述卡体的模块腔体,并将所述天线连接元件布置在靠近所述天线线圈处;以及

同时将热量和压力施加在所述卡体和所述IC模块上,包括:

使用所施加的热量熔化所述天线连接元件,从而将所述天线连接元件电连接至所述天线线圈,并活化所述粘合剂;以及

使用所施加的压力和所活化的粘合剂,将所述IC模块结合至所述卡体。

40. 根据权利要求39所述的方法,其特征在于,所述天线连接元件包括导电胶或导电带。

41. 一种单面电镀的集成电路IC载带,其中所述载带被配置为用在同时具有接触式和非接触式接口的智能卡中,其特征在于,所述IC载带包括:

非导电基板,所述非导电基板具有多个单结合孔和一对多结合孔,其中每个单结合孔被配置为接纳单个导电元件,每个多结合孔被配置为接纳多个导电元件,所述多个单结合孔和一对多结合孔均从所述基板的第一侧延伸至所述基板的第二侧;

多个导电触点,所述多个导电触点被布置在所述基板的第一侧上并包括第一对导电触点;

其中所述基板的第二侧上被配置为布置第一IC芯片;

其中至少一些所述导电触点被配置为通过多个第一导电元件电连接至所述第一IC芯片,所述多个第一导电元件穿过所述单结合孔和所述一对多结合孔,其中所述第一对导电触点被配置为通过第一对第一导电元件电连接至所述第一IC芯片,所述第一对第一导电元件穿过所述一对多结合孔;以及

其中每个多结合孔被配置为通过待放置在所述第一对导电触点上的封装物的边缘被分配成封装的第一结合通道和相邻的未封装的第二结合通道,所述封装的第一结合通道和相邻的未封装的第二结合通道分别终止于所述第一对导电触点中的每个导电触点上的第一结合区域和相邻的第二结合区域,从而所述第一对第一导电元件被配置为分别穿过所述一对多结合孔的第一结合通道,从而进一步的所述封装物被配置为密封所述第一结合区域并通过所述第二结合通道露出所述第二结合区域,其中所述露出的第二结合区域用于建立至所述第一IC芯片的电连接,

其中所述第一和第二结合区域被配置为通过所述封装物彼此隔开,而不需要在其间存在所述基板。

42. 根据权利要求41所述的IC载带,其特征在于,除了所述第一对导电触点外,所述导电触点还包括两对相互排斥的导电触点,并且所述第一对导电触点被分别并置在所述两对相互排斥的导电触点之间。

43. 根据权利要求42所述的IC载带,其特征在于,除了所述第一对导电触点外的导电触点沿着所述基板的第一相对边缘部分布置,所述第一对导电触点和所述两对相互排斥的导电触点沿着所述基板的第二相对边缘部分布置,其中所述第一相对边缘部分和第二相对边缘部分是相互横向的。

44. 根据权利要求41至43中任一项所述的IC载带,其特征在于,所述第一对导电触点不与除所述第一对导电触点以外的所述导电触点重叠。

45. 根据权利要求44所述的IC载带,其特征在于,所述第一对导电触点不与ISO 7816指

定为备将来使用的导电触点重叠。

46. 根据权利要求41至43中任一项所述的IC载带,其特征在于,所述一对多结合孔中的每个多结合孔至少由第一孔和第二孔形成,所述第一孔和第二孔彼此流体连接并分别位于与所述第一结合区域和第二结合区域相对的位置处,其中所述第一孔的宽度相对于所述第二孔的宽度收缩。

47. 根据权利要求46所述的IC载带,其特征在于,所述一对多结合孔中的至少一个多结合孔的第一孔的长度大于或等于所述单结合孔中的两个单结合孔之间的距离,所述两个单结合孔形成在所述导电触点中的除了所述第一对导电触点外的相邻导电触点中。

48. 根据权利要求46所述的IC载带,其特征在于,所述一对多结合孔中的至少一个多结合孔的第一孔被布置在所述基板的第二侧上的一个区域与至少一个单结合孔之间,所述区域被配置为布置所述第一IC芯片。

49. 根据权利要求46所述的IC载带,其特征在于,所述一对多结合孔中的至少一个多结合孔的第一孔被至少部分地布置成与由所述被配置为布置第一IC芯片的区域的至少一侧限定的轮廓一致。

50. 根据权利要求46所述的IC载带,其特征在于,流体连接在所述第一孔和所述第二孔之间的第三孔的宽度相对于所述第一孔的宽度和所述第二孔的宽度收缩。

51. 根据权利要求41至43中任一项所述的IC载带,其特征在于,所述一对多结合孔中的每个多结合孔由两个部分重叠的圆孔形成。

集成电路模块及包含该模块的智能卡

技术领域

[0001] 本申请涉及智能卡和用于智能卡的集成电路 (IC) 模块,例如双接口智能卡、混合智能卡、具有多个IC芯片的集成电路卡 (ICC),以及适用于制造这些智能卡和IC模块的模块或IC载带。

背景技术

[0002] 双接口智能卡包含IC模块,所述IC模块同时提供直接接触式接口和非接触式接口(下文中称为“双接口集成电路模块”)。双接口IC模块和双接口智能卡的各种布置及其制造方法是已知的。

[0003] 图1A示出了包含IC模块10的现有的智能卡100,其中IC模块10需要双电镀的模块带(module tape)。IC模块10的结合侧(bonding side)11镀有导电触点(conduct pad)12a,用于与嵌入在卡体14中的天线的引出的端子或部分13相连接。IC模块10的接触侧或IC连接器15镀有导电触点12b(参见图1B)。通过在模块带的两侧进行电镀,提供了一种IC模块,该IC模块在其接触侧上设有一组触点12b并在其结合侧上设有另一组触点12a,其中一组触点12b允许与接触式读卡器进行接触式的信号传输,另一组触点12a用作该IC模块与嵌入在卡体中的天线之间的接触点,其中该天线允许至非接触式读卡器的无接触信号传输。

[0004] 为了解决与双侧电镀的带结构相关的问题,美国专利US9390365B2(用于双接口智能卡的集成电路模块)公开了一种双接口IC模块,该双接口IC模块使用单侧电镀的模块带结构。特别是,未使用的触点C4和C8被用作双接口智能卡的天线触点。根据当前智能卡的行业标准、国际标准化组织(ISO)7816,触点C4和C8通常被指定为留给将来使用(RFU),并且通常不需要将特定的信号传送到IC模块。通常指定剩余的ISO指定触点C1至C3、C5和C7来向IC模块传送信号。

[0005] 美国专利申请US2017/0270398A1(用于芯片卡模块的电路的制造方法及用于芯片卡模块的电路)公开了另一种单侧电镀的柔性电路,用于实现芯片卡模块的制造方法。

发明内容

[0006] 根据本申请的第一方面,提供了一种用于智能卡的集成电路IC模块,其中所述智能卡同时具有接触式和非接触式接口。所述IC模块包括:

[0007] 非导电基板,所述非导电基板具有多个单结合孔和一对多结合孔,所述多个单结合孔和一对多结合孔均从所述基板的第一侧延伸至所述基板的第二侧;

[0008] 多个导电触点,所述多个导电触点被布置在所述基板的第一侧上,并包括第一对导电触点;

[0009] 第一IC芯片,所述第一IC芯片被布置在所述基板的第二侧上;

[0010] 多个第一导电元件,所述多个第一导电元件穿过所述单结合孔和所述一对多结合孔并将至少一些所述触点电连接至所述第一IC芯片,其中所述第一导电元件包括第一对第一导电元件,所述第一对第一导电元件分别穿过所述一对多结合孔并将所述第一对触点电

连接至所述第一IC芯片;以及

[0011] 封装物,所述封装物放置在所述第一IC芯片、所述第一导电元件和所述第一对触点上,其中放置在所述第一对触点上的封装物将所述一对多结合孔中的每个多结合孔分配成第一结合通道和相邻的第二结合通道,所述第一结合通道和相邻的第二结合通道分别终止于所述第一对触点中的每个触点上的第一结合区域和相邻的第二结合区域,从而所述封装物密封所述第一结合区域并通过所述第二结合通道露出所述第二结合区域,以提供表面用于建立至所述第一IC芯片的电连接,其中所述封装物将所述第一结合区域和第二结合区域彼此分隔开而不需要在其间存在所述基板。

[0012] 根据本申请的第二方面,提供了一种同时具有接触式接口和非接触式接口的智能卡。所述智能卡包括:

[0013] 卡体,所述卡体具有模块腔体和天线线圈;

[0014] 一对天线连接元件;

[0015] 集成电路IC模块,所述IC模块布置在所述腔体中,所述IC模块包括:

[0016] 非导电基板,所述非导电基板具有多个单结合孔和一对多结合孔,所述多个单结合孔和一对多结合孔均从所述基板的第一侧延伸至所述基板的第二侧;

[0017] 多个导电触点,所述多个导电触点被布置在所述基板的第一侧上并包括第一对导电触点;

[0018] 第一IC芯片,所述第一IC芯片被布置在所述基板的第二侧上;

[0019] 多个第一导电元件,所述多个第一导电元件穿过所述单结合孔和所述第一对多结合孔并将至少一些所述触点电连接至所述第一IC芯片,其中所述第一导电元件包括第一对第一导电元件,所述第一对第一导电元件分别穿过所述一对多结合孔并将所述第一对触点电连接至所述第一IC芯片;以及

[0020] 封装物,所述封装物放置在所述第一IC芯片、所述第一导电元件和所述第一对触点上,其中放置在所述第一对触点上的封装物将所述一对多结合孔中的每个多结合孔分配成第一结合通道和相邻的第二结合通道,所述第一结合通道和相邻的第二结合通道分别终止于所述第一对触点中的每个触点上的第一结合区域和相邻的第二结合区域,从而所述封装物密封所述第一结合区域,其中在所述第二结合通道处,所述一对天线连接元件中的一个天线连接元件穿过所述第二结合通道并连接在所述天线线圈和所述第二结合区域之间,从而建立所述天线线圈和所述第一IC芯片之间的电连接,其中所述封装物将所述第一结合区域和第二结合区域彼此隔开而不需要在其间存在所述基板。

[0021] 根据本申请的第三方面,提供了一种制造用于智能卡的集成电路IC模块的方法,其中所述智能卡同时具有接触式和非接触式接口。所述方法包括:

[0022] 提供非导电基板、多个导电触点、第一IC芯片以及多个第一导电元件,其中所述非导电基板具有多个单结合孔和一对多结合孔,所述多个单结合孔和一对多结合孔均从所述基板的第一侧延伸至所述基板的第二侧,所述多个导电触点被布置在所述基板的第一侧上并包括第一对导电触点,所述第一IC芯片被布置在所述基板的第二侧上,所述多个第一导电元件穿过所述单结合孔和所述一对多结合孔并将至少一些所述触点电连接至所述第一IC芯片,其中所述第一导电元件包括第一对第一导电元件,所述第一对第一导电元件分别穿过所述一对多结合孔并将所述第一对触点电连接至所述第一IC芯片;以及

[0023] 将封装物放置在所述第一IC芯片、第一导电元件和第一对触点上,包括将所述一对多结合孔中的每个多结合孔分配成第一结合通道和相邻的第二结合通道,所述第一结合通道和相邻的第二结合通道分别终止于所述第一对触点中的每个触点上的第一结合区域和相邻的第二结合区域,

[0024] 不需在所述第一结合区域和所述第二结合区域之间存在所述基板,通过使用所述封装物密封所述第一结合区域来将所述第一结合区域与所述第二结合区域隔开,以限定所述第一结合通道并通过所述第二结合通道露出所述第二结合区域,从而提供表面用于建立至所述第一IC芯片的电连接。

[0025] 根据本申请的第四方面,提供一种制造同时具有接触式和非接触式接口的智能卡的方法。所述方法包括:

[0026] 提供卡体,所述卡体具有模块腔体和天线线圈;

[0027] 提供本申请的第一方面或根据本申请的第一方面的任何实施例的IC模块;

[0028] 在所述第一对多结合孔中的每个多结合孔内使用穿过所述第二结合通道的天线连接元件,通过所述第一对触点的第二结合区域将所述第一对触点中的一个触点电连接至所述天线线圈;

[0029] 将粘合剂施加到所述基板的第二侧上;以及

[0030] 将所述IC模块植入在所述卡体上,使所述基板的第二侧面向所述卡体的模块腔体。

[0031] 根据本申请的第五方面,提供一种制造同时具有接触式和非接触式接口的智能卡的方法。所述方法包括:

[0032] 提供卡体,所述卡体具有模块腔体和天线线圈;

[0033] 提供根据权利要求1至14中任一项所述的IC模块;

[0034] 将天线连接元件放置在所述第一对触点中的每个触点的第二结合区域上;

[0035] 将所述天线连接元件熔化并结合至所述第二结合区域;

[0036] 将粘合剂施加至所述基板的第二侧上;

[0037] 将所述IC模块布置在所述卡体的模块腔体中,使所述基板的第二侧面向所述卡体的模块腔体,并将所述天线连接元件布置在靠近所述天线线圈处;以及

[0038] 同时将热量和压力施加在所述卡体和所述IC模块上,包括:

[0039] 使用所施加的热量熔化所述天线连接元件,从而将所述天线连接元件电连接至所述天线线圈,并活化所述粘合剂;以及

[0040] 使用所施加的压力和所活化的粘合剂,将所述IC模块结合至所述卡体。

[0041] 根据本申请的第六方面,提供一种单面电镀的集成电路IC载带,其中所述载带适于用在同时具有接触式和非接触式接口的智能卡中。所述IC载带或模块带包括:

[0042] 非导电基板,所述非导电基板具有多个单结合孔和一对多结合孔,所述多个单结合孔和一对多结合孔均从所述基板的第一侧延伸至所述基板的第二侧;

[0043] 多个导电触点,所述多个导电触点被布置在所述基板的第一侧上并包括第一对导电触点;

[0044] 其中所述基板的第二侧上适于布置第一IC芯片;

[0045] 其中至少一些所述触点适于通过多个第一导电元件电连接至所述第一IC芯片,所

述多个第一导电元件穿过所述单结合孔和所述一对多结合孔,其中所述第一对触点适于通过第一对第一导电元件电连接至所述第一IC芯片,所述第一对第一导电元件穿过所述一对多结合孔;以及

[0046] 其中每个多结合孔适于通过待放置在所述第一对触点上的封装物被分配成第一结合通道和相邻的第二结合通道,所述第一结合通道和相邻的第二结合通道分别终止于所述第一对触点中的每个触点上的第一结合区域和相邻的第二结合区域,从而所述封装物适于密封所述第一结合区域并通过所述第二结合通道露出所述第二结合区域,以提供表面用于建立至所述第一IC芯片的电连接,

[0047] 其中所述第一和第二结合区域适于通过所述封装物彼此隔开,而不需要在其间存在所述基板。

[0048] 在根据本申请第一方面至第六方面中任一方面所述的一个实施例中,所述第一导电元件包括第二对第一导电元件,并且所述封装物还放置在所述第二对第一导电元件上,所述第二对第一导电元件分别穿过所述一对多结合孔的第一结合通道并将所述第一对触点电连接至所述第一IC芯片。

[0049] 在根据本申请第一方面至第六方面中任一方面所述的一个实施例中,所述IC模块还包括第二IC芯片,所述第二IC芯片被布置在所述基板的第二侧上;以及一对第二导电元件,所述一对第二导电元件分别穿过所述一对多结合孔的第一结合通道并将所述第一对触点电连接至所述第二IC芯片,其中所述封装物还放置在所述第二对导电元件上。

[0050] 在根据本申请第一方面至第六方面中任一方面所述的一个实施例中,所述第二结合区域比所述第一结合区域大至少两倍。

[0051] 在根据本申请第一方面至第六方面中任一方面所述的一个实施例中,除了所述第一对触点外,所述触点还包括两对相互排斥的触点,并且所述第一对触点被分别并置在所述两对相互排斥的触点之间。在一个示例中,除了所述第一对触点外的触点沿着所述基板的第一相对边缘部分布置,其中所述第一对触点和所述两对相互排斥的触点沿着所述基板的第二相对边缘部分布置,所述第一相对边缘部分和所述第二相对边缘部分是相互横向的。

[0052] 在根据本申请第一方面至第六方面中任一方面所述的一个实施例中,所述第一对触点不与除所述第一对触点以外的所述触点重叠。在一个示例中,所述第一对触点不与ISO 7816指定为备将来使用的触点重叠。

[0053] 在根据本申请第一方面至第六方面中任一方面所述的一个实施例中,所述第一对多结合孔中的每个多结合孔至少由第一孔和第二孔形成,所述第一孔和第二孔彼此流体连接并分别位于与所述第一结合区域和第二结合区域相对的位置处,其中所述第一孔的宽度相对于所述第二孔的宽度收缩。

[0054] 在根据本申请第一方面至第六方面中任一方面所述的一个实施例中,所述第一对多结合孔中的至少一个多结合孔的第一孔的长度大于或等于所述单结合孔中的两个单结合孔之间的距离,其中所述两个单结合孔形成在所述触点中的相邻触点中。

[0055] 在根据本申请第一方面至第六方面中任一方面所述的一个实施例中,所述第一对多结合孔中的至少一个多结合孔的第一孔被布置在所述第一IC芯片和至少一个单结合孔之间。

[0056] 在根据本申请第一方面至第六方面中任一方面所述的一个实施例中,所述第一IC芯片包括多个侧面,其中所述第一对多结合孔中的至少一个多结合孔的第一孔被至少部分地布置成与一个轮廓一致,所述轮廓由所述第一IC芯片的侧面中的至少一个侧面限定。

[0057] 在根据本申请第一方面至第六方面中任一方面所述的一个实施例中,流体连接在所述第一孔和第二孔之间的第三孔的宽度相对于所述第一孔的宽度和所述第二孔的宽度收缩。在一个示例中,所述第一孔和所述第二孔的尺寸不相等。在相同或另外的示例中,所述第一孔和所述第二孔中的每个每个孔朝向所述收缩的孔逐渐变细。

[0058] 在根据本申请第一方面至第六方面中任一方面所述的一个实施例中,所述第一对多结合孔中的每个多结合孔由两个部分重叠的圆孔形成。

[0059] 在根据本申请第二方面、第四方面或第五方面所述的一个实施例中,所述一对天线连接元件中的每个天线连接元件包括刚性导电或焊料凸块、导电盘或包括导电粘合剂的柔性导电凸块。

附图说明

[0060] 现在将参考附图来更具体地描述本申请,其中:

[0061] 图1A示出了包含IC模块的现有的智能卡,其中IC模块需要双电镀的模块带;

[0062] 图1B示出了图1A的IC模块的接触侧或IC连接器;

[0063] 图2A示出了从模块载带部分的接触侧(例如具有六个ISO指定触点的IC连接器)截取的俯视图;

[0064] 图2B示出了从图2A的模块带部分的结合侧截取的仰视图;

[0065] 图2C是图2B的透视图,其中触点和封装的足迹用虚线表示;

[0066] 图3A示出了从根据本申请一个实施例的具有IC连接器的IC模块的结合侧截取的仰视图,其中IC连接器具有六个ISO指定触点;

[0067] 图3B是图3A的透视图,其中触点和封装的足迹用虚线表示;

[0068] 图3C是沿图3B中的线A-A截取的IC模块的截面图;

[0069] 图3D是图3C的局部特写图;

[0070] 图3E示出了图3A至图3D中的IC模块,其中正在该IC模块上作业以建立与天线线圈的电连接,该天线线圈被结合或嵌入在卡体中;

[0071] 图3F是沿图3E中的线AA-AA截取的IC模块的截面图;

[0072] 图3G示出了包含图3A至图3C中的IC模块的智能卡的截面图;

[0073] 图4A示出了从根据本申请另一个实施例的具有IC连接器的IC模块的结合侧截取的透视图,该IC连接器具有六个ISO指定触点,其中触点和封装的足迹用虚线表示;

[0074] 图4B是沿图3A中的线B-B截取的IC模块的截面图;

[0075] 图4C示出了图4A至图4B中的IC模块,其中正在该IC模块上作业以建立与天线线圈的电连接,该天线线圈被结合在卡体中;

[0076] 图4D是沿图4C中的线BB-BB截取的IC模块的截面图;

[0077] 图5A示出了从根据本申请另一个实施例的具有IC连接器的IC模块的结合侧截取的透视图,该IC连接器具有六个ISO指定触点,其中触点和封装的足迹用虚线表示;

[0078] 图5B是沿图5A中的线C-C截取的IC模块的截面图;

- [0079] 图5C示出了图5A至图5B中的IC模块,其中正在该IC模块上作业以建立与天线线圈的电连接,该天线线圈被结合在卡体中;
- [0080] 图5D是沿图5C中的线CC-CC截取的IC模块的截面图;
- [0081] 图6A示出了从模块载带部分的接触侧(例如具有八个ISO指定触点的IC连接器)截取的俯视图;
- [0082] 图6B示出了从图6A中的模块带部分的结合侧截取的仰视图;
- [0083] 图6C是图6B的透视图,其中触点和封装的足迹用虚线表示;
- [0084] 图7A示出了从根据本申请一个实施例的具有IC连接器的IC模块的结合侧截取的仰视图,该IC连接器具有八个ISO指定触点;
- [0085] 图7B是图7A的透视图,其中触点和封装的足迹用虚线表示;
- [0086] 图7C是沿图7B中的线D-D截取的IC模块的截面图;
- [0087] 图8A示出了从根据本申请一个实施例的具有IC连接器的IC模块的结合侧截取的仰视图,该IC连接器具有六个ISO指定触点;
- [0088] 图8B是图8A的透视图,其中触点和封装的足迹用虚线表示;
- [0089] 图8C是沿图8B中的曲折线E-E截取的IC模块的截面图;
- [0090] 图9A示出了从根据本申请一个实施例的具有IC连接器的IC模块的结合侧截取的仰视图,该IC连接器具有八个ISO指定触点;
- [0091] 图9B是图9A的透视图,其中触点和封装的足迹用虚线表示;
- [0092] 图9C是沿图9B中的线F-F截取的IC模块的截面图;
- [0093] 图9D示出了图9B的示例,该示例在回流之前配置有天线连接元件;
- [0094] 图9E是沿图9D中的线F-F截取的IC模块的截面图;
- [0095] 图9F示出了图9D的示例,该示例在回流之后配置有天线连接元件;
- [0096] 图9G是沿图9F中的线F-F截取的IC模块的截面图;
- [0097] 图10示出了一种用于制造智能卡的方法的流程图;以及
- [0098] 图11示出了另一种用于制造智能卡的方法的流程图。

具体实施方式

[0099] 在以下的描述中,阐述了许多具体的细节以便提供对本申请的各种示例性实施例的透彻理解。然而,本领域技术人员将理解,可以在没有这些具体细节中的一些或全部细节的情况下实现本申请的实施例。应理解,这里所使用的术语仅仅是用于描述特定的实施例,而并不旨在限制本申请的范围。在附图中,相同的附图标记在若干视图中指代相同或相似的功能或特征。

[0100] 在装置或方法之一的上下文中描述的实施例对于其他装置或方法也是类似有效的。类似地,在装置的上下文中描述的实施例对于方法也是类似有效的,反之亦然。

[0101] 在实施例的上下文中描述的特征可以相应地适用于其他的实施例中的相同或相似的特征。即使未在其他实施例中明确地描述,在一个实施例的上下文中描述的特征也可以相应地适用于这些其他的实施例。此外,针对一个实施例的上下文中的特征所描述的添附和/或组合和/或替代方案可以相应地适用于其他实施例中的相同或相似的特征。

[0102] 应当理解,关于特征或元件使用的冠词“一”、“一个”和“所述”包括对一个或多个

特征或元件的引用。术语“和/或” (“and/or”) 包括一个或多个相关特征或元件的任意和所有组合。术语“包括”、“包含”和“具有”是开放式的,并且意味着可能存在除所列出的特征或元件之外的其他特征或元件。诸如“第一”、“第二”和“第三”的标识符仅用作标记,而并不旨在对其对象引入数值的要求,也不应以任何方式被解释为在特征之间引入任何相关的位置或时间顺序。此外,这里使用的诸如“顶部”、“底部”、“侧面”、“下方”、“上方”的术语仅仅是为了便于描述,并且指的是图中所示的特征或元件的方向。应该理解的是,本申请描述的特征的任何方向都在本申请的范围内。此外,术语“电连接”和相关术语包括对所列特征或元件之间的电接触或导电路径的存在或建立的引用,并且还可以但不是必须地包括对电信号或电流在列出的特征或元件之间的传输的引用。此外,诸如“长度”和“宽度”之类的术语并不旨在对其目标引入方向要求;然而,“长度”通常被理解为相对于同一物体比“宽度”更大或更长。在圆形形状的上下文中,圆形形状的术语“直径”可与术语“宽度”互换使用。

[0103] 应理解,在多结合孔的上下文中对“第一孔”、“第二孔”和/或“第三孔”的引用仅用作标记以指代多结合孔的相应互连区域,而并不旨在对多结合孔施加数值要求,也不旨在以任何方式被解释为在多个孔之间引入相对位置或对多结合孔的形成中引入时间顺序。

[0104] 对ISO标准(包括ISO 7816)的引用是指在本专利申请的优先权日和/或提交日适用的国际标准,并可在适当时且在本领域技术人员理解之后参考其后的修订版本。ISO 7816通过引用整体并入本申请以提供本申请的上下文,而并不应解释为限制本申请的范围。应理解,可在没有ISO标准的全部细节的情况下理解和定义本申请的范围。

[0105] 图2A示出了从具有多个导电触点的模块载带部分20的接触侧(例如具有六个ISO指定触点的IC连接器)截取的俯视图。图2B示出了从根据本申请的一个实施例的图2A中的模块带部分20的结合侧截取的仰视图,模块带部分20具有多个孔。图2C是图2B的透视图,其中触点和封装的足迹用虚线表示。

[0106] 模块载带部分20包括具有第一侧和第二侧的非导电基板21,例如玻璃环氧树脂。多个通孔22、23贯穿基板21,其中每个孔从基板21的第一侧延伸到第二侧。在基板21的第一侧上,多个导电触点(例如金属板)被设置(例如电镀)在孔上。至少一些触点的尺寸、形状和布置符合用于制造智能卡的国际标准化组织(ISO)标准。每个触点具有外侧和内侧。运行时,触点的外侧与接触式智能卡读卡器或电子终端电接触,以允许信号在读卡器和电连接至触点的IC芯片之间传输。可通过多个孔中的一个孔接入触点的内侧,以允许一个或多个导电元件穿过孔布置,以而建立与触点的电连接。

[0107] 图2B和图2C示出了两组具有不相等的尺寸(例如直径)和/或不同形状的孔22、23。第一组孔22在之后被称作“多结合孔”或“扩孔”,其大小、面积和/或直径相对于第二组孔较大或较长。每个多结合孔22被配置成接纳多个导电元件,例如焊线、天线导线/端子和/或其他导电元件。

[0108] 每个多结合孔22可由多个互连的孔形成,例如彼此流体连接的第一孔22a和第二孔22b。第一和第二孔22a、22b可以具有不相等的尺寸,例如直径。第一孔22a和第二孔22b之间的互连可选地被称作第三孔22c,第三孔22c相对于第一和第二孔22a、22b是收缩的。在一个实施例中,第二孔22b的直径比第一孔22a的直径大,例如大至少两倍。在一个示例性的示例中,第一孔22a可具有约0.6毫米至约0.9毫米的直径,而第二孔22b可具有约2.0毫米的直径。如图2B和图2C所示,第一和第二孔22a、22b可朝向收缩的第三开口22c逐渐变细,但应了

解,其他实施例可不包括第一孔22a和第二孔22b朝向彼此逐渐变细。在一个其他的示例性示例(未示出)中,多结合孔可被设置为两个部分重叠的圆形孔。应了解,多结合孔可采用其他的形状和/或布置,这些其他的形状和/或布置可能未在附图中示出。例如,多结合孔可由一个或多个彼此重叠或互连的多边形和/或不规则形状形成。

[0109] 第二组孔23在之后被称作“单结合孔”或“小孔”,其大小、面积和/或直径相对于第一组孔较小。每个单结合孔23可被配置为接纳单个导电元件(例如焊线)并具有约0.6mm至约0.9mm的直径。在某些示例中,每个单结合孔23可具有与多结合孔22的第一孔22a相同的大小、面积和/或直径。

[0110] 应了解,在一个实施例中,多结合孔可具有相互不同的形状和/或尺寸。例如,如上所述,一些多结合孔可具有与单结合孔不同的形状和/或尺寸,而其他多结合孔可具有与单结合孔23相似的形状和/或尺寸(例如直径约0.6mm至约0.9mm)但配置成在其中接纳两个或多个导电元件(例如焊线)。

[0111] 各个孔22、23被构造和设置成提供至各个触点24a、24b、24c、24e、24f、24g、25a、25b的内侧的直接通路。特别地,每个单结合孔23提供至触点的通路,基于现有的ISO或行业标准,该触点被指定用作信号引脚(signal pin-out)。根据ISO 7816,IC卡或智能卡上的IC连接器提供六个或八个触点,这些触点中的至少一些触点被电连接至嵌入在卡体中的IC芯片。这些触点被指定为C1至C8,其中C1被指定为电源电压Vcc、C2被指定用于复位信号RST、C3被指定用于时钟信号CLK、C4被指定用于接地GND、C6被指定用于编程输入电压Vpp(可选)以及C7被指定用于输入/输出信号I/O。C4和C8被指定为留给将来使用,并通常不被使用。参考图2A至图2C所示的示例,触点C1至C3和C5至C7可分别对应于六个触点24a至24c和24e至24g,然而,应了解,可根据ISO或行业标准中的修改来调整前述的指定和/或布置。

[0112] 参考图2A至图2C所示的实施例,导电盘包括第一对触点以及触点24a、24b、24c、24e、24f、24g,其中所述第一对触点在后文被称作“模块侧天线触点”25a、25b。在这些触点中,有两对不同或互相排斥的触点,例如(24a、24e)和(24c、24g)。模块侧天线触点25a、25b被分别并置在两对相互排斥的触点(24a、24e)和(24c、24g)之间,即25a被并置在24a和24e之间,而25b被并置在24c和24g之间。

[0113] 在某些实施例中,除了模块侧天线触点之外的触点(即六个分别对应于24a至24c、24e至24g的ISO指定触点C1、C2、C3、C5、C6和C7)可沿基板21的第一相对边缘部分(例如相对宽度边缘)设置在ISO指定接触位置的位置处。模块侧天线触点25a、25b以及两对相互排斥的触点(24a、24c)和(24e、24g)沿基板21的第二相对边缘部分(例如相对长度边缘)设置。两对相互排斥的触点(24a、24c)和(24e、24g)可设置在ISO指定接触位置的位置处,然而模块侧天线触点25a、25b位于非ISO指定接触位置的位置处。一对第一相对边缘部分和一对第二相对边缘部分通常是相互横向的。如果基板21或模块带部分20具有一般的矩形或正方形形状,则两对相互排斥的触点(24a、24c)和(24e、24g)可设置在基板21的拐角或接近拐角部分处,但不是必须地。

[0114] 应了解,模块侧天线触点25a、25b不与IC连接器上的C1至C3和C5至C7触点的ISO指定位置(例如24a至24c、24e至24g)相重叠。换句话说,模块侧天线触点25a、25b设置在IC连接器上的位置不被现有ISO或工业标准指定或指明是用于当前使用还是留给将来使用。

[0115] 图3A示出了从根据本申请一个实施例的IC模块30a的结合侧截取的仰视图。图3B

是图3A的透视图,其中触点和封装的足迹用虚线表示。图3C是沿图3B中的线A-A截取的IC模块30a的截面图,图3D是图3C的局部特写图。IC模块30a包括图3A和图3B的模块载带部分20、设置在基板21的第二侧上的第一IC芯片31a(例如通过粘合剂粘合)、将至少一些触点电连接至第一IC芯片31a的多个第一导电元件32以及放置在第一IC芯片31a和第一导电元件32上的封装物33。

[0116] 第一导电元件32(例如金属线)穿过孔22、23,以将触点的内侧电连接至第一IC芯片31a的芯片上触点(on-chip pad),比如通过线焊工艺(wire-bonding process)。如针对至少一些单结合孔23所示的,每个孔23在其中接纳单个第一导电元件32;如针对至少一些多结合孔22所示的,每个孔22在其中接纳多个导电元件,包括将模块侧天线触点25a/25b电连接至一个或多个IC芯片的一个或多个第一导电元件32以及至天线线圈的连接。

[0117] 封装材料或封装33被放置在第一IC芯片31a和第一导电元件32上以封装(例如完全封闭)第一IC芯片31a和第一导电元件32并保护它们免受暴露和损坏。特别地,封装物33被放置在具有第一导电元件32的单结合孔23中,从而这些单结合孔23可被完全填满,且其中的导电元件可被封装。封装物33还被放置在一对多结合孔22中,从而这些多结合孔22可被封装物33部分填充同时部分没有封装物。

[0118] 放置在在多结合孔22中的封装物33,特别是放置在模块侧天线触点25a/25b上的封装物33,将多结合孔22分配为第一结合通道和相邻的第二结合通道221、222,第一结合通道和相邻的第二结合通道221、222分别终止于模块侧天线触点25a/25b中的一个的内侧上的第一结合区域和相邻的第二结合区域241、242处(参见图3C)。因此,第一结合区域和相邻的第二结合区域241、242之间的边界由放置在模块侧天线触点25a/25b上的封装物33的边缘或部分提供。

[0119] 更特别地,封装物33封装分别穿过一对多结合孔22的第一对第一导电元件32,并被放置在模块侧天线触点25a/25b的内侧的一部分上或覆盖模块侧天线触点25a/25b的内侧的一部分。每个放置封装物33或被封装物33覆盖的部分被限定为模块侧天线触点25a/25b的第一结合区域241,而多结合孔22中被封装的通道则被限定为第一结合通道221(参见图3D)。封装物密封该第一结合区域241并因此防止通过其他在封装过程后提供的非封装元件(例如其他电线、导电元件)进入第一结合区域241以及第一结合通道221。换句话说,有了放置的封装物33,第一结合区域241和第一结合通道221至少为了接纳电连接件(例如导电元件)而不可进入。

[0120] 模块侧天线触点25a/25b的内侧上未放置或覆盖封装物33且因此可通过多结合孔22进入或露出的剩余部分则被限定为第二结合区域242。多结合孔22中未封装的通道被限定为第二结合通道222(参见图3D)。因此,缺少封装的第二结合区域242可通过多结合孔22中的第二结合通道222进入或露出,以提供表面用于经由相应的模块侧天线触点25a/25b而建立到第一IC芯片31a的电连接。

[0121] 如图3C和图3D所示,第一结合区域241的位置与多结合孔的第一孔22a的位置相对,例如第一结合区域241直接位于第一孔22a下方。同样,第二结合区域241被设置为与多结合孔22的第二孔22b关系相对,例如第二结合区域242直接位于第二孔22b下方。如图3C和图3D所示的这样的结合区域和孔的相对布置可在其他实施例中变化。

[0122] 应了解,第一和第二结合区域241、242相邻并彼此电连接,而第一和第二结合通道

221、222相邻。应了解,第一和第二结合区域241、242是一个模块侧天线触点25a/25b的构成整体必须的部分并位于模块侧天线触点25a/25b的同一侧。应了解,第二结合区域242可以是第一结合区域241的至少两倍大。

[0123] 因此,放置在模块侧天线触点25a/25b上的封装33将每个模块侧天线触点25a/25b以及进入相同模块侧天线触点的多结合孔22分开,以提供相互排斥的通道,用于容纳不同的电连接件和/或不同类型的电连接件。通过使用封装,第一和第二结合区域241、242(或第一和第二结合通道221、222)被隔开而不需要在其间使用基板来作为隔离,因而减少了触点的足迹或尺寸要求。此外,不需要大幅改变触点的尺寸、形状和/或布置。

[0124] 图3E示出了图3A至图3D中的IC模块30a,其中正在IC模块30a上作业以建立与天线线圈37的电连接,天线线圈37被结合或嵌入在卡体中。如下参考图3E、3F和3G并进一步参考图10的流程图说明了一种用于制造智能卡的方法,其中图3G示出了包含IC模块30a的智能卡300。然而,该方法同样适用于图4A、4B、5A、5B、7B、7C、8B、8C、9B、9C中的IC模块30b、30c、70、80、90。

[0125] 在图10的方框1001中,提供具有封装的一个或多个IC模块30a。

[0126] 在方框1002中,天线连接元件(例如导电膏或焊膏35)被放置在模块侧天线触点25a、25b的每个第二结合区域242上(参见图3E)。

[0127] 在方框1003中,IC模块30a被带到卡体36附近,其中在卡体36中已将腔体铣削到足以使天线线圈37的部分或端子暴露的深度。在每个模块侧天线触点25a/25b处,使天线线圈37的露出的端子37a靠近或接触第二结合区域242。天线连接元件经受回流,其中施加热量以熔化导电胶35。使熔化的导电胶35冷却或固化以形成与天线线圈37的露出的端子37a以及模块侧天线触点25a/25b的第二结合区域242的结合(例如刚性导电凸块35)。这使天线线圈37建立了与模块侧天线触点25a、25b的电连接。当前与天线线圈37电连接的IC模块30a可在当前被植入到卡体36上,以制造智能卡300。

[0128] 为此,在方框1004中,可将粘合剂(例如胶带)施加在IC模块30a的结合侧(例如基板21)上。

[0129] 在方框1005中,如果需要,可施加热量以活化粘合剂。IC模块30a的结合侧可设置成面向卡体36中形成的模块腔体或放置在卡体36中形成的模块腔体内。

[0130] 在方框1006中,可施加压力,使得施加的压力和活化的粘合剂能够分别将IC模块30a植入和结合至卡体36以制造智能卡300。可根据预期用途采取其他步骤(例如烫印)来定制卡体36或智能卡300。

[0131] 上述用于制造智能卡的方法可通过将以下步骤组合成单个步骤来进行修改:在天线线圈37和模块侧天线触点25a、25b之间建立电连接的步骤以及将IC模块30a植入到卡体36上的步骤。下面参考图11的流程图以及图9D至图9G来说明修改后的方法。然而,该方法同样适用于图3B、3C、3G、4A、4B、5A、5B、7B、7C、8B、8C中的IC模块30b、30b、30c、70、80。

[0132] 在图11的方框1101中,提供具有封装的一个或多个IC模块90。

[0133] 在方框1102中,天线连接元件39a(例如导电带、导电胶或焊带、焊胶)被放置在每个模块侧天线触点25a/25b的第二结合区域242上(对于回流之前的天线连接元件39a,参见图9D和图9E)。

[0134] 在方框1103中,天线连接元件39a经受回流,其中施加热量以熔化天线连接元件

39a并将其结合至模块侧天线触点25a/25b的第二结合区域242(对于回流后的天线连接元件39b,参见图9F和图9G)。天线连接元件的回流还控制或限定天线连接元件的高度。天线连接元件的回流也至少部分地以天线连接元件填充第二结合区域。

[0135] 在一个实施例中,例如图9D至图9G,模块侧天线触点25a/25b可具有约70微米(μm)的厚度(t_1),基板和触点25a/25b可具有约 $190\mu\text{m} \pm 20\mu\text{m}$ 的组合厚度(t_2),模块侧天线触点25a/25b和天线连接元件39b具有约 $300\mu\text{m} (\mu\text{m}) \pm 80\mu\text{m}$ 的组合厚度(t_3),模块可具有高达约 $600\mu\text{m}$ 的厚度(t_4)。

[0136] 在方框1104中,可将粘合剂施加在IC模块的结合侧(例如基板21)上。

[0137] 在方框1105中,IC模块与回流的的天线连接元件39b以及施加于其上的粘合剂一起被放置在卡体36的模块腔体中,同时基板的第二侧面向卡体36的模块腔体,而天线连接元件则布置成靠近和/或接触天线线圈37的露出的端子37a。将热量和压力施加在卡体36和卡体中布置的IC模块30a上。施加的热量融化了天线连接元件39b以及活化了粘合剂。每个天线连接元件39b还形成与露出的端子37a(或某些实施例中的卡侧天线触点)的结合以通过天线连接元件来建立天线线圈37与模块侧天线触点25a/25b之间的电连接。同时,施加的压力和活化的粘合剂分别将IC模块30a植入和结合至卡体36以制造智能卡300。

[0138] 图3G示出了智能卡300,其中图3A至图3C的IC模块30a已使用任何上述或其他方法植入或粘合至卡体36上。卡体36可通过叠合层(例如塑料基板)并在叠合的层中铣削模块腔体来制造,该模块腔体被构造和设置成容纳IC模块30a。叠合的层包括结合或嵌入天线线圈37的层,用于实现非接触式接口。在运行中,当智能卡开始靠近非接触式读卡器的运行时,智能卡的天线进入由读卡器产生的磁场,以产生被转换成给IC芯片供电的交流电,并允许IC模块中的IC芯片与读卡器之间的非接触式数据传输。

[0139] IC模块30a被放置在模块腔体中。放置在IC模块30a的结合侧(例如基板21)与卡体36之间的粘合剂41将IC模块30a固定至卡体36。

[0140] 如图3G所示,卡体36的布置、粘合剂41以及基板21、模块侧天线触点25a/25b和IC模块30a的封装33限定了空间或围封301。该空间301或围封被设置或对齐在多结合孔22的第二孔22b下方,从而模块侧天线触点的第二结合区域242可通过空间301、第二孔22b和第二结合通道222进入或露出。天线连接元件(例如导电凸块35)和天线线圈37的端子37a穿过该空间301以及多结合孔22的第二孔22b和第二结合通道222,并电连接至模块侧天线触点25a/25b的第二结合区域242。因此,天线连接元件在嵌入于卡体36中的天线线圈37和模块侧天线触点25a/25b之间建立了电连接。

[0141] 因为IC模块一般提供两个模块侧天线触点25a、25b,因此根据本申请所述的IC模块中一般需要两个多结合孔22并且两个天线连接元件分别将两个模块侧天线触点25a、25b连接至IC芯片31a。从图3G中应了解,在每个多结合孔中,第一孔22a至少大致填满封装物33,以密封第一结合区域,而第二孔未填有或最多部分填有封装物33,以容纳天线连接元件39(例如导电凸块35)和天线线圈37的露出的端子37a。将第一和第二孔22a、22b互连的第三孔22c可以填有封装物也可以不填有封装物。

[0142] 图4A示出了从根据本申请另一个实施例的IC模块30b的结合侧截取的透视图,其中触点和封装的足迹用虚线表示。图4B是沿图4A中线B-B截取的IC模块30b的截面图。如图所示,对于至少一些单结合孔23来说,每个孔23中接纳单个第一导电元件32;对于多结合孔

22来说,每个孔22中接纳多个导电元件,包括第一对第一导电元件32和第二对第一导电元件32。更特别地,第一对第一导电元件32和第二对第一导电元件32将模块侧天线触点25a/25b电连接至第一IC芯片31a的不同的片上触点。这些第一对第一导电元件32和第二对第一导电元件32穿过多结合孔22的第一孔22a并被封装物33密封。类似于图3A至图3G中的实施例,封装物33被放置在模块侧天线触点的一部分上,以限定第一结合区域241。封装物密封了第一结合区域241并防止进入其中。该封装物还限定了终止于第一结合区域241的第一结合通道221。模块侧天线触点25a/25b上靠近并电连接至第一结合区域241的第二结合区域242未放置有封装物33,因此依然可通过终止于第二结合区域242的第二结合通道222进入或露出,例如通过多结合孔22的第二孔22b。因此,缺少封装的第二结合区域242可通过多结合孔22进入或露出,其作为表面用于建立到第一IC芯片31a的电连接。

[0143] 图4C示出了图4A至图4B中的IC模块30b,其中正在IC模块30b上作业以建立至天线线圈37的电连接,天线线圈37被结合在卡体中。如图4A至图4D所示,IC模块30b的其他特征和特性、建立与天线线圈37的电连接的方法以及植入IC模块30b的方法都将类似于前面与图3A至3G、图10和图11有关的描述相似,因而此处不再赘述。植入有图4A至图4B中的IC模块30b的智能卡将类似于前面与图3A至3G有关的描述类似,因此此处不再赘述。

[0144] 图5A示出了从根据本申请又一个实施例的IC模块30c的结合侧截取的透视图,其中触点和封装的足迹用虚线表示。图5B是沿图5A中线C-C截取的IC模块的截面图。在该实施例中,IC模块30c包括设置在基板21的第二侧上的第一IC芯片31a和第二IC芯片31b。多个第一导电元件32穿过至少一些单结合孔23和多结合孔22,并将至少一些触点(包括模块侧天线触点25a、25b)电连接至第一IC芯片31a的片上触点。多个第二导电元件42分别穿过多结合孔对并将模块侧天线触点25a、25b电连接至第二IC芯片31b。第二导电元件42还可将第二IC芯片31b电连接至其他触点(未示出)。这些第一和第二导电元件32、42穿过多结合孔的第一孔22a并被封装物33密封。类似于图3A至图3G中的实施例,封装物33被放置在触点25a/25b的一部分上,以限定第一结合区域241。该封装密封了第一结合区域241并防止进入其中。该封装还限定了终止于第一结合区域241的第一结合通道221。模块侧天线触点25a/25b上靠近并电连接至第一结合区域241的第二结合区域242未放置有封装物33,因此仍然可通过终止于第二结合区域242的第二结合通道222进入,例如通过多结合孔22的第二孔22b。因此,缺少封装的第二结合区域241可通过多结合孔22进入或露出,作为表面用于建立到第一和第二IC芯片31a、31b中合适的一个IC芯片的电连接。

[0145] 图5C示出了图5A至图5B中的IC模块30c,其中正在IC模块30c上作业以建立至天线线圈37的电连接,天线线圈37被结合在卡体中。如图5A至图5D所示,IC模块30c的特征和特性、建立与天线线圈37的电连接的方法以及植入IC模块30c的方法都将与前面与图3A至3G、图10和图11有关的描述相似,因而此处不再赘述。植入有图5A至图5B中的IC模块30c的智能卡将类似于前面与图3A至3G有关的描述类似,因此此处不再赘述。

[0146] 图6A示出了从具有多个导电触点的模块载带部分60(例如具有八个ISO指定触点的IC连接器)的接触侧截取的俯视图。图6B示出了从图6A的模块带部分60的结合侧截取的仰视图,根据本申请的一个实施例模块带部分60具有多个孔。图6C是图6B的透视图,其中触点和封装的足迹用虚线表示。

[0147] 参考图6A至图6C所示的实施例,导电触点包括第一对触点(该第一对触点在后文

被称作“模块侧天线触点”25a、25b)和触点24a、24b、24c、24d、24e、24f、24g、24h。在这些触点中,有至少两对不同或互相排斥的触点,例如(24a、24e)和(24d、24h)。模块侧天线触点25a、25b分别被并置在两对相互排斥的触点之间,即25a被并置在24a和24e之间,而25b被并置在24d和24h之间。模块侧天线触点25b还可被并置在24c和24g之间。

[0148] 在某些实施例中,除了模块侧天线触点的触点,即八个分别对应于24a至24h的ISO指定触点C1至C8,可沿基板21的第一相对边缘部分(例如相对宽度边缘)布置在ISO指定接触位置的位置上。模块侧天线触点25a、25b以及两对相互排斥的触点(24a、24e)和(24d、24h)沿基板21的第二相对边缘部分(例如相对长度边缘)设置。两对相互排斥的触点(24a、24e)和(24d、24h)可布置在ISO指定接触位置的位置处,然而,模块侧天线触点25a、25b位于非ISO指定接触位置的位置处。一对第一相对边缘部分和一对第二相对边缘部分通常是相互横向的。如果基板21具有一般的矩形或正方形形状,则两对相互排斥的触点(24a、24e)和(24d、24h)可设置在基板21的拐角或近拐角部分处并可不与C4和C8触点重叠,但这不是必须的。

[0149] 应了解,模块侧天线触点25a、25b不与IC连接器上的C1至C8触点的ISO指定位置(例如24a至24h)重叠。换句话说,模块侧天线触点25a、25b设置在IC连接器上的位置不是现有ISO或工业标准为当前使用或为备未来使用指定或特定的位置。换句话说,模块侧天线触点25a、25b不与ISO 7816指定为备未来使用的触点(例如C4和C8触点)重叠。

[0150] 如图6A至图6C所示,IC连接器的其他特征和特性将类似于前面与图2A至图2C有关的描述,因此此处不再赘述。

[0151] 图7A示出了从根据本申请一个实施例的IC模块70的结合侧截取的仰视图。图7B是图7A的透视图,其中触点和封装的足迹用虚线表示。图7C是沿图7B中线D-D截取的IC模块70的截面图。除了已结合图6A至6C描述的提供C4和C8触点24d、24h以及模块侧天线接触点25a、25b相对于C4和C8触点的位置之外,IC模块70的其他特征和特性、建立与天线线圈37的电连接的方法以及植入IC模块70的方法都将类似于前面与图3A至3G、图10和图11有关的描述,因而此处不再赘述。植入有IC模块70的智能卡将类似于前面有关图3A至图3G的描述,因此此处不再赘述。

[0152] 应了解,图7A至图7C中的IC模块70可被修改以提供其他实施例。例如,IC模块70可具有穿过多结合孔25a、25b的第一导电元件32,这与前面有关图4A至图4D的描述类似,因此此处不再赘述。在其他实施例中,IC模块70可具有分别连接到模块侧天线触点25a、25b的多个IC芯片,这与前面有关图5A至图5D的描述类似,因此此处不再赘述。

[0153] 关于多结合孔22的配置和/或布置,第一和第二孔22a、22b可具有不同的形状和/或不相等的尺寸(例如宽度、长度)。例如,在图2B至图2C、图3B、图6B至图6C、图7B所示的实施例中,第一和第二孔分别与第一和第二结合区域相对的关系中,其中第一孔的宽度相对于第二孔的宽度/直径收缩。多结合孔的这样的配置可进行如下变化。在一个实施例中,第一对多结合孔中的至少一个多结合孔的第一孔的长度大于或等于单结合孔中的两个单结合孔之间的距离,其中所述两个单结合孔形成在相邻的触点中或不相邻的触点中。在一个实施例中,第一对多结合孔中的至少一个多结合孔的第一孔被设置在第一IC芯片(或基板的第二侧上适于设置第一IC芯片的区域)和至少一个单结合孔之间。在一个实施例中,第一对多结合孔中的至少一个多结合孔的第一孔至少部分地设置成与由第一IC芯片的侧面中

的至少一个侧面限定的轮廓(或基板的第二侧上适于设置第一IC芯片的区域的轮廓)一致。在一个实施例中,流体连接在第一孔和第二孔之间的第三孔的宽度相对于第一孔的宽度和第二孔的宽度收缩。在一些实施例中,上述变化可选择性地进行组合。在一些实施例中,多结合孔均可具有类似的配置和/或布置,而在其他实施例中,多结合孔可具有不类似或不同的配置和/或布置。

[0154] 图8A示出了从根据本申请一个实施例的IC模块80的结合侧截取的仰视图。图8B是图8A的透视图,其中触点和封装的足迹用虚线表示。图8C是沿图8B中曲折线E-E截取的IC模块80的截面图。图9A示出了从根据本申请一个实施例的IC模块90的结合侧截取的仰视图。图9B是图9A的透视图,其中触点和封装的足迹用虚线表示。图9C是沿图9B中线F-F截取的IC模块90的截面图。除了多结合孔的配置和/或布置,IC模块80、90的特征和特性、建立与天线线圈37的电连接的方法以及植入IC模块80、90的方法将与前面有关图3A至3G、图10和图11的描述类似,因而此处不再赘述。植入有IC模块80、90的智能卡将与前面有关图3A至图3G的描述类似,因此此处不再赘述。

[0155] 关于形成在图8A至图8C和图9A至图9C的模块侧天线触点25a/25b中的多结合孔122的配置和/或布置,每个多结合孔122可由多个互连的孔形成,例如彼此流体连接的第一孔122a和第二孔122b。第二孔122b的直径/宽度可比第一孔122a的直径/宽度大,例如大至少两倍。第一孔122a和第二孔122b之间的互连可选地被称为第三孔122c。第三孔122c可相对于第二孔122b收缩(参见图8A至图8C、图9A至图9C)或同时相对于第一和第二孔122a、122b收缩(未示出)。

[0156] 第一孔122a通常是细长的,例如其长度相对于其宽度更大。第一孔122a的至少一部分被设置或被插入在第一IC芯片31a和至少一个单结合孔23之间。第一孔122a或其一部分可具有孔长,该孔长至少部分地沿着第一IC芯片31a的侧面穿过基板21。第一IC芯片31a具有多个侧面,这些侧面通常不与基板21平行,例如正交于基板。在图8B和图9B中的实施例中,至少部分地沿第一IC芯片31a的侧面穿过的孔长可大于或等于两个形成在相邻触点中的相邻单结合孔之间的距离。该孔长以及两个相邻单结合孔23之间的距离可沿基板21的表面来截取,在基板21上设置或形成有单结合孔23和多结合孔22。在图8B和图9B中的实施例中,第一孔122或其一部分至少部分地被设置成与由第一IC芯片的一个或多个侧面限定的轮廓一致。例如,在图8B中,第一孔122a或其一部分平行于第一IC芯片31a的一个侧面。例如,在图9B中,第一孔122a或其一部分被设置为相互正交的孔路径或孔段(例如L形),并平行于第一IC芯片31a的两个相邻侧面(例如正交的侧面)。

[0157] 如图8B和图9B所示,虽然每个第一孔122a或其一部分限定了一个或多个直线的/线型的路径或部分,但应了解,每个第一孔122a或其一部分也可限定曲线的/非线型的路径或部分。每个第二孔122b可以是圆形的,或由多边形和/或不规则形状形成。如果有的话,每个第三孔122c可限定直线的/线型的或曲线的/非线型的路径。

[0158] 在根据本申请一个实施例的智能卡中,天线连接元件(即模块侧天线触点25a/25b和嵌入在卡体中的天线线圈37之间的电连接)由导电凸块35提供。应了解,在其他实施例中,天线连接元件可由其他的导电方式提供。这样的天线连接元件可以是导电盘或柔性导电凸块,其中导电盘是包含导电颗粒的弹性材料,导电凸块可作为导电粘合剂(例如膏状)被分配并可被固化成刚性形式。在固化和/或将IC模块植入在卡体上之前,导电盘或柔性导

电凸块可被放置在卡侧天线触点上。在一个实施例中,露出的端子37a是嵌入的天线线圈37的抽出部分。应了解,在其他实施例中,卡侧天线触点(未示出)可被设置在卡体的模块腔体中并被电连接至嵌入的天线线圈37,而不是从卡体中抽出天线线圈37的端子37a。天线连接元件可被插入和/或邻接在模块侧天线触点和卡侧天线板之间,以在它们之间建立电连接。

[0159] 下面将描述一种制造用于双接口智能卡的集成模块的方法。

[0160] 提供工件,其中该工件包括非导电基板,该非导电基板具有多个单结合孔和一对多结合孔、多个导电触点、第一和/或第二IC芯片以及多个第一和/第二导电元件,所述多个单结合孔和一对多结合孔均穿过所述基板的第一和第二侧延伸,所述多个导电触点包括设置在所述孔上和所述基板的第一侧上的第一对导电触点,所述第一和/或第二IC芯片设置在所述基板的第二侧上,所述多个第一和/或第二导电元件穿过所述孔并将所述触点电连接至所述第一和/第二IC芯片。第一对第一导电元件分别穿过所述一对多结合孔并将所述第一对触点电连接至所述第一IC芯片。

[0161] 所述工件经过封装处理以封装所述IC芯片和导电元件,并在所述模块侧天线触点上限定第一和第二结合区域以及第一和第二结合通道。

[0162] (i) 在挡板(dam)和填充封装过程中,在模块侧天线触点的内侧上放置挡板,以在将封装物放置在挡板周界之前限定用于封装的周界。特别地,在多结合孔处,可将挡板材料放置在收缩的第三孔或第一孔中,之后将封装物放置在具有一个或多个导电元件的第一孔中,并将封装物固化以产生填充第一孔的封装。

[0163] (ii) 替代地,在不使用挡板材料的封装工艺中,将封装物放置在具有一个或多个导电元件的多结合孔的第一孔中,并进行固化。在一些实施例中,比第一孔和第二孔更窄的收缩的第三孔,或在一些其他实施例中,比所述第二孔更窄的收缩的第一孔,都可防止封装物流出或流入第二孔。

[0164] 无论封装工艺的选择如何,封装物都放置在IC芯片上和单结合孔中的导电元件上,并填充所述单结合孔。所述封装物还放置在多结合孔中,从而所述多结合孔的第一孔可填充有限定第一结合通道并密封第一结合区域的封装,同时所述第一结合通道中的导电元件也被封装。合适的话,也可填充或部分填充连接至所述第一孔的任何收缩的第三孔。多结合孔的第二孔不填充或至多部分填充有所述封装物,从而第二结合通道可提供进入所述模块侧天线触点上的第二结合区域的通道,以实现与第二结合区域的电连接。所述第一和第二结合区域及第一和第二结合通道的分隔由放置在模块侧天线触点25a/25b上的封装物来执行,并且不需要在所述第一和第二结合区域及第一和第二结合通道之间设置或插入基板。

[0165] 尽管本申请的实施例中采用的多结合孔的形状和/或布置可能未在附图中示出,但应了解,模块侧天线触点上的第一和第二结合区域的范围可通过封装工艺来确定。例如,挡板材料限定所述第一结合区域的周界,从而模块侧天线触点上位于所述挡板周界外侧的其他区域可被限定为第二结合区域。使用附图来说明,挡板材料可放置到多结合孔22的第一孔22a/122a或收缩的第三孔22c/122c中,且封装物被分配到所述第一孔中以限定尺寸接近所述第一孔的第一结合区域。然而,这可在其他示例中变化,其中挡板材料可放置到多结合孔22的第二孔22b/122b中,且封装物被分配到第一孔22a/122a中以限定比所述第一孔更大的第一结合区域。应了解,在其他实施例中,其中多结合孔可采用其他形状和/或布置,无

论存在或不存在将孔开口互连到多结合孔中的收缩区域,挡板材料可先确定封装区域的周界,然后再在挡板材料的周界内分配封装物,从而在所述多结合孔中分配或隔开第一和第二结合区域。

[0166] 本申请的实施例提供多个益处,包括但不限于以下方面:

[0167] 本申请不需要在用于双接口智能卡(具有单个IC芯片用于实现接触式和非接触式接口)或混合智能卡(具有多个(例如两个)IC芯片,所述多个IC芯片分别实现接触式和非接触式接口并且没有被互连)或ICC/智能卡(具有多个(例如两个)IC芯片)的IC模块中使用导电触点的双面电镀。在本申请中,基板具有设置在所述基板第一侧上的导电触点但没有设置在所述基板第二侧上的导电触点,其中所述第一和第二侧是相对的。因此,本申请提供一种单侧电镀的IC模块及包含该IC模块的智能卡,其中所述IC模块的接触侧镀有导电触点,同时所述IC模块的结合侧没有导电触点。

[0168] 本申请允许两个或多个IC芯片被连接至一个位置或相同的导电触点,例如模块侧天线触点。图5A至图5D示出了两个通过多结合孔电连接至模块侧天线触点的IC芯片。

[0169] 本申请在基板的结合侧上提供了更大的非封装基板面积,这样的结果是有更大的粘合面积以及提高的与卡体的粘合力。本申请的多结合孔允许多个导电元件及多种类型的导电元件(例如焊线和天线连接元件)被容纳在多结合孔中并被电连接至相同的触点。通过组合接合孔并从而减少接合孔的数量,使得仅需较小的基板面积即可维持行业标准规定的孔到孔的距离。这转化为基板结合侧上的更大的基板面积,更大的基板面积适于粘合剂的应用,并且如果要进一步减小触点的整个足迹区域,这也是有用的。例如,与具有八个触点或引脚的IC模块相比,具有六个触点或引脚的IC模块通常会经受与卡体的不尽人意的粘合,这是因为用于粘合到卡体的基板面积太小。这些IC模块的粘合将通过本申请被改善。

[0170] 通过终止封装或将其边缘设置在模块侧天线触点25a/25b上以限定第一和第二结合区域以及第一和第二结合通道的边界,本申请允许灵活地分配或确定模块侧天线触点的内侧上的第一和第二结合区域的范围。在每个模块侧天线触点上的封装物的放置限定了相同多结合孔内的第一和第二结合通道,用于分别接收不同类型的导电元件,例如焊线和天线连接元件。封装物或其边缘还将导电模块侧天线触点分配或分隔成第一和第二结合区域,而不需要使用将两个结合区域或通道分开的基板,因此减少了触点相对于IC连接器尺寸的总体足迹要求。

[0171] 因此,本申请与US2017/0270398A1(下文中称为'398公开)不同。在'398公开的各个示例中,根据通常的行业惯例,其封装区域的边缘终止于电绝缘基板。'398公开的图4示出了对应于芯片的封装区域的圆圈,且其连接线使得椭圆形孔不受约束,从而它们随后可被连接到天线。随后,图5至图7示出了导电盘(conductive land)通过椭圆形孔连接到天线的各种方式。图5的示例示出了在缺少封装的椭圆形孔中建立的两个线连接,然而这种示例性方式可导致两条线交叉,从而导致两条线的电气短路和/或破损。在图6和图7的示例中,绝缘基板的一部分用来产生两个单独的孔(圆形连接孔和椭圆形盲孔),然而这些示例在将粘合剂施加至芯片卡模块的结合侧时会遇到更大的难度,并且减小了结合侧上的粘合面积或其粘合能力。

[0172] 本申请在IC模块的外部接触侧(例如IC连接器)上使用非ISO指定的空间来定位模块侧天线触点25a、25b。对于具有ISO指定的C1至C3和C5至C7触点的六引脚式IC连接器来

说,模块侧天线触点25a位于C1和C5触点之间,而模块侧天线触点25b位于C3和C7触点之间。对于具有ISO指定的C1至C8触点的八引脚式IC连接器来说,模块侧天线触点25a位于C1和C5触点之间,而模块侧天线触点25b位于C4和C8触点之间,可能地也位于C3和C7触点之间。因此,模块侧天线触点25a、25b中的每个触点与C1至C8的ISO指定触点位置物理分离或不同;它们也不与C1至C8的ISO指定触点位置重叠(或与其电气隔离);它们位于非ISO指定空间中,当IC模块在植入卡体上后被插入其中时,该非ISO指定空间将不与接触式读卡器电气接触。本领域技术人员应理解,IC连接器上的C1至C8触点的尺寸和位置以及IC连接器在卡体上的相对位置(例如ID-1尺寸)由ISO 7816和/或其他等效行业标准进行定义,在此不再赘述。然而,图1B示出了ISO 7816定义的触点位置的相对布置的示意图。

[0173] 本申请与美国专利No. 9390365B2不同,该专利教导了利用未使用的触点C4和C8作为双接口智能卡的天线触点,其预计会导致智能卡出现运行问题。某些接触式读卡器(例如机构服务和银行使用的销售点(POS)终端、自动柜员机(ATM)和个性化设备)采用读卡器接触引脚,可从C4和C8触点以及C1到C3、C5到C7触点读取,即使C4和C8是未使用的触点。如果ISO指定的C4和C8触点被用作天线触点以实现非接触式接口,则当接触式读卡器读取这种IC模块时,预期会引起信号干扰。这种至IC芯片的信号接口将导致IC芯片故障或不起作用。

[0174] 本申请,特别是图8A-8C和图9A-9C中的实施例,提供了一种单侧电镀的IC载带,其与各种类型的IC芯片都具有更好的兼容性。通过设置多结合孔122的第一孔122a的长度大于或等于在相邻触点中形成的两个相邻单结合孔之间的距离、通过将第一孔122a定位在IC芯片和至少一个单结合孔之间、和/或通过第一孔122a设置成与IC芯片的侧面的至少一个轮廓一致,来自IC芯片的焊线可在由第一孔122a提供的各个位置中的任意一个位置处被连接至模块侧天线触点25a、25b。因此,无论与模块侧天线触点电连接的片上触点位置如何,该IC载带都可与多种IC芯片兼容。

[0175] 本申请,特别是图11中修改的方法,能够将以下步骤组合成单个步骤:在天线线圈和模块侧天线触点之间建立电连接的步骤,和将IC模块植入在卡体上的步骤。因此,这在将IC模块植入卡体之前消除了使用电连接天线线圈和模块侧天线触点的设备的需要,此外,当IC模块随后在单独的步骤中被植入时,这避免了天线线圈和模块侧天线触点之间的电连接的可能破损。

[0176] 根据本申请所述的ICC或智能卡可用在各种应用中,这些应用包括但不限于商业或金融应用,例如银行业、信用卡/借记卡、储蓄、电子现金、忠诚系统、身份证明、票务、停车和收费;移动通信;以及信息技术,例如访问控制、安全认证。

[0177] 应当理解,上述实施例和特征应被认为是示例性的而非限制性的。考虑到本申请的说明书和实践,许多其他实施例对于本领域技术人员来说是显而易见的。此外,某些术语已被用于描述清楚的目的,而不是限制本申请的公开的实施例。




图1A(现有技术)




图1B(现有技术)




图2A




图2B




图2C




图3A




图3B




图3C




图3F




图3G




图4A




图4B




图4C




图4D




图5A




图5B




图5C




图5D




图6A




图6B




图6C




图7A




图7B




图7C




图8A




图8B




图8C




图9A




图9B




图9C




图9D




图9E




图9F




图9G




图10




图11