

【公報種別】特許法第17条の2の規定による補正の掲載
 【部門区分】第6部門第3区分
 【発行日】平成28年5月26日(2016.5.26)

【公表番号】特表2016-507829(P2016-507829A)
 【公表日】平成28年3月10日(2016.3.10)
 【年通号数】公開・登録公報2016-015
 【出願番号】特願2015-552880(P2015-552880)
 【国際特許分類】
 G 0 6 F 21/79 (2013.01)
 【F I】
 G 0 6 F 21/79

【手続補正書】
 【提出日】平成28年3月23日(2016.3.23)
 【手続補正1】

【補正対象書類名】特許請求の範囲
 【補正対象項目名】全文
 【補正方法】変更
 【補正の内容】
 【特許請求の範囲】
 【請求項1】

集積回路内のメモリアセットを保護する方法であって、
 複数のワнтаムプログラマブル(OTP)メモリアレイの各々の値をサンプルするステップと、

前記複数のOTPメモリアレイの各OTPメモリアレイの前記サンプル値を前記複数のOTPメモリアレイの他の各OTPメモリアレイの前記サンプル値と、およびプログラムされていないOTPメモリアレイ値と比較するステップであって、前記プログラムされていないOTPメモリアレイ値が、製造時のOTPメモリアレイに関連付けられた同じ論理値のすべてのnビットに対応し、nが前記複数のOTPメモリアレイの各々の中のメモリデバイスの数である、ステップと、

各OTPメモリアレイの前記サンプル値が他の各OTPメモリアレイの前記サンプル値に等しいかどうかを判断するステップと、

各OTPメモリアレイの前記サンプル値が他の各OTPメモリアレイの前記サンプル値に等しく、各OTPメモリアレイの前記サンプル値が前記プログラムされていないOTPメモリアレイ値に等しい場合に、集積回路性能障害が発生したと判断するステップと、

前記障害発生判断によって決定されたメモリへのアクセスによって前記集積回路を動作させるステップとを含む方法。

【請求項2】

前記集積回路性能障害が発生したと判断するステップが、
 各OTPメモリアレイの前記サンプル値が他の各OTPメモリアレイの前記サンプル値に等しくない場合に、前記障害が発生したと判断するステップと、

各OTPメモリアレイの前記サンプル値が他の各OTPメモリアレイの前記サンプル値に等しく、各OTPメモリアレイの前記サンプル値が前記プログラムされていないOTPメモリアレイ値に等しくない場合に、前記障害が発生しなかったと判断するステップと

をさらに含む、請求項1に記載の方法。

【請求項3】

前記プログラムされていないOTPメモリアレイ値がゼロである、請求項1に記載の方法。

【請求項4】

前記プログラムされていないOTPメモリアレイ値が $(2^n - 1)$ である、請求項1に記載の方法。

【請求項5】

セキュリティ信号の指示を決定するステップを含み、
前記障害が発生しなかったと判断された場合に、前記セキュリティ信号がセキュア動作モードを示し、
前記障害が発生したと判断された場合に、前記セキュリティ信号が非セキュア動作モードを示す、
請求項1に記載の方法。

【請求項6】

前記障害が発生したと判断された場合に、メモリへのアクセスが、セキュアメモリへの制限されたアクセスを含む、請求項1に記載の方法。

【請求項7】

前記集積回路をブートするステップが、前記障害発生判断によって影響されない、請求項1に記載の方法。

【請求項8】

前記集積回路がシステムオンチップを含む、請求項1に記載の方法。

【請求項9】

集積回路内のメモリアセットを保護する方法であって、
第1のワнтаイムプログラマブル(OTP)メモリアレイの値および第2のOTPメモリアレイの値をサンプルするステップと、
前記第1のOTPメモリアレイおよび前記第2のOTPメモリアレイの前記サンプル値を互いと、およびプログラムされていないOTPメモリアレイ値と比較するステップであって、前記プログラムされていないOTPメモリアレイ値が、製造時のOTPメモリアレイに関連付けられた同じ論理値のすべてのnビットに対応し、nが前記第1のOTPメモリアレイおよび前記第2のOTPメモリアレイの各々の中のメモリデバイスの数である、ステップと、
前記第1のOTPメモリアレイの前記サンプル値が前記第2のOTPメモリアレイの前記サンプル値に等しいかどうかを判断するステップと、
前記第1のOTPメモリアレイの前記サンプル値が前記第2のOTPメモリアレイの前記サンプル値に等しく、前記第1のOTPメモリアレイおよび前記第2のOTPメモリアレイの各々の前記サンプル値が前記プログラムされていないOTPメモリアレイ値に等しい場合に、集積回路性能障害が発生したと判断するステップと、
前記障害発生判断によって決定されたメモリへのアクセスによって前記集積回路を動作させるステップと
を含む方法。

【請求項10】

前記集積回路性能障害が発生したと判断するステップが、
前記第1のOTPメモリアレイの前記サンプル値が前記第2のOTPメモリアレイの前記サンプル値に等しくない場合に、前記障害が発生したと判断するステップと、
前記第1のOTPメモリアレイの前記サンプル値が前記第2のOTPメモリアレイの前記サンプル値に等しく、前記第1のOTPメモリアレイの前記サンプル値が前記プログラムされていないOTPメモリアレイ値に等しくなく、前記第2のOTPメモリアレイの前記サンプル値が前記プログラムされていないOTPメモリアレイ値に等しくない場合に、前記障害が発生しなかったと判断するステップと
をさらに含む、請求項9に記載の方法。

【請求項11】

前記プログラムされていないOTPメモリアレイ値がゼロである、請求項9に記載の方法。

【請求項12】

前記プログラムされていないOTPメモリアレイ値が $(2^n - 1)$ である、請求項9に記載の方法。

【請求項 13】

セキュリティ信号の指示を決定するステップを含み、
前記障害が発生しなかったと判断された場合に、前記セキュリティ信号がセキュア動作モードを示し、
前記障害が発生したと判断された場合に、前記セキュリティ信号が非セキュア動作モードを示す、
請求項9に記載の方法。

【請求項 14】

前記障害が発生したと判断された場合に、メモリへのアクセスが、セキュアメモリへの制限されたアクセスを含む、請求項9に記載の方法。

【請求項 15】

前記集積回路をブートするステップが、前記障害発生を検出することによって影響されない、請求項9に記載の方法。

【請求項 16】

前記集積回路がシステムオンチップを含む、請求項9に記載の方法。

【請求項 17】

集積回路内のメモリアセットを保護するためのシステムであって、
複数のワнтаムプログラマブル(OTP)メモリアレイと、
前記複数のOTPメモリアレイの各々の値をサンプルするように構成された回路と、
比較論理ブロックであって、

前記複数のOTPメモリアレイの各OTPメモリアレイの前記サンプル値を前記複数のOTPメモリアレイの他の各OTPメモリアレイの前記サンプル値と、およびプログラムされていないOTPメモリアレイ値と比較することであって、前記プログラムされていないOTPメモリアレイ値が、製造時のOTPメモリアレイに関連付けられた同じ論理値のすべてのnビットに対応し、nが前記複数のOTPメモリアレイの各々の中のメモリデバイスの数である、比較することと、

各OTPメモリアレイの前記サンプル値が他の各OTPメモリアレイの前記サンプル値に等しいかどうかを判断することであって、前記比較論理ブロックが、各OTPメモリアレイの前記サンプル値が他の各OTPメモリアレイの前記サンプル値に等しく、各OTPメモリアレイの前記サンプル値が前記プログラムされていないOTPメモリアレイ値に等しい場合に、前記障害が発生したと判断するように構成される、判断することと
を行うように構成された、比較論理ブロックと、

前記障害発生判断によって決定されたメモリへのアクセスによって前記集積回路を動作させるように構成された少なくとも1つの処理モジュールと
を含むシステム。

【請求項 18】

前記比較論理ブロックが、
各OTPメモリアレイの前記サンプル値が他の各OTPメモリアレイの前記サンプル値に等しくない場合に、前記障害が発生したと判断し、
各OTPメモリアレイの前記サンプル値が他の各OTPメモリアレイの前記サンプル値に等しく、各OTPメモリアレイの前記サンプル値が前記プログラムされていないOTPメモリアレイ値に等しくない場合に、前記障害が発生しなかったと判断するようにさらに構成される、請求項17に記載のシステム。

【請求項 19】

前記プログラムされていないOTPメモリアレイ値がゼロである、請求項17に記載のシステム。

【請求項 20】

前記プログラムされていないOTPメモリアレイ値が $(2^n - 1)$ である、請求項17に記載のシステム。

【請求項 21】

前記比較論理ブロックがセキュリティ信号の指示を決定するように構成され、
前記障害が発生しなかったと判断された場合に、前記セキュリティ信号がセキュア動作モードを示し、
前記障害が発生したと判断された場合に、前記セキュリティ信号が非セキュア動作モードを示す、
請求項17に記載のシステム。

【請求項22】

前記障害が発生したと判断された場合に、メモリへのアクセスが、セキュアメモリへの制限されたアクセスを含む、請求項17に記載のシステム。

【請求項23】

前記集積回路が前記障害発生判断によって影響されないルーチンによってブートされる、請求項17に記載のシステム。

【請求項24】

前記集積回路がシステムオンチップを含む、請求項17に記載のシステム。

【請求項25】

集積回路内のメモリアセットを保護するためのシステムであって、
複数のワнтаムプログラマブル(OTP)メモリアレイの各々の値をサンプルするための手段と、
前記複数のOTPメモリアレイの各OTPメモリアレイの前記サンプル値を前記複数のOTPメモリアレイの他の各OTPメモリアレイの前記サンプル値と、およびプログラムされていないOTPメモリアレイ値と比較するための手段であって、前記プログラムされていないOTPメモリアレイ値が、製造時のOTPメモリアレイに関連付けられた同じ論理値のすべてのnビットに対応し、nが前記複数のOTPメモリアレイの各々の中のメモリデバイスの数である、手段と、

各OTPメモリアレイの前記サンプル値が他の各OTPメモリアレイの前記サンプル値に等しいかどうかを判断するための手段と、

第1のOTPメモリアレイの前記サンプル値が第2のOTPメモリアレイの前記サンプル値に等しく、前記第1のOTPメモリアレイおよび前記第2のOTPメモリアレイの各々の前記サンプル値が前記プログラムされていないOTPメモリアレイ値に等しい場合に、集積回路性能障害が発生したと判断するための手段と、

前記障害発生判断によって決定されたメモリへのアクセスによって前記集積回路を動作させるための手段と

を含むシステム。

【請求項26】

前記集積回路性能障害が発生したと判断するための前記手段が、

各OTPメモリアレイの前記サンプル値が他の各OTPメモリアレイの前記サンプル値に等しくない場合に、前記集積回路性能障害が発生したと判断するための手段と、

各OTPメモリアレイの前記サンプル値が他の各OTPメモリアレイの前記サンプル値に等しく、各OTPメモリアレイの前記サンプル値が前記プログラムされていないOTPメモリアレイ値に等しくない場合に、前記集積回路性能障害が発生しなかったと判断するための手段とを含む、請求項25に記載のシステム。

【請求項27】

前記プログラムされていないOTPメモリアレイ値がゼロである、請求項25に記載のシステム。

【請求項28】

前記プログラムされていないOTPメモリアレイ値が $(2^n - 1)$ である、請求項25に記載のシステム。

【請求項29】

セキュリティ信号の指示を決定するための手段を含み、

前記障害が発生しなかったと判断された場合に、前記セキュリティ信号がセキュア動作

モードを示し、

前記障害が発生したと判断された場合に、前記セキュリティ信号が非セキュア動作モードを示す、

請求項25に記載のシステム。

【請求項30】

前記障害が発生したと判断された場合に、メモリへのアクセスが、セキュアメモリへの制限されたアクセスを含む、請求項25に記載のシステム。

【請求項31】

前記集積回路をブートするステップが、前記障害発生判断によって影響されない、請求項25に記載のシステム。

【請求項32】

前記集積回路がシステムオンチップを含む、請求項25に記載のシステム。

【請求項33】

プロセッサ可読非一時的記憶媒体に常駐し、1つまたは複数のプロセッサによって実行可能なプロセッサ可読命令を含むコンピュータプログラムであって、前記プロセッサ可読命令が、

回路に複数のワンタイムプログラマブル(OTP)メモリアレイの各々の値をサンプルさせ

、

比較論理ブロックに、

前記複数のOTPメモリアレイの各OTPメモリアレイの前記サンプル値を前記複数のOTPメモリアレイの他の各OTPメモリアレイの前記サンプル値と、およびプログラムされていないOTPメモリアレイ値と比較することであって、前記プログラムされていないOTPメモリアレイ値が、製造時のOTPメモリアレイに関連付けられた同じ論理値のすべてのnビットに対応し、nが前記複数のOTPメモリアレイの各々の中のメモリデバイスの数である、比較すること、

各OTPメモリアレイの前記サンプル値が他の各OTPメモリアレイの前記サンプル値に等しいかどうかを判断することであって、前記プロセッサ可読命令が、前記比較論理ブロックに、

各OTPメモリアレイの前記サンプル値が他の各OTPメモリアレイの前記サンプル値に等しく、各OTPメモリアレイの前記サンプル値が前記プログラムされていないOTPメモリアレイ値に等しい場合に、前記障害が発生したと判断させる、判断することを行わせ、

前記障害発生判断によって決定されたメモリへのアクセスによって前記集積回路を動作させる

ためのものである、コンピュータプログラム。

【請求項34】

前記比較論理ブロックに、

各OTPメモリアレイの前記サンプル値が他の各OTPメモリアレイの前記サンプル値に等しくない場合に、前記障害が発生したと判断させ、

各OTPメモリアレイの前記サンプル値が他の各OTPメモリアレイの前記サンプル値に等しく、各OTPメモリアレイの前記サンプル値が前記プログラムされていないOTPメモリアレイ値に等しくない場合に、障害が発生しなかったと判断させる

ためのプロセッサ可読命令をさらに含む、請求項33に記載のコンピュータプログラム。

【請求項35】

前記プログラムされていないOTPメモリアレイ値がゼロである、請求項33に記載のコンピュータプログラム。

【請求項36】

前記プログラムされていないOTPメモリアレイ値が $(2^n - 1)$ である、請求項33に記載のコンピュータプログラム。

【請求項37】

前記比較論理ブロックにセキュリティ信号の指示を決定させるためのプロセッサ可読命

令を含み、

前記障害が発生しなかったと判断された場合に、前記セキュリティ信号がセキュア動作モードを示し、

前記障害が発生したと判断された場合に、前記セキュリティ信号が非セキュア動作モードを示す、

請求項33に記載のコンピュータプログラム。

【請求項38】

前記障害が発生したと判断された場合に、メモリへのアクセスが、セキュアメモリへの制限されたアクセスを含む、請求項33に記載のコンピュータプログラム。

【請求項39】

前記集積回路が前記障害発生判断によって影響されないルーチンによってブートされる、請求項33に記載のコンピュータプログラム。

【請求項40】

前記集積回路がシステムオンチップを含む、請求項33に記載のコンピュータプログラム

。