

(12) 特許協力条約に基づいて公開された国際出願

(19) 世界知的所有権機関
国際事務局

(43) 国際公開日
2023年10月12日(12.10.2023)



(10) 国際公開番号


WO 2023/195325 A1

- (51) 国際特許分類:
H01L 25/07 (2006.01) H01L 25/18 (2023.01)
H01L 23/36 (2006.01)
- (21) 国際出願番号: PCT/JP2023/010614
- (22) 国際出願日: 2023年3月17日(17.03.2023)
- (25) 国際出願の言語: 日本語
- (26) 国際公開の言語: 日本語
- (30) 優先権データ:
特願 2022-062224 2022年4月4日(04.04.2022) JP
- (71) 出願人:三菱電機株式会社(MITSUBISHI ELECTRIC CORPORATION) [JP/JP]; 〒1008310 東京都千代田区丸の内二丁目7番3号 Tokyo (JP).
- (72) 発明者:藤野 純司(FUJINO Junji); 〒1008310 東京都千代田区丸の内二丁目7番3号 三菱電機株式会社内 Tokyo (JP). 川添 智香(KAWAZOE Chika); 〒1008310 東京都千代田区丸の内二丁目7番3号 三菱電機株式会社内 Tokyo (JP). 小川 道雄(OGAWA Michio); 〒1008310 東京都千代田区丸の内二丁目7番3号 三菱電機株式会社内 Tokyo (JP).
- (74) 代理人:吉竹 英俊, 外(YOSHITAKE Hidetoshi et al.); 〒5400001 大阪府大阪市中央区城見1丁目4番70号住友生命OBPプラザビル10階 Osaka (JP).
- (81) 指定国(表示のない限り、全ての種類の国内保護が可能): AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CV, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IQ, IR, IS, IT, JM, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, MG, MK, MN, MU, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE,


(54) Title: POWER MODULE AND POWER CONVERSION DEVICE

(54) 発明の名称: パワーモジュールおよび電力変換装置

202



(57) Abstract: The purpose of the present invention is to provide a power module that can inhibit the warping of a heat dissipation member caused by thermal stress. This power module comprises semiconductor elements (21, 22), a ceramic substrate (10) having a mounting surface on which the semiconductor elements (21, 22) are mounted, and a fin base (70) that is joined to a surface of the ceramic substrate (10) on the side opposite from the mounting surface, wherein a joining region of the ceramic substrate (10) with the fin base (70) corresponds to a portion where the semiconductor elements (21, 22) are mounted, and the area of the joining region of the ceramic substrate (10) with the fin base (70) is smaller than the area of the portion where the semiconductor elements (21, 22) are mounted.



WO 2023/195325 A1

PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD,
SE, SG, SK, SL, ST, SV, SY, TH, TJ, TM, TN, TR, TT,
TZ, UA, UG, US, UZ, VC, VN, WS, ZA, ZM, ZW.

- (84) 指定国(表示のない限り、全ての種類の広域保護が可能): ARIPO (BW, CV, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SC, SD, SL, ST, SZ, TZ, UG, ZM, ZW), ユーラシア (AM, AZ, BY, KG, KZ, RU, TJ, TM), ヨーロッパ (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, ME, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR), OAPI (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).

添付公開書類:

一 国際調査報告 (条約第21条(3))

(57) 要約: パワーモジュールにおいて、熱応力によって生じる放熱部材の反りを抑制可能な技術を提供することを目的とする。パワーモジュールは、半導体素子 (21, 22) と、半導体素子 (21, 22) が搭載される搭載面を有するセラミック基板 (10) と、セラミック基板 (10) における搭載面とは反対側の面に接合されたフィンベース (70) とを備え、セラミック基板 (10) におけるフィンベース (70) との接合領域は、半導体素子 (21, 22) が搭載された部分に対応する領域であり、セラミック基板 (10) におけるフィンベース (70) との接合領域の面積は、半導体素子 (21, 22) が搭載された部分の面積よりも小さい。

明 細 書

発明の名称：パワーモジュールおよび電力変換装置

技術分野

[0001] 本開示は、パワーモジュールおよび電力変換装置に関するものである。

背景技術

[0002] 産業機器、家電、および情報端末などあらゆる製品にパワーモジュールが搭載されており、パワーモジュールに対して高い生産性が求められている。電気自動車に搭載されるパワーモジュールについては高い放熱性が求められ、水冷ジャケットに対する締結を確実にするために高い平面度が要求されている。また、動作温度が高く、効率に優れていることから、今後主流となる可能性の高いSiC半導体に採用可能なパッケージ形態であることも同時に求められている。

[0003] パワーモジュールは、環境問題の高まりとともに、電気エネルギーの発電、送電、および回生のあらゆる場面で普及しつつある。パワーモジュールでは、大電流および高電圧を扱うため、高い絶縁性と放熱性を有するセラミック基板が絶縁基板として用いられる。しかし、セラミック基材の素材である窒化アルミおよび窒化ケイ素などは放熱部材などに用いられる銅およびアルミと比較して線膨張係数が著しく小さい。そのため、これらの部材を接合すると接合箇所には大きな熱応力が発生し、放熱部材に反りおよび温度サイクル時のクラックが発生しやすいという問題があった。

[0004] 例えば、特許文献1には、セラミック基板に半導体素子を搭載し、ワイヤボンドにより回路形成し、外部端子としてピン端子を用いたパワーモジュールの構造が提案されている。

先行技術文献

特許文献

[0005] 特許文献1：特許第5978589号公報

発明の概要

発明が解決しようとする課題

- [0006] しかしながら、特許文献1に記載の技術では、セラミック基板の上面に、半導体素子およびピン端子を搭載するために回路パターンとなる表面導体層が設けられているが、セラミック基板の下面には裏面導体層がほぼ全面に設けられている。
- [0007] 電気自動車などの車載用パワーモジュールの場合、素子サイズは10mm角を超え、6in1モジュールの場合は素子数が12個となり、セラミック基板のサイズは60mm～70mm角と大型になる。
- [0008] 大型のセラミック基板を銅またはアルミ製の放熱部材に接合すると、セラミック基板と放熱部材との線膨張係数の差が大きいため、放熱部材に過大な反りが生じる。放熱部材を用いて水冷（液冷）する場合、通常は金属製の剛体である水冷ジャケットに固定する必要がある。ネジ締めなどによる締結である程度の反りは抑制されるが、水密を得るためのOリングに対する変形圧力を均等に与えるには、反りをさらに抑制する必要がある。
- [0009] そこで、本開示は、パワーモジュールにおいて、熱応力によって生じる放熱部材の反りを抑制可能な技術を提供することを目的とする。

課題を解決するための手段

- [0010] 本開示に係るパワーモジュールは、半導体素子と、前記半導体素子が搭載される搭載面を有する絶縁基板と、前記絶縁基板における前記搭載面とは反対側の面に接合された放熱部材とを備え、前記絶縁基板における前記放熱部材との接合領域は、前記半導体素子が搭載された部分に対応する領域であり、前記絶縁基板における前記放熱部材との接合領域の面積は、前記半導体素子が搭載された部分の面積よりも小さい。

発明の効果

- [0011] 本開示によれば、絶縁基板における放熱部材との接合領域の面積を小さくすることで、熱応力によって生じる放熱部材の反りを抑制することができる。
- [0012] この開示の目的、特徴、局面、および利点は、以下の詳細な説明と添付図

面とによって、より明白となる。

図面の簡単な説明

- [0013] [図1]実施の形態1に係るパワーモジュールの断面図である。
- [図2]実施の形態1に係るパワーモジュールから封止樹脂を除いた状態を示す上面図である。
- [図3]実施の形態1に係るパワーモジュールが備えるセラミック基板の底面図である。
- [図4]実施の形態1に係るパワーモジュールが備えるセラミック基板の別の例を示す底面図である。
- [図5]実施の形態1に係るパワーモジュールが備えるセラミック基板のさらに別の例を示す底面図である。
- [図6]実施の形態1に係るパワーモジュールの製造工程を示す模式図である。
- [図7]実施の形態1の変形例1に係るパワーモジュールの断面図である。
- [図8]実施の形態1の変形例2に係るパワーモジュールの断面図である。
- [図9]実施の形態1の変形例2に係るパワーモジュールから封止樹脂を除いた状態を示す上面図である。
- [図10]実施の形態1の変形例2に係るパワーモジュールが備えるセラミック基板の底面図である。
- [図11]実施の形態2に係るパワーモジュールの断面図である。
- [図12]実施の形態2に係るパワーモジュールが備えるセラミック基板の底面図である。
- [図13]実施の形態3に係るパワーモジュールの断面図である。
- [図14]実施の形態3に係るパワーモジュールが備えるセラミック基板の底面図である。
- [図15]実施の形態4に係る電力変換装置を適用した電力変換システムの構成を示すブロック図である。

発明を実施するための形態

- [0014] <実施の形態1>

<パワーモジュールの構成>

実施の形態1について、図面を用いて以下に説明する。図1は、実施の形態1に係るパワーモジュール202の断面図である。図2は、実施の形態1に係るパワーモジュール202から封止樹脂82を除いた状態を示す上面図である。

- [0015] 図1と図2に示すように、パワーモジュール202は、6in1モジュールであり、6組の半導体素子21、22と、2つのセラミック基板10A、10Bと、ケース5と、複数の外部電極61と、複数の信号電極63と、封止樹脂82と、フィンベース70とを備えている。なお、2つのセラミック基板10A、10Bを区別しない場合は、単にセラミック基板10ともいう。ここで、セラミック基板10が絶縁基板に相当し、フィンベース70が放熱部材に相当する。また、半導体素子21、22とセラミック基板10の個数は、それぞれ6組と2つに限定されることはない。
- [0016] ケース5はPPS (Polyphenylenesulfide) 樹脂製であり、上面視にて矩形枠状に形成されている。ケース5のサイズは、幅100mm、奥行き80mm、厚さ6mmである。外部電極61および信号電極63は、インサート成形によりケース5と一体的に形成されている。
- [0017] フィンベース70はアルミ合金製であり、ベース部70aと、ベース部70aから下方に突出する複数のピン部70bとを備えている。ベース部70aは、上面視にて矩形状に形成されている。ベース部70aのサイズは、幅100mm、奥行き80mm、厚さ3mmである。各ピン部70bのサイズは、径1.5mm、長さ5mmである。
- [0018] ベース部70aの上面における周縁部は、ケース5と接着剤81により固定されている。ベース部70aの上面における周縁部を除く領域には、ニッケルめっきが施されており、はんだ30によりセラミック基板10と接合されている。はんだ30は、スズ96.5%、銀3%、および銅0.5%により構成され、はんだ30の融点は217℃である。
- [0019] 2つのセラミック基板10の各々は、基材11と、表面導体層12と、裏

面導体層 1 3 とを備えている。基材 1 1 は、窒化アルミ製であり、基材 1 1 の厚さは 0. 6 4 mm である。表面導体層 1 2 は、銅製であり、基材 1 1 の上面に設けられている。表面導体層 1 2 は、セラミック基板 1 0 における半導体素子 2 1, 2 2 が搭載される搭載面を形成している。裏面導体層 1 3 は、銅製であり、基材 1 1 の下面に設けられている。裏面導体層 1 3 は、セラミック基板 1 0 における搭載面とは反対側の面を形成している。表面導体層 1 2 および裏面導体層 1 3 は、共に厚さ 0. 8 mm であり、ろう付けによって成膜されて形成されている。

[0020] 2つのセラミック基板 1 0 の各々の表面導体層 1 2 には、半導体素子 2 1, 2 2 が搭載される領域と、ワイヤ 4 1 によって回路形成するための領域とがある。2つのセラミック基板 1 0 の各々の表面導体層 1 2 上には、6 in 1 モジュールを構成する 6 組の半導体素子 2 1, 2 2 のうちの 3 組の半導体素子 2 1, 2 2 がはんだ 3 0 により搭載されている。半導体素子 2 1 は、シリコン製のダイオードであり、半導体素子 2 1 のサイズは、幅 1 3 mm、奥行き 1 0 mm、厚さ 0. 2 mm である。半導体素子 2 2 は、シリコン製の I G B T (Insulated Gate Bipolar Transistor) であり、半導体素子 2 2 のサイズは、幅 1 3 mm、奥行き 1 3 mm、厚さ 0. 2 mm である。

[0021] 次に、2つのセラミック基板 1 0 A, 1 0 B について説明する。一方のセラミック基板 1 0 A (外形寸法 3 5 mm × 6 5 mm) は、1つの表面導体層 1 2 (外形寸法 3 1 mm × 6 1 mm) を有しており、1つの表面導体層 1 2 には 3 組の半導体素子 2 1, 2 2 が搭載されている。他方のセラミック基板 1 0 B (外形寸法 4 5 mm × 6 5 mm) は、4つの表面導体層 1 2 を有しており、そのうちの大きな 3つの表面導体層 1 2 (外形寸法 3 0 mm × 1 9 mm) の各々には、1組の半導体素子 2 1, 2 2 が搭載されている。

[0022] 半導体素子 2 1, 2 2 の主端子は、アルミ製のワイヤ 4 1 (径 0. 4 mm) によって、ケース 5 にインサート形成された外部電極 6 1 と接続されている。半導体素子 2 2 のゲート電極 2 2 1 と、ケース 5 にインサート形成された信号電極 6 3 は、アルミ製のワイヤ 4 2 (径 0. 1 5 mm) によってワイ

ヤボンドされて回路形成されている。

[0023] 封止樹脂 82 は、シリカフィラーを分散させたエポキシ樹脂により構成されている。

[0024] 図 3 は、実施の形態 1 に係るパワーモジュール 202 が備えるセラミック基板 10A, 10B の底面図である。図 3 に示すように、裏面導体層 13 は、半導体素子 21, 22 が搭載された部分に対応する領域に形成されている。具体的には、裏面導体層 13 は、3 組の半導体素子 21, 22 が搭載された部分全体に対応する領域に、分割されることなく一体的に形成され、それ以外の領域には形成されていない。したがって、図 1 に示すように、セラミック基板 10 に直接ワイヤ 41 が接合される部分に対応する領域には裏面導体層 13 がいないため、この領域はフィンベース 70 のベース部 70a と接合されない。そのため、この領域では、基材 11 とフィンベース 70 のベース部 70a との間には隙間があり、この隙間には封止樹脂 82 が充填された状態となっている。なお、セラミック基板 10A が有する裏面導体層 13 の外形寸法は 31mm×55mm であり、セラミック基板 10B が有する裏面導体層 13 の外形寸法は 31mm×61mm である。

[0025] ここで、裏面導体層 13 における半導体素子 21, 22 が搭載された部分に対応する領域とは、基材 11 および表面導体層 12 を介して半導体素子 21, 22 と対向する裏面導体層 13 の領域である。

[0026] 次に、セラミック基板 10 の別の例とさらに別の例について説明する。図 4 は、実施の形態 1 に係るパワーモジュール 202 が備えるセラミック基板 10A, 10B の別の例を示す底面図である。図 4 に示すように、裏面導体層 13 は、半導体素子 21, 22 の各々が搭載された部分に対応する領域に分割されている。すなわち、各セラミック基板 10 ごとに、裏面導体層 13 は 6 つ設けられている。これにより、各々の裏面導体層 13 の面積が小さくなるため、大面積のはんだ付けを行う場合に生じやすい引け巣の抑制が可能となる。

[0027] 図 5 は、実施の形態 1 に係るパワーモジュール 202 が備えるセラミック

基板 10A, 10B のさらに別の例を示す底面図である。図 6 に示すように、裏面導体層 13 は、3 組の半導体素子 21, 22 が搭載された部分に対応する領域に形成されている。各裏面導体層 13 の 4 つのコーナー部は、R 面取り形状となっている。これにより、大面積のはんだ付けを行う場合に生じやすい温度サイクル時におけるクラックの抑制が可能となる。

[0028] <パワーモジュールの製造工程>

次に、パワーモジュール 202 の製造工程について説明する。図 6 (a) ~ (c) は、実施の形態 1 に係るパワーモジュール 202 の製造工程を示す模式図である。

[0029] 図 6 (a) に示すように、セラミック基板 10 の表面導体層 12 上に、シート状で厚さ 0.2 mm のはんだ 30 を所定の寸法に切断したものを搭載し、半導体素子 21, 22 を位置決めした状態で配置する。表面導体層 12 上に半導体素子 21, 22 を配置したものをリフロー炉で加熱することで、半導体素子 21, 22 が表面導体層 12 とはんだ接合される。

[0030] 次に、図 6 (b) に示すように、フィンベース 70 のベース部 70a の周縁部を除く領域に、シート状の厚さ 0.4 mm のはんだ 30 と、セラミック基板 10 とを配置する。ベース部 70a の周縁部に接着剤 81 を塗布し、その上にケース 5 を配置する。この組立体を、リフロー炉で加熱することで、ベース部 70a とセラミック基板 10 とのはんだ接合と、ベース部 70a とケース 5 との接着とを同時に行う。

[0031] 最後に、図 6 (c) に示すように、ワイヤ 41 により半導体素子 21, 22 と外部電極 61 とを接合し、ワイヤ 42 により半導体素子 22 の信号電極 (図示せず) と信号電極 63 とを接合した後、封止樹脂 82 を注入し、オーブンで封止樹脂 82 を加熱硬化させることでパワーモジュール 202 が製造される。

[0032] <効果>

以上のように、実施の形態 1 に係るパワーモジュール 202 は、半導体素子 21, 22 と、半導体素子 21, 22 が搭載される搭載面を有するセラミ

ック基板10と、セラミック基板10における搭載面とは反対側の面に接合されたフィンベース70とを備え、セラミック基板10におけるフィンベース70との接合領域は、半導体素子21, 22が搭載された部分に対応する領域であり、セラミック基板10におけるフィンベース70との接合領域の面積は、半導体素子21, 22が搭載された部分の面積よりも小さい。

[0033] したがって、セラミック基板10におけるフィンベース70との接合領域の面積を小さくすることで、熱応力によって生じるフィンベース70の反りを抑制することができる。

[0034] また、セラミック基板10は、搭載面とは反対側の面を形成する裏面導体層13を含み、裏面導体層13は、半導体素子21, 22が搭載された部分に対応する領域に形成されている。したがって、裏面導体層13の面積を小さくすることができるため、パワーモジュール202の軽量化が可能となる。以上より、パワーモジュール202の耐久性およびエネルギー消費量の削減が可能となる。

[0035] また、図3、図4、および図5のいずれの場合も、セラミック基板10の表面導体層12の面積は、裏面導体層13の面積よりも大きい。つまり、セラミック基板10の表面側では、線膨張係数の大きな銅製の導体層の面積が裏面側よりも大きい。表面導体層12よりも線膨張係数の小さい半導体素子21, 22が表面導体層12に搭載されることで、セラミック基板10の反りが相殺されて小さくなるという効果が得られる。

[0036] ここでは、2つのセラミック基板10A, 10Bの各々に、3組の半導体素子21, 22が搭載されている。各セラミック基板10における温度サイクル性能と反りの観点から、各セラミック基板10に搭載される半導体素子21, 22を1つまたは2つとしてなるべくセラミック基板10の外形寸法を小さくすることが有効と考えられるが、セラミック基板10はフィンベース70に対する絶縁性を確保するために、セラミック基板10の周縁部にある程度の基材11だけの領域（額縁領域）が必要なため、セラミック基板10を分割し過ぎるとセラミック基板10全体の額縁領域が大きくなり、パワ

一モジュール202全体が大きくなる。そのため、各々3組の半導体素子21, 22を搭載可能な外形寸法となるように、セラミック基板10を2つにすることが有効と考えられる。

[0037] <実施の形態1の変形例>

次に、実施の形態1の変形例について説明する。図7は、実施の形態1の変形例1に係るパワーモジュール202の断面図である。

[0038] 図7に示すように、フィンベース70には、セラミック基板10における搭載面とは反対側の面のうち、フィンベース70が接合されていない領域と接触する凸部71が設けられている。具体的には、凸部71は、セラミック基板10における裏面導体層13が形成されていない領域と接触する位置に設けられている。

[0039] 凸部71の高さは1.0mmである。封止樹脂82は熱伝導に乏しいため、凸部71が設けられることで基材11とフィンベース70のベース部70aとの間の隙間に充填されている封止樹脂82の厚さを薄くすることができる。これにより、ワイヤ41と表面導体層12との接合箇所に生じるジュール熱を放熱しやすくなる。

[0040] 図8は、実施の形態1の変形例2に係るパワーモジュール202の断面図である。図9は、実施の形態1の変形例2に係るパワーモジュール202から封止樹脂82を除いた状態を示す上面図である。図10は、実施の形態1の変形例2に係るパワーモジュール202が備えるセラミック基板10Aの底面図である。なお、実施の形態1の変形例2において、実施の形態1で説明したものと同一の構成要素については同一符号を付して説明は省略する。

[0041] 図8と図9に示すように、実施の形態1の変形例2では、パワーモジュール202は、2in1モジュールを3つ並べた構成を有している。パワーモジュール202は、6組の半導体素子21, 22と、3つのセラミック基板10A, 10B, 10Cと、ケース5と、複数の外部電極61と、複数の信号電極63と、封止樹脂82と、フィンベース70とを備えている。なお、3つのセラミック基板10A, 10B, 10Cを区別しない場合は、単にセ

ラミック基板 10 ともいう。

- [0042] ケース 5 は、実施の形態 1 に対してサイズが異なっている。ケース 5 のサイズは、幅 70 mm、奥行き 120 mm、厚さ 6 mm である。
- [0043] フィンベース 70 は、実施の形態 1 に対してベース部 70 a のサイズが異なっている。ベース部 70 a のサイズは、幅 70 mm、奥行き 120 mm、厚さ 3 mm である。
- [0044] 3つのセラミック基板 10 の各々は、2つの表面導体層 12（外形寸法 41 mm×32 mm）を有している。3つのセラミック基板 10 における2つの表面導体層 12 の各々には、2組の半導体素子 21, 22 が搭載されている。
- [0045] 図 10 に示すように、裏面導体層 13（外形寸法 32 mm×32 mm）は、半導体素子 21, 22 が搭載された部分に対応する領域に形成されている。具体的には、裏面導体層 13 は、2組の半導体素子 21, 22 が搭載された部分全体に対応する領域に、分割されることなく一体的に形成され、それ以外の領域には形成されていない。したがって、図 10 に示すように、セラミック基板 10 に直接ワイヤ 41 が接合される部分に対応する領域には裏面導体層 13 がいないため、この領域はフィンベース 70 のベース部 70 a と接合されない。そのため、この領域では、基材 11 とフィンベース 70 のベース部 70 a との間には隙間があり、この隙間には封止樹脂 82 が充填された状態となっている。なお、実施の形態 1 の変形例 2 の構成については、実施の形態 1 の変形例 1 および以下の実施の形態 2, 3 に採用することも可能である。
- [0046] ここでは、3つのセラミック基板 10 A, 10 B, 10 C の各々に、2組の半導体素子 21, 22 が搭載されている。各セラミック基板 10 における温度サイクル性能と反りの観点から、各セラミック基板 10 に搭載される半導体素子 21, 22 を1つまたは2つとしてなるべくセラミック基板 10 の外形寸法を小さくすることが有効と考えられるが、セラミック基板 10 はフィンベース 70 に対する絶縁性を確保するために、セラミック基板 10 の周

縁部にある程度の基材 11 だけの領域（額縁領域）が必要なため、セラミック基板 10 を分割し過ぎるとセラミック基板 10 全体の額縁領域が大きくなり、パワーモジュール 202 全体が大きくなる。そのため、各々 2 組の半導体素子 21, 22 を搭載可能な外形寸法となるように、セラミック基板 10 を 3 つにすることが有効と考えられる。

[0047] <実施の形態 2>

次に、実施の形態 2 に係るパワーモジュール 202 について説明する。図 11 は、実施の形態 2 に係るパワーモジュール 202 の断面図である。図 12 は、実施の形態 2 に係るパワーモジュール 202 が備えるセラミック基板 10 の底面図である。なお、実施の形態 2 において、実施の形態 1 で説明したものと同一の構成要素については同一符号を付して説明は省略する。

[0048] 図 11 と図 12 に示すように、実施の形態 2 では、裏面導体層 13 は、基材 11 の裏面全体に設けられている。そのため、裏面導体層 13 のうち、半導体素子 21, 22 が搭載された部分に対応する領域はフィンベース 70 のベース部 70a と接合され、それ以外の領域には、フィンベース 70 と接合されないようにするための UV 硬化樹脂製のソルダーレジスト 131 が形成されている。ソルダーレジスト 131 は、裏面導体層 13 における半導体素子 21, 22 が搭載された部分に対応する領域以外の領域にはんだ付けされている。

[0049] 以上のように、実施の形態 2 に係るパワーモジュール 202 では、セラミック基板 10 は、搭載面とは反対側の面を形成する裏面導体層 13 を含み、裏面導体層 13 のうち、半導体素子 21, 22 が搭載された部分に対応する領域以外の領域には、フィンベース 70 と接合されないようにするためのソルダーレジスト 131 が形成されている。

[0050] したがって、裏面導体層 13 のうち、半導体素子 21, 22 が搭載された部分に対応する領域以外の領域は、フィンベース 70 のベース部 70a と接合されない。セラミック基板 10 におけるフィンベース 70 との接合面積を小さくすることで、熱応力によって生じるフィンベース 70 の反りを抑制す

ることができる。

[0051] なお、実施の形態1の変形例の凸部71が、セラミック基板10におけるソルダーレジスト131が形成されている領域と接触するように設けられていてもよい。この場合も、ワイヤ41と表面導体層12との接合箇所に生じるジュール熱の放熱性を向上させることが可能となる。

[0052] <実施の形態3>

次に、実施の形態3に係るパワーモジュール202について説明する。図13は、実施の形態3に係るパワーモジュール202の断面図である。図14は、実施の形態3に係るパワーモジュール202が備えるセラミック基板10の底面図である。なお、実施の形態3において、実施の形態1, 2で説明したものと同一の構成要素については同一符号を付して説明は省略する。

[0053] 図13と図14に示すように、実施の形態3では、裏面導体層13は、スリット13cによって半導体素子21, 22が搭載された部分に対応する領域である第1の領域13aとそれ以外の領域である第2の領域13bとに分割されている。裏面導体層13のうち、第1の領域13aはフィンベース70のベース部70aと接合され、第2の領域13bはベース部70aと接合されない。

[0054] 以上のように、実施の形態3に係るパワーモジュールでは、セラミック基板10は、搭載面とは反対側の面を形成する裏面導体層13を含み、裏面導体層13は、スリット13cによって半導体素子21, 22が搭載された部分に対応する領域である第1の領域13aとそれ以外の領域である第2の領域13bとに分割されている。

[0055] したがって、表面導体層12と裏面導体層13との面積差を小さくすると共に、ソルダーレジスト131を形成する場合のような追加工程なしにセラミック基板10におけるフィンベース70との接合面積を小さくすることができる。

[0056] なお、実施の形態1の変形例の凸部71が、第2の領域13bと接触するように設けられていてもよい。この場合も、ワイヤ41と表面導体層12と

の接合箇所が生じるジュール熱の放熱性を向上させることが可能となる。

[0057] <実施の形態 1～3 の変形例>

上記では、基材 11 は窒化アルミ製であると説明したが、窒化ケイ素またはアルミナ製であっても同様の効果が得られる。また、表面導体層 12 と裏面導体層 13 は銅製であると説明したが、アルミ製であってもその表面をニッケルめっきなどではんだ濡れするように改質することで同様の効果が得られる。

[0058] また、フィンベース 70 はアルミ合金製であると説明したが、銅または銅合金製であっても同様の効果が得られる。また、半導体素子 21, 22 は、シリコン製であると説明したが、シリコンカーバイドおよび窒化ガリウムなどのワイドバンドギャップ半導体であっても同様の効果が得られる。

[0059] また、はんだ 30 は、スズ 96.5%、銀 3%、銅 0.5% により構成され、その融点は 217℃ であると説明したが、スズ 99.3%、銅 0.7% により構成され、融点が 224℃、または、スズ 95%、アンチモン 5% により構成され、融点が 240℃ であっても同様の効果が得られる。

[0060] また、はんだ 30 の一部をはんだ以外の接合材料である銀エポキシ接着剤、銀焼結材、またはろう付け材に置き換えても同様の効果が得られる。

[0061] また、ワイヤ 41, 42 はアルミ製であると説明したが、鉄などの添加剤を微量含んだアルミ合金製、または銅製であっても同様の効果が得られる。

[0062] また、ワイヤ 41, 42 を用いたワイヤボンドによる回路形成に代えて、銅製のフレームを用いて半導体素子 21, 22 の上面とはんだ付けを行うことによって回路形成を行っても同様の効果が得られる。

[0063] また、ケース 5 は PPS 製であると説明したが、LCP (Liquid Crystal Polymer) 製に置き換えることで耐熱性を向上させることも可能である。

[0064] また、外部電極 61 および信号電極 63 は銅製のフレームであると説明したが、適宜ニッケルめっきが施されていたり、銅合金製またはニッケルめっきアルミ製のものに置き換えても同様の効果が得られる。

[0065] また、封止樹脂 82 は、シリカフィラーを分散させたエポキシ樹脂により

構成されていると説明したが、シリカフィラーに代えて、アルミナなどのフィラーを分散させてもよいし、エポキシ樹脂にシリコン樹脂を混合させたものにより構成されていても同様の効果が得られる。また、封止樹脂 82 は、シリコン樹脂のみで構成されていても同様の効果が得られる。

[0066] <実施の形態 4>

本実施の形態は、上述した実施の形態 1～3 に係るパワーモジュール 202 を電力変換装置に適用したものである。実施の形態 1～3 に係るパワーモジュール 202 の適用は特定の電力変換装置に限定されるものではないが、以下、実施の形態 4 として、三相のインバータに実施の形態 1～3 に係るパワーモジュール 202 を適用した場合について説明する。

[0067] 図 15 は、実施の形態 4 に係る電力変換装置を適用した電力変換システムの構成を示すブロック図である。

[0068] 図 15 に示す電力変換システムは、電源 100、電力変換装置 200、負荷 300 から構成される。電源 100 は、直流電源であり、電力変換装置 200 に直流電力を供給する。電源 100 は種々のもので構成することが可能であり、例えば、直流系統、太陽電池、蓄電池で構成することができるし、交流系統に接続された整流回路や AC/DC コンバータで構成することとしてもよい。また、電源 100 を、直流系統から出力される直流電力を所定の電力に変換する DC/DC コンバータによって構成することとしてもよい。

[0069] 電力変換装置 200 は、電源 100 と負荷 300 の間に接続された三相のインバータであり、電源 100 から供給された直流電力を交流電力に変換し、負荷 300 に交流電力を供給する。電力変換装置 200 は、図 15 に示すように、直流電力を交流電力に変換して出力する主変換回路 201 と、主変換回路 201 を制御する制御信号を主変換回路 201 に出力する制御回路 203 とを備えている。

[0070] 負荷 300 は、電力変換装置 200 から供給された交流電力によって駆動される三相の電動機である。なお、負荷 300 は特定の用途に限られるものではなく、各種電気機器に搭載された電動機であり、例えば、ハイブリッド

自動車や電気自動車、鉄道車両、エレベーター、もしくは、空調機器向けの電動機として用いられる。

[0071] 以下、電力変換装置200の詳細を説明する。主変換回路201は、スイッチング素子（図示せず）と還流ダイオード（図示せず）を備えており、スイッチング素子がスイッチングすることによって、電源100から供給される直流電力を交流電力に変換し、負荷300に供給する。主変換回路201の具体的な回路構成は種々のものがあるが、本実施の形態に係る主変換回路201は2レベルの三相フルブリッジ回路であり、6つのスイッチング素子とそれぞれのスイッチング素子に逆並列された6つの還流ダイオードから構成することができる。主変換回路201の各スイッチング素子や各還流ダイオードの少なくともいずれかを、上述した実施の形態1～3のいずれかに相当するパワーモジュール202によって構成する。6つのスイッチング素子は2つのスイッチング素子ごとに直列接続され上下アームを構成し、各上下アームはフルブリッジ回路の各相（U相、V相、W相）を構成する。そして、各上下アームの出力端子、すなわち主変換回路201の3つの出力端子は、負荷300に接続される。

[0072] また、主変換回路201は、各スイッチング素子を駆動する駆動回路（図示せず）を備えているが、駆動回路はパワーモジュール202に内蔵されていてもよいし、パワーモジュール202とは別に駆動回路を備える構成であってもよい。駆動回路は、主変換回路201のスイッチング素子を駆動する駆動信号を生成し、主変換回路201のスイッチング素子の制御電極に供給する。具体的には、後述する制御回路203からの制御信号に従い、スイッチング素子をオン状態にする駆動信号とスイッチング素子をオフ状態にする駆動信号とを各スイッチング素子の制御電極に出力する。スイッチング素子をオン状態に維持する場合、駆動信号はスイッチング素子の閾値電圧以上の電圧信号（オン信号）であり、スイッチング素子をオフ状態に維持する場合、駆動信号はスイッチング素子の閾値電圧以下の電圧信号（オフ信号）となる。

- [0073] 制御回路203は、負荷300に所望の電力が供給されるよう主変換回路201のスイッチング素子を制御する。具体的には、負荷300に供給すべき電力に基づいて主変換回路201の各スイッチング素子がオン状態となるべき時間（オン時間）を算出する。例えば、出力すべき電圧に応じてスイッチング素子のオン時間を変調するPWM制御によって主変換回路201を制御することができる。そして、各時点においてオン状態となるべきスイッチング素子にはオン信号を、オフ状態となるべきスイッチング素子にはオフ信号が出力されるよう、主変換回路201が備える駆動回路に制御指令（制御信号）を出力する。駆動回路は、この制御信号に従い、各スイッチング素子の制御電極にオン信号又はオフ信号を駆動信号として出力する。
- [0074] 本実施の形態に係る電力変換装置では、主変換回路201のスイッチング素子と還流ダイオードとして実施の形態1～3に係るパワーモジュール202を適用するため、軽量化、耐久性向上、およびエネルギー消費量の削減を実現することができる。
- [0075] 本実施の形態では、2レベルの三相インバータに実施の形態1～3に係るパワーモジュール202を適用する例を説明したが、実施の形態1～3に係るパワーモジュール202の適用は、これに限られるものではなく、種々の電力変換装置に適用することができる。本実施の形態では、2レベルの電力変換装置としたが3レベルやマルチレベルの電力変換装置であっても構わないし、単相負荷に電力を供給する場合には単相のインバータに実施の形態1～3に係るパワーモジュール202を適用しても構わない。また、直流負荷等に電力を供給する場合にはDC/DCコンバータやAC/DCコンバータに実施の形態1～3に係るパワーモジュール202を適用することも可能である。
- [0076] また、実施の形態1～3に係るパワーモジュール202を適用した電力変換装置は、上述した負荷が電動機の場合に限定されるものではなく、例えば、放電加工機やレーザー加工機、又は誘導加熱調理器や非接触給電システムの電源装置として用いることもでき、さらには太陽光発電システムや蓄電シ

ステム等のパワーコンディショナーとして用いることも可能である。

[0077] この開示は詳細に説明されたが、上記した説明は、すべての局面において、例示であって、限定的なものではない。例示されていない無数の変形例が、想定され得るものと解される。

[0078] なお、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略することが可能である。

[0079] 以下、本開示の諸態様を付記としてまとめて記載する。

[0080] (付記1)

半導体素子と、

前記半導体素子が搭載される搭載面を有する絶縁基板と、

前記絶縁基板における前記搭載面とは反対側の面に接合された放熱部材と、を備え、

前記絶縁基板における前記放熱部材との接合領域は、前記半導体素子が搭載された部分に対応する領域であり、

前記絶縁基板における前記放熱部材との接合領域の面積は、前記半導体素子が搭載された部分の面積よりも小さい、パワーモジュール。

[0081] (付記2)

前記絶縁基板を複数備えており、

前記半導体素子を複数備えており、

複数の前記半導体素子は6組のトランジスタおよびダイオードであり、

各前記絶縁基板には、6組の前記トランジスタおよび前記ダイオードのうちの2組または3組が搭載された、付記1に記載のパワーモジュール。

[0082] (付記3)

前記絶縁基板は、前記搭載面とは反対側の面を形成する導体層を含み、

前記導体層は、前記半導体素子が搭載された部分に対応する領域に形成されている、付記1に記載のパワーモジュール。

[0083] (付記4)

前記絶縁基板は、前記搭載面とは反対側の面を形成する導体層を含み、

前記導体層のうち、前記半導体素子が搭載された部分に対応する領域以外の領域には、前記放熱部材と接合されないようにするためのソルダーレジストが形成されている、付記 1 に記載のパワーモジュール。

[0084] (付記 5)

前記絶縁基板は、前記搭載面とは反対側の面を形成する導体層を含み、前記導体層は、スリットによって前記半導体素子が搭載された部分に対応する領域とそれ以外の領域とに分割されている、付記 1 に記載のパワーモジュール。

[0085] (付記 6)

前記放熱部材には、前記絶縁基板における前記搭載面とは反対側の面のうち、前記放熱部材が接合されていない領域と接触する凸部が設けられている、付記 1 に記載のパワーモジュール。

[0086] (付記 7)

付記 1 に記載のパワーモジュールを有し、入力される電力を変換して出力する主変換回路と、

前記主変換回路を制御する制御信号を前記主変換回路に出力する制御回路と、

を備えた、電力変換装置。

符号の説明

[0087] 10, 10A, 10B, 10C セラミック基板、13 裏面導体層、13a 第1の領域、13b 第2の領域、13c スリット、21, 22 半導体素子、70 フィンベース、71 凸部、131 ソルダーレジスト、200 電力変換装置、201 主変換回路、202 パワーモジュール、203 制御回路。

請求の範囲

- [請求項1] 半導体素子と、
前記半導体素子が搭載される搭載面を有する絶縁基板と、
前記絶縁基板における前記搭載面とは反対側の面に接合された放熱部材と、を備え、
前記絶縁基板における前記放熱部材との接合領域は、前記半導体素子が搭載された部分に対応する領域であり、
前記絶縁基板における前記放熱部材との接合領域の面積は、前記半導体素子が搭載された部分の面積よりも小さい、パワーモジュール。
- [請求項2] 前記絶縁基板を複数備えており、
前記半導体素子を複数備えており、
複数の前記半導体素子は6組のトランジスタおよびダイオードであり、
各前記絶縁基板には、6組の前記トランジスタおよび前記ダイオードのうち2組または3組が搭載された、請求項1に記載のパワーモジュール。
- [請求項3] 前記絶縁基板は、前記搭載面とは反対側の面を形成する導体層を含み、
前記導体層は、前記半導体素子が搭載された部分に対応する領域に形成されている、請求項1に記載のパワーモジュール。
- [請求項4] 前記絶縁基板は、前記搭載面とは反対側の面を形成する導体層を含み、
前記導体層のうち、前記半導体素子が搭載された部分に対応する領域以外の領域には、前記放熱部材と接合されないようにするためのソルダーレジストが形成されている、請求項1に記載のパワーモジュール。
- [請求項5] 前記絶縁基板は、前記搭載面とは反対側の面を形成する導体層を含み、

前記導体層は、スリットによって前記半導体素子が搭載された部分に対応する領域とそれ以外の領域とに分割されている、請求項 1 に記載のパワーモジュール。

[請求項6] 前記放熱部材には、前記絶縁基板における前記搭載面とは反対側の面のうち、前記放熱部材が接合されていない領域と接触する凸部が設けられている、請求項 1 に記載のパワーモジュール。


[請求項7] 請求項 1 に記載のパワーモジュールを有し、入力される電力を変換して出力する主変換回路と、

前記主変換回路を制御する制御信号を前記主変換回路に出力する制御回路と、

を備えた、電力変換装置。


[図1]

202




[図2]


202




[図3]



[図4]




[図5]




[図6]


(a)



(b)




(c)




[図7]

202




[図8]


202




[図9]




[図10]



[図11]




[図12]




[図13]


202



[図14]



[図15]



INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP2023/010614

A. CLASSIFICATION OF SUBJECT MATTER		
<i>H01L 25/07</i> (2006.01)i; <i>H01L 23/36</i> (2006.01)i; <i>H01L 25/18</i> (2023.01)i FI: H01L25/04 C; H01L23/36 D		
According to International Patent Classification (IPC) or to both national classification and IPC		
B. FIELDS SEARCHED		
Minimum documentation searched (classification system followed by classification symbols) H01L25/07; H01L25/18; H01L23/36		
Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched Published examined utility model applications of Japan 1922-1996 Published unexamined utility model applications of Japan 1971-2023 Registered utility model specifications of Japan 1996-2023 Published registered utility model applications of Japan 1994-2023		
Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)		
C. DOCUMENTS CONSIDERED TO BE RELEVANT		
Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
A	JP 2006-344770 A (MITSUBISHI ELECTRIC CORP) 21 December 2006 (2006-12-21) entire text	1-7
A	JP 2014-239084 A (SANYO ELECTRIC CO) 18 December 2014 (2014-12-18) entire text	1-7
A	JP 2014-96461 A (DAIKIN IND LTD) 22 May 2014 (2014-05-22) entire text	1-7
A	JP 2010-16254 A (TOYOTA INDUSTRIES CORP) 21 January 2010 (2010-01-21) entire text	1-7
A	JP 8-8372 A (TOSHIBA CORP) 12 January 1996 (1996-01-12) entire text	1-7
A	JP 2021-34384 A (FUJI ELECTRIC CO LTD) 01 March 2021 (2021-03-01) entire text	1-7
<input type="checkbox"/> Further documents are listed in the continuation of Box C. <input checked="" type="checkbox"/> See patent family annex.		
* Special categories of cited documents: "A" document defining the general state of the art which is not considered to be of particular relevance "E" earlier application or patent but published on or after the international filing date "L" document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified) "O" document referring to an oral disclosure, use, exhibition or other means "P" document published prior to the international filing date but later than the priority date claimed "T" later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention "X" document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone "Y" document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art "&" document member of the same patent family		
Date of the actual completion of the international search 09 May 2023		Date of mailing of the international search report 23 May 2023
Name and mailing address of the ISA/JP Japan Patent Office (ISA/JP) 3-4-3 Kasumigaseki, Chiyoda-ku, Tokyo 100-8915 Japan		Authorized officer Telephone No.

INTERNATIONAL SEARCH REPORT
Information on patent family members

International application No. PCT/JP2023/010614

Patent document cited in search report	Publication date (day/month/year)	Patent family member(s)	Publication date (day/month/year)
JP 2006-344770	A 21 December 2006	(Family: none)	
JP 2014-239084	A 18 December 2014	US 2014/0063767 A1 entire text	
JP 2014-96461	A 22 May 2014	(Family: none)	
JP 2010-16254	A 21 January 2010	US 2010/0002399 A1 entire text EP 2141740 A2 KR 10-2010-0004875 A CN 101699620 A	
JP 8-8372	A 12 January 1996	(Family: none)	
JP 2021-34384	A 01 March 2021	CN 112397472 A	

A. 発明の属する分野の分類（国際特許分類（IPC）） H01L 25/07(2006.01)i; H01L 23/36(2006.01)i; H01L 25/18(2023.01)i FI: H01L25/04 C; H01L23/36 D		
B. 調査を行った分野 調査を行った最小限資料（国際特許分類（IPC）） H01L25/07; H01L25/18; H01L23/36 最小限資料以外の資料で調査を行った分野に含まれるもの 日本国実用新案公報 1922 - 1996年 日本国公開実用新案公報 1971 - 2023年 日本国実用新案登録公報 1996 - 2023年 日本国登録実用新案公報 1994 - 2023年		
国際調査で使用した電子データベース（データベースの名称、調査に使用した用語）		
C. 関連すると認められる文献		
引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求項の番号
A	JP 2006-344770 A（三菱電機株式会社）21.12.2006（2006 - 12 - 21） 全文	1-7
A	JP 2014-239084 A（三洋電機株式会社）18.12.2014（2014 - 12 - 18） 全文	1-7
A	JP 2014-96461 A（ダイキン工業株式会社）22.05.2014（2014 - 05 - 22） 全文	1-7
A	JP 2010-16254 A（株式会社豊田自動織機）21.01.2010（2010 - 01 - 21） 全文	1-7
A	JP 8-8372 A（株式会社東芝）12.01.1996（1996 - 01 - 12） 全文	1-7
A	JP 2021-34384 A（富士電機株式会社）01.03.2021（2021 - 03 - 01） 全文	1-7
<input type="checkbox"/> C欄の続きにも文献が列挙されている。 <input checked="" type="checkbox"/> パテントファミリーに関する別紙を参照。		
* 引用文献のカテゴリー “A” 特に関連のある文献ではなく、一般的技術水準を示すもの “E” 国際出願日前の出願または特許であるが、国際出願日以後に公表されたもの “L” 優先権主張に疑義を提起する文献又は他の文献の発行日若しくは他の特別な理由を確立するために引用する文献（理由を付す） “O” 口頭による開示、使用、展示等に言及する文献 “P” 国際出願日前で、かつ優先権の主張の基礎となる出願の日の後に公表された文献 “T” 国際出願日又は優先日後に公表された文献であって出願と抵触するものではなく、発明の原理又は理論の理解のために引用するもの “X” 特に関連のある文献であって、当該文献のみで発明の新規性又は進歩性がないと考えられるもの “Y” 特に関連のある文献であって、当該文献と他の1以上の文献との、当業者にとって自明である組合せによって進歩性がないと考えられるもの “&” 同一パテントファミリー文献		
国際調査を完了した日 09.05.2023	国際調査報告の発送日 23.05.2023	
名称及びあて先 日本国特許庁(ISA/JP) 〒100-8915 日本国 東京都千代田区霞が関三丁目4番3号	権限のある職員（特許庁審査官） 河合 俊英 5F 3238 電話番号 03-3581-1101 内線 3516	

国際調査報告
 パテントファミリーに関する情報

国際出願番号

PCT/JP2023/010614

引用文献	公表日	パテントファミリー文献	公表日
JP 2006-344770 A	21.12.2006	(ファミリーなし)	
JP 2014-239084 A	18.12.2014	US 2014/0063767 A1 全文	
JP 2014-96461 A	22.05.2014	(ファミリーなし)	
JP 2010-16254 A	21.01.2010	US 2010/0002399 A1 全文 EP 2141740 A2 KR 10-2010-0004875 A CN 101699620 A	
JP 8-8372 A	12.01.1996	(ファミリーなし)	
JP 2021-34384 A	01.03.2021	CN 112397472 A	