



(19) 대한민국특허청(KR)

(12) 등록특허공보(B1)

(45) 공고일자 2014년10월28일

(11) 등록번호 10-1454883

(24) 등록일자 2014년10월20일

(51) 국제특허분류(Int. Cl.)

H01L 23/12 (2006.01)

(21) 출원번호 10-2007-0127171

(22) 출원일자 2007년12월07일

심사청구일자 2012년11월16일

(65) 공개번호 10-2008-0053233

(43) 공개일자 2008년06월12일

(30) 우선권주장

11/608,827 2006년12월09일 미국(US)

(56) 선행기술조사문현

JP2002076252 A*

KR1020050016540 A*

*는 심사관에 의하여 인용된 문현

(73) 특허권자

스태츠 칩팩 엘티디

싱가포르 768442 5 이션 스트리트 23

(72) 발명자

장기원

경기 이천시 부발읍 경충대로 2216-33, 101동
1107호 (신한아파트)

하종우

서울특별시 서초구 강남대로30길 77, 현대 빌라
202 (양재동)

주종옥

경기도 이천시 부발읍 경충대로 2227, 1동 609호
(거평아파트)

(74) 대리인

박장원


심사관 : 박귀만

전체 청구항 수 : 총 10 항

(54) 발명의 명칭 적층된 집적회로 패키지 인 패키지 시스템

(57) 요 약

본 발명은 적층된 집적회로 패키지-인-패키지 시스템을 제공하는 바, 패키지-인-패키지 시스템은, 탑 표면 및 바닥 표면을 갖는 기판을 형성하는 단계, 상기 탑 표면 위에 제 1 디바이스를 마운팅하는 단계, 옵셋 구성으로 상기 제 1 디바이스 위에 제 2 디바이스를 적층하는 단계, 상기 제 1 디바이스와 상기 바닥 표면 사이에서 제 1 내부 배선을 연결하는 단계, 상기 제 2 디바이스와 상기 바닥 표면 사이에서 제 2 내부 배선을 연결하는 단계, 상기 제 1 디바이스 및 제 2 디바이스를 캡슐화하는 단계를 포함한다.

대 표 도 - 도1

특허청구의 범위

청구항 1

적층된 접적회로 패키지-인-패키지 시스템에 있어서,

탑 표면 및 바닥 표면을 갖는 기판을 형성하는 단계;

상기 탑 표면 위에 제 1 디바이스를 마운팅하는 단계 -상기 제 1 디바이스는 제 1 단자에 연결되며- ;

옵셋 구성으로 상기 제 1 디바이스 위에 제 2 디바이스를 적층하는 단계 -상기 제 2 디바이스는 제 2 단자에 연결되며- ;

상기 제 1 단자와 상기 바닥 표면 사이에 제 1 내부 배선을 연결하는 단계;

상기 제 2 단자와 상기 바닥 표면 사이에 제 2 내부 배선을 연결하는 단계; 및

상기 제 1 디바이스 및 제 2 디바이스를 캡슐화하는 단계

를 포함하는 것을 특징으로 하는 적층된 접적회로 패키지-인-패키지 시스템.

청구항 2

제1항에 있어서,

상기 기판을 형성하는 단계는, 제 1 개구 및 제 2 개구를 상기 기판에 형성하는 것을 포함하며,

상기 제 1 디바이스와 상기 바닥 표면 사이에 제 1 내부 배선을 연결하는 단계는, 상기 제 1 개구 위의 상기 제 1 단자와 상기 제 1 내부 배선으로 상기 제 1 개구를 통하여 상기 제 1 디바이스와 상기 바닥 표면을 연결하는 것을 더 포함하며,

상기 제 2 디바이스와 상기 바닥 표면 사이에 제 2 내부 배선을 연결하는 단계는, 상기 제 2 개구 위의 상기 제 2 단자와 상기 제 2 내부 배선으로 상기 제 2 개구를 통하여 상기 제 2 디바이스와 상기 바닥 표면을 연결하는 것을 더 포함하여 이루어진 적층된 접적회로 패키지-인-패키지 시스템.

청구항 3

제1항에 있어서,

상기 기판을 형성하는 단계는, 제 1 리세스 및 제 2 리세스를 상기 기판에 형성하는 것을 포함하며,

상기 제 1 디바이스와 상기 바닥 표면 사이에 제 1 내부 배선을 연결하는 단계는, 상기 제 1 리세스 주위의 상기 제 1 내부 배선으로 상기 제 1 디바이스와 상기 바닥 표면을 연결하는 것을 더 포함하며,

상기 제 2 디바이스와 상기 바닥 표면 사이에 제 2 내부 배선을 연결하는 단계는, 상기 제 2 리세스 주위의 상기 제 2 내부 배선으로 상기 제 2 디바이스와 상기 바닥 표면을 연결하는 것을 더 포함하여 이루어진 적층된 접적회로 패키지-인-패키지 시스템.

청구항 4

제1항에 있어서,

디바이스 캡슐 내에서 제 1 접적회로 다이를 갖는 제 1 디바이스를 형성하는 단계를 더 포함하여 이루어진 적층된 접적회로 패키지-인-패키지 시스템.

청구항 5

제1항에 있어서,

디바이스 캡슐 내에서 보강재를 갖는 제 1 디바이스를 형성하는 단계를 더 포함하여 이루어진 적층된 접적회로 패키지-인-패키지 시스템.

청구항 6

적층된 집적회로 패키지-인-패키지 시스템에 있어서,
 탑 표면 및 바닥 표면을 갖는 기판;
 상기 탑 표면 위에 있으며 제 1 단자에 연결되는 제 1 디바이스;
 옵셋 구성으로 상기 제 1 디바이스 위에 있으며 제 2 단자에 연결되는 제 2 디바이스;
 상기 제 1 단자와 상기 바닥 표면 사이의 제 1 내부 배선;
 상기 제 2 단자와 상기 바닥 표면 사이의 제 2 내부 배선; 및
 상기 제 1 디바이스 및 제 2 디바이스를 커버하는 패키지 캡슐
 을 포함하여 이루어진 적층된 집적회로 패키지-인-패키지 시스템.

청구항 7

제6항에 있어서,
 상기 기판은 제 1 개구 및 제 2 개구를 가지며;
 상기 제 1 내부 배선은 상기 제 1 개구 내에 있으며; 그리고
 상기 제 2 내부 배선은 상기 제 2 개구 내에 있는 것을 특징으로 하는 적층된 집적회로 패키지-인-패키지 시스템.

청구항 8

제6항에 있어서,
 상기 기판은 제 1 리세스 및 제 2 리세스를 가지며;
 상기 제 1 내부 배선은 상기 제 1 리세스 주위에 있으며; 그리고
 상기 제 2 내부 배선은 상기 제 2 리세스 주위에 있는 것을 특징으로 하는 적층된 집적회로 패키지-인-패키지 시스템.

청구항 9

제6항에 있어서,
 상기 제 1 디바이스는 디바이스 캡슐 내에서 제 1 집적회로 다이를 갖는 것을 특징으로 하는 적층된 집적회로 패키지-인-패키지 시스템.

청구항 10

제6항에 있어서,
 상기 제 1 디바이스는 디바이스 캡슐 내에서 보강재를 갖는 것을 특징으로 하는 적층된 집적회로 패키지-인-패키지 시스템.

명세서

발명의 상세한 설명

기술 분야

관련출원들에 대한 상호참조

[0001] 본 출원은 출원인이 김오석, 하종우 및 주종옥이며, 발명 명칭이 "Stacked Integrated Circuit Package-In-Package System" 인, 본 출원과 함께 미국에 출원중인 미국특허출원과 관련된 발명적 특징(subject matter)을 내포하고 있다. 이 미국 특허출원은 STATS ChipPAC Ltd.에 양도되었으며, 대리인 문서 관리 번호는 27-302이다.

[0003] 또한, 본 출원은 출원인이 이훈택, 이태근 및 박수정이며, 발명의 명칭이 "Stackable Integrated Circuit

Package System" 인, 본 출원과 함께 미국에 출원중인 미국특허출원과 관련된 발명적 특징을 내포하고 있다. 상기 미국특허출원은 STATS ChipPAC Ltd 에 양도되었으며, 대리인 문서 관리번호는 27-303이다.

[0004] 일반적으로 본 발명은 집적회로 패키지에 관한 것이며, 보다 특별하게는 적층된 집적회로 패키지-인-패키지 (Package-In-Package) 시스템에 관한 것이다.

배경기술

[0005] 전자 제품들은 집적회로 패키지에 더욱 많은 집적 회로를 요구하고 있지만, 역설적이게도 증가된 집적회로 용적 (content)을 위한 시스템 내의 물리적인 공간은 좁아지고 있다. 몇몇 기술들은 주로 각각의 집적회로에 더 많은 기능들을 집적시키는데 초점을 두고 있다. 다른 기술들은, 이러한 집적회로들을 하나의 패키지에 적층하는 것에 초점을 두고 있다. 비록 이러한 접근방식들은 하나의 집적회로로 내에 더 많은 기능들을 제공하지만, 높이를 더 낮게 하고, 공간을 더 작게 하고, 비용을 절감해야하는 요구사항들에 완전히 대처하지는 못하고 있다.

[0006] 스마트 폰, 개인휴대용 정보단말기(Personal digital Assistants : PDA), 위치 기반 서비스 디바이스, 서버 및 스토리지 어레이들과 같은 최신 전자 제품들은, 비용을 감소시키기고자 하는 기대에서, 줄어들고 있는 물리적 공간 내에 더 많은 집적 회로들을 패키징하고 있다. 이러한 요구사항들을 만족시키기 위해서 수많은 기술들이 개발되어 왔다. 몇몇 연구 개발 전략들은 새로운 패키지 기술들에 초점을 두고 있는 반면, 다른 연구 개발 전략들은 기존 패키지 기술들을 향상시키는데 초점을 두고 있다. 기존 패키지 기술들에 대한 연구 개발은 수많은 서로 다른 방향을 취할 수도 있다.

[0007] 비용을 감소시킬 수 있는 하나의 증명된 방법은 기존 제조 방법들 및 제조 장비들과 함께 패키지 기술들을 이용하는 것이다. 역설적으로, 기존 제조 프로세스들의 재사용은 결과적으로 패키지 치수(dimension)의 감소를 가져오지 못한다. 기존 패키징 기술들은 오늘날의 집적 회로 및 패키지의 집적에 대한 끊임없는 요구를 비용 효율적으로 충족시키기고자 애쓰고 있다.

[0008] 수많은 패키지 접근방식들은, 다수의 집적회로 다이스(dice) 또는 패키지-인-패키지(PIP), 혹은 이들의 조합을 적층시키고 있다. 적층된 각각의 집적회로들로의 전기적 연결들은, 예컨대 실리콘 또는 인터포저(interposer) 등과 같은 스페이서들에 의해 또는 본드 와이어를 위한 와이어 루프와 같은 그러한 상기 전기적 연결들에 필요한 공간에 의해, 공간의 증대를 필요로 한다. 현재의 스페이서들은 추가 공정 단계들 및 구조들을 요구하고 있는바, 이는 제조 비용을 증가시킨다. 물론 생산 수율을 감소시킨다. 이 스페이서들은 또한 높이를 줄일 수 있는 량을 제한시킨다. 여러 가지 타입의 전기적 연결부들에 필요한 공간은, 전체적인 사이즈, 예컨대 패키지의 높이, 폭, 길이 등을 제한시킨다.

발명의 내용

해결하고자하는 과제

[0009] 따라서, 낮은 제조 비용 및 향상된 수율을 제공하며, 집적회로 패키지에 대해서 감소된 사이즈를 제공할 수 있는, 적층된 집적회로 패키지 인 패키지 시스템에 대한 요구는 여전히 존재한다. 비용을 절감하고 효율성을 향상시키기고자 하는 계속되는 요구를 감안한다면, 이러한 문제들에 대한 해답을 찾아내는 일이 점점 더 중요해지고 있다.

[0010] 이러한 문제들에 대한 해결책은 오랫동안 탐구되어 왔지만, 종래의 개발 노력들은 그 어떤 해결책도 가르치거나 제시하지 못했는바, 해당 기술분야의 당업자들은 이들 문제들에 대한 해결책들을 오랫동안 밝혀낼 수 없었다.

발명의 실시를 위한 구체적인 내용

[0011] 본 발명은 적층된 집적회로 패키지-인-패키지 시스템을 제공하는바, 패키지-인-패키지 시스템은, 탑 표면 및 바닥 표면을 갖는 기판을 형성하는 단계, 상기 탑 표면 위에 제 1 디바이스를 마운팅하는 단계, 옵셋 구성으로 상기 제 1 디바이스 위에 제 2 디바이스를 적층하는 단계, 상기 제 1 디바이스와 상기 바닥 표면 사이에서 제 1 내부 배선을 연결하는 단계, 상기 제 2 디바이스와 상기 바닥 표면 사이에서 제 2 내부 배선을 연결하는 단계, 상기 제 1 디바이스 및 제 2 디바이스를 캡슐화하는 단계를 포함한다.

[0012] 본 발명의 소정 실시예들은 언급된 실시예들을 대체하거나 또는 이에 추가되거나 또는 앞서 설명된 바로부터 명백한 다른 실시태양을 갖는다. 본 발명의 실시태양들은, 첨부된 도면들을 참조하여 후술될 발명의 상세한 설명 부분을 읽음으로서 해당 기술분야의 당업자들에게 명확해질 것이다.

- [0013] 다음의 실시예들은, 해당기술 분야의 당업자들이 본 발명을 만들고 이용할 수 있도록 충분히 자세하게 설명된다. 현재 개시된 바에 근거하여 다른 실시예들도 분명하다는 것이 이해되어야만 하며, 본 발명의 기술적 사상의 범위를 벗어남이 없이도, 시스템, 프로세스 또는 기계적 변형들이 만들어질 수도 있다는 것이 이해되어야만 한다.
- [0014] 후술될 발명의 상세한 설명에서, 수많은 특정한 세부사항들이 본 발명을 완전히 이해하도록 제공된다. 하지만, 본 발명은 이러한 특정한 세부사항들이 없이도 실시될 수도 있음을 명백할 것이다. 본 발명을 불명료하게 만드는 것을 회피하기 위해서, 잘 알려진 몇몇 회로들, 시스템 구성들, 및 공정 단계들은 상세히 설명되지 않는다. 마찬가지로, 시스템에 관한 실시예들을 도시하고 있는 도면들은 어느정도 개략적인 도면들이며 축척대로 그려진 것은 아니다. 특히, 명확한 표현을 위해서, 몇몇 치수들은 도면에서 매우 과장되게 표현되었다. 또한, 공통된 구성을 갖는 다수의 실시예들이 개시 및 설명되었는바, 설명, 서술 및 비교의 간결 명확성을 위해서, 서로 간에 유사한 구성들은 유사한 참조번호로 통상적으로 서술될 것이다.
- [0015] 설명을 위한 목적으로, 본 명세서에서 사용된 "수평(horizontal)"이라는 용어는, 그 방향에 상관없이, 접적회로의 평면(또는 표면)에 평행한 평면으로 정의된다. 용어 "수직(vertical)"은, 앞서 정의된 "수평"에 수직한 방향을 일컫는다. 가령, 상에(on), 위에(above) 밑에(below), 바닥(bottom), 탑(top), 사이드(side) (sidewall에서의 사이드), 위쪽(higher), 아래쪽(lower), 상부(upper), 위로(over) 및 아래에(under)와 같은 용어들은 수평면에 대해서 정의된다. 본 명세서에서 사용된 "프로세싱"이라는 용어는, 물질(또는 포토레지스트)의 증착, 패터닝, 노광, 현상, 식각, 세정, 및/또는 물질(또는 포토레지스트)의 제거 등과 같이, 앞서 설명된 구조를 형성하는데 필요한 것들을 포함한다. 본 명세서에서 사용된 "시스템"이라는 용어는, 상기 "시스템"이라는 용어가 사용된 문맥에 따라서, 본 발명의 방법 및 장치를 의미 및 지칭한다.
- [0016] 이제 도1을 참조하면, 본 발명의 일실시예에 따른 적층된 접적회로 패키지-인-패키지 시스템(100)의 평면도가 도시되어 있다. 적층된 접적회로 패키지-인-패키지 시스템(100)은, 가령 라미네이트 기판과 같은 기판(102)을 포함하며, 상기 기판은 제 1 개구(104) 및 제 2 개구(106)를 갖는다. 제 1 개구(104) 및 제 2 개구(106)는 약 수백 마이크로미터에서 2000 마이크로미터 범위의 개구 폭(108)을 갖는다. 가령, 솔더 볼들과 같은 외부 배선들(interconnections)(110)의 어레이는, 기판(102)에서 제 1 개구(104) 및 제 2 개구(106) 사이에 위치한다. 또한, 외부 배선들(110)의 로우(row)는, 기판(102)에서 외부 배선들(110)의 어레이와 반대편인, 각 제 1 개구(104) 및 제 2 개구(106)의 측면에 위치한다.
- [0017] 가령, 패키지된 디바이스 또는 접적회로 다이와 같은 제 1 디바이스(112)는, 제 1 개구(104) 및 외부 배선들(110)의 어레이 위에 있다. 가령, 패키지된 디바이스 또는 접적회로 다이와 같은 제 2 디바이스(114)는, 제 1 디바이스(112)와 옵셋 구성(offset configuration)되어 위치하고 있다. 제 2 디바이스(114)는 제 2 개구(106) 위에 있으며, 외부 배선들(110)의 어레이 위에 부분적으로 위치하고 있다.
- [0018] 설명을 위한 목적으로, 제 1 디바이스(112) 및 제 2 디바이스(114)는 서로 다른 사이즈로 도시되었지만, 제 1 디바이스(112) 및 제 2 디바이스(114)는 상이하지 않을 수도 있다. 또한, 설명을 위한 목적으로, 기판(102)의 제 1 개구(104) 및 제 2 개구(106)가 도시되었지만, 개구들의 개수 및 개구들의 구성들은 다를 수도 있다. 또한, 설명을 위한 목적으로, 외부 배선들(110)은 어레이 및 로우 구성들을 갖는 것으로 도시되었지만, 외부 배선들(110)은 이와 다른 구성들을 가질 수도 있음을 유의해야 한다.
- [0019] 이제 도2를 참조하면, 도1의 라인 2--2'를 따른, 적층된 접적회로 패키지-인-패키지 시스템(100)의 단면이 도시된다. 적층된 접적회로 패키지-인-패키지 시스템(100)은, 옵셋 스택 구성 및 기판(102)에서의 보드 온 칩(Board On Chip : BOC) 구성에 의해서, 전체 패키지 사이즈를 감소시키고, 제조 프로세스를 단순화시키며, 수율을 항상시키고 및 전체 비용을 절감할 수 있으면서도, 더 많은 디바이스들을 채워넣을 수 있다.
- [0020] 기판(102)은 BOC 구성에서 제 1 개구(104) 및 제 2 개구(106)를 포함한다. 상기 기판(102)은 탑 표면(204)에서의 탑 콘택(202)과 바닥 표면(208)에서의 바닥 콘택(206)을 포함한다. 외부 배선들(110)은 바닥 콘택(206)의 일부에 접착된다. 설명을 위한 목적으로, 상기 기판(102)은 탑 콘택(202) 및 바닥 콘택(206)을 갖고 있는 것으로 도시되었지만, 상기 기판은 가령, 하나 이상의 라우팅 층(layer)들 또는 전기적 비아들(vias)과 같은, 또 다른 구조를 가질 수도 있음을 유의해야 한다.
- [0021] 제 1 디바이스(112)는 탑 표면(204) 및 제 1 개구(104) 위에 있지만, 제 2 개구(106)를 커버하고 있지는 않다. 가령, 단자(terminal) 패드와 같은, 제 1 디바이스(112)의 제 1 단자들(210)은 제 1 개구(104) 위에 있다. 가령, 본드 와이어와 같은, 제 1 내부 배선들(212)은 제 1 개구(104) 옆에 있는 바닥 콘택들(206)과 제 1 단자들

(210)을 연결한다.

[0022] 제 2 디바이스(114)는 옵셋 구성되어 제 1 디바이스(112) 위에 적층되어 있다. 상기 옵셋 구성은, 제 1 디바이스(112) 위에 위치한 제 2 디바이스(114)의 오버행(overhang)(214)을 제공한다. 오버행(214)은, 가령 단자 패드들과 같은, 제 2 디바이스(114)의 제 2 단자들(216)을 노출시킨다. 상기 오버행(214)은 제 1 디바이스(112)로부터 소정의 여유(clearance)를 제공하는바, 이에 의해 제 2 단자들(216)로 연결되는 제 2 내부 배선들(218)을 방해하지 않을 수 있다. 제 2 내부 배선들(218)은 또한, 제 2 개구(106) 옆에 있는 바닥 콘택(206)에 연결된다.

[0023] 가령, 에폭시 몰딩 화합물과 같은 패키지 캡슐(220)은, 제 1 디바이스(112), 제 1 내부 배선들(212), 제 2 내부 배선들(218) 및 탑 표면(204)을 커버한다. 또한, 패키지 캡슐(220)은 제 1 개구(104)를 충전하여, 제 1 바닥 몰드 높이(224)를 갖는 제 1 바닥 몰드(222)를 형성한다. 이와 유사하게, 패키지 캡슐(220)은 제 2 개구(106)를 충전하여, 제 2 바닥 몰드 높이(228)를 갖는 제 2 바닥 몰드(226)를 형성한다. 패키지 캡슐(220)은 제 2 디바이스(114)를 부분적으로 커버하는바, 적층된 접적회로 패키지-인-패키지 시스템(100)에 대해서 가장 낮은 패키지 높이를 제공한다. 설명을 위한 목적으로, 패키지 캡슐(220)이 제 2 디바이스(114)를 노출시키고 있는 것으로 설명되었지만, 패키지 캡슐(220)은 제 2 디바이스(114)를 노출시키지 않을 수도 있다.

[0024] 제 1 바닥 몰드 높이(224) 및 제 2 바닥 몰드 높이(228)는, 외부 배선들(110)의 외부 배선 높이(230) 보다 작다. 제 1 바닥 몰드(222) 및 제 2 바닥 몰드(226)는, 외부 배선들(110)이 가령, 인쇄회로기판(PCB) 또는 또 다른 접적회로 패키지 시스템과 같은 다음 시스템 레벨(미도시)로 후속 연결하는 것을 방해하지 않는다.

[0025] 제 1 디바이스(112) 및 제 2 디바이스(114)는, 적층된 접적회로 패키지-인-패키지 시스템(100)에서 조립 없이 테스트될 수도 있는바, 공지된 우량 디바이스(known good device : KGD)를 보장하고, 수율을 증가시며, 비용을 절감할 수 있다. 옵셋 구성은, 제 1 단자들(210) 및 제 2 단자들(216) 모두가 연결을 위해서 기판(102)으로 용이하게 액세스하는 것을 가능케 한다. 제 1 개구(104) 및 제 2 개구(106)는 바닥 콘택(206)으로의 연결을 위해서 상기 용이한 액세스를 이용한다. 바닥 콘택(206)으로의 상기 연결은, 제 1 내부 배선들(212) 및 제 2 내부 배선들(218)의 와이어 루프를 위해서 탑 표면(204) 상에서 요구되는 공간을 일소할 뿐만 아니라, 이러한 연결들을 위한 탑 콘택들(202)도 역시 일소한다.

[0026] 이제 도3을 참조하면, 본 발명의 일실시예에 따른 디바이스(300)의 단면이 도시되어 있다. 디바이스(300)는 도2의 제 1 디바이스(112) 또는 도2의 제 2 디바이스(114)와 유사한 구조를 갖거나 나타낼 수도 있다. 디바이스(300)는, 옵셋 구성하에서 제 2 접적회로 다이(304) 아래에 있는 제 1 접적회로 다이(302)를 갖는다. 설명을 위한 목적으로, 디바이스(300)는 제 1 접적회로 다이(302) 및 제 2 접적회로 다이(304)를 갖고 있는 것으로 설명되었지만, 상기 디바이스(300)는 가령, 수동 디바이스들 또는 패키지된 디바이스들과 같은 다른 유형의 디바이스들을 가질 수도 있다.

[0027] 상기 옵셋 구성은, 제 1 접적회로 다이(302)의 제 1 활성면(active side)(308)의 일부를 노출시킨다. 본드 와이어와 같은 제 1 배선들(310)은 가령, 단자 패드와 같은 디바이스 단자들(312)과 제 1 활성면(308) 사이를 연결한다.

[0028] 제 2 접적회로 다이(304)는, 옵셋되어 제 1 접적회로 다이(302) 위에 위치하고 있는바, 제 1 활성면(308)의 일부를 노출시키고 있다. 본드 와이어와 같은 제 2 배선들(316)은 제 2 접적회로 다이(304)의 제 2 활성면(318)과 디바이스 단자들(312)을 연결한다.

[0029] 가령, 에폭시 몰딩 화합물과 같은 디바이스 캡슐(320)은, 제 1 접적회로 다이(302), 제 2 접적회로 다이(304), 제 1 배선들(310), 및 제 2 배선들(316)을 커버한다. 디바이스 캡슐(320)은 디바이스 단자들(312)을 부분적으로 커버한다. 디바이스 단자들(312)은 디바이스(300)의 일측에서 노출된다.

[0030] 이제 도4를 참조하면, 본 발명의 다른 실시예에 따른 적층된 접적회로 패키지-인-패키지 시스템(400)의 평면이 도시되어 있다. 상기 적층된 접적회로 패키지-인-패키지 시스템(400)은, 제 1 리세스(404) 및 제 2 리세스(406)를 구비한 가령, 라미네이트 기판과 같은 기판(402)을 포함한다. 솔더 볼들과 같은 외부 배선들(410)의 어레이에는, 기판(402)에서 제 1 리세스(404) 및 제 2 리세스(406) 사이에 위치한다.

[0031] 가령, 패키지된 디바이스 또는 접적회로 다이와 같은 제 1 디바이스(412)는, 제 1 리세스(404) 및 외부 배선들(410)의 어레이 위에 있다. 가령, 패키지된 디바이스 또는 접적회로 다이와 같은 제 2 디바이스(414)는, 제 1 디바이스(412)와 옵셋 구성(offset configuration)되어 위치하고 있다. 제 2 디바이스(414)는 제 2 리세스(406) 및 외부 배선들(410)의 어레이 위에 위치한다.

- [0032] 설명을 위한 목적으로, 제 1 디바이스(412) 및 제 2 디바이스(414)는 서로 다른 사이즈로 도시되었지만, 제 1 디바이스(412) 및 제 2 디바이스(414)는 상이하지 않을 수도 있다. 또한, 설명을 위한 목적으로, 기판(402)의 제 1 리세스(404) 및 제 2 리세스(406)가 도시되었지만, 리세스들의 개수 및 리세스들의 구성들은 다를 수도 있다. 또한, 설명을 위한 목적으로, 외부 배선들(410)은 어레이 구성을 갖는 것으로 도시되었지만, 외부 배선들(410)은 이와 다른 구성을 가질 수도 있음을 유의해야 한다.
- [0033] 이제 도5를 참조하면, 도4의 라인 5-5'를 따른, 적층된 집적회로 패키지-인-패키지 시스템(400)의 단면이 도시된다. 적층된 집적회로 패키지-인-패키지 시스템(400)은, 옵셋 스택 구성 및 기판(402)에서의 보드 온 칩(Board On Chip : BOC) 구성에 의해서, 전체 패키지 사이즈를 감소시키고, 제조 프로세스를 단순화시키며, 수율을 향상시키고 및 전체 비용을 절감할 수 있으면서도, 더 많은 디바이스들을 채워넣을 수 있다.
- [0034] 기판(402)은 BOC 구성에서 제 1 리세스(404) 및 제 2 리세스(406)를 포함한다. 상기 기판(402)은 바닥 표면(508)에서의 바닥 콘택(506) 및 탑 표면(504)을 포함한다. 외부 배선들(410)은 바닥 콘택(406)의 일부에 접착된다. 설명을 위한 목적으로, 기판(402)은 바닥 콘택(406)을 갖고 있는 것으로 도시되었지만, 상기 기판(402)은 가령, 하나 이상의 라우팅 층(layer)들 또는 전기적 비아들(vias)과 같은, 또 다른 구조를 가질 수도 있음을 유의해야 한다.
- [0035] 제 1 디바이스(412)는 탑 표면(504) 및 제 1 리세스(404) 위에 있지만, 제 2 리세스(406)를 커버하고 있지는 않다. 가령, 단자(terminal) 패드와 같은, 제 1 디바이스(412)의 제 1 단자들(510)은 제 1 리세스(404) 위에 있다. 가령, 본드 와이어와 같은, 제 1 내부 배선들(512)은 제 1 리세스(404) 옆에 있는 바닥 콘택들(506)과 제 1 단자들(510)을 연결한다.
- [0036] 제 2 디바이스(414)는 옵셋 구성되어 제 1 디바이스(412) 위에 적층되어 있다. 상기 옵셋 구성은, 제 1 디바이스(412) 위에 위치한 제 2 디바이스(414)의 오버행(overhang)(514)을 제공한다. 오버행(514)은, 가령 단자 패드들과 같은, 제 2 디바이스(414)의 제 2 단자들(516)을 노출시킨다. 상기 오버행(514)은 제 1 디바이스(412)로부터 소정의 여유(clearance)를 제공하는바, 이에 의해 제 2 단자들(516)로 연결되는 제 2 내부 배선들(518)을 방해하지 않을 수 있다. 제 2 내부 배선들(518)은 또한, 제 2 리세스(406) 옆에 있는 바닥 콘택(506)에 연결된다.
- [0037] 가령, 에폭시 몰딩 화합물과 같은 패키지 캡슐(520)은, 제 1 디바이스(412), 제 1 내부 배선들(512), 제 2 내부 배선들(518) 및 탑 표면(504)을 커버한다. 또한, 패키지 캡슐(520)은 제 1 리세스(404)를 충전하여, 제 1 바닥 몰드 높이(524)를 갖는 제 1 바닥 몰드(522)를 형성한다. 이와 유사하게, 패키지 캡슐(520)은 제 2 리세스(406)를 충전하여, 제 2 바닥 몰드 높이(528)를 갖는 제 2 바닥 몰드(526)를 형성한다. 패키지 캡슐(520)은 제 2 디바이스(414)를 부분적으로 커버하는바, 적층된 집적회로 패키지-인-패키지 시스템(400)에 대해서 가장 낮은 패키지 높이를 제공한다.
- [0038] 설명을 위한 목적으로, 패키지 캡슐(520)이 제 2 디바이스(414)를 노출시키고 있는 것으로 설명되었지만, 패키지 캡슐(520)은 제 2 디바이스(414)를 노출시키지 않을 수도 있다. 또한, 설명을 위한 목적으로, 상기 기판(402)은 제 1 리세스(404) 및 제 2 리세스(406)와 함께 도시되었지만, 상기 기판(402)은 적층된 집적회로 패키지-인-패키지 시스템(400)의 반대편 일측에서 외곽선(outline)을 형성하는 패키지 캡슐(520)과 함께 제 1 리세스(404) 및 제 2 리세스(406)를 갖지 않을 수도 있다.
- [0039] 제 1 바닥 몰드 높이(524) 및 제 2 바닥 몰드 높이(528)는, 외부 배선들(410)의 외부 배선 높이(530) 보다 작다. 제 1 바닥 몰드(522) 및 제 2 바닥 몰드(526)는, 외부 배선들(410)이 가령, 인쇄회로기판(PCB) 또는 또 다른 집적회로 패키지 시스템과 같은 다음 시스템 레벨(미도시)로 후속 연결하는 것을 방해하지 않는다.
- [0040] 제 1 디바이스(412) 및 제 2 디바이스(414)는, 적층된 집적회로 패키지-인-패키지 시스템(400)에서 조립없이 테스트될 수도 있는바, 공지된 양호한 디바이스(known good device : KGD)를 보장하고, 수율을 증가시며, 비용을 절감할 수 있다. 옵셋 구성은, 제 1 단자들(510) 및 제 2 단자들(516) 모두가 연결을 위해서 기판(402)으로 용이하게 액세스하는 것을 가능케 한다. 제 1 리세스(404) 및 제 2 리세스(406)는 바닥 콘택(506)으로의 연결을 위해서 상기 용이한 액세스를 이용한다. 바닥 콘택(506)으로의 상기 연결은, 제 1 내부 배선들(512) 및 제 2 내부 배선들(518)의 와이어 루프를 위해서 탑 표면(504) 상에서 요구되는 공간을 일소할 뿐만 아니라, 탑 표면(504)으로의 연결들도 역시 일소한다.
- [0041] 이제 도6을 참조하면, 본 발명의 일실시예에 따른 디바이스(600)의 단면이 도시되어 있다. 디바이스(600)는 도5의 제 1 디바이스(412) 또는 도5의 제 2 디바이스(414)와 유사한 구조를 갖거나 나타낼 수도 있다. 디바이스(600)는, 옵셋 구성하에서 제 2 집적회로 다이(604) 아래에 있는 제 1 집적회로 다이(602)를 갖는다. 설명을 위

한 목적으로, 디바이스(600)는 제 1 접적회로 다이(602) 및 제 2 접적회로 다이(604)를 갖고 있는 것으로 설명되었지만, 상기 디바이스(600)는 가령, 수동 디바이스들 또는 패키지된 디바이스들과 같은 다른 유형의 디바이스들을 가질 수도 있다.

[0042] 상기 옵셋 구성은, 제 1 접적회로 다이(602)의 제 1 활성면(active side)(608)의 일부를 노출시킨다. 본드 와이어와 같은 제 1 배선들(610)은 가령, 단자 패드와 같은 디바이스 단자들(612)과 제 1 활성면(608) 사이를 연결한다.

[0043] 제 2 접적회로 다이(604)는, 옵셋되어 제 1 접적회로 다이(602) 위에 위치하고 있는바, 제 1 활성면(608)의 일부를 노출시키고 있다. 본드 와이어와 같은 제 2 배선들(616)은 제 2 접적회로 다이(604)의 제 2 활성면(618)과 디바이스 단자들(612)을 연결한다.

[0044] 가령, 에폭시 몰딩 화합물과 같은 디바이스 캡슐(620)은, 제 1 접적회로 다이(602), 제 2 접적회로 다이(604), 제 1 배선들(610), 및 제 2 배선들(616)을 커버한다. 디바이스 캡슐(620)은 디바이스 단자들(612)을 부분적으로 커버한다. 디바이스 단자들(612)은 디바이스(600)의 바닥에서 노출된다.

[0045] 이제 도7을 참조하면, 본 발명의 또 다른 실시예에서 도7의 라인 5--2'를 따른, 적층된 접적회로 패키지-인-패키지 시스템(700)의 단면이 도시된다. 적층된 접적회로 패키지-인-패키지 시스템(700)은, 도7의 적층된 접적회로 패키지-인-패키지 시스템(700)과 유사한 구조를 갖는다.

[0046] 적층된 접적회로 패키지-인-패키지 시스템(700)의 기판(702)은 BOC 구성에서 제 1 개구(704) 및 제 2 개구(706)를 포함한다. 제 1 개구(704) 및 제 2 개구(706)는 약 수백 마이크로미터에서 2000 마이크로미터 범위의 개구폭(708)을 갖는다. 상기 기판(702)은 탑 표면(718)에서의 탑 콘택(716)과 바닥 표면(722)에서의 바닥 콘택(720)을 포함한다. 외부 배선들(710)은 바닥 콘택(720)의 일부에 접착된다.

[0047] 제 1 디바이스(712)는 탑 표면(718) 및 제 1 개구(704) 위에 있지만, 제 2 개구(706)를 커버하고 있지는 않다. 가령, 단자(terminal) 패드와 같은, 제 1 디바이스(712)의 제 1 단자들(724)은 제 1 개구(704) 위에 있다. 가령, 본드 와이어와 같은, 제 1 내부 배선들(726)은 제 1 개구(704) 옆에 있는 바닥 콘택들(720)과 제 1 단자들(724)을 연결한다.

[0048] 제 2 디바이스(714)는 옵셋 구성되어 제 1 디바이스(712) 위에 적층되어 있다. 상기 옵셋 구성은, 제 1 디바이스(712) 위에 위치한 제 2 디바이스(714)의 오버행(overhang)(728)을 제공한다. 오버행(728)은, 가령 단자 패드들과 같은, 제 2 디바이스(714)의 제 2 단자들(730)을 노출시킨다. 상기 오버행(728)은 제 1 디바이스(712)로부터 소정의 여유(clearance)를 제공하는바, 이에 의해 제 2 단자들(730)로 연결되는 제 2 내부 배선들(732)을 방해하지 않을 수 있다. 제 2 내부 배선들(732)은 또한, 제 2 개구(706) 옆에 있는 바닥 콘택(720)에 연결된다.

[0049] 가령, 에폭시 몰딩 화합물과 같은 패키지 캡슐(734)은, 제 1 디바이스(712), 제 1 내부 배선들(726), 제 2 내부 배선들(732) 및 탑 표면(718)을 커버한다. 또한, 패키지 캡슐(734)은 제 1 개구(704)를 충전하여, 제 1 바닥 몰드 높이(738)를 갖는 제 1 바닥 몰드(736)를 형성한다. 이와 유사하게, 패키지 캡슐(734)은 제 2 개구(706)를 충전하여, 제 2 바닥 몰드 높이(742)를 갖는 제 2 바닥 몰드(740)를 형성한다. 패키지 캡슐(734)은 제 2 디바이스(714)를 부분적으로 커버한다.

[0050] 제 1 바닥 몰드(736) 및 제 2 바닥 몰드(740)는, 외부 배선들(710)이 가령, 인쇄회로기판(PCB) 또는 또 다른 접적회로 패키지 시스템과 같은 다음 시스템 레벨(미도시)로 후속 연결하는 것을 방해하지 않는다.

[0051] 이제 도8을 참조하면, 본 발명의 또 다른 일실시예에 따른 디바이스(800)의 단면이 도시되어 있다. 디바이스(800)는 도7의 제 1 디바이스(712) 또는 도7의 제 2 디바이스(714)와 유사한 구조를 갖거나 나타낼 수도 있다. 디바이스(800)는, 옵셋 구성하에서 제 2 접적회로 다이(804) 아래에 있는 제 1 접적회로 다이(802)를 갖는다. 설명을 위한 목적으로, 디바이스(800)는 제 1 접적회로 다이(802) 및 제 2 접적회로 다이(804)를 갖고 있는 것으로 설명되었지만, 상기 디바이스(800)는 가령, 수동 디바이스들 또는 패키지된 디바이스들과 같은 다른 유형의 디바이스들을 가질 수도 있다.

[0052] 상기 옵셋 구성은, 제 1 접적회로 다이(802)의 제 1 활성면(active side)(808)의 일부를 노출시킨다. 본드 와이어와 같은 제 1 배선들(810)은 가령, 단자 패드와 같은 디바이스 단자들(812)과 제 1 활성면(808) 사이를 연결한다.

[0053] 제 2 접적회로 다이(804)는, 옵셋되어 제 1 접적회로 다이(802) 위에 위치하고 있는바, 제 1 활성면(808)의 일부를 노출시키고 있다. 본드 와이어와 같은 제 2 배선들(816)은 제 2 접적회로 다이(804)의 제 2 활성면(818)과

디바이스 단자들(812)을 연결한다.

[0054] 가령, 더미 다이(dummy die) 또는 열 발산기와 같은 보강재(stiffener)(822)는, 제 2 배선들(816)의 연결을 방해함이 없이, 제 2 활성면(818) 위에 위치한다. 상기 보강재(822)는 디바이스(800)의 휩(warpage)을 완화하거나 일소할 수 있는 평면 강성(planar rigidity)을 추가로 제공한다. 보강재는 접지(ground)에 선택적으로 연결될 수도 있는바, 이 경우에는 추가적인 접지 연결 사이트(미도시)을 제공한다. 또한, 이러한 접지 연결은, 상기 보강재(822)로 하여금 전자기간섭(electromagnetic interference : EMI) 쉴드(shield)로서 기능할 수 있게 한다.

[0055] 가령, 에폭시 몰딩 화합물과 같은 디바이스 캡슐(820)은, 제 1 접적회로 다이(802), 제 2 접적회로 다이(804), 제 1 배선들(810), 및 제 2 배선들(816)을 커버한다. 디바이스 캡슐(820)은 디바이스 단자들(812) 및 보강재(822)를 부분적으로 커버한다. 디바이스 단자들(812)은 디바이스(800)의 일측 및 디바이스(800)의 바닥의 일부에서 노출된다.

[0056] 이제 도9를 참조하면, 본 발명의 또 다른 실시예에서 도9의 라인 5---5'를 따른, 적층된 접적회로 패키지-인-패키지 시스템(900)의 단면이 도시된다. 적층된 접적회로 패키지-인-패키지 시스템(900)은, 도9의 적층된 접적회로 패키지-인-패키지 시스템(900)과 유사한 구조를 갖는다.

[0057] 적층된 접적회로 패키지-인-패키지 시스템(900)의 기판(902)은, BOC 구성에서 제 1 리세스(904) 및 제 2 리세스(906)를 포함한다. 상기 기판(902)은 바닥 표면(922)에서의 바닥 콘택(920) 및 탑 표면(918)을 포함한다. 외부 배선들(910)은 바닥 콘택(920)의 일부에 접착된다.

[0058] 제 1 디바이스(912)는 탑 표면(918) 및 제 1 리세스(904) 위에 있지만, 제 2 리세스(906)를 커버하고 있지는 않다. 가령, 단자(terminal) 패드와 같은, 제 1 디바이스(912)의 제 1 단자들(924)은 제 1 리세스(904) 위에 있다. 가령, 본드 와이어와 같은, 제 1 내부 배선들(926)은 제 1 리세스(904) 옆에 있는 바닥 콘택들(920)과 제 1 단자들(924)을 연결한다.

[0059] 제 2 디바이스(914)는 옵셋 구성되어 제 1 디바이스(912) 위에 적층되어 있다. 상기 옵셋 구성은, 제 1 디바이스(912) 위에 위치한 제 2 디바이스(914)의 오버행(overhang)(928)을 제공한다. 오버행(928)은, 가령 단자 패드들과 같은, 제 2 디바이스(914)의 제 2 단자들(930)을 노출시킨다. 상기 오버행(928)은 제 1 디바이스(912)로부터 소정의 여유(clearance)를 제공하는바, 이에 의해 제 2 단자들(930)로 연결되는 제 2 내부 배선들(932)을 방해하지 않을 수 있다. 제 2 내부 배선들(932)은 또한, 제 2 리세스(906) 옆에 있는 바닥 콘택(920)에 연결된다.

[0060] 가령, 에폭시 몰딩 화합물과 같은 패키지 캡슐(934)은, 제 1 디바이스(912), 제 1 내부 배선들(926), 제 2 내부 배선들(932) 및 탑 표면(918)을 커버한다. 또한, 패키지 캡슐(934)은 제 1 리세스(904)를 충전하여, 제 1 바닥 몰드 높이(938)를 갖는 제 1 바닥 몰드(936)를 형성한다. 이와 유사하게, 패키지 캡슐(934)은 제 2 리세스(906)를 충전하여, 제 2 바닥 몰드 높이(942)를 갖는 제 2 바닥 몰드(940)를 형성한다. 패키지 캡슐(934)은 제 2 디바이스(914)를 부분적으로 커버한다.

[0061] 제 1 바닥 몰드(936) 및 제 2 바닥 몰드(940)는, 외부 배선들(910)이 가령, 인쇄회로기판(PCB) 또는 또 다른 접적회로 패키지 시스템과 같은 다음 시스템 레벨(미도시)로 후속 연결하는 것을 방해하지 않는다.

[0062] 이제 도10을 참조하면, 본 발명의 또 다른 일실시예에 따른 디바이스(1000)의 단면이 도시되어 있다. 디바이스(1000)는 도9의 제 1 디바이스(912) 또는 도9의 제 2 디바이스(914)와 유사한 구조를 갖거나 나타낼 수도 있다. 디바이스(1000)는, 옵셋 구성하에서 제 2 접적회로 다이(1004) 아래에 있는 제 1 접적회로 다이(1002)를 갖는다. 설명을 위한 목적으로, 디바이스(1000)는 제 1 접적회로 다이(1002) 및 제 2 접적회로 다이(1004)를 갖고 있는 것으로 설명되었지만, 상기 디바이스(1000)는 가령, 수동 디바이스들 또는 패키지된 디바이스들과 같은 다른 유형의 디바이스들을 가질 수도 있다.

[0063] 상기 옵셋 구성은, 제 1 접적회로 다이(1002)의 제 1 활성면(active side)(1008)의 일부를 노출시킨다. 본드 와이어와 같은 제 1 배선들(1010)은 가령, 단자 패드와 같은 디바이스 단자들(1012)과 제 1 활성면(1008) 사이를 연결한다.

[0064] 제 2 접적회로 다이(1004)는, 옵셋되어 제 1 접적회로 다이(1002) 위에 위치하고 있는바, 제 1 활성면(1008)의 일부를 노출시키고 있다. 본드 와이어와 같은 제 2 배선들(1016)은 제 2 접적회로 다이(1004)의 제 2 활성면(1018)과 디바이스 단자들(1012)을 연결한다.

[0065] 가령, 더미 다이(dummy die) 또는 열 발산기와 같은 보강재(stiffener)(1022)는, 제 2 배선들(1016)의 연결을 방해함이 없이, 제 2 활성면(1018) 위에 위치한다. 상기 보강재(1022)는 디바이스(1000)의 휩(warpage)을 완화

하거나 일소할 수 있는 평면 강성(planar rigidity)을 추가로 제공한다. 보강재는 접지(ground)에 선택적으로 연결될 수도 있는바, 이 경우에는 추가적인 접지 연결 사이트(미도시)을 제공한다. 또한, 이러한 접지 연결은, 상기 보강재(1022)로 하여금 전자기간섭(electromagnetic interference : EMI) 철드로서 기능할 수 있게 한다.

[0066] 가령, 에폭시 몰딩 화합물과 같은 디바이스 캡슐(1020)은, 제 1 접적회로 다이(1002), 제 2 접적회로 다이(1004), 제 1 배선들(1010), 및 제 2 배선들(1016)을 커버한다. 디바이스 캡슐(1020)은 디바이스 단자들(1012) 및 보강재(1022)를 부분적으로 커버한다. 디바이스 단자들(1012)은 디바이스(1000)의 바닥에서 노출된다.

[0067] 이제 도11을 참조하면, 본 발명의 일실시예에서 적층된 접적회로 패키지-인-패키지 시스템(1100)을 제조하기 위한, 적층된 접적회로 패키지-인-패키지 시스템(100)의 순서도가 도시되어 있다. 상기 시스템(1100)은, 블록(1102)에서 탑 표면 및 바닥 표면을 갖는 기판을 형성하는 단계; 블록(1104)에서 상기 탑 표면 위에 제 1 디바이스를 마운팅하는 단계; 블록(1106)에서 옵셋 구성에서 상기 제 1 디바이스 위에 제 2 디바이스를 적층하는 단계; 블록(1108)에서 상기 제 1 디바이스와 상기 바닥 표면 사이에서 제 1 내부 배선을 연결하는 단계; 블록(1110)에서 상기 제 2 디바이스와 상기 바닥 표면 사이에서 제 2 내부 배선을 연결하는 단계; 및 블록(1112)에서 상기 제 1 디바이스 및 제 2 디바이스를 캡슐화하는 단계를 포함한다.

[0068] 본 발명은 수 많은 실시태양을 가지고 있음이 밝혀졌다.

[0069] 예상외로 밝혀진 본 발명의 기본적인 실시태양에 따르면, 감소된 사이즈, 향상된 열 성능(thermal performance), 향상된 EMI 성능, 및 향상된 신뢰성을, BOC 및 적층 옵셋 구성을 갖는 적층된 접적회로 패키지-인-패키지 시스템에 제공할 수 있다.

[0070] 본 발명의 다른 실시태양에 따르면, 기판 내의 개구들 또는 리세스들을 통하여 기판으로의 디바이스 연결들을 제공할 수 있다. 이러한 점은, 기판의 탑 표면 상에서의 와이어 루프들 및 콘택들을 위해서 통상적으로 필요로 했던 공간을 일소할 수 있기 때문에, 패키지의 측면 치수(lateral demension)를 감소시킬 수 있다.

[0071] 본 발명의 다른 실시태양에 따르면, 디바이스의 옵셋 구성이 제공되는바, 따라서 적층된 디바이스들을 위한 단자들은 방해를 받지 않으며, 상기 개구들을 통한 모세(capillary) 와이어 연결에서 상기 단자들에 대한 액세스가 용이해진다.

[0072] 본 발명의 다른 실시태양에 따르면, 적층된 디바이스들 사이에서 EMI 철드를 제공할 수 있으며, 적층된 패키지-인-패키지 디바이스 전체에 대해서도 EMI 철드를 제공할 수 있다.

[0073] 본 발명의 다른 실시태양에 따르면, 적층된 패키지-인-패키지 디바이스 전체의 수율이 향상된다. 적층된 패키지-인-패키지 디바이스에서 적층된 디바이스들은, 적층된 패키지-인-패키지 디바이스의 조립 이전에, 공지된 우량 디바이스(KGD)를 보장하도록 테스트될 수도 있다.

[0074] 본 발명의 또 다른 중요한 실시태양에 따르면, 비용을 절감하고, 시스템을 간략화하며, 성능을 향상시키고자 하는 추세를 유용하게 지원할 수 있으며 이에 부응할 수 있다.

[0075] 본 발명의 이와같은 유용한 실시태양들 및 또 다른 실시태양들은 결과적으로, 기술수준을 적어도 다음 레벨로 향상시킬 수 있다.

[0076] 따라서, 본 발명에 따른 적층된 접적회로 패키지-인-패키지 시스템은, 중요하며, 지금까지 알려지지 않았으며 이용가능하지 않았던 해결책들, 성능들을 제공하며, 시스템의 신뢰성을 향상시킬 수 있는 기능적 태양을 제공한다. 결과적인 프로세스들 및 구성들은, 명쾌하여(straightforward), 비용면에서 효과적이며, 복잡하지 않으며, 응용가능성이 높으며, 효과적인바, 공지된 기술들을 적용함으로써 구현될 수 있다. 따라서, 이들 프로세스들 및 구성들은 접적회로 패키지 디바이스의 제조에 효율적으로 및 경제적으로 용이하게 적용될 수 있다.

[0077] 비록, 본 발명은 특정한 최적 실시모드에 관하여 설명되었지만, 앞서 설명된 내용을 참조한다면, 수많은 대체예들, 수정예들 및 변형예들이 가능함은 해당 기술분야의 당업자에게 명백할 것이다. 따라서, 본 발명은 첨부된 청구항의 범위내에 속하는 이러한 모든 대체예들, 수정예들 및 변형예들을 포함하도록 의도된다. 본 명세서에서 이제까지 설명된 모든 내용들 또는 첨부된 도면에서 도시된 모든 내용들은, 예시적이며 비체한적인 의미로 해석되어야만 한다.

[0078] 따라서, 본 발명에 따른 적층된 접적회로 패키지-인-패키지 시스템 방법은, 중요하며, 지금까지 알려지지 않았으며 이용가능하지 않았던 해결책들, 성능들을 제공하며, 향상된 열 성능, 감소된 EMI 및 시스템에서의 신뢰성을 향상시킬 수 있는 기능적 태양을 제공한다. 결과적인 프로세스들 및 구성들은, 명쾌하여, 비용면에서 효과적


이며 복잡하지 않으며, 응용가능성이 높으며 그리고 효과적인바, 공지된 기술들을 적용함으로써 구현될 수 있다. 따라서, 이들 프로세스들 및 구성들은 접적회로 패키지 디바이스의 제조에 효율적으로 및 경제적으로 용이하게 적용될 수 있다.

도면의 간단한 설명


- [0079] 도1은 본 발명의 일실시예에 따른 적층된 접적회로 패키지-인-패키지 시스템에 대한 평면도이다.
- [0080] 도2는 본 발명의 일실시예에 따른 적층된 접적회로 패키지-인-패키지 시스템의 단면을 도1의 라인 2--2'을 따라 도시한 단면도이다.
- [0081] 도3은 본 발명의 일실시예에 따른 디바이스의 단면을 도시한 도면이다.
- [0082] 도4는 본 발명의 다른 일실시예에 따른 적층된 접적회로 패키지-인-패키지 시스템에 대한 평면도이다.
- [0083] 도5는 적층된 접적회로 패키지-인-패키지 시스템의 단면을 도4 라인 5--5'을 따라 도시한 단면도이다.
- [0084] 도6은 본 발명의 다른 일실시예에 따른 디바이스의 단면을 도시한 도면이다.
- [0085] 도7은 본 발명의 또 다른 실시예에서 적층된 접적회로 패키지-인-패키지 시스템의 단면을 도1의 라인 2--2'을 따라 도시한 단면도이다.
- [0086] 도8은 본 발명의 또 다른 일실시예에 따른 디바이스의 단면을 도시한 도면이다.
- [0087] 도9는 본 발명의 또 다른 실시예에서 적층된 접적회로 패키지-인-패키지 시스템의 단면을 도4의 라인 5--5'을 따라 도시한 단면도이다.
- [0088] 도10은 본 발명의 또 다른 일실시예에 따른 디바이스의 단면을 도시한 도면이다.
- [0089] 도11은 본 발명의 일실시예에서 적층된 접적회로 패키지-인-패키지 시스템을 제조하기 위한 적층 접적회로 패키지-인-패키지 시스템의 순서도이다.

도면


도면1




도면2




도면3




도면4




도면5




도면6




도면7




도면8



도면9



도면10



도면11

