

(19) 日本国特許庁(JP)

(12) 公開特許公報(A)

(11) 特許出願公開番号

特開2004-166162

(P2004-166162A)

(43) 公開日 平成16年6月10日(2004.6.10)

(51) Int.Cl.⁷

H04L 25/49

H03F 3/45

H04J 13/00

F I

H04L 25/49

H03F 3/45

H04J 13/00

テーマコード (参考)

5J066

5J500

5K022

5K029

審査請求 未請求 請求項の数 10 O L (全 23 頁)

(21) 出願番号 特願2002-353236 (P2002-353236)
 (22) 出願日 平成14年12月5日 (2002.12.5)
 (31) 優先権主張番号 特願2002-274236 (P2002-274236)
 (32) 優先日 平成14年9月20日 (2002.9.20)
 (33) 優先権主張国 日本国 (JP)

(71) 出願人 000002185
 ソニー株式会社
 東京都品川区北品川6丁目7番35号
 (74) 代理人 100093241
 弁理士 宮田 正昭
 (74) 代理人 100101801
 弁理士 山田 英治
 (74) 代理人 100086531
 弁理士 澤田 俊夫
 (72) 発明者 飯田 幸生
 東京都品川区北品川6丁目7番35号 ソ
 ニー株式会社内

最終頁に続く


(54) 【発明の名称】 パルス発生装置

(57) 【要約】

【課題】 ウルトラ・ワイド・バンド (UWB) 伝送用のインパルス信号として利用される高精度のパルスが発生する。

【解決手段】 パルス発生回路は、定電流源で駆動される第1の差動対と、前記電流源よりも小さな電流で駆動される第2及び第3の差動対とで構成される。前記の各差動対に差動信号を入力するとともに、前記第1の差動対の出力電流から前記第2及び第3の差動対の出力電流を減ずるような極性で共通接続して出力する。第2及び第3の差動対はそれぞれ正及び負のオフセット電圧を重畳する。

【選択図】 図1



【特許請求の範囲】

【請求項 1】

定電流源で駆動される第 1 の差動対と、
前記電流源よりも小さな電流で駆動される第 2 及び第 3 の差動対と、
前記の各差動対に差動信号を入力する入力部と、
前記第 1 の差動対の出力電流から前記第 2 及び第 3 の差動対の出力電流を減ずるような極性で各出力端子を共通接続する出力部と、
前記第 2 の差動対の入力端子に正のオフセット電圧を重畳する正オフセット電圧重畳部と、
前記第 3 の差動対の入力端子に負のオフセット電圧を重畳する負オフセット重畳部と、
を具備することを特徴とするパルス発生装置。 10

【請求項 2】

前記の各差動対はバイポーラ・トランジスタ又は MOS (Metal Oxide Semiconductor) トランジスタで構成される、
ことを特徴とする請求項 1 に記載のパルス発生装置。

【請求項 3】

前記の各差動対に入力される差動信号にオフセット電圧を与える信号源を直列的に挿入する、
ことを特徴とする請求項 1 に記載のパルス発生装置。

【請求項 4】

前記出力部にさらに第 4 の差動対と第 5 の差動対と、前記第 4 及び第 5 の差動対に変調信号を入力する変調信号入力部で構成される乗算回路を装荷する、
ことを特徴とする請求項 1 に記載のパルス発生装置。 20

【請求項 5】

差動信号を入力する入力部として低い周波数のシンセサイザを利用する、
ことを特徴とする請求項 1 に記載のパルス発生装置。

【請求項 6】

第 1 の電流源で駆動される第 1 の差動対と、
第 2 の電流源で駆動される第 2 の差動対と、
第 3 の電流源で駆動される第 3 の差動対と、
第 4 の電流源で駆動される第 4 の差動対と、
第 5 の電流源で駆動される第 5 の差動対と、
前記の各差動対に差動信号を入力する入力部と、
前記第 1、第 4 及び第 5 の差動対の出力電流から前記第 2 及び第 3 の差動対の出力電流を減ずるような極性で各出力端子を共通接続する出力部と、
前記第 2 の差動対の入力端子に正のオフセット電圧を重畳する正オフセット電圧重畳部と、
前記第 3 の差動対の入力端子に負のオフセット電圧を重畳する負オフセット電圧重畳部と、
前記第 4 の差動対の入力端子に前記第 2 の差動対に印加するよりも大きな正のオフセット電圧を重畳する正オフセット電圧重畳部と、
前記第 5 の差動対の入力端子に前記第 3 の差動対に印加するよりも大きな負のオフセット電圧を印加する負オフセット電圧重畳部と、
を具備することを特徴とするパルス発生装置。 30 40

【請求項 7】

前記の各差動対はバイポーラ・トランジスタ又は MOS (Metal Oxide Semiconductor) トランジスタで構成される、
ことを特徴とする請求項 6 に記載のパルス発生装置。

【請求項 8】

前記の各差動対に入力される差動信号にオフセット電圧を与える信号源を直列的に挿入す 50

る、
ことを特徴とする請求項 6 に記載のパルス発生装置。

【請求項 9】

前記出力部にさらに第 6 の差動対と第 7 の差動対と、前記第 6 及び第 7 の差動対に変調信号を入力する変調信号入力部で構成される乗算回路を装荷する、
ことを特徴とする請求項 6 に記載のパルス発生装置。

【請求項 10】

差動信号を入力する入力部として低い周波数のシンセサイザを利用する、
ことを特徴とする請求項 6 に記載のパルス発生装置。

【発明の詳細な説明】

10

【0001】

【発明の属する技術分野】

本発明は、パルスを発生するパルス発生装置に係り、特に、UWB (Ultra Wide Band: ウルトラ・ワイド・バンド) 伝送用のインパルス信号として利用されるパルスを発生するパルス発生装置に関する。

【0002】

さらに詳しくは、本発明は、小型化及び半導体集積回路に適した低電圧動作が可能なパルス発生回路に係り、特に、UWB 通信に使用されるパルスをバイポーラ・トランジスタや MOS (Metal Oxide Semiconductor) トランジスタの半導体集積回路を用いて実現するパルス発生装置に関する。

20

【0003】

【従来の技術】

複数のコンピュータを接続して LAN (Local Area Network) を構成することにより、ファイルやデータなどの情報の共有化、プリンタなどの周辺機器の共有化を図ったり、電子メールやデータ・コンテンツの転送などの情報の交換を行なったりすることができる。

【0004】

最近では、無線 LAN が注目されている。この種の無線 LAN によれば、オフィスなどの作業空間において、有線ケーブルの大半を省略することができるので、パーソナル・コンピュータ (PC) などの通信端末を比較的容易に移動させることができる。また、無線 LAN システムの高速化、低価格化に伴い、その需要が著しく増加してきている。特に最近では、人の身の回りに存在する複数の電子機器間で小規模な無線ネットワークを構築して情報通信を行なうために、パーソナル・エリア・ネットワーク (PAN) の導入の検討が行なわれている。

30

【0005】

また最近では、SS (Spread Spectrum: スペクトル拡散) 方式を適用した無線 LAN (Local Area Network) システムが実用化されている。また、PAN などのアプリケーションを対象として、SS 方式を応用した UWB 伝送方式が提案されている。

【0006】

40

SS 方式の一種である DS (Direct Spread: 直接拡散) 方式は、送信側において、情報信号に PN (Pseudo Noise: 疑似雑音) 符号と呼ばれるランダム符号系列を乗算することにより占有帯域を拡散して送信し、受信側において、受信した拡散情報信号に PN 符号を乗算することにより逆拡散して情報信号を再生する。

【0007】

UWB 伝送方式には、DS の情報信号の拡散速度を極限まで高くした DS-UWB 方式と、数 100 ピコ秒程度の非常に短い周期のインパルス信号列を用いて情報信号を構成して、この信号列の送受信を行なうインパルス-UWB 方式の 2 種類がある。

【0008】

DS-UWB 方式は PN 符号速度によってスペクトラムを制御可能であるが、論理回路を

50

GHzオーダの高速に動作させる必要性があることから消費電力が増加しやすいという問題がある。一方、インパルス-UWB方式はパルス発生器と低速の論理回路の組み合わせで構成できるので消費電流を低減できるというメリットがあるが、パルス発生器でスペクトラムを制御することが難しいという問題がある。

【0009】

また、どちらの方式も例えば3GHzから10GHzという超高帯域な周波数帯域に拡散して送受信を行なうことにより高速データ伝送を実現する。その占有帯域幅は、占有帯域幅をその中心周波数（例えば1GHz～10GHz）で割った値がほぼ1になるようなGHzオーダの帯域であり、いわゆるW-CDMAやcdma2000方式、並びにSS（Spread Spectrum）やOFDM（Orthogonal Frequency Division Multiplexing）方式を用いた無線LANにおいて通常使用される帯域幅と比較しても超広帯域なものとなっている。

【0010】

インパルス-UWB方式において用いられるインパルス信号は非常に細いパルスであるため、周波数スペクトル的には非常に広い帯域を使用することになる。これにより、入力された情報信号が、各周波数領域においては雑音レベル以下の電力しか持たないことになる。また、変調方式としては、パルス間の位置により符号を表現するPPM（Pulse Position Modulation：パルス位置変調）や、パルスの位相変化により符号を表現するバイフェーズ位相変調（Biphase Modulation）、振幅変調などが考えられている。

【0011】

インパルス-UWBに用いられるパルスとは、広帯域の周波数スペクトラムを持つ信号であり、時間領域は、例えば下式で表される波形となる。

【0012】

【数1】

$$V(t) = \frac{\sqrt{e}}{t_p} \cdot t \cdot \exp \left[-\frac{1}{2} \cdot \left(\frac{t}{t_p} \right)^2 \right] \quad (\text{式1})$$

【0013】

例えば、トリガーパルスジェネレータのトリガーパルスによりパルスを発生させる回路が挙げられる（例えば、特許文献1を参照のこと）。このタイプのパルス発生回路では、トランジスタのコレクターエミッタ間にアバランシェ・ブレイクダウンを開始させ、これによって生じたサージ電流がコレクタに接続された先端開放の同軸遅延線の開放端で反射して往復の遅延時間を経た後にコレクタを遮断するので、出力端子には正のパルス電圧が発生する。この正のパルス電圧がエミッタに接続された先端短絡の同軸遅延線の短絡端で反射する際に反転して負のパルス電圧となり、往復の遅延時間を経た後に出力端子に現れるので、結果として合成された電圧波形はパルス波形になるというものである。

【0014】

しかしながら、このタイプのパルス発生回路では、パルスの生成に同軸ケーブルと同じ構造からなる遅延線を用いているため、小型化、及び半導体集積回路に適していない。また、アバランシェ・ブレイクダウンによるサージ電流を利用しているためブレイクダウン電圧以上の例えば50V程度の高い電源電圧を必要とするので、低電圧化に適していないという問題点がある。

【0015】

また、バイフェーズ位相変調（Biphase Modulation）方式を実現す

るためのパルス発生回路について幾つかの提案がなされている（例えば、特許文献2又は特許文献3を参照のこと）。しかしながら、これらは、遅延時間の異なるパルスを発生させるために、ゲートを数段直列接続した構成となっている。この場合、回路使用時の雰囲気の影響により動作が変化するので、精度のよい遅延を生成することが困難である。この遅延時間の変化によってスペクトラムが変化し易く、インパルス-UWB方式の課題となっている。

【0016】

【特許文献1】

米国特許第3, 997, 843号明細書

【特許文献2】

WO01/93441

【特許文献3】

WO01/93520

【0017】

【発明が解決しようとする課題】

本発明の目的は、UWB伝送用のインパルス信号として利用される高精度のパルスを発生することができる、優れたパルス発生装置を提供することにある。

【0018】

本発明のさらなる目的は、小型化及び半導体集積回路に適した低電圧動作が可能な、優れたパルス発生装置を提供することにある。

【0019】

本発明のさらなる目的は、UWB通信に使用されるパルスをバイポーラ・トランジスタやMOS (Metal Oxide Semiconductor) トランジスタの半導体集積回路を用いて実現する、優れたパルス発生装置を提供することにある。

【0020】

【課題を解決するための手段及び作用】

本発明は、上記課題を参酌してなされたものであり、その第1の側面は、

定電流源で駆動される第1の差動対と、

前記電流源よりも小さな電流で駆動される第2及び第3の差動対と、

前記の各差動対に差動信号を入力する入力部と、

前記第1の差動対の出力電流から前記第2及び第3の差動対の出力電流を減ずるような極性で各出力端子を共通接続する出力部と、

前記第2の差動対の入力端子に正のオフセット電圧を重畳する正オフセット電圧重畳部と、

前記第3の差動対の入力端子に負のオフセット電圧を重畳する負オフセット重畳部と、

を具備することを特徴とするパルス発生装置である。

【0021】

本発明の第1の側面に係るパルス発生装置は、各差動対に差動信号が入力される半導体集積回路として実装され、入力される差動信号がゼロクロスするときに、出力電流としてモノサイクル・パルスを発生することができる。

【0022】

したがって、本発明の第1の側面に係るパルス発生回路によれば、UWB伝送用のインパルス信号として利用されるモノサイクル・パルスを発生することができる。

【0023】

また、本発明の第1の側面によれば、パルス発生回路をバイポーラ又はMOSトランジスタで構成することができるので、半導体集積回路により構成して小型化を実現することができる。また、従来例に見られるような高電圧が不要なので、3V以下の低電圧動作が可能になる。

【0024】

ここで、前記の各差動対に差動信号にオフセット電圧を与える信号源を直列的に挿入する

10

20

30

40

50

ようにしてもよい。

【0025】

この場合、第1乃至第3の各差動対に共通のオフセット電圧を重畳し、信号源の電圧を変化させることにより、パルス位置のシフト機能を追加することができる。したがって、パルス位置を前後にシフトさせることにより。この結果、高精度のパルス位置変調方式を実現することができる。

【0026】

あるいは、前記出力部にさらに第4の差動対と第5の差動対と、前記第4及び第5の差動対に変調信号を入力する変調信号入力部で構成される乗算回路を装荷するようにしてもよい。

10

【0027】

この場合、モノサイクル・パルスの極性を反転させる機能を追加することができる。すなわち、変調信号の極性によってモノサイクル・パルスの極性を反転することができるので、高精度のバイフェーズのデータ変調を行なえるようにしたパルス発生及び変調回路が実現する。

【0028】

ここで、差動信号を入力する前記入力部として低い周波数のシンセサイザを利用することができる。この結果、低消費電力化、並びに仮に漏洩が生じていてもフィルタで容易に低減させることができるという効果が得られる。

【0029】

20

また、本発明の第2の側面は、

第1の電流源で駆動される第1の差動対と、

第2の電流源で駆動される第2の差動対と、

第3の電流源で駆動される第3の差動対と、

第4の電流源で駆動される第4の差動対と、

第5の電流源で駆動される第5の差動対と、

前記の各差動対に差動信号を入力する入力部と、

前記第1、第4及び第5の差動対の出力電流から前記第2及び第3の差動対の出力電流を減ずるような極性で各出力端子を共通接続する出力部と、

前記第2の差動対の入力端子に正のオフセット電圧を重畳する正オフセット電圧重畳部と 30

、
前記第3の差動対の入力端子に負のオフセット電圧を重畳する負オフセット電圧重畳部と

、
前記第4の差動対の入力端子に前記第2の差動対に印加するよりも大きな正のオフセット電圧を重畳する正オフセット電圧重畳部と、

前記第5の差動対の入力端子に前記第3の差動対に印加するよりも大きな負のオフセット電圧を印加する負オフセット電圧重畳部と、

を具備することを特徴とするパルス発生装置である。

【0030】

本発明の第2の側面に係るパルス発生装置は、各差動対に差動信号が入力される半導体集積回路として実装され、入力される差動信号がゼロクロスするときに、出力電流として2サイクル・パルスを発生することができる。 40

【0031】

したがって、本発明の第2の側面に係るパルス発生回路によれば、UWB伝送用のインパルス信号として利用される2サイクル・パルスを発生することができる。

【0032】

勿論、差動対の個数並びにこれらに対応する正負のオフセット電圧重畳部を追加していくことにより、UWB伝送のインパルス信号として利用可能なNサイクル・パルスを発生するパルス発生装置を構成することができる。

【0033】

50

また、本発明の第2の側面によれば、パルス発生回路をバイポーラ又はMOSトランジスタで構成することができるので、半導体集積回路により構成して小型化を実現することができる。また、従来例に見られるような高電圧が不要なので、3V以下の低電圧動作が可能になる。

【0034】

ここで、前記の各差動対に差動信号にオフセット電圧を与える信号源を直列的に挿入するようにしてもよい。

【0035】

この場合、第1乃至第5の各差動対に共通のオフセット電圧を重畳し、信号源の電圧を変化させることにより、パルス位置のシフト機能を追加することができる。したがって、パルス位置を前後にシフトさせることにより。この結果、高精度のパルス位置変調方式を実現することができる。

【0036】

あるいは、前記出力部にさらに第6の差動対と第7の差動対と、前記第6及び第7の差動対に変調信号を入力する変調信号入力部で構成される乗算回路を装荷するようにしてもよい。

【0037】

この場合、パルスの極性を反転させる機能を追加することができる。すなわち、変調信号の極性によってパルスの極性を反転することができるので、高精度のバイフェーズのデータ変調を行なえるようにしたパルス発生及び変調回路が実現する。

【0038】

また、差動信号を入力する前記入力部として低い周波数のシンセサイザを利用することができる。この結果、低消費電力化、並びに仮に漏洩が生じていてもフィルタで容易に低減させることができるという効果が得られる。

【0039】

本発明のさらに他の目的、特徴や利点は、後述する本発明の実施形態や添付する図面に基づくより詳細な説明によって明らかになるであろう。

【0040】

【発明の実施の形態】

以下、図面を参照しながら本発明の実施形態について詳解する。

【0041】

第1の実施形態：

図1には、本発明の第1の実施形態に係るパルス発生回路を示している。図示のパルス発生回路は、複数の差動対で構成されている。また、図2には、動作説明のため、各差動対の入力電圧と出力電流の関係を示している。

【0042】

各図に示すように、本実施形態に係るパルス発生回路は、定電流源11からの電流 $2I_O$ で駆動される第1の差動対23と、各定電流源12及び13から供給される定電流源11の半分の電流 I_O で駆動される第2の差動対26、及び第3の差動対29とで構成される。

【0043】

定電流源11からの電流 $2I_O$ で駆動される第1の差動対23を構成する各トランジスタ21及び22のベースはそれぞれ入力端子71及び72に接続されている。入力端子71及び72からは、所定の電位差 V_{in} を持つ差動信号が入力電圧として入力される。

【0044】

入力端子71－72間の入力電圧 V_{in} と第1の差動対23の出力端子81と82の差動出力電流 I_{OUT1} は、以下の式2に示す関係にあり、図3の実線で示す波形になる。ここで $2 \cdot I_O$ は定電流源11の電流値であり、 V_T は熱電圧である。

【0045】

【数2】

10

20

30

40

50

$$I_{OUT1} = 2 \cdot I_O \cdot \tanh\left(\frac{V_{IN}}{2 \cdot V_T}\right) \quad (\text{式 } 2)$$

【 0 0 4 6 】

また、定電流源 1 1 の半分の電流 I_O である定電流源 1 2 で駆動される第 2 の差動対 2 6 を構成する一方のトランジスタ 2 4 のベースには正のオフセット電圧 3 2 が重畳されて入力端子 7 1 に接続され、他方のトランジスタ 2 5 のベースはそのまま入力端子 7 2 に接続されている。入力端子 7 1 及び 7 2 からは、所定の電位差 V_{in} を持つ差動信号が入力電圧として印加される。

【 0 0 4 7 】

入力端子 7 1 - 7 2 間の入力電圧 V_{in} と第 2 の差動対 2 6 の出力端子 8 3 と 8 4 の差動出力電流 I_{OUT2} は、以下の式 3 に示す関係にあり、図 3 の点線で示す波形になる。ここで I_O は定電流源 1 2 の電流値であり、 V_K はオフセット電圧である。

【 0 0 4 8 】

【 数 3 】

$$I_{OUT2} = I_O \cdot \tanh\left(\frac{V_{IN} + V_K}{2 \cdot V_T}\right) \quad (\text{式 } 3)$$

【 0 0 4 9 】

また、定電流源 1 1 の半分の電流 I_O である定電流源 1 3 で駆動される第 3 の差動対 2 9 を構成する一方のトランジスタ 2 7 のベースはそのまま入力端子 7 1 に接続され、他方のトランジスタ 2 8 のベースには負のオフセット電圧 3 3 が重畳されて入力端子 7 2 に接続されている。入力端子 7 1 及び 7 2 からは、所定の電位差 V_{in} を持つ差動信号が入力電圧として印加される。

【 0 0 5 0 】

入力端子 7 1 - 7 2 間の入力電圧 V_{in} と第 3 の差動対 2 9 の出力端子 8 5 と 8 6 の差動出力電流 I_{OUT3} は、以下の式 4 に示す関係にあり、図 3 の一点鎖線で示す波形になる。ここで I_O は定電流源 1 2 の電流値であり、 V_K はオフセット電圧である。

【 0 0 5 1 】

【 数 4 】

$$I_{OUT3} = I_O \cdot \tanh\left(\frac{V_{IN} - V_K}{2 \cdot V_T}\right) \quad (\text{式 } 4)$$

【 0 0 5 2 】

上記の説明において、図 3 に示したグラフではオフセット電圧 $V_K = 4 \cdot V_T$ としている

が、本実施形態では V_K は $4 \cdot V_T$ を中心として $2 \cdot V_T$ から $6 \cdot V_T$ の範囲に設定されることを想定している。

【0053】

次に、図1に示すパルス発生回路において、モノサイクル・パルスが生成される原理について説明する。

【0054】

図1では、第1の差動対23の出力端子81と82に対して、第2の差動対26と第3の差動対29の出力端子が逆極性に接続されている。

【0055】

この接続により、第1の差動対23の差動出力電流から、第2の差動対26の差動出力電流と第3の差動対29の差動出力電流が差し引かれるように合成される。この結果として、入力端子71-72間の入力電圧 V_{in} と出力端子81と82の差動出力電流 I_{OUT} は、式5に示す関係になる。したがって、図4に示すように、入力電圧 V_{in} がゼロクロスするときに出力電流にモノサイクル・パルスを発生する。

【0056】

【数5】

$$I_{OUT} = I_o \cdot \left[2 \cdot \tanh\left(\frac{V_{IN}}{2 \cdot V_T}\right) - \tanh\left(\frac{V_{IN} + V_K}{2 \cdot V_T}\right) - \tanh\left(\frac{V_{IN} - V_K}{2 \cdot V_T}\right) \right] \quad (式5)$$

【0057】

図示の波形は、位相変調方式のモノサイクルのパルス波形に相当する。勿論、入力電圧の波形を反転させることにより、位相が反転したモノサイクル・パルスを発生することができる。

【0058】

したがって、本実施形態によれば、各差動対からなるパルス発生回路をバイポーラ又はMOSトランジスタで構成することができるので、半導体集積回路により構成して小型化及び低電圧動作を実現することができる。

【0059】

また、本実施形態に係るパルス発生回路によれば、各差動対に入力電圧を供給する信号源として低い周波数のシンセサイザを利用することができる。通常のUWBパルス発生回路では高周波のシンセサイザ（例えば、3GHz~10GHz）が必要であるが、図1に示すような回路構成によれば、例えば700MHz程度の低い周波数のシンセサイザを利用することができる。その効果は、低消費電力化、並びに、仮に漏洩が生じてもフィルタで容易に低減させることができるという点にある。

【0060】

第2の実施形態：

図5には、本発明の第2の実施形態に係るパルス発生回路の構成を示している。

【0061】

図5に示すように、本実施形態に係るパルス発生回路は、定電流源11からの電流 $2I_o$ で駆動される第1の差動対23と、各定電流源12及び13から供給される定電流源11の半分の電流 I_o で駆動される第2の差動対26、及び第3の差動対29とで構成される。

【0062】

同図に示す例では、信号源34を入力端子71と直列に挿入することで、このパルス発生

回路全体にオフセット電圧 V_S を与えるように構成されている。すなわち、第 1 乃至第 3 の差動対 23, 26, 29 に共通のオフセット電圧 V_S を重畳し、信号源 34 の電圧を変化させることにより、パルス位置のシフト機能を追加している。入力端子 71-72 間の入力電圧 V_{in} と出力端子 81 と 82 の差動出力電流 I_{OUT} の関係は、以下の式 6 に示す通りである。

【0063】

【数 6】

$$I_{OUT} = I_O \cdot \left[2 \cdot \tanh\left(\frac{V_{IN} + V_S}{2 \cdot V_T}\right) - \tanh\left(\frac{V_{IN} + V_K + V_S}{2 \cdot V_T}\right) - \tanh\left(\frac{V_{IN} - V_K + V_S}{2 \cdot V_T}\right) \right]$$

(式 6)

10

【0064】

ここで、 V_S は信号源 34 の電圧であり、 V_S を負から正まで変化させることで、図 6 に示すようにパルス位置を前後にシフトさせることができる。この結果、高精度のパルス位置変調方式を実現することができる。

20

【0065】

したがって、本実施形態によれば、各差動対からなるパルス発生回路をバイポーラ又は MOS トランジスタで構成することができるので、高精度のパルス位置変調方式を実現する半導体集積回路により構成して小型化及び低電圧動作を実現することができる。

【0066】

第 3 の実施形態：

図 7 には、本発明の第 3 の実施形態に係るパルス発生回路の構成を示している。

【0067】

同図に示すように、本実施形態に係るパルス発生回路は、定電流源 11 からの電流 $2I_O$ で駆動される第 1 の差動対 23 と、各定電流源 12 及び 13 から供給される定電流源 11 の半分の電流 I_O で駆動される第 2 の差動対 26、及び第 3 の差動対 29 とで構成される。

30

【0068】

さらに、このパルス発生回路の出力端子 81 と 82 に対して、第 4 の差動対 43 と第 5 の差動対 46 で構成される乗算回路が装荷されている。

【0069】

パルス発生装置の出力端子 81 で駆動される第 4 の差動対 43 を構成する一方のトランジスタ 41 のベースは入力端子 73 に接続され、他方のトランジスタ 42 のベースは入力端子 74 に接続されている。また、パルス発生装置の出力端子 82 で駆動される第 5 の差動対 46 を構成する一方のトランジスタ 44 のベースは入力端子 73 に接続され、他方のトランジスタ 45 のベースは入力端子 74 に接続されている。入力端子 73 及び 74 からは、所定の電位差 V_M を持つ変調信号が入力される。

40

【0070】

第 4 の差動対 43 と第 5 の差動対 46 で構成されるこの乗算回路は、モノサイクル・パルスの極性を反転させる機能を持つ。以下の式 7 には、入力端子 71-72 間の入力電圧 V_{in} と出力端子 91 と 92 の差動出力電流 I_{OUT} の関係を示している。

【0071】

【数 7】

$$I_{OUT} = I_O \cdot \left[2 \cdot \tanh\left(\frac{V_{IN}}{2 \cdot V_T}\right) - \tanh\left(\frac{V_{IN} + V_K}{2 \cdot V_T}\right) - \tanh\left(\frac{V_{IN} - V_K}{2 \cdot V_T}\right) \right] \cdot \tanh\left(\frac{V_M}{2 \cdot V_T}\right)$$

(式7)

【0072】

10

ここで V_M は変調信号 62 の電圧であり、 V_M の極性によって図 8 に示すようにモノサイクル・パルスの極性を反転することができる。この結果、変調信号 62 によって高精度のバイフェーズのデータ変調を行なえるようにしたパルス発生及び変調回路が実現する。

【0073】

したがって、本実施形態によれば、各差動対 23, 26, 29, 43, 46 からなるパルス発生回路をバイポーラ又は MOS トランジスタで構成することができるので、バイフェーズのデータ変調を行なう半導体集積回路により構成して小型化及び低電圧動作を実現することができる。

【0074】

第 4 の実施形態：

20

図 9 には、本発明の第 3 の実施形態に係るパルス発生回路の構成を示している。

【0075】

同図に示すように、本実施形態に係るパルス発生回路は、定電流源 11 からの電流 $2 I_O$ で駆動される第 1 の差動対 23 と、各定電流源 12 及び 13 から供給される定電流源 11 の半分の電流 I_O で駆動される第 2 の差動対 26、及び第 3 の差動対 29 とで構成される。図 1 に示した第 1 の実施形態では、バイポーラ・トランジスタを用いて差動対を構成しているが、図示の例では、MOS トランジスタを用いて構成している。

【0076】

定電流源 11 からの電流 $2 I_O$ で駆動される第 1 の差動対 23 を構成する各 MOS トランジスタ 21 及び 22 のゲートはそれぞれ入力端子 71 及び 72 に接続されている。入力端子 71 及び 72 からは、所定の電位差 V_{in} を持つ差動信号が入力電圧として印加される。

30

【0077】

また、定電流源 11 の半分の電流 I_O である定電流源 12 で駆動される第 2 の差動対 26 を構成する一方の MOS トランジスタ 24 のゲートには正のオフセット電圧 32 が重畳されて入力端子 71 に接続され、他方の MOS トランジスタ 25 のゲートはそのまま入力端子 72 に接続されている。入力端子 71 及び 72 からは、所定の電位差 V_{in} を持つ差動信号が入力電圧として印加される。

【0078】

また、定電流源 11 の半分の電流 I_O である定電流源 13 で駆動される第 3 の差動対 29 を構成する一方の MOS トランジスタ 27 のゲートはそのまま入力端子 71 に接続され、他方の MOS トランジスタ 28 のゲートには負のオフセット電圧 33 が重畳されて入力端子 72 に接続されている。入力端子 71 及び 72 からは、所定の電位差 V_{in} を持つ差動信号が入力電圧として印加される。

40

【0079】

この実施形態の場合も、上述と同様に図 4 に示すようなモノサイクル・パルス波形を生成し、半導体集積回路により構成して小型化及び低電圧動作を実現することができる。

【0080】

また、図示しないが、図 5 並びに図 7 に示した他の実施形態に係るパルス発生回路においても、バイポーラ型ではなく MOS トランジスタを用いて同様に構成することができる。

50

【0081】

従来、UWB伝送用のインパルス信号として、ガウス分布形状のモノサイクル・パルス（Gaussian Mono Cycle Pulse）が使われてきた。ここで、伝送用パルスのスペクトラムの要求条件として以下の2点がある。

【0082】

(1) FCCのスペクトラム・マスクの規定では3GHz以下は放射できない。

(2) 4.9～5.3GHz帯は、5GHz無線LANがあり、これを避けた方がよい。

【0083】

この要求を鑑みて、UWB通信システムにおける上述したようなスペクトラムの問題を回避するために、図11に点線で示すようなモノサイクル・パルスのスペクトラムを、5GHzより上の周波数まで周波数変換して、図11の実線で示すような単側波帯のスペクトラムを生成すればよいという考察ができる。

【0084】

モノサイクル・パルスを単側波帯で周波数変換する方法としては、モノサイクル・パルスを5GHzの余弦波とを乗算した信号から、モノサイクル・パルスをヒルベルト変換した波形を5GHzの正弦波とを乗算した信号を減算することで容易に得ることができる。

【0085】

この結果、図12に示すようなパルス波形が、図11の実線に示すようなスペクトラムになることがわかった。さらに、図12のパルス波形を観察すると、振幅の大きな部分は2サイクルのパルス波形になっていることわかる。従って、UWB通信システムにおける上述したようなスペクトラムの問題を回避するために、伝送用のインパルス信号として、モノサイクルではなくNサイクルのパルスを用いるという考え方に到達することができる。

【0086】

これより、N（この場合、 $N=2$ ）サイクル・パルスからなるインパルス信号を使用するUWB通信に関して、以下の事柄が導出される。

【0087】

(1) 3GHz以下と5GHzは最初からほとんどエネルギーがないので、FCCルールや既存の5GHz帯を使用する通信システムのことを考慮しても、パルス波形の崩れはあまりなく、エネルギー・ロスも少ない。

(2) 比帯域が小さくなることにより、アンテナやRFの回路の設計がかなり容易になる。

【0088】

前述した本発明の第1乃至第4の各実施形態では、モノサイクル・パルスを発生するパルス発生装置について説明してきた。以下で記述する各実施形態では、Nサイクル・パルスの一例として2サイクル・パルスを生成するパルス発生装置について説明することにする。

【0089】

第5の実施形態：

図13には、本発明の第5の実施形態に係るパルス発生回路を示している。図示のパルス発生回路は、複数の差動対で構成されている。また、図14には、動作説明のため、各差動対の入力電圧と出力電流の関係を示している。

【0090】

各図に示すように、本実施形態に係るパルス発生回路は、電流源111からの電流 $2I_0$ で駆動される第1の差動対121と、各電流源112及び113から供給される電流 $2I_0$ で駆動される第2の差動対122及び第3の差動対123と、各電流源114及び115からの定電流111の半分電流 I_0 で駆動される第4の差動対124及び第5の差動対125とで構成される。

【0091】

電流源111で駆動される第1の差動対121を構成するトランジスタ121Aと121Bのベースはそれぞれ入力端子171及び172に接続されている。入力端子171及び

172からは、所定の電位差 V_{in} を持つ差動信号が入力電圧として印加される。

【0092】

入力端子171－172間の入力電圧 V_{in} と差動対121の出力端子180と181の差動出力電流 I_{OUT1} は、以下の式8に示す関係にあり、図15にその波形を示す。ここで $2 \cdot I_O$ は電流源111の電流値であり、 V_T は熱電圧である。

【0093】

【数8】

$$I_{OUT1} = 2 \cdot I_O \cdot \tanh\left(\frac{V_{IN}}{2 \cdot V_T}\right) \quad (\text{式8})$$

10

【0094】

また、電流源112で駆動される第2の差動対122を構成する一方のトランジスタ122Aのベースには正のオフセット電圧131が重畳されて入力端子171に接続され、他方のトランジスタ122Bのベースはそのまま入力端子172に接続される。入力端子171及び172からは、所定の電位差 V_{in} を持つ差動信号が入力電圧として印加される。

20

【0095】

入力端子171－172間の入力電圧 V_{in} と差動対122の出力端子182と183の差動出力電流 I_{OUT2} は、以下の式9に示す関係にあり、図15にその波形を示す。ここで $2 \cdot I_O$ は電流源112の電流値であり、 V_K は正のオフセット電圧である。

【0096】

【数9】

$$I_{OUT2} = 2 \cdot I_O \cdot \tanh\left(\frac{V_{IN} + V_K}{2 \cdot V_T}\right) \quad (\text{式9})$$

30

【0097】

また、電流源113で駆動される第3の差動対123を構成する一方のトランジスタ123Aのベースは入力端子171にそのまま接続され、他方のトランジスタ123Bのベースには負のオフセット電圧132が重畳されて入力端子172に接続される。入力端子171及び172からは、所定の電位差 V_{in} を持つ差動信号が入力電圧として印加される。

40

【0098】

入力端子171－172間の入力電圧 V_{in} と差動対123の出力端子184と185の差動出力電流 I_{OUT3} は、以下の式10に示す関係にあり、図15にその波形を示す。ここで $2 \cdot I_O$ は電流源113の電流値であり、 $-V_K$ は負のオフセット電圧である。

【0099】

【数10】

$$I_{OUT3} = 2 \cdot I_O \cdot \tanh\left(\frac{V_{IN} - V_K}{2 \cdot V_T}\right) \quad (\text{式 } 10)$$

【0100】

また、電流源 114 で駆動される第 4 の差動対 124 を構成する一方のトランジスタ 124 A のベースには正のオフセット電圧 133 が重畳されて入力端子 171 に接続され、他方のトランジスタ 124 B のベースは入力端子 172 にそのまま接続される。入力端子 171 及び 172 からは、所定の電位差 V_{in} を持つ差動信号が入力電圧として印加される。

【0101】

入力端子 171 - 172 間の入力電圧 V_{in} と差動対 124 の出力端子 186 と 187 の差動出力電流 I_{OUT4} は、以下の式 11 に示す関係にあり、図 15 にその波形を示す。ここで I_O は電流源 114 の電流値であり、 $2 \cdot V_K$ は正のオフセット電圧である。

【0102】

【数 11】

20

$$I_{OUT2} = I_O \cdot \tanh\left(\frac{V_{IN} + 2 \cdot V_K}{2 \cdot V_T}\right) \quad (\text{式 } 11)$$

【0103】

また、電流源 115 で駆動される第 5 の差動対 125 を構成する一方のトランジスタ 125 A のベースは入力端子 171 にそのまま接続され、他方のトランジスタ 125 B のベースには負のオフセット電圧 134 が重畳されて入力端子 172 に接続される。入力端子 171 及び 172 からは、所定の電位差 V_{in} を持つ差動信号が入力電圧として印加される。

【0104】

入力端子 171 - 172 間の入力電圧 V_{in} と差動対 125 の出力端子 188 と 189 の差動出力電流 I_{OUT5} は、以下の式 12 に示す関係にあり、図 15 にその波形を示す。ここで I_O は電流源 115 の電流値であり、 $-2 \cdot V_K$ は負のオフセット電圧である。

【0105】

【数 12】

40

$$I_{OUT3} = I_O \cdot \tanh\left(\frac{V_{IN} - 2 \cdot V_K}{2 \cdot V_T}\right) \quad (\text{式 } 12)$$

【0106】

上記の説明において、図 15 に示したグラフではオフセット電圧 $V_K = 5 \cdot V_T$ としてい

50

るが、本実施形態では V_K は $5 \cdot V_T$ を中心として $2 \cdot V_T$ から $8 \cdot V_T$ の範囲に設定されることを想定している。

【0107】

次に、図13に示すパルス発生回路において、パルスが生成される原理について説明する。

【0108】

図13では、第1、第4及び第5の各差動対121、124、125の出力電流からそれぞれ第2及び第3の差動対122及び123の出力電流を減ずるような極性で接続されている。

【0109】

この接続により、第1、第4及び第5の各差動対121、124、125の差動出力電流の合計から、第2及び第3の差動対122及び123の差動出力電流が差し引かれるように合成される。したがって、図16に示すように、入力電圧 V_{in} がゼロクロスするとき出力電流にパルスを発生する。また、入力端子171－172間の入力電圧 V_{in} と出力端子180と181の差動出力電流 I_{OUT} は以下の式13に示す関係になる。

【0110】

【数13】

$$I_{OUT} = I_{OUT1} - I_{OUT2} - I_{OUT3} + I_{OUT4} + I_{OUT5} \quad (\text{式13})$$

【0111】

図示の波形は位相変調方式のパルス波形に相当する。したがって、本実施形態によれば、各差動対からなるパルス発生回路を半導体集積回路により構成して小型化及び低電圧動作を実現することができる。

【0112】

したがって、本実施形態によれば、2サイクル・パルスを生成するパルス発生回路をバイポーラ又はMOSトランジスタからなる差動対で構成することができるので、半導体集積回路により構成して小型化及び低電圧動作を実現することができる。

【0113】

勿論、パルス発生装置を構成する差動対の個数並びにこれらに対応する正負のオフセット電圧重畳部を追加していくことにより、UWB伝送のインパルス信号として利用可能な任意のNサイクル・パルスを発生するパルス発生装置を構成することができる。

【0114】

第6の実施形態：

図17には、本発明の第6の実施形態に係るパルス発生回路の構成を示している。

【0115】

図17に示すように、本実施形態に係るパルス発生回路は、電流源111からの電流 $2I_O$ で駆動される第1の差動対121と、各電流源112及び113から供給される電流 $2I_O$ で駆動される第2の差動対122及び第3の差動対123と、各電流源114及び115からの定電流源111の半分の電流 I_O で駆動される第4の差動対124及び第5の差動対125とで構成される。

【0116】

同図に示す例では、信号源135を入力端子171と直列に挿入することで、このパルス発生回路全体にオフセット電圧を与えるように構成されている。すなわち、第1乃至第5の差動対121、122、123、124、125に共通のオフセット電圧を重畳し、信号源135の電圧を変化させることにより、パルス位置のシフト機能を追加している。

【0117】

信号源135の電圧 V_S を負から正まで変化させることで、図18に示すようにパルス位置を前後にシフトさせることができる。この結果、高精度のパルス位置変調を実現することができる。

【0118】

したがって、本実施形態によれば、2サイクル・パルスを生成するパルス位置変調方式のパルス発生回路をバイポーラ又はMOSトランジスタからなる差動対で構成することができるので、半導体集積回路により構成して小型化及び低電圧動作を実現することができる。

【0119】

勿論、パルス発生装置を構成する差動対の個数並びにこれらに対応する正負のオフセット電圧重畳部を追加していくことにより、UWB伝送のインパルス信号として利用可能な任意のNサイクル・パルスを発生するパルス発生装置を構成することができる。

【0120】

第7の実施形態：

図19には、本発明の第7の実施形態に係るパルス発生回路の構成を示している。

【0121】

図19に示すように、本実施形態に係るパルス発生回路は、電流源111からの電流 $2I_O$ で駆動される第1の差動対121と、各電流源112及び113から供給される電流 $2I_O$ で駆動される第2の差動対122及び第3の差動対123と、各電流源114及び115からの定電流源111の半分の電流 I_O で駆動される第4の差動対124及び第5の差動対125とで構成される。

【0122】

さらに、このパルス発生回路の出力端子181と182に対して、第6の差動対141と第7の差動対142で構成される乗算回路が装荷されている。

【0123】

パルス発生装置の出力端子181で駆動される第6の差動対141を構成する一方のトランジスタ141Aのベースは入力端子173に接続され、他方のトランジスタ141Bのベースは入力端子174に接続されている。また、パルス発生装置の出力端子182で駆動される第7の差動対142を構成する一方のトランジスタ142Aのベースは入力端子173に接続され、他方のトランジスタ142Bのベースは入力端子174に接続されている。入力端子173及び174からは、所定の電位差 V_M を持つ変調信号が入力される。

【0124】

第6の差動対141と第7の差動対142で構成されるこの乗算回路は、2サイクル・パルスの極性を反転させる機能を持つ。この結果、変調信号162によって高精度のバイフェーズ変調を行なえるようにしたパルス発生及び変調回路が実現する。

【0125】

したがって、本実施形態によれば、2サイクル・パルスを生成するバイフェーズ変調方式のパルス発生回路をバイポーラ又はMOSトランジスタからなる差動対で構成することができるので、半導体集積回路により構成して小型化及び低電圧動作を実現することができる。

【0126】

勿論、パルス発生装置を構成する差動対の個数並びにこれらに対応する正負のオフセット電圧重畳部を追加していくことにより、UWB伝送のインパルス信号として利用可能な任意のNサイクル・パルスを発生するパルス発生装置を構成することができる。

【0127】

また、本実施形態に係るパルス発生回路によれば、各差動対に入力電圧を供給する信号源として低い周波数のシンセサイザを利用することができる。通常のUWBパルス発生回路では高周波のシンセサイザ（例えば、3GHz～10GHz）が必要であるが、図1に示

10

20

30

40

50

すような回路構成によれば、例えば700MHz程度の低い周波数のシンセサイザを利用することができる。その効果は、低消費電力化、並びに、仮に漏洩が生じてもフィルタで容易に低減させることができるという点にある。

【0128】

[追補]

以上、特定の実施形態を参照しながら、本発明について詳解してきた。しかしながら、本発明の要旨を逸脱しない範囲で当業者が該実施形態の修正や代用を成し得ることは自明である。すなわち、例示という形態で本発明を開示してきたのであり、本明細書の記載内容を限定的に解釈するべきではない。本発明の要旨を判断するためには、冒頭に記載した特許請求の範囲の欄を参酌すべきである。

10

【0129】

【発明の効果】

以上詳記したように、本発明によれば、UWB伝送用のインパルス信号として利用される高精度のパルスが発生することができる、優れたパルス発生装置を提供することができる。

【0130】

また、本発明によれば、小型化及び半導体集積回路に適した低電圧動作が可能な、優れたパルス発生装置を提供することができる。

【0131】

本発明によれば、パルス発生回路をバイポーラ又はMOSトランジスタで構成することができるので、半導体集積回路により構成して小型化を実現することができる。また、従来例に見られるような高電圧が不要なので、3V以下の低電圧動作が可能になる。

20

【0132】

また、第3及び第7の実施形態に示したように、乗算回路を装荷することにより、バイフェーズ変調が容易に可能であり、さらに第2及び第6の実施形態に示したようにパルス位置を前後にシフトさせることが可能なので、パルス位置変調を実現することが可能である。

【0133】

また、本発明によれば差動信号を入力する入力部として低い周波数のシンセサイザを使用することができる。すなわち、通常のUWBパルス発生回路では高周波のシンセサイザ（例えば、3GHz～10GHz）が必要であるのに対して、本発明によれば、例えば700MHz程度の低い周波数のシンセサイザを利用することができる。その効果は、低消費電力化、並びに、仮に漏洩が生じてもフィルタで容易に低減させることができるという点にある。

30

【図面の簡単な説明】

【図1】本発明の第1の実施形態に係るパルス発生回路を示した図である。

【図2】図1に示したパルス発生回路を構成する各差動対の入力電圧と出力電流の関係を示した図である。

【図3】本発明の第1の実施形態に係るパルス発生回路の各差動対からの出力波形を示した図である。

40

【図4】図1に示したパルス発生回路を構成する各差動対の出力電流を合成して得られる回路出力波形を示した図である。

【図5】本発明の第2の実施形態に係るパルス発生回路を示した図である。

【図6】本発明の第2の実施形態に係るパルス発生回路の出力波形を示した図である。

【図7】本発明の第3の実施形態に係るパルス発生回路を示した図である。

【図8】本発明の第3の実施形態に係るパルス発生回路の出力波形を示した図である。

【図9】本発明の第4の実施形態に係るパルス発生回路を示した図である。

【図10】モノサイクル・パルス波形を示した図である。

【図11】従来のモノサイクル・パルスのスペクトラム、及び5GHzより上に周波数変換した単側波帯のスペクトラムを示した図である。

50

【図 1 2】図 1 1 に示した、単側波帯のスペクトラムの時間波形を示した図である。

【図 1 3】本発明の第 5 の実施形態に係るパルス発生回路を示した図である。

【図 1 4】図 1 3 に示したパルス発生回路を構成する各差動対の入力電圧と出力電流の関係を示した図である。

【図 1 5】本発明の第 5 の実施形態に係るパルス発生回路の各差動対からの出力波形を示した図である。

【図 1 6】1 3 に示したパルス発生回路を構成する各差動対の出力電流を合成して得られる回路出力波形を示した図である。

【図 1 7】本発明の第 6 の実施形態に係るパルス発生回路を示した図である。

【図 1 8】本発明の第 6 の実施形態に係るパルス発生回路の出力波形を示した図である。 10

【図 1 9】本発明の第 7 の実施形態に係るパルス発生回路を示した図である。

【符号の説明】

1 1 , 1 2 , 1 3 … 定電流源

2 3 … 第 1 の差動対

2 6 … 第 2 の差動対

2 9 … 第 3 の差動対

3 2 … 正のオフセット電圧

3 3 … 負のオフセット電圧

3 4 … 信号源

4 3 … 第 4 の差動対

4 6 … 第 5 の差動対

6 2 … 変調信号

7 1 , 7 2 … 入力端子

8 1 , 8 2 … 出力端子

1 1 1 , 1 1 2 , 1 1 3 , 1 1 4 , 1 1 5 … 定電流源

1 2 1 … 第 1 の差動対

1 2 2 … 第 2 の差動対

1 2 3 … 第 3 の差動対

1 2 4 … 第 4 の差動対

1 2 5 … 第 5 の差動対


1 2 6 … 第 6 の差動対

1 2 7 … 第 7 の差動対


20

30


【図 1】




【図 2】




【図 3】




【図 4】




【図 6】




【図 5】




【図 7】




【図 8】




【図 9】




【図 10】




【図 1 1】




【図 1 2】




【図 1 3】




【図 1 5】




【図 1 4】




【図 16】




【図 18】



【図 17】



【図 19】



フロントページの続き

Fターム(参考) 5J066 AA01 AA12 AA21 CA37 CA87 CA91 CA92 FA09 FA15 HA02
HA10 KA00 KA02 KA05 ND04 ND22 ND23 PD02 SA13 TA02
TA03 TA06
5J500 AA01 AA12 AA21 AC37 AC87 AC91 AC92 AF09 AF15 AH02
AH10 AK00 AK02 AK05 AS13 AT02 AT03 AT06 DN04 DN22
DN23 DP02
5K022 EE02 EE14 EE21
5K029 AA13 AA18 EE11 FF03