

(12) 特許協力条約に基づいて公開された国際出願

(19) 世界知的所有権機関
国際事務局

(43) 国際公開日
2017年6月8日(08.06.2017)



(10) 国際公開番号
WO 2017/094835 A1

- (51) 国際特許分類:
H01G 4/33 (2006.01) H01G 4/12 (2006.01)
- (21) 国際出願番号: PCT/JP2016/085722
- (22) 国際出願日: 2016年12月1日(01.12.2016)
- (25) 国際出願の言語: 日本語
- (26) 国際公開の言語: 日本語
- (30) 優先権データ:
特願 2015-235822 2015年12月2日(02.12.2015) JP
- (71) 出願人: 株式会社村田製作所(MURATA MANUFACTURING CO., LTD.) [JP/JP]; 〒6178555 京都府長岡京市東神足1丁目10番1号 Kyoto (JP).
- (72) 発明者: 芦峰 智行(ASHIMINE, Tomoyuki); 〒6178555 京都府長岡京市東神足1丁目10番1号 株式会社村田製作所内 Kyoto (JP). 進藤 智(SHINDO, Satoshi); 〒6178555 京都府長岡京市東神足1丁目10番1号 株式会社村田製作所内 Kyoto (JP). 竹島 裕(TAKESHIMA, Yutaka); 〒6178555 京都府長岡京市東神足1丁目10番1号 株式会社村田製作所内 Kyoto (JP).
- (74) 代理人: 梁瀬 右司, 外(YANASE, Yuji et al.); 〒5300047 大阪府大阪市北区西天満5丁目1番19号 高木ビル4階 Osaka (JP).

- (81) 指定国 (表示のない限り、全ての種類の国内保護が可能): AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
- (84) 指定国 (表示のない限り、全ての種類の広域保護が可能): ARIPO (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW), ユーロピア (AM, AZ, BY, KG, KZ, RU, TJ, TM), ヨーロッパ (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR), OAPI (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).


添付公開書類:

— 国際調査報告 (条約第21条(3))

(54) Title: THIN-FILM DEVICE AND METHOD FOR MANUFACTURING THIN-FILM DEVICE

(54) 発明の名称: 薄膜デバイスおよび薄膜デバイスの製造方法

図1



(57) Abstract: A diffusion layer is formed between an insulation substrate and a thin-film buffer layer, and peeling of the thin-film buffer layer is prevented. A thin-film device 1 is provided with: an insulation substrate 2; a thin-film capacitor 5 provided on the insulation substrate 2 interposed by a thin-film buffer layer 4, which is laminated on one main surface of the insulation substrate 2; an insulation and protection layer 6 laminated onto the one main surface of the insulation substrate 2 so as to cover the thin-film capacitor 5; lead-out electrodes 7a, 7b from the thin-film capacitor 5; outer electrodes 8a, 8b; and a surface covering layer 9 for covering the surface of the thin-film device 1. A diffusion layer 3 is formed between the insulation substrate 2 and the thin-film buffer layer 4. The outer electrodes 8a, 8b and the thin-film capacitor 5 are electrically connected via the lead-out electrodes 7a, 7b. The diffusion layer 3 is an amorphous layer formed between an SiO₂ oxidized layer on the surface of the insulation substrate 2 and the thin-film buffer layer 4, at least one type of element among the constituent elements of the SiO₂ oxidized layer and the thin-film buffer layer 4 diffusing in said diffusion layer.

er 3.

(57) 要約:

[続葉有]

WO 2017/094835 A1



絶縁基板と薄膜バッファ層との間に拡散層を形成し、薄膜バッファ層の剥がれを防止する。 薄膜デバイス1は、絶縁基板2と、該絶縁基板2の一方主面上に積層された薄膜バッファ層4を介して絶縁基板2に設けられた薄膜キャパシタ5と、絶縁基板2の一方主面に薄膜キャパシタ5を被覆するように積層された絶縁保護層6と、薄膜キャパシタ5からの引出電極7aおよび7bと、外部電極8aおよび8bと、薄膜デバイス1の表面を覆う表面被覆層9とを備える。絶縁基板2と薄膜バッファ層4との間には、拡散層3が形成される。また、外部電極8aおよび8bと薄膜キャパシタ5とは、引出電極7aおよび7bを介して電氣的に接続されている。拡散層3は、絶縁基板2の表面のSiO₂酸化膜と薄膜バッファ層4との間に、互いの構成元素のうちそれぞれ少なくとも1種類の元素が拡散して形成された、非晶質の層である。

明 細 書

発明の名称： 薄膜デバイスおよび薄膜デバイスの製造方法

技術分野

[0001] 本発明は、基板上に薄膜配線層が形成された薄膜デバイスとその製造方法に関する。

背景技術

[0002] 従来、絶縁基板の一方主面上に薄膜キャパシタが形成された薄膜デバイスが知られている。例えば、図4に示すように、特許文献1に記載の薄膜デバイス100は、シリコン基板101と、シリコン基板101に積層されたバッファ層102と、バッファ層102に積層された底部電極103と、底部電極103に積層された強誘電体層104と、強誘電体層104に積層された上部電極105とを備え、底部電極103、強誘電体層104、および上部電極105が薄膜キャパシタとして機能している。この場合、シリコン基板101は、シリコン層101aと、該シリコン層101aの一方主面に形成された二酸化シリコン層101bとで構成され、二酸化シリコン層101b上に、バッファ層102が積層される。バッファ層102は、例えば、ストロンチウムビスマスタントレート等のペロブスカイト状の層状超格子材料を含む。また、底部電極103はバッファ層102側の接着金属部103aと、強誘電体層104側の貴金属部103bとで構成されており、接着金属部103aにより貴金属部103bとバッファ層102との接着強度の向上が図られている。なお、貴金属部103bおよび上部電極105は、例えば白金等の貴金属で形成され、接着金属部103aは例えば、チタン等で形成される。この構成によると、バッファ層102の形成により、これに積層された底部電極103や上部電極105の表面の凹凸がなくなるため、顕著な分極性能の向上を実現できる。また、バッファ層102により、底部電極103とシリコン基板101間の接着強度が向上する。

先行技術文献

特許文献

[0003] 特許文献1：特表平 1 1－5 1 1 2 9 3 号公報

発明の概要

発明が解決しようとする課題

[0004] しかしながら、この種の薄膜デバイスのように、基板と配線層の間にバッファ層のような密着層を形成した場合であっても、密着層が基板から剥離してしまうことがあり、このような場合には、配線層も基板から剥がれてしまうため、例えばショート不良などの配線層の剥がれに起因する不具合が発生するおそれがある。

[0005] 本発明は、上記した課題に鑑みてなされたものであり、基板と薄膜バッファ層との間に拡散層を形成することで、基板と薄膜バッファ層を強固に密着させ、薄膜バッファ層の剥がれの発生を低減することを目的とする。

課題を解決するための手段

[0006] 上記した目的を達成するために、本発明の薄膜デバイスは、基板と、前記基板に積層された薄膜バッファ層と、前記薄膜バッファ層に積層された第1配線層と、を備え、前記基板と前記薄膜バッファ層との間に、互いの構成元素のうちそれぞれ少なくとも1種類の元素を含む拡散層が形成されていることを特徴としている。

[0007] この構成によると、拡散層により基板と薄膜バッファ層が強固に密着するため、薄膜バッファ層の剥がれを低減することができる。また、薄膜バッファ層の剥がれが低減することで、薄膜バッファ層に積層された第1配線層の剥がれも低減でき、これにより第1配線層の剥がれに起因するショート不良を防止することができる。

[0008] また、前記薄膜バッファ層は結晶層であり、前記拡散層は非晶質層であってもよい。この場合、薄膜バッファ層が結晶構造であることにより、例えば、基板の構成元素が第1配線層に拡散するのを防止することができる。

[0009] また、前記基板は、表面にSiO₂酸化膜を有するSi基板であり、前記

薄膜バッファ層は (B a, S r) T i O₃を含み、前記第1配線層はP tを含んでいてもよい。この場合、(B a, S r) T i O₃を含む薄膜バッファ層は、S i基板とP tを含む第1配線層とを密着させる層として好適である。

[0010] また、前記第1配線層に積層された誘導体層と、前記誘導体層に積層された第2配線層と、をさらに備え、前記第1配線層を一方電極とし、前記第2配線層を他方電極とする薄膜キャパシタが形成されていてもよい。この場合、薄膜バッファ層の基板からの剥がれによる第1配線層の剥がれを低減できるため、第1配線層の剥がれに起因する、キャパシタの分極性能の低下やショート不良を防止することができる。また、薄膜バッファ層を (B a, S r) T i O₃の結晶層とすることで、基板の構成元素が誘電体層に拡散するのを防止できるため、薄膜キャパシタの特性低下を抑制することができる。

[0011] また、本発明の薄膜デバイスの製造方法は、表面にS i O₂酸化膜が形成されたS i基板の当該表面に、(B a, S r) T i O₃を含む薄膜バッファ層を成膜する工程と、250℃以上600℃未満の温度で熱処理を行うことにより、前記S i基板と前記薄膜バッファ層との間に、互いの構成元素のうちそれぞれ少なくとも1種類の元素を有する拡散層を形成する工程と、600℃以上800℃以下の温度で熱処理を行うことにより、前記薄膜バッファ層の結晶化を行う工程と、前記薄膜バッファ層にP tを含む第1配線層を成膜する工程とを備えることを特徴としている。

[0012] この構成によると、S i基板と薄膜バッファ層との間に拡散層が形成されるため、基板と薄膜バッファ層が強固に密着した薄膜デバイスを製造することができる。

[0013] また、発明の薄膜デバイスの製造方法は、前記第1配線層上に、(B a, S r) T i O₃を含む誘電体層を成膜した後、該誘電体層上にP tを含む第2配線層を成膜することにより、前記第1配線層を一方電極とし、前記第2配線層を他方電極とする薄膜キャパシタを形成する工程をさらに備えていてもよい。

[0014] この構成によると、S i 基板と薄膜バッファ層との間に拡散層が形成されるため、基板と薄膜バッファ層が強固に密着する。そのため、第1配線層の剥がれが生じず、ショート不良が発生しにくい薄膜キャパシタを製造することができる。また、薄膜バッファ層を結晶化する工程を備えるため、S i 基板中のS i が誘電体層に拡散するのを防止でき、これにより、S i の誘電体層への拡散に起因する薄膜キャパシタの特性低下を低減することができる。

発明の効果

[0015] 本発明によれば、拡散層により基板と薄膜バッファ層が強固に密着するため、薄膜バッファ層の剥がれを低減することができる。薄膜バッファ層の剥がれが低減されることで、薄膜バッファ層に積層された第1配線層が基板から剥がれる不具合を低減することができる。

図面の簡単な説明

[0016] [図1]本発明の一実施形態に係る薄膜デバイスの断面図である。

[図2]本実施形態の薄膜デバイスおよび従来の薄膜デバイスの断面の透過型電子顕微鏡（TEM）写真である。

[図3]本実施形態の薄膜デバイスおよび従来の薄膜デバイスの断面の透過型電子顕微鏡（TEM）写真および当該断面のエネルギー分散型X線分析装置（EDX）によるBaおよびSiのマッピング写真である。

[図4]従来の薄膜デバイスの断面図である。

発明を実施するための形態

[0017] 本発明の一実施形態に係る薄膜デバイス1について、図1～3を参照して説明する。なお、図1は薄膜デバイス1の断面図、図2（a）は本実施形態の薄膜デバイス1のTEM写真、図2（b）は従来の薄膜デバイスの断面のTEM写真、図3（a）は本実施形態の薄膜デバイス1の断面のEDXによるBaおよびSiマッピング写真、図3（b）は従来の薄膜デバイスの断面のEDXによるBaおよびSiのマッピング写真を示す。

[0018] この実施形態に係る薄膜デバイス1は、図1に示すように、絶縁基板2と、該絶縁基板2の一方主面上に積層された薄膜バッファ層4と、該薄膜バッ

ファ層 4 上に設けられた薄膜キャパシタ 5 と、絶縁基板 2 の一方主面に薄膜キャパシタ 5 を被覆するように積層された絶縁保護層 6 と、薄膜キャパシタ 5 からの引出電極 7 a, 7 b と、引出電極 7 a, 7 b に接続された外部電極 8 a, 8 b と、外部電極 8 a, 8 b が露出した状態で絶縁保護層 6 の表面を覆う表面被覆層 9 とを備える。

[0019] 絶縁基板 2 は、例えば S i 基板であり、表面（一方主面）に S i O₂ 酸化膜 2 a が形成されている。

[0020] 薄膜バッファ層 4 は、例えば、チタン酸バリウムストロンチウム（（B a, S r）T i O₃；以下、「B S T」という）で形成され、薄膜キャパシタ 5 の下部電極 5 a（本発明の「第 1 配線層」に相当）と絶縁基板 2 との密着強度の補強および絶縁基板 2 の S i の薄膜キャパシタ 5 の誘電体層 5 b への拡散を防止する機能を備える。薄膜バッファ層 4 の厚みは、1 0 n m 以上 2 0 0 n m 以下であることが好ましい。なお、この実施形態では、薄膜バッファ層 4 が、B S T の結晶相で形成されている。

[0021] 拡散層 3 は、絶縁基板 2 の表面の S i O₂ 酸化膜 2 a と薄膜バッファ層 4 との間に、互いの構成元素のうちそれぞれ少なくとも 1 種類の元素が拡散して形成されたものであり、この実施形態では、非晶質（アモルファス）相の層である。この拡散層 3 は、S i O₂ 酸化膜 2 a と薄膜バッファ層 4 の互いの構成元素の拡散で形成されることにより、絶縁基板 2 と薄膜バッファ層 4 との密着層として機能する。なお、薄膜バッファ層 4 および S i O₂ 酸化膜 2 a それぞれと、拡散層 3 との間には、厳密な界面が形成されていなくてもよい。また、拡散層 3 の構成元素の分布量には傾斜があってもよい。なお、拡散層 3 の厚みは 5 n m 以上 1 0 0 n m 以下であることが好ましい。

[0022] 薄膜キャパシタ 5 は、下部電極 5 a、誘電体層 5 b および上部電極 5 c（本発明の「第 2 配線層」に相当）を備え、薄膜デバイス 1 に形成された容量部として機能する。この場合、上部電極 5 c および下部電極 5 a はいずれも P t 膜で形成され、誘電体層 5 b は B S T で形成されており、下部電極 5 a、誘電体層 5 b、上部電極 5 c の順に薄膜バッファ層 4 上に積層される。こ

こで、下部電極 5 a は本発明の「一方電極」に相当し、上部電極 5 c が、本発明の「他方電極」に相当する。なお、誘電体層 5 b を形成する材料は B S T に限らず、B a T i O₃、S r T i O₃、P b T i O₃、S i O₂ 誘電体など、種々の誘電体材料を使用することができる。また、上部電極 5 c および下部電極 5 a も、誘電体材料の種類に応じて、例えば、C u 膜、A l 膜、T i 膜を使用してもよい。

[0023] 絶縁保護層 6 は、絶縁基板 2 側に配置された無機保護層 6 a と、該無機保護層 6 a に積層された有機保護層 6 b の 2 層構造で形成される。このとき、無機保護層 6 a は、例えば S i O₂ で形成することができ、有機保護層 6 b は、例えば、感光性ポリイミド系樹脂で形成することができる。

[0024] 絶縁保護層 6 の上面には、下部電極 5 a を覗くように貫通孔が設けられており、この貫通孔に外部電極 8 a と下部電極 5 a とを接続する引出電極 7 a が形成される。絶縁保護層 6 の上面には、上部電極 5 c を覗くようにさらに貫通孔が設けられ、この貫通孔に外部電極 8 b と上部電極 5 c とを接続する引出電極 7 b が形成される。なお、引出電極 7 a, 7 b は、いずれも、例えばスパッタ法による C u / T i 膜で形成することができる。また、絶縁保護層 6 の上面に露出した引出電極 7 a, 7 b それぞれの表面には、N i / A u めっきが施されることにより、外部電極 8 a, 8 b が形成される。

[0025] また、引出電極 7 a, 7 b および外部電極 8 a, 8 b の周縁部を被覆するように、絶縁保護層 6 の一方主面に表面被覆層 9 が設けられている。表面被覆層 9 は、例えば、ソルダーレジスト等のエポキシ樹脂で形成することができる。

[0026] (薄膜デバイスの製造方法)

次に、本発明の薄膜デバイス 1 の製造方法の一例について説明する。まず、熱酸化法により S i O₂ 酸化膜 2 a が表面に形成された絶縁基板 2 の一方主面に、(B a, S r) T i O₃ 溶液 (B S T 溶液) をスピンコート法により塗布する。次に、絶縁基板 2 にホットプレートにより 200℃ で約 3 分間の熱処理を施し、B S T 溶液中の溶媒成分を除去する。なお、絶縁基板 2 の

表面に形成されるS i O₂酸化膜2 aの膜厚は、5 0 n m以上1 2 0 0 n m以下程度が好ましい。

[0027] 続いて、ホットプレートにより2 5 0℃以上6 0 0℃未満（代表的には4 0 0℃程度）で約3分間の熱処理（第1の熱処理）を施し、絶縁基板2のS i O₂酸化膜2 aと薄膜バッファ層4との間に拡散層3を形成する。さらに、ホットプレートにより6 0 0℃以上8 0 0℃以下（代表的には6 6 0℃）で約3分間の熱処理（第2の熱処理）を施し、薄膜バッファ層4のB S Tの緻密化および結晶化を行う。なお、第1および第2の熱処理の時間は、たとえば、0. 5分以上2 0分以下の範囲で、それぞれ適宜変更可能である。

[0028] ところで、図2は、第1の熱処理を実施した本実施形態の薄膜デバイス1（図2（a）参照）、および第1の熱処理を実施しない方法で製造した従来の薄膜デバイス（図2（b）参照）それぞれの断面を透過電子顕微鏡（T E M）で撮影した画像である。これによると、従来の薄膜デバイスでは、図2（b）に示すように、薄膜バッファ層4とS i O₂酸化膜2 aの間には明確な境界があり、この境界には拡散層が形成されていないことが分かる。これに対して、本実施形態の薄膜デバイス1では、図2（a）に示すように、薄膜バッファ層4とS i O₂酸化膜2 aの間に明確な境界がなく、両層の間に拡散層3が形成されているのが分かる。

[0029] また、図3（a）の左図は、図2（a）と同じもので、本実施形態の薄膜デバイス1の断面のT E M画像、中図は、左図のE D XによるB aのマッピング、右図は、左図のE D XによるS iのマッピングを示す。また、図3（b）の左図は、図2（b）と同じもので、従来の薄膜デバイスの断面のT E M画像、中図は、左図のE D XによるB aのマッピング、右図は、左図のE D XによるS iのマッピングを示したものである。これによると、従来の薄膜デバイスでは、S i O₂酸化膜2 aの領域には、薄膜バッファ層4の構成元素であるB aが略存在しないことが分かる（図3（b）中図参照）。また、薄膜バッファ層4の領域には、S i O₂酸化膜2 aの構成元素であるS iが略存在しないことが分かる（図3（b）右図参照）。すなわち、両層の間

には拡散層が形成されていないことが分かる。これに対して、本実施形態の薄膜デバイス1では、 SiO_2 酸化膜2aの領域には、薄膜バッファ層4の構成元素であるBaが存在し（図3（a）中図参照）、薄膜バッファ層4と SiO_2 酸化膜2aの間に、 SiO_2 酸化膜2aの構成元素であるSiと薄膜バッファ層4の構成元素であるBaとが存在する拡散層3が形成されていることが分かる。なお、図示省略しているが、拡散層3には、薄膜バッファ層4の他の構成元素である、SrやTiも存在している。

[0030] なお、従来の薄膜デバイスでは、第1の熱処理を行わずに第2の熱処理のみを行って薄膜バッファ層4の結晶化および緻密化が行われるが、この場合は、再度第1の熱処理を行っても、本実施形態の拡散層3が形成されないことが分かっている。これは、第2の熱処理のみの場合、温度を一気に第2の熱処理温度まで上昇させるため、薄膜バッファ層4のBSTを構成する元素が拡散する前にBSTの結晶化温度に達してしまい、それ以上拡散が起こらないためであると考えられる。なお、従来の薄膜デバイスの薄膜バッファ層4および本実施形態の薄膜バッファ層4はいずれもBSTの結晶相で形成され、本実施形態の拡散層3は非晶質相で形成されていることが、X線回折装置による分析で分かっている。また、図2および図3によると、拡散層3は、主に第1の熱処理前の SiO_2 酸化膜側に形成されているが、薄膜バッファ層4の構成元素が SiO_2 酸化膜側に拡散する速度が、 SiO_2 酸化膜の構成元素が薄膜バッファ層4側に拡散する速度よりも速いことに起因する。

[0031] 製造方法の説明に戻って、拡散層3を形成した後は、薄膜バッファ層4の一方主面に、スパッタ法によりPt膜を成膜して下部電極5aを形成する。続いて、誘電体膜5bを形成するために、BST溶液をスピンコート法によりPt膜上に塗布した後、ホットプレートによりBST溶液中の溶媒成分を除去するために150℃以上250℃以下（代表的には200℃）で約3分間の熱処理を施し、さらにBSTの緻密化および結晶化を行うために500℃以上800℃以下（代表的には600℃）で約3分間の熱処理（仮焼）を施す。

- [0032] 次に、誘電体層 5 b の一方主面にスパッタ法により P t 膜を成膜して上部電極 5 c を形成する。次に、絶縁基板 2 の一方主面の全体に形成された下部電極 5 a、誘電体層 5 b および上部電極 5 c を、それぞれ所定の形状にするためにドライエッチングにより加工する。その後、860℃の熱処理（本焼）を施し、誘電体層 5 b の B S T 結晶成長を行って誘電体層 5 b の特性を発揮できるようにする。
- [0033] 次に、絶縁基板 2 の一方主面に、薄膜キャパシタ 5 を被覆するように、絶縁保護層 6 を形成する。この場合、無機保護層 6 a、有機保護層 6 b の順に積層する。
- [0034] 次に、絶縁保護層 6 の所定の位置に各引出電極を形成するためのビア（貫通孔）加工を行う。ビアが形成されたら、スパッタ法により C u / T i 膜を成膜し、該 C u / T i 膜をエッチングにより所定のパターンに形成して、引出電極 7 a および 7 b を形成する。さらに、引出電極 7 a および 7 b のそれぞれの表面に、N i / A u めっきにより、外部電極 8 a および 8 b を形成する。
- [0035] 最後に、各引出電極 7 a、7 b および各外部電極 8 a、8 b の周縁部を被覆するように、絶縁保護層 6 の一方主面にエポキシ樹脂等の表面被覆層 9 を形成して、薄膜デバイス 1 が完成する。
- [0036] したがって、上記した実施形態によれば、絶縁基板 2 と薄膜バッファ層 4 との間に拡散層 3 を形成することで、絶縁基板 2 と薄膜バッファ層 4 が強固に密着するため、薄膜バッファ層 4 の剥がれを防止することができる。そのため、薄膜バッファ層 4 に積層された下部電極 5 a を含む薄膜キャパシタ 5 においても、構造不良の発生を防止することができるとともに、薄膜デバイス 1 のショート不良の発生も低減できる。
- [0037] なお、上述したように、拡散層 3 の厚みは 5 n m 以上 100 n m 以下であることが好ましい。拡散層 3 の厚みが 5 n m を下回ると絶縁基板 2 と薄膜バッファ層 4 との密着性が低下し、薄膜バッファ層 4 やその上の配線層が剥がれてしまう可能性がある。その厚みが 100 n m を上回ると膜応力（拡散層

自身が持つ応力)により薄膜バッファ層4やその上の配線層が剥がれてしまう可能性がある。

[0038] また、上述したように、薄膜バッファ層4の厚みは10nm以上200nm以下であることが好ましい。薄膜バッファ層4の厚みが10nmを下回ると連続膜が形成されず、部分的に密着性が取れなくなってしまうことがあり、その厚みが200nmを上回ると膜応力(薄膜バッファ層自身が持つ応力)により剥がれが生じることがある。

[0039] また、薄膜バッファ層4を結晶層とすることで、絶縁基板2の構成元素が薄膜バッファ層4および下部電極5aを介して誘電体層5b中に拡散することを防止できるため、分極性能等の薄膜キャパシタ5の特性低下が生じるのを防止できる。

[0040] また、250℃以上600℃未満の温度で熱処理を施すことで、BSTを結晶化させずに拡散層3を形成することができる。つまり、250℃以上600℃未満で所定時間保持すること(第1の熱処理)により、BSTの結晶化が進む前にBSTを拡散させ、拡散したBSTとSiO₂とを反応させて反応相(拡散層)を形成することができ、さらに、600℃以上800℃以下で所定時間保持すること(第2の熱処理)により、バッファ層におけるBSTの結晶化を進めることができる。言い換えると、第1の熱処理は、SiやBaの拡散開始温度以上、かつ、BSTの結晶化開始温度未満の温度範囲であり、拡散したBSTとSiO₂とが化学的に反応して反応相を形成する反応相形成温度である。

[0041] なお、本発明は上記した各実施形態に限定されるものではなく、その趣旨を逸脱しない限りにおいて、上記したもの以外に種々の変更を行なうことが可能である。例えば、上記した実施形態では、薄膜デバイス1が薄膜キャパシタ5を備える場合について説明したが、これに限らず、絶縁基板2と配線層との間に薄膜バッファ層4のような密着層が形成される構成であれば、本発明を適用することができる。

[0042] また、上記した実施形態では、Si基板の表面にSiO₂酸化膜2aが形

成される場合について説明したが、 SiO_2 酸化膜2 aが形成されていない構成であってもよい。

産業上の利用可能性

[0043] 本発明は、絶縁基板と配線層との間に薄膜バッファ層を有する種々の薄膜デバイスに適用することができる。

符号の説明

[0044]	1	薄膜デバイス
	2	絶縁基板
	3	拡散層
	4	薄膜バッファ層
	5	薄膜キャパシタ
	6	絶縁保護層
	7 a, 7 b	引出電極
	8 a, 8 b	外部電極
	9	表面被覆層


請求の範囲

- [請求項1] 基板と、
 前記基板に積層された薄膜バッファ層と、
 前記薄膜バッファ層に積層された第1配線層と、を備え、
 前記基板と前記薄膜バッファ層との間に、互いの構成元素のうちそれぞれ少なくとも1種類の元素を含む拡散層が形成されていることを特徴とする薄膜デバイス。
- [請求項2] 前記薄膜バッファ層は結晶層であり、
 前記拡散層は非晶質層であることを特徴とする請求項1に記載の薄膜デバイス。
- [請求項3] 前記基板は、表面にSiO₂酸化膜を有するSi基板であり、
 前記薄膜バッファ層は(Ba, Sr)TiO₃を含み、
 前記第1配線層はPtを含むことを特徴とする請求項1または2に記載の薄膜デバイス。
- [請求項4] 前記第1配線層に積層された誘導体層と、
 前記誘導体層に積層された第2配線層と、をさらに備え、
 前記第1配線層を一方電極とし、前記第2配線層を他方電極とする薄膜キャパシタが形成されていることを特徴とする請求項1ないし3のいずれかに記載の薄膜デバイス。
- [請求項5] 表面にSiO₂酸化膜が形成されたSi基板の当該表面に、(Ba, Sr)TiO₃を含む薄膜バッファ層を成膜する工程と、
 250℃以上600℃未満の温度で熱処理を行うことにより、前記Si基板と前記薄膜バッファ層との間に、互いの構成元素のうちそれぞれ少なくとも1種類の元素を有する拡散層を形成する工程と、
 600℃以上800℃以下の温度で熱処理を行うことにより、前記薄膜バッファ層の結晶化を行う工程と、
 前記薄膜バッファ層にPtを含む第1配線層を成膜する工程と、
 を備えることを特徴とする薄膜デバイスの製造方法。

[請求項6] 前記第1配線層上に、 $(\text{Ba}, \text{Sr})\text{TiO}_3$ を含む誘電体層を成膜した後、該誘電体層上にPtを含む第2配線層を成膜することにより、前記第1配線層を一方電極とし、前記第2配線層を他方電極とする薄膜キャパシタを形成する工程をさらに備えることを特徴とする請求項5に記載の薄膜デバイスの製造方法。


[図1]

図 1




[図2]

図 2




(b)



(a)


[図3]

図 3



[図4]

図 4



INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP2016/085722

A. CLASSIFICATION OF SUBJECT MATTER

H01G4/33(2006.01)i, H01G4/12(2006.01)i

According to International Patent Classification (IPC) or to both national classification and IPC

B. FIELDS SEARCHED

Minimum documentation searched (classification system followed by classification symbols)

H01G4/33, H01G4/12

Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched

Jitsuyo Shinan Koho	1922-1996	Jitsuyo Shinan Toroku Koho	1996-2017
Kokai Jitsuyo Shinan Koho	1971-2017	Toroku Jitsuyo Shinan Koho	1994-2017

Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)

C. DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
X	JP 2014-90077 A (Murata Mfg. Co., Ltd.), 15 May 2014 (15.05.2014), paragraphs [0057] to [0067]; fig. 1 (Family: none)	1-6
Y A	JP 2004-214589 A (Fujitsu Ltd.), 29 July 2004 (29.07.2004), paragraphs [0046] to [0057], [0070], [0143] to [0150], [0170]; fig. 1, 9 & US 2004/0130849 A1 paragraphs [0098] to [0111], [0126], [0218] to [0235]; fig. 5, 14 & US 2006/0250749 A1	1-4 5, 6

☒ Further documents are listed in the continuation of Box C.

☐ See patent family annex.

* Special categories of cited documents:

"A" document defining the general state of the art which is not considered to be of particular relevance
 "E" earlier application or patent but published on or after the international filing date
 "L" document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified)
 "O" document referring to an oral disclosure, use, exhibition or other means
 "P" document published prior to the international filing date but later than the priority date claimed

"T" later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention
 "X" document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone
 "Y" document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art
 "&" document member of the same patent family

Date of the actual completion of the international search
03 February 2017 (03.02.17)

Date of mailing of the international search report
14 February 2017 (14.02.17)

Name and mailing address of the ISA/
Japan Patent Office
3-4-3, Kasumigaseki, Chiyoda-ku,
Tokyo 100-8915, Japan

Authorized officer

Telephone No.

INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP2016/085722

C (Continuation). DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
Y A	JP 10-93036 A (Toshiba Corp.), 10 April 1998 (10.04.1998), paragraphs [0032] to [0034] (Family: none)	1-4 5, 6

A. 発明の属する分野の分類（国際特許分類（IPC））

Int.Cl. H01G4/33(2006.01)i, H01G4/12(2006.01)i

B. 調査を行った分野

調査を行った最小限資料（国際特許分類（IPC））

Int.Cl. H01G4/33, H01G4/12

最小限資料以外の資料で調査を行った分野に含まれるもの

日本国実用新案公報	1922-1996年
日本国公開実用新案公報	1971-2017年
日本国実用新案登録公報	1996-2017年
日本国登録実用新案公報	1994-2017年

国際調査で使用した電子データベース（データベースの名称、調査に使用した用語）

C. 関連すると認められる文献

引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求項の番号
X	JP 2014-90077 A（株式会社村田製作所）2014.05.15, 段落【0057】 - 【0067】, 図1（ファミリーなし）	1-6
Y A	JP 2004-214589 A（富士通株式会社）2004.07.29, 段落【0046】 - 【0057】, 【0070】, 【0143】 - 【0150】, 【0170】, 図1, 9 & US 2004/0130849 A1, [0098]-[0111], [0126], [0218]-[0235], FIG. 5, 14 & US 2006/0250749 A1	1-4 5, 6

☒ C欄の続きにも文献が列挙されている。

☐ パテントファミリーに関する別紙を参照。

* 引用文献のカテゴリー

「A」特に関連のある文献ではなく、一般的技術水準を示すもの
「E」国際出願日前の出願または特許であるが、国際出願日以後に公表されたもの
「L」優先権主張に疑義を提起する文献又は他の文献の発行日若しくは他の特別な理由を確立するために引用する文献（理由を付す）
「O」口頭による開示、使用、展示等に言及する文献
「P」国際出願日前で、かつ優先権の主張の基礎となる出願

の日の後に公表された文献

「T」国際出願日又は優先日後に公表された文献であって出願と矛盾するものではなく、発明の原理又は理論の理解のために引用するもの
「X」特に関連のある文献であって、当該文献のみで発明の新規性又は進歩性がないと考えられるもの
「Y」特に関連のある文献であって、当該文献と他の1以上の文献との、当業者にとって自明である組合せによって進歩性がないと考えられるもの
「&」同一パテントファミリー文献

国際調査を完了した日

03.02.2017

国際調査報告の発送日

14.02.2017

国際調査機関の名称及びあて先

日本国特許庁（ISA/J P）

郵便番号100-8915

東京都千代田区霞が関三丁目4番3号

特許庁審査官（権限のある職員）

佐久 聖子

5 D

3142

電話番号 03-3581-1101 内線 3551

C (続き) . 関連すると認められる文献		
引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求項の番号
Y A	JP 10-93036 A (株式会社東芝) 1998. 04. 10, 段落【0032】 - 【0034】 (ファミリーなし)	1-4 5, 6