

住居所地址：(中文/英文)

1. 雲林縣水林鄉水北村中庄路 39 號
2. 台北縣汐止市新台五路一段 104 號 8 樓
3. 桃園市建新街 463 巷 19-71 號
4. 新竹市大學路 1001 號, 交通大學電子資訊中心 414 室
5. 新竹市東區東山里 10 鄰, 培英街 29 巷 12 號 4 樓
6. 新竹市大學路 1003 巷 10 號 3F
7. 雲林縣水林鄉水北村中庄路 39 號

國 籍：(中文/英文)

1. ~ 3. 中華民國
4. 大陸地區
5. ~ 7. 中華民國

肆、聲明事項：

本案係符合專利法第二十條第一項 第一款但書或 第二款但書規定之期間，其日期為： 年 月 日。

◎本案申請前已向下列國家（地區）申請專利 主張國際優先權：

【格式請依：受理國家（地區）；申請日；申請案號數 順序註記】

1. 本案未在國外申請專利
- 2.
- 3.
- 4.
- 5.

主張國內優先權（專利法第二十五條之一）：

【格式請依：申請日；申請案號數 順序註記】

- 1.
- 2.

主張專利法第二十六條微生物：

國內微生物 【格式請依：寄存機構；日期；號碼 順序註記】

國外微生物 【格式請依：寄存國名；機構；日期；號碼 順序註記】

熟習該項技術者易於獲得，不須寄存。

玖、發明說明：

(一)發明所屬之技術領域

本發明係關於在晶格失配或熱失配之基板上異質磊晶高品質、大面積、高產能、低製造成本的薄膜技術；更特別地，其關於矽基板上成長 II-VI 族材料，例如硒化鋅之方法。該技術與方法可廣泛地應用在半導體元件、發光二極體元件之製造，及作為 IV 族材料與 II-VI 族材料之整合。

(二)先前技術

II-VI 族作為光電材料，例如發光二極體，係因其具有寬廣的能隙 (energy gap) 而受到重視，其中硒化鋅具有約 2.67 e-Volt 的能隙、其發光波長約 463 nm，屬於藍光範圍且為一般 III-V 族材料難以達到的短波，而成為產業與學術機構研發人員的探討目標。

目前硒化鋅元件之製作，以能匹配地成長於砷化鎵之基板上為主，其磊晶技術係以金屬有機化學氣相磊晶法 (MOCVD) 或分子束磊晶法 (MBE) 在晶格常數非常接近之 GaAs 上成長硒化鋅晶膜，成長方式有：1. 成長鋅 (Zn) 或硒 (Se) 緩衝層；2. 於硒化鋅磊晶薄膜及砷化鎵基板界面之處，成長砷化鎵鋁 ($Al_xGa_{1-x}As$) 或砷化鎵銻 ($In_xGa_{1-x}As$) 緩衝層。

然而這類成長技術的缺點包括：(1) 單晶的砷化鎵基板成本高、面積小 (目前常用的為 3 吋和 4 吋)，且其熱導係數小，容易影響到硒化鋅元件之應用；(2) 在砷化鎵上成長硒化鋅時，若成長溫度太高或經常處在高溫製程條件下，則其砷化鎵基板中之砷 (As) 或鎵 (Ga) 的原子會逐漸擴散

至硒化鋅的磊晶層中而成爲摻雜源，其結果將無法準確地控制摻雜層之厚度及其濃度。

用以替代上述砷化鎵基板材料的選擇是鍺基板或者矽基板。其中鍺基板的機械性質差而易碎且面積小(目前常用的爲 2 吋)，增加製程上的難度，另外單晶鍺基板的成本高，造成硒化鋅元件成本居高不下；相對可行的是日本松下公司所發展出一種亮度超出以往四倍之硒化鋅藍光二極體，其主要突破爲改進硒化鋅的電阻係數並採用矽作爲基板，大大簡化製程及降低硒化鋅長晶的成本；然而如果採取矽爲基板，則存在的困難是矽基板與硒化鋅之晶格常數約有 4.3% 的差異，會在硒化鋅磊晶層中形成大量的線差排 (threading dislocation)，並降低磊晶薄膜的單晶品質，而且在矽基板 (IV 族) 上直接成長硒化鋅 (II-VI 族)，由於是在非極性 (non-polar) 之基板上成長具有極性 (polar) 之磊晶層，因此產生反相區域使得此方法之技術難度昇高。

已發表的文獻，用以解決上述於矽基板上成長硒化鋅晶膜的技術，包括：(1) 利用大氣壓力-金屬有機化學氣相沉積法 (AP-MOCVD) 在 Ge 基板上成長 ZnSe，成長前會先成長 Zn 或 Se 當作成長 ZnSe 之緩衝層。(Ibrahim M., Abdel-Motaleb, S. Pal, P. Desai, "Characterization of ZnSe/Ge material growth using the atomic force microscope", J. Crystal Growth 217 (2000) 366-370.) (2) 直接在 Si 基板上進行 ZnSe 的成長，其中包括：利用分子束磊晶技術直接在矽基板上成長 ZnSe (Naoki Mino, Masakazu Kobayashi,

Makoto Konagai, Kiyoshi Takahashi, " Epitaxial growth of high quality ZnSe on Si substrates by molecular beam epitaxy and application to dc electroluminescent cells", J.Appl. Phys. 58 (2), 15 July 1985.)、利用原子層磊晶技術成長 ZnSe (M. Yokoyama, N. T. Chen, H. Y. Ueng, "Growth and characterization of ZnSe on Si by atomic layer epitaxy", J. Crystal Growth 212 (2000) 97-102.) 及直接在 Si 基板上進行 ZnSe 的成長而在 ZnSe 成長前會先利用 N-plasma 技術保護 Si 表面 (M. LÓPEZ- LÓPEZ, V. H. MÉNDEZ-GARCÍA, MELÉNDEZ-LIRA, J.LUYO-ALVARADO, M. TAMURA, K. MOMOSE, H. YONEZU," Molecular Beam Epitaxial Growth of ZnSe Layers on GaAs and Si Substrates", phys. stat. sol. (b) 220, 99 (2000))。以上之 ZnSe/Si 磊晶結構都存在明顯的缺點，即，在 Si 基板上直接成長 ZnSe 將會因為晶格不匹配的問題而產生大量之線差排密度，這不是單純改變磊晶技術所能改善的。

本申請案之發明人經苦心研究發現，可以採取成長 Ge 磊晶緩衝層的一項新穎技術，利用侷限化控制線差排並產生一應變界面來阻擋該差排之傳遞，並利用偏角度(off-cut angle)矽基板以克服成長 ZnSe/Si 磊晶技術上之困難，其成長機制如第 1 圖所示。

(三)發明內容

本發明所提供之方法，允許在矽基板上磊晶成長高品質、大面積之硒化鋅異質磊晶材料、此異質磊晶材料可廣

泛的應用於發光二極體、雷射或太陽能電池(solar cell)等元件構造。利用此一技術可獲得厚度薄、線差排密度低、表面平整的硒化鋅磊晶層，其製造方法簡單、所需成本低，且無高溫沈積磊晶下原子互相擴散之缺點，可以很理想地解決習知技術所面臨之困難。

本發明之目的、優點及特點將揭示於下述說明中，對於熟習該項技術者而言，審視下述說明時應可清楚地了解發明的這些及相關的目的、優點及特點，或者如後述的申請專利範圍中具體指明地實現及取得發明的這些及相關的目的、優點及特點。

為獲得於矽基板上磊晶成長高品質、低膜厚之硒化鋅磊晶材料，進而提供作為成長 II-VI 族之基板，並可應用於發光二極體(藍、綠或白光)、雷射或太陽能電池(solar cell)等元件構造，本發明提供一實施技術而可獲得大面積、高品質的硒化鋅磊晶層。完成之基板示意圖如第 2 圖所示，其可提供作為成長發光二極體之基板，例如發射藍、綠或白光之硒化鋅發光二極體或可調變吸收頻率之光偵測器。諸如此類的應用都可選擇與其晶格匹配且熱膨脹係數差異不大之鍺/矽鍺/矽(IV 族)作為基板材料或緩衝層(換言之，與鍺晶格匹配且熱膨脹係數差異不大之材料，不限於硒化鋅，可另包括如 ZnMgSe、ZnTe、ZnS_{1-x}Se_x、InSe、CdSe、ZnS、GaSe 等 II-VI 族異質磊晶材料)；此發明對於半導體元件製程的優點為：解決因為鍺基板的機械性質差而易碎，製程加工困難，及單晶鍺基板的成本較高等因素，

故採用矽作為基板材料（並以鍺/矽鍺作為緩衝層材料）而能大為簡化製程及降低硒化鋅長晶的成本，這是一種極新穎且具市場潛力的技術。此技術另一優點為可作為未來光電積體電路(OEIC)之整合。不過由於在成長矽鍺緩衝層因矽與鍺之間晶格常數差異約有 4.3%及熱膨脹係數不同，易在矽鍺磊晶層中形成大量的線差排(threading dislocation)而降低磊晶薄膜的單晶品質，及造成薄膜表面之粗糙。解決此問題所用之概念如第 1 圖之結構所示，本發明係在矽鍺材料之間提供一鍺磊晶層作為緩衝層，可以大幅降低緩衝層之差排缺陷密度。因此在此緩衝層尚可成長與鍺薄膜晶格近乎匹配之材料，不限於硒化鋅(ZnSe)，可另包括如 ZnMgSe、ZnTe、ZnSSe、InSe、CdSe、ZnS、GaSe 等 II-VI 族異質磊晶材料；以此基板亦可製作白/藍/綠等發光二極體(LED)、可見光感測射極雙極電晶體(visible-sensitivity emitter bipolar transistor)及太陽能電池(solar cell)等元件。

本發明所提供之磊晶成長方法，其原理如第 1 圖所示，為了改善表面粗糙度及提高磊晶品質，在高溫預烘去除表面俱生氧化層後，於降溫過程中成長高溫矽緩衝層。接著，係藉由 90%鍺含量之矽鍺使大量的線缺陷產生在第一層，並完全釋放應力，接著在第一層上沉積較高鍺含量之第二層及視需要之後續層，將缺陷侷限於矽基板與緩衝層第一層的界面間，並利用應變界面阻擋該缺陷之往第二層及視需要之後續層傳遞，以解決高缺陷密度及表面粗糙度

過大的缺點。在第 1 圖中，於矽基板上，首先成長高溫矽緩衝層。接著進行銻莫耳含量至少 70% 以上之第一矽銻磊晶層，較佳地為 90%，結果產生大量之線差排；然後進行更高銻莫耳含量，例如 95% 之第二矽銻磊晶層，及視需要之第三矽銻磊晶層且其銻莫耳含量比第二矽銻磊晶層更高，例如 98%，或者一純銻之薄膜。緩衝層中銻之莫耳含量相對於磊晶層之厚度係呈階梯式增加，總磊晶層厚度可控制在不大於 3.0 微米。上述銻/矽銻緩衝層磊晶係藉由超高真空化學氣相磊晶法 (UHVCVD) 進行，最後再以分子束磊晶法 (MBE) 於該銻薄膜上成長一碲化鋅磊晶層，為了抑制銻原子擴散至碲化鋅磊晶層及改善碲化鋅單晶品質，本發明利用偏角度矽基板作為初始之磊晶基板，較佳地為沿 (100) 偏 2 度以上之矽基板。

利用 $\text{Si}_{1-x}\text{Ge}_x$ 作為緩衝層於矽晶片上成長的技術觀念，由 E.A.Fitzgerald 等人發表於 "Impact of GaAs buffer thickness on electronic quality of GaAs grown on graded Ge/GeSi/Si substrate" (Applied Physics Letters, Vol.76, No.14, 3 April 2000)，彼等係於矽晶片上成長銻含量漸變之矽銻磊晶，再以分子束磊晶法 (MBE) 於該最頂層之銻薄膜上進行一碲化鋅層磊晶；其中矽晶片上成長 $\text{Si}_{1-x}\text{Ge}_x$ 之技術早先揭示於美國專利案 US 6291321、6107653 中。但本案不論是概念、技術與最終目的都與其大大的不同。

本發明磊晶方法特點為，首先在偏角度矽晶片上成長

一層高銻莫耳含量之矽銻磊晶層（如 0.5 至 0.8 微米之 $\text{Si}_{0.1}\text{Ge}_{0.9}$ ），利用本層容納大量因晶格失配所產生之線差排於於該層底部與界面處；接著成長第二或第三層更高銻莫耳含量之矽銻磊晶層（如 0.5 至 0.8 微米之 $\text{Si}_{0.05}\text{Ge}_{0.95}$ 、 $\text{Si}_{0.02}\text{Ge}_{0.98}$ ），利用各層之間所形成的應變界面，以進一步阻擋在第一層未湮滅掉而傳遞上去之線差排，最後成長為總磊晶厚度僅數微米之銻薄膜磊晶層，例如 3 微米以下。在上述成長過程中，對每一單層作即時高溫退火處理，即於 650 至 800°C 下進行 15 至 30 分鐘，以進一步提高銻薄膜。最後再以分子束磊晶法 (MBE) 於該銻薄膜上成長一硒化鋅磊晶層，並在 350 至 450°C 下進行 15 至 30 分鐘退火處理，以進一步提高硒化鋅之磊晶品質。如第 3 圖，依據本發明實施之樣品 2° off-cut ZnSe/Ge/GeSi/Si XRD 圖所示，利用銻/矽銻緩衝層所成長之硒化鋅薄膜，其單晶品質良好；又如第 4 圖，依據本發明實施之樣品 ZnSe/Ge 橫截面高解析度穿透式電子顯微鏡照片所示，其 ZnSe 原子排列整齊且其單晶品質良好，且無因極性問題而產生反相區域。其所獲得 ZnSe 薄膜之線差排密度為 $5 \times 10^6/\text{cm}^2$ ，另外由原子力顯微鏡 (AFM) 所觀察而得，其表面粗糙度為 10-20 nm。

其次，本發明之另一特點為，本發明在偏角度矽上成長矽銻磊晶之方法係採用超高真空化學氣相磊晶技術，在磊晶溫度 350 至 650°C 範圍，以高純度之 SiH_4 、 GeH_4 為成長氣體、成長氣體壓力 20 至 100 毫托下，進行矽銻磊晶之成長，其不論第一磊晶層、第二層或視需要之第三層之高

10 分鐘以去除表面氧化層，隨即降溫至 400°C，在降溫過程中成長一層約 100 奈米之高溫矽緩衝層，待溫度穩定後立即成長矽鍺磊晶層；(b) 成長高鍺莫耳含量之第一層（厚度為 0.5 至 0.8 微米） $\text{Si}_{0.1}\text{Ge}_{0.9}$ 矽鍺磊晶層；(c) 成長更高鍺莫耳含量之第二層（厚度為 0.5 至 0.8 微米） $\text{Si}_{0.05}\text{Ge}_{0.95}$ 矽鍺磊晶層；(d) 成長厚度為 0.5 至 0.8 微米鍺磊晶層。上述該成長過程中，每一單層應作即時（in-situ）高溫退火，即於 700 至 750°C，較佳為 750°C 下進行 0.25 至 0.5 小時、退火之氛圍為氫氣、壓力範圍為 5 至 20 毫托，以進一步提高鍺磊晶層之品質。

其中，該超高真空化學氣相磊晶系統為具有加熱裝置之石英爐管，背景真空可用分子幫浦抽至 5×10^{-8} 托（torr）以下。成長使用氣體為 SiH_4 、 GeH_4 ，由質流控制器（MFC）控制成長流量，其中 SiH_4 之流量保持固定，每次僅調整 GeH_4 之供應流量，在特定之操作條件下，包括：

(1) 磊晶溫度範圍：350 至 650°C，較佳為 400°C；

(2) 成長氣體壓力範圍：20 至 100 毫托，較佳為 20 毫托；

(3) 成長氣體種類：高純度之 SiH_4 、 GeH_4 氣體；

其中，更進一步地成長之第二或第三層更高鍺莫耳含量之矽鍺磊晶層（每層厚度至少 0.1 微米以上，較佳為 0.5 至 0.8 微米，特佳為 0.8 微米之 $\text{Si}_{0.05}\text{Ge}_{0.95}$ 、 $\text{Si}_{0.02}\text{Ge}_{0.98}$ ）可利用所形成之應變界面更能阻擋在第一層未湮滅掉而傳遞上去之線差排，接著成長為一定厚度之鍺薄膜，例如 1 微

米厚；有關在矽晶片上進行鍺磊晶成長過程中，第一層之鍺莫耳含量至少大於 70%，較佳為 70% 至 90% 之間，特佳為 90%；其次第二層之鍺莫耳含量為 80% 至 98% 之間，較佳為 95%；可視需要地進行第三層磊晶之成長，選擇之鍺莫耳含量介於第二層與純鍺之間；最後一層之鍺莫耳含量為 100%，又由於鍺與硒化鋅之晶格常數相同，故可直接於鍺薄膜表面成長硒化鋅。

C. 鍺/矽鍺/矽晶片清洗

(a) 首先，將成長完成之 3~6 吋大小之鍺/矽鍺/矽晶片利用標準清洗步驟潔淨，該潔淨處理包括將鍺/矽鍺/矽晶片浸置於丙酮中以超音波震盪約 5 分鐘，然後取出改置於甲醇中再以超音波震盪另一 5 分鐘；(b) 取出後以去離子水 (D.I. water) 沖洗 5 分鐘後，再以 50wt.% 氫氟酸 (HF) 溶液浸濕約 1 分鐘 (或者以 $\text{HNO}_3/\text{CH}_3\text{COOH}/\text{HF}$ 配比为 18 : 8 : 5 之溶液蝕刻 30 秒取代之) 並隨之以去離子水沖洗 5 分鐘；(c) 然後用氮氣吹乾。

D. 硒化鋅之磊晶成長

(a) 將鍺/矽鍺/矽磊晶片送入 MBE 系統中，在 450~750 °C 下預烘 (prebaking) 約 10 分鐘以去除表面氧化層；(b) 成長幾十埃的鋅原子層；(c) 成長一層厚度約 1 至 3 微米之硒化鋅薄膜。

其中，該分子束磊晶系統為背景真空可抽至 1×10^{-10} 托 (torr) 以下。成長使用之固態原子為 Zn 和 Se，其成長溫度為 295 °C 及 175 °C，基板溫度為 200 °C ~ 350 °C。

有關本發明最佳之鍺/矽鍺/矽晶片上成長硒化鋅之結果，其中係以鍺莫耳含量為 90% 之 $\text{Si}_{0.1}\text{Ge}_{0.9}$ 作為起始第一層之矽鍺磊晶，在成長溫度 400°C、成長氣體壓力為 20 毫托下，成長厚度約 0.8 微米，然後於 750°C 下退火 15 分鐘；接著以鍺莫耳含量為 95% 之 $\text{Si}_{0.05}\text{Ge}_{0.95}$ 作為第二層之矽鍺磊晶，在成長溫度 400°C、成長氣體壓力為 20 毫托下，成長厚度約 0.8 微米，然後於 750°C 下退火 15 分鐘；再以 100% 之純鍺於成長溫度 400°C、成長氣體壓力為 20 毫托下，成長厚度約 1.0 微米，然後於 750°C 下退火 15 分鐘；最後再以分子束磊晶法，於 350°C 下成長厚度約 1 至 3 微米之硒化鋅磊晶。上述成長完硒化鋅之後，於 300 至 400°C 進行退火，較佳為 350°C 下進行 0.25 至 0.5 小時、退火之氣氛為氮氣。

(五)圖式簡單說明

第 1 圖 為本發明利用線差排控制方式之機制示意圖

第 2 圖 為本發明中 II-VI 族與 Si 材料之整合示意圖

第 3 圖 為實施本發明方法結果之 ZnSe/SiGe/Si XRD 分析圖

第 4 圖 為實施本發明方法結果之 ZnSe/Ge 橫截面高解析穿透電子顯微鏡照片

伍、中文發明摘要：

本發明為關於一種能在矽晶片上成長大面積、高品質硒化鋅薄膜之技術，係藉由超高真空化學氣相磊晶法(UHVCVD)於矽晶片上成長矽鍺/鍺磊晶層，最後再以分子束磊晶法(MBE)於該鍺薄膜上成長一硒化鋅磊晶層。


本發明之方法包含兩個概念，第一個概念為藉由矽鍺磊晶層之缺陷侷限化，及利用應變界面阻擋因晶格不匹配所產生之缺陷之向上傳遞。此方法可降低硒化鋅薄膜之缺陷密度及改善表面粗糙度。第二個概念為藉由偏角度(off-cut angle)矽基板解決極性材料成長於非極性材料上所產生反相區域(anti-phase domain)之問題，且沒有一般於砷化鎵基板成長時易產生原子互相擴散之問題。

陸、英文發明摘要：

A technique to grow high quality and large area ZnSe layer on Si wafer is provided, comprising growing $\text{Ge}_x\text{Si}_{1-x}$ /Ge epitaxial layers on Si substrate by using ultra-high vacuum chemical vapor deposition (UHVCVD) method, and finally growing a ZnSe film on top Ge epitaxial layers.

Two concepts are applied in the process of this invention, the first one is to block the dislocations generated from $\text{Ge}_x\text{Si}_{1-x}$ epitaxial layers and to terminate the propagated upward dislocations by using strained interfaces, accordingly the dislocation density of ZnSe film is greatly reduced and the surface roughness is improved; the second concept is to solve the problems of anti-phase domain due to growth of polar materials on non-polar material using off-cut angle Si substrate, and that is free from diffusion problems between different atoms while generally growing ZnSe layers on GaAs substrate.


拾壹、圖式：




第 1 圖



第 2 圖



第 3 圖



第 4 圖

柒、指定代表圖：

(一)本案指定代表圖為：第 (1) 圖。

(二)本代表圖之元件代表符號簡單說明：

捌、本案若有化學式時，請揭示最能顯示發明特徵的化學式：

發明專利說明書

(2005年8月18日修正)

※申請案號：93110357

※申請日期：93.4.14

※IPC 分類：H01L 21/00 > 33/00

壹、發明名稱：(中文/英文)

在矽晶片上成長硒化鋅薄膜之方法及該硒化鋅磊晶半導體構造
Procers for Growing ZnSe Epitaxy Layer on Si Substrate and
Semiconductor structure thereby

貳、申請人：(共 1 人)

姓名或名稱：(中文/英文)

智友股份有限公司

WITTY MATE CORPORATION

代表人：(中文/英文)

李忠良/CHUNG-LIANG LEE

住居所或營業所地址：(中文/英文)

台北縣汐止市新台五路一段 104 號 8 樓

國籍：(中文/英文)

中華民國

參、發明人：(共 7 人)

姓名：(中文/英文)

1. 楊宗熺/TSUNG-HSI YANG

2. 李忠良/CHUNG-LIANG LEE

3. 楊祝壽/CHU-SHOU YANG

4. 羅廣禮/GUANGLI LUO

5. 周武清/WU-CHING CHOU

6. 張俊彥/CHUN-YEN CHANG

7. 楊宗燁/TSUNG-YEH YANG

鍺含量成長均維持特定之操作條件，僅改變成長氣體中總矽鍺之比例。而硒化鋅的成長條件為基板溫度在 200 至 350 °C 範圍，鋅的成長溫度為 295°C，硒的成長溫度為 175°C。成長時先成長幾十個鋅原子層，再成長一定厚度之硒化鋅磊晶層。此法與習知之硒化鋅直接成長於非偏角矽基板上有很大的差異性。

本發明中利用具有平整表面之偏角度矽晶片作為異質結構之成長，首先以標準清洗步驟潔淨，再於 50wt.% 氫氟酸溶液中浸濕，成長前再於 750°C 下進行去除俱生氧化層之處理；至於每一磊晶層成長階段間之即時高溫退火處理，係在 750°C 下進行 0.25 至 0.5 小時，進一步降低差排密度提高鍺單晶品質。另外硒化鋅成長後係在 350°C 下進行 0.25 至 0.5 小時退火處理，進一步降低差排密度提高硒化鋅單晶品質。

(四)實施方式

本發明揭示如下列之實施例，但不受該實施例所侷限。

A. 矽晶片清洗

- (a) 首先，將 3~6 吋大小之偏角度矽晶片利用標準清洗步驟潔淨，再於 50wt.% 氫氟酸溶液中浸濕，並於 800 °C 預烘 10 分鐘以去除氧化層；(b) 然後用氮氣吹乾。

B. 鍺/矽鍺之磊晶成長

- (a) 經吹乾完成之 3~6 吋偏角度矽晶片被送入 UHVCVD 系統中，進行成長以前先於 750°C 下作預烘 (prebaking) 約

拾、申請專利範圍：

第 93110357 號「在矽晶片上成長硒化鋅薄膜之方法及該硒化鋅磊晶半導體構造」專利案

(2005 年 8 月 18 日修正)

1. 一種在矽晶片上成長硒化鋅薄膜之方法，包括：

- (1) 提供一潔淨平坦之矽晶片；
- (2) 成長具有特定厚度之第一矽鍺磊晶層，使其容納大量因晶格失配所產生的線差排於該層底部及界面處；
- (3) 進行第一矽鍺磊晶層之即時高溫退火，以降低線差排密度；
- (4) 成長第二及視需要之第三矽鍺磊晶層，使其產生之應變界面阻擋第一磊晶層向上傳遞之線差排，並於兩次成長期間進行即時高溫退火；
- (5) 於步驟(4)之最上層磊晶表面，成長一純鍺薄膜；及
- (6) 最後，在純鍺薄膜上，成長一硒化鋅薄膜；

其中，步驟(2)至(5)以超高真空化學氣相磊晶法，於 350 至 650℃、成長氣體壓力 20 至 100 毫托下進行成長，而步驟(6)之磊晶係以分子束磊晶法，於 325~350℃下進行成長；又，即時高溫退火處理係在 700~750℃下進行 0.25 至 0.5 小時。

2. 如申請專利範圍第 1 項之方法，其中步驟(1)矽晶片係以標準清洗步驟潔淨，經 50wt.% 氫氟酸溶液浸濕，並於

800°C 下預烘 10 分鐘以去除氧化層。

- 3.如申請專利範圍第 1 項之方法，其中第一矽鍺磊晶層為至少 0.1 微米以上之 $\text{Si}_{0.1}\text{Ge}_{0.9}$ 。
- 4.如申請專利範圍第 1 或 3 項之方法，其中第一矽鍺磊晶層為 0.5 至 0.8 微米之 $\text{Si}_{0.1}\text{Ge}_{0.9}$ 。
- 5.如申請專利範圍第 1 項之方法，其中第二矽鍺磊晶層為至少 0.1 微米以上之 $\text{Si}_{0.05}\text{Ge}_{0.95}$ 。
- 6.如申請專利範圍第 1 或 5 項之方法，其中第二矽鍺磊晶層為 0.5 至 0.8 微米之 $\text{Si}_{0.05}\text{Ge}_{0.95}$ 。
- 7.如申請專利範圍第 1 項之方法，其中視需要之第三矽鍺磊晶層為至少 0.1 微米以上之 $\text{Si}_{0.02}\text{Ge}_{0.98}$ 。
- 8.如申請專利範圍第 1 或 7 項之方法，其中視需要之第三矽鍺磊晶層為 0.5 至 0.8 微米之 $\text{Si}_{0.02}\text{Ge}_{0.98}$ 。
- 9.如申請專利範圍第 1 項之方法，其中第一矽鍺磊晶層之鍺莫耳含量可為 70 至 90%。
- 10.如申請專利範圍第 1 項之方法，其中第二矽鍺磊晶層之鍺莫耳含量可為 80 至 95%。
- 11.如申請專利範圍第 1 項之方法，其中磊晶成長溫度係於 400°C 下進行。
- 12.如申請專利範圍第 1 項之方法，其中即時高溫退火係於 750°C 下進行至少 15 分鐘。
- 13.如申請專利範圍第 1 或 12 項之方法，其中即時高溫退火之氛圍為氫氣、退火之氣體壓力為 20 毫托。
- 14.一種硒化鋅磊晶半導體構造，包含一矽晶片，一鍺莫耳含

量至少 70% 之第一矽鍺磊晶層，一較高鍺莫耳含量之第二矽鍺磊晶層，及視需要之第三矽鍺磊晶層且其鍺莫耳含量比第二矽鍺磊晶層更高，一純鍺之薄膜，及最上層為一硒化鋅薄膜，其特徵在於：第一矽鍺磊晶層可容納因大量晶格失配而產生之線差排於該層底部及界面，而第二矽鍺磊晶層及視需要之第三矽鍺磊晶層可利用其應變界面阻擋該第一矽鍺磊晶層線差排之往上傳遞。

15. 一種硒化鋅磊晶半導體構造，包含一矽晶片，一鍺莫耳含量至少 70% 之第一矽鍺磊晶層，一較高鍺莫耳含量之第二矽鍺磊晶層，及視需要之第三矽鍺磊晶層且其鍺莫耳含量比第二矽鍺磊晶層更高，一純鍺之薄膜，及最上層為一硒化鋅薄膜，其特徵在於：矽鍺磊晶層中之鍺莫耳含量相對於磊晶層之厚度係呈階梯式增加，在不計硒化鋅薄膜厚度下，總磊晶層厚度可控制不大於 3.0 微米。

16. 一種硒化鋅磊晶半導體構造，包含一矽晶片，一鍺莫耳含量至少 70% 之第一矽鍺磊晶層，一較高鍺莫耳含量之第二矽鍺磊晶層，及視需要之第三矽鍺磊晶層且其鍺莫耳含量比第二矽鍺磊晶層更高，一純鍺之薄膜，及最上層為一硒化鋅薄膜，其特徵在於：利用申請專利範圍第 1 項之方法，線差排密度可控制不大於 $5 \times 10^6 / \text{cm}^2$ 。

17. 如申請專利範圍第 14 至 16 項中任一項之構造，其中硒化鋅薄膜可為其中一種選自 ZnMgSe、ZnTe、ZnSSe、InSe、CdSe、ZnS、GaSe 之 II-VI 族異質磊晶材料所取代。

18. 如申請專利範圍第 14 至 16 項中任一項之構造，可應用 /

藍/綠等發光二極體 (LED)、可見光感測射極雙極電晶體 (visible-sensitivity emitter bipolar transistor) 及太陽能電池 (solar cell) 等元件製作。

19. 如申請專利範圍第 14 至 16 項中任一項之構造，可作為 II-VI 族材料之晶片及作為整合 II-VI 族與 IV 族之整合晶片用途。