

(12) 按照专利合作条约所公布的国际申请

(19) 世界知识产权组织
国际局

(43) 国际公布日
2016 年 11 月 10 日 (10.11.2016)



(10) 国际公布号
WO 2016/176881 A1

- (51) 国际专利分类号:
H01L 29/786 (2006.01) *H01L 21/336* (2006.01)
- (21) 国际申请号: PCT/CN2015/079665
- (22) 国际申请日: 2015 年 5 月 25 日 (25.05.2015)
- (25) 申请语言: 中文
- (26) 公布语言: 中文
- (30) 优先权:
201510226863.5 2015 年 5 月 6 日 (06.05.2015) CN
- (71) 申请人: 深圳市华星光电技术有限公司 (SHENZHEN CHINA STAR OPTOELECTRONICS TECHNOLOGY CO., LTD.) [CN/CN]; 中国广东省深圳市光明新区塘明大道 9-2 号, Guangdong 518132 (CN)。
- (72) 发明人: 李文辉 (LI, Wenhui); 中国广东省深圳市光明新区塘明大道 9-2 号, Guangdong 518132 (CN)。
- (74) 代理人: 深圳市德力知识产权代理事务所 (COMIPS INTELLECTUAL PROPERTY OFFICE); 中国广东省深圳市福田区上步中路深勘大厦 15E, Guangdong 518028 (CN)。

- (81) 指定国 (除另有指明, 要求每一种可提供的国家保护): AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW。
- (84) 指定国 (除另有指明, 要求每一种可提供的地区保护): ARIPO (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW), 欧亚 (AM, AZ, BY, KG, KZ, RU, TJ, TM), 欧洲 (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR), OAPI (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)。

本国际公布:

— 包括国际检索报告(条约第 21 条(3))。

(54) Title: MANUFACTURING METHOD FOR DUAL-GATE TFT SUBSTRATE, AND STRUCTURE OF DUAL-GATE TFT SUBSTRATE

(54) 发明名称: 双栅极 TFT 基板的制作方法及其结构




图9

(57) Abstract: Provided are a manufacturing method for a dual-gate TFT substrate, and a structure of the dual-gate TFT substrate. In the manufacturing method for the dual-gate TFT substrate, a bottom gate (2), a first insulating layer (3), an island-like semiconductor layer (4) and a second insulating layer (5) are sequentially manufactured on a substrate (1); a second metal layer is deposited, patterning processing is performed on the second metal layer via a photomask, and a source (61), a drain (62) and a top gate (63) are formed at the same time; a third insulating layer (7) and a pixel electrode (8) are sequentially manufactured. TFT stability is increased, the number of photomasks is reduced, the process flow is shortened, the manufacturing procedure is simplified, and the production costs are decreased. The structure of the dual-gate TFT substrate is simple, TFT stability is relatively good, and the structure is easy to manufacture.

(57) 摘要:

[见续页]

WO 2016/176881 A1



提供一种双栅极 TFT 基板的制作方法及其结构。该双栅极 TFT 基板的制作方法，先在基板（1）上依次制作底栅极（2）、第一绝缘层（3）、岛状半导体层（4）、第二绝缘层（5）；然后沉积第二金属层，通过一道光罩对第二金属层进行图案化处理，同时形成源极（61）、漏极（62）、及顶栅极（63）；再依次制作第三绝缘层（7）、及像素电极（8），能够提高 TFT 的稳定性，减少光罩数量，缩短工序流程，简化制程，降低生产成本。该双栅极 TFT 基板结构，其结构简单，TFT 稳定性较好，易于制作。

双栅极 TFT 基板的制作方法及其结构

技术领域

本发明涉及显示技术领域，尤其涉及一种双栅极 TFT 基板的制作方法及其结构。

背景技术

在显示技术领域，平板显示装置已经逐步取代阴极射线管(Cathode Ray Tube, CRT)显示器。平板显示装置因具有高画质、省电、机身薄、无辐射等众多优点，而被广泛的应用于手机、电视、个人数字助理、数码相机、笔记本电脑、台式计算机等各种消费性电子产品，成为显示装置中的主流。

目前常见的平板显示装置主要包括：液晶显示装置(Liquid Crystal Display, LCD)和有源矩阵驱动式有机电致发光显示装置(Active Matrix Organic Light-Emitting Diode, AMOLED)。薄膜晶体管(Thin Film Transistor, TFT)可形成在玻璃基板或塑料基板上，通常作为开关部件和驱动部件用在诸如 LCD、AMOLED 等平板显示装置上。

氧化物半导体 TFT 技术是当前的热门技术。氧化物半导体由于具有较高的电子迁移率，而且相对于低温多晶半导体，氧化物半导体制程简单，与非晶硅制程相容性较高，可应用于 LCD、AMOLED 等多种显示装置，具有良好的发展前景。然而，传统的氧化物半导体 TFT 一般为单栅极结构，存在稳定性问题，包括环境稳定性、应力偏压稳定性、及光罩稳定性问题。为解决单栅极氧化物半导体 TFT 存在的稳定性问题，提出了一种双栅极结构的 TFT 基板，用于提高 TFT 稳定性，减少阈值电压(V_{th})漂移，如图 1 所示，现有的一种双栅极 TFT 基板包括：基板 10、自下往上依次层叠设置于基板 10 上的底栅极 20、第一绝缘层 30、岛状氧化物半导体层 40、第二绝缘层 50、源/漏电极 60、第三绝缘层 70、顶栅极 80、第四绝缘层 90、及像素电极 100。其中，所述源/漏电极 60 经由贯穿第二绝缘层 50 的过孔与岛状氧化物半导体层 40 接触，形成电性连接；所述像素电极 100 经由贯穿第四绝缘层 90 和第三绝缘层 70 的过孔与源/漏电极 60 接触，形成电性连接。

特别需要指出的是，上述现有的双栅极 TFT 基板将底栅极 20 设置于基板 10 上，将源/漏电极 60 设置于第二绝缘层 50 上，将顶栅极 80 设置于第三绝缘层 70 上，源/漏电极 60 与顶栅极 80 分别位于不同的层别，从而制作底栅极 20、源/漏电极 60、及顶栅极 80 时各需要一道单独的光罩来进行图

案化制程，所需的光罩数量较多，工序流程较长，制程较复杂，生产成本较高。

发明内容

5 本发明的目的在于提供一种双栅极 TFT 基板的制作方法，能够提高 TFT 的稳定性，减少光罩数量，缩短工序流程，简化制程，降低生产成本。

本发明的目的还在于提供一种双栅极 TFT 基板结构，其结构简单，TFT 稳定性较好，易于制作。

为实现上述目的，本发明首先提供一种双栅极 TFT 基板的制作方法，
10 先在基板上依次制作底栅极、第一绝缘层、岛状半导体层、第二绝缘层；然后沉积第二金属层，通过一道光罩对第二金属层进行图案化处理，同时形成源极、漏极、及顶栅极；再依次制作第三绝缘层、及像素电极，具体包括如下步骤：

步骤 1、提供一基板，在该基板上沉积第一金属层，通过第一道光罩对
15 所述第一金属层进行图案化处理，形成底栅极；

步骤 2、在所述底栅极、及基板上沉积第一绝缘层；

步骤 3、在所述第一绝缘层上沉积半导体层，通过第二道光罩对所述半导体层进行图案化处理，形成对应位于所述底栅极上方的岛状半导体层；

步骤 4、在所述岛状半导体层、及第一绝缘层上沉积第二绝缘层，通过
20 第三道光罩对所述第二绝缘层进行图案化处理，形成贯穿该第二绝缘层的第一过孔、与第二过孔，以分别暴露出所述岛状半导体层的两端；

步骤 5、在所述第二绝缘层上沉积第二金属层，通过第四道光罩对所述第二金属层进行图案化处理，同时形成源极、漏极、及顶栅极；

所述源极、漏极分别经由第一、第二过孔接触岛状半导体层的两端，
25 所述顶栅极位于源极与漏极之间；

所述底栅极、岛状半导体层、源极、漏极、及顶栅极构成双栅极 TFT；

步骤 6、在所述源极、漏极、顶栅极、及第二绝缘层上沉积第三绝缘层，通过第五道光罩对所述第三绝缘层进行图案化处理，形成贯穿该第三绝缘层的第三过孔，以暴露出所述漏极的部分表面；

30 步骤 7、在所述第三绝缘层上沉积像素电极层，通过第六道光罩对所述像素电极层进行图案化处理，形成像素电极，所述像素电极经由第三过孔接触所述漏极。

所述步骤 4 通过第三道光罩对所述第二绝缘层进行图案化处理的同时，也对第一绝缘层进行图案化处理，形成贯穿第二绝缘层与第一绝缘层

的过孔，以暴露出底栅极的部分表面；所述步骤 6 中形成的顶栅极经由所述过孔接触所述底栅极。

所述第一金属层与第二金属层的材料为钼、钛、铝、铜中的一种或多种的堆栈组合。

5 所述第一绝缘层与第二绝缘层的材料为氮化硅、氧化硅、或二者的组合，所述第三绝缘层的材料为有机光阻。

所述半导体层的材料为氧化物半导体、非晶硅半导体、或低温多晶硅半导体。

所述像素电极为透明电极。

10 本发明还提供一种双栅极 TFT 基板结构，包括基板、设于所述基板上的底栅极、设于所述底栅极、及基板上的第一绝缘层、于所述底栅极上方设于所述第一绝缘层上的岛状半导体层、设于所述岛状半导体层、及第一绝缘层上的第二绝缘层、设于所述第二绝缘层上的源极、漏极、及顶栅极、设于所述源极、漏极、顶栅极、及第二绝缘层上的第三绝缘层、及设于所述第三绝缘层上的像素电极；

所述第二绝缘层具有贯穿该第二绝缘层的第一过孔、与第二过孔，所述第三绝缘层具有贯穿该第三绝缘层的第三过孔；所述源极、漏极分别经由第一、第二过孔接触岛状半导体层的两端，所述顶栅极位于源极与漏极之间；所述像素电极经由第三过孔接触所述漏极；

20 所述底栅极、岛状半导体层、源极、漏极、及顶栅极构成双栅极 TFT。

所述第二绝缘层与第一绝缘层还具有贯穿该第二绝缘层与第一绝缘层的过孔，所述顶栅极经由所述过孔接触所述底栅极。

所述底栅极、源极、漏极、及顶栅极的材料为钼、钛、铝、铜中的一种或多种的堆栈组合；

25 所述第一绝缘层与第二绝缘层的材料为氮化硅、氧化硅、或二者的组合，所述第三绝缘层的材料为有机光阻；

所述岛状半导体层的材料为氧化物半导体、非晶硅半导体、或低温多晶硅半导体；

所述像素电极为透明电极。

30 本发明还提供一种双栅极 TFT 基板的制作方法，先在基板上依次制作底栅极、第一绝缘层、岛状半导体层、第二绝缘层；然后沉积第二金属层，通过一道光罩对第二金属层进行图案化处理，同时形成源极、漏极、及顶栅极；再依次制作第三绝缘层、及像素电极；

其中，具体包括如下步骤：

步骤 1、提供一基板，在该基板上沉积第一金属层，通过第一道光罩对所述第一金属层进行图案化处理，形成底栅极；

步骤 2、在所述底栅极、及基板上沉积第一绝缘层；

5 步骤 3、在所述第一绝缘层上沉积半导体层，通过第二道光罩对所述半导体层进行图案化处理，形成对应位于所述底栅极上方的岛状半导体层；

步骤 4、在所述岛状半导体层、及第一绝缘层上沉积第二绝缘层，通过第三道光罩对所述第二绝缘层进行图案化处理，形成贯穿该第二绝缘层的第一过孔、与第二过孔，以分别暴露出所述岛状半导体层的两端；

10 步骤 5、在所述第二绝缘层上沉积第二金属层，通过第四道光罩对所述第二金属层进行图案化处理，同时形成源极、漏极、及顶栅极；

所述源极、漏极分别经由第一、第二过孔接触岛状半导体层的两端，所述顶栅极位于源极与漏极之间；

所述底栅极、岛状半导体层、源极、漏极、及顶栅极构成双栅极 TFT；

15 步骤 6、在所述源极、漏极、顶栅极、及第二绝缘层上沉积第三绝缘层，通过第五道光罩对所述第三绝缘层进行图案化处理，形成贯穿该第三绝缘层的第三过孔，以暴露出所述漏极的部分表面；

步骤 7、在所述第三绝缘层上沉积像素电极层，通过第六道光罩对所述像素电极层进行图案化处理，形成像素电极，所述像素电极经由第三过孔接触所述漏极；

20 其中，所述步骤 4 通过第三道光罩对所述第二绝缘层进行图案化处理的同时，也对第一绝缘层进行图案化处理，形成贯穿第二绝缘层与第一绝缘层的过孔，以暴露出底栅极的部分表面；所述步骤 6 中形成的顶栅极经由所述过孔接触所述底栅极；

25 其中，所述第一金属层与第二金属层的材料为钼、钛、铝、铜中的一种或多种的堆栈组合；

其中，所述第一绝缘层与第二绝缘层的材料为氮化硅、氧化硅、或二者的组合，所述第三绝缘层的材料为有机光阻；

其中，所述半导体层的材料为氧化物半导体、非晶硅半导体、或低温多晶硅半导体；

30 其中，所述像素电极为透明电极。

本发明的有益效果：本发明提供的一种双栅极 TFT 基板的制作方法，通过制作底栅极、及顶栅极提高 TFT 的稳定性；通过一道光罩进行一次图案化处理，同时形成源极、漏极、及顶栅极，能够减少光罩数量，缩短工序流程，简化制程，降低生产成本。本发明提供的一种双栅极 TFT 基板结

构，通过设置底栅极、及顶栅极使得 TFT 的稳定性较好，通过将源极、漏极、及顶栅极共同设置于第二绝缘层上使得该双栅极 TFT 基板结构简单，易于制作。

为了能更进一步了解本发明的特征以及技术内容，请参阅以下有关本发明的详细说明与附图，然而附图仅提供参考与说明用，并非用来对本发明加以限制。

附图说明

下面结合附图，通过对本发明的具体实施方式详细描述，将使本发明的技术方案及其它有益效果显而易见。

附图中，

图 1 现有的一种双栅极 TFT 基板的结构示意图；

图 2 为本发明双栅极 TFT 基板的制作方法的流程图；

图 3 为本发明双栅极 TFT 基板的制作方法的步骤 1 的示意图；

图 4 为本发明双栅极 TFT 基板的制作方法的步骤 2 的示意图；

图 5 为本发明双栅极 TFT 基板的制作方法的步骤 3 的示意图；

图 6 为本发明双栅极 TFT 基板的制作方法的步骤 4 的示意图；

图 7 为本发明双栅极 TFT 基板的制作方法的步骤 5 的示意图；

图 8 为本发明双栅极 TFT 基板的制作方法的步骤 6 的示意图；

图 9 为本发明双栅极 TFT 基板的制作方法的步骤 7 的示意图暨本发明双栅极 TFT 基板结构的示意图。

具体实施方式

为更进一步阐述本发明所采取的技术手段及其效果，以下结合本发明的优选实施例及其附图进行详细描述。

请参阅图 2，本发明首先提供一种双栅极 TFT 基板的制作方法，包括如下步骤：

步骤 1、如图 3 所示，提供一基板 1，在该基板 1 上沉积第一金属层，通过第一道光罩对所述第一金属层进行图案化处理，形成底栅极 2。

具体地，该步骤 1 采用物理气相沉积法（Physical Vapor Deposition, PVD）沉积所述第一金属层。所述第一金属层的材料为钼、钛、铝、铜中的一种或多种的堆栈组合。

该步骤 1 采用光刻制程对所述第一金属层进行图案化处理，包括了涂光阻、曝光、显影、湿蚀刻、及去光阻等制程工序。

步骤 2、如图 4 所示，在所述底栅极 2、及基板 1 上沉积第一绝缘层 3。

具体地，该步骤 2 采用化学气相沉积法（Chemical Vapor Deposition, CVD）沉积所述第一绝缘层 3。所述第一绝缘层 3 的材料为氮化硅、氧化硅、或二者的组合。

5 步骤 3、如图 5 所示，在所述第一绝缘层 3 上沉积半导体层，通过第二道光罩对所述半导体层进行图案化处理，形成对应位于所述底栅极 2 上方的岛状半导体层 4。

具体地，该步骤 3 采用物理气相沉积法沉积所述半导体层。所述半导体层的材料为氧化物半导体（如铟镓锌氧化物（Indium Gallium Zinc Oxide, IGZO）半导体）、非晶硅半导体、或低温多晶硅半导体。

10 该步骤 3 采用光刻制程对所述半导体层进行图案化处理，包括了涂光阻、曝光、显影、湿蚀刻、及去光阻等制程工序。

步骤 4、如图 6 所示，在所述岛状半导体层 4、及第一绝缘层 3 上沉积第二绝缘层 5，通过第三道光罩对所述第二绝缘层 5 进行图案化处理，形成
15 贯穿该第二绝缘层 5 的第一过孔 51、与第二过孔 52，以分别暴露出所述岛状半导体层 4 的两端。

具体地，该步骤 4 采用化学气相沉积法沉积所述第二绝缘层 5。所述第二绝缘层 5 的材料为氮化硅、氧化硅、或二者的组合。

20 该步骤 4 采用光刻制程对所述第二绝缘层 5 进行图案化处理，包括了涂光阻、曝光、显影、干蚀刻、及去光阻等制程工序。

步骤 5、如图 7 所示，在所述第二绝缘层 5 上沉积第二金属层，通过第四道光罩对所述第二金属层进行图案化处理，同时形成源极 61、漏极 62、及顶栅极 63。

25 所述源极 61、漏极 62 分别经由第一、第二过孔 51、52 接触岛状半导体层 4 的两端，使得所述源极 61、漏极 62 分别与岛状半导体层 4 形成电性连接；所述顶栅极 63 位于源极 61 与漏极 62 之间。

所述底栅极 2、岛状半导体层 4、源极 61、漏极 62、及顶栅极 63 构成双栅极 TFT T。

30 具体的，该步骤 5 采用物理气相沉积法沉积所述第二金属层。所述第二金属层的材料为钼、钛、铝、铜中的一种或多种的堆栈组合。

该步骤 5 采用光刻制程对所述第二金属层进行图案化处理，包括了涂光阻、曝光、显影、湿蚀刻、及去光阻等制程工序。

步骤 6、如图 8 所示，在所述源极 61、漏极 62、顶栅极 63、及第二绝缘层 5 上沉积第三绝缘层 7，通过第五道光罩对所述第三绝缘层 7 进行图案

化处理,形成贯穿该第三绝缘层 7 的第三过孔 71,以暴露出所述漏极 62 的部分表面。

具体地,所述第三绝缘层 7 的材料为有机光阻,起到绝缘及平坦化的作用。

- 5 步骤 7、如图 9 所示,在所述第三绝缘层 7 上沉积像素电极层,通过第六道光罩对所述像素电极层进行图案化处理,形成像素电极 8,所述像素电极 8 经由第三过孔 71 接触所述漏极 62,使得所述像素电极 8 与漏极 62 形成电性连接。

具体地,所述像素电极 8 为透明电极,如氧化铟锡 (Indium Tin Oxide, ITO) 电极、氧化铟锌 (Indium Zinc Oxide, IZO) 电极等。

值得一提的是,经上述步骤 1 至步骤 7 制作出的 TFT 基板,其顶栅极 63 与底栅极 2 之间并不形成电性连接,但所述步骤 4 也可以在通过第三道光罩对所述第二绝缘层 5 进行图案化处理的同时,也对第一绝缘层 3 进行图案化处理,形成贯穿第二绝缘层 5 与第一绝缘层 3 的过孔,以暴露出底栅极 2 的部分表面;所述步骤 6 中形成的顶栅极 63 经由所述过孔接触所述底栅极 2,使得所述顶栅极 63 与底栅极 2 之间形成电性连接。

本发明提供的双栅极 TFT 基板的制作方法,先在基板 1 上依次制作底栅极 2、第一绝缘层 3、岛状半导体层 4、第二绝缘层 5;然后沉积第二金属层,通过一道光罩对第二金属层进行图案化处理,同时形成源极 61、漏极 62、及顶栅极 63;再依次制作第三绝缘层 7、及像素电极 8。所述底栅极 2 与顶栅极 63 能够提高 TFT 的稳定性;所述顶栅极 63 与源极 61、漏极 62 通过一道光罩进行一次图案化处理同时形成,能够减少光罩数量,缩短工序流程,简化制程,降低生产成本。

请参阅图 9,本发明还提供一种由上述制作方法制备的双栅极 TFT 基板结构,包括基板 1、设于所述基板 1 上的底栅极 2、设于所述底栅极 2、及基板 1 上的第一绝缘层 3、于所述底栅极 2 上方设于所述第一绝缘层 3 上的岛状半导体层 4、设于所述岛状半导体层 4、及第一绝缘层 3 上的第二绝缘层 5、设于所述第二绝缘层 5 上的源极 61、漏极 62、及顶栅极 63、设于所述源极 61、漏极 62、顶栅极 63、及第二绝缘层 5 上的第三绝缘层 7、及设于所述第三绝缘层 7 上的像素电极 8。

所述第二绝缘层 5 具有贯穿该第二绝缘层 5 的第一过孔 51、与第二过孔 52,所述第三绝缘层 7 具有贯穿该第三绝缘层 7 的第三过孔 71;所述源极 61、漏极 62 分别经由第一、第二过孔 51、52 接触岛状半导体层 4 的两端,所述顶栅极 63 位于源极 61 与漏极 62 之间;所述像素电极 8 经由第三

过孔 71 接触所述漏极 62。

所述底栅极 2、岛状半导体层 4、源极 61、漏极 62、及顶栅极 63 构成双栅极 TFT T。

值得一提的是，所述顶栅极 63 与底栅极 2 之间可以不形成电性连接，也可以形成电性连接。在所述顶栅极 63 与底栅极 2 之间形成电性连接的情况下，所述第二绝缘层 5 与第一绝缘层 3 还具有贯穿该第二绝缘层 5 与第一绝缘层 3 的过孔，所述顶栅极 63 经由所述过孔接触所述底栅极 2。

本发明的双栅极 TFT 基板结构，通过设置底栅极 2、及顶栅极 63 使得 TFT 的稳定性较好，通过将源极 61、漏极 62、及顶栅极 63 共同设置于第二绝缘层 5 上使得该双栅极 TFT 基板结构简单，且源极 61、漏极 62、及顶栅极 63 通过一道光罩进行一次图案化处理同时形成，工序流程缩短，易于制作。

具体地，所述底栅极 2、源极 61、漏极 62、及顶栅极 63 的材料为钼、钛、铝、铜中的一种或多种的堆栈组合。

所述第一绝缘层 3 与第二绝缘层 5 的材料为氮化硅、氧化硅、或二者的组合；所述第三绝缘层 7 的材料为有机光阻，起到绝缘及平坦化的作用。

所述岛状半导体层 4 的材料为氧化物半导体（如 IGZO）、非晶硅半导体、或低温多晶硅半导体。

所述像素电极 8 为透明电极，如 ITO、IZO 等。

综上所述，本发明的双栅极 TFT 基板的制作方法，通过制作底栅极、及顶栅极提高 TFT 的稳定性；通过一道光罩进行一次图案化处理，同时形成源极、漏极、及顶栅极，能够减少光罩数量，缩短工序流程，简化制程，降低生产成本。本发明的双栅极 TFT 基板结构，通过设置底栅极、及顶栅极使得 TFT 的稳定性较好，通过将源极、漏极、及顶栅极共同设置于第二绝缘层上使得该双栅极 TFT 基板结构简单，易于制作。

以上所述，对于本领域的普通技术人员来说，可以根据本发明的技术方案和技术构思作出其他各种相应的改变和变形，而所有这些改变和变形都应属于本发明权利要求的保护范围。

权 利 要 求

1、一种双栅极 TFT 基板的制作方法，先在基板上依次制作底栅极、第一绝缘层、岛状半导体层、第二绝缘层；然后沉积第二金属层，通过一道
5 光罩对第二金属层进行图案化处理，同时形成源极、漏极、及顶栅极；再依次制作第三绝缘层、及像素电极。

2、如权利要求 1 所述的双栅极 TFT 基板的制作方法，其中，具体包括如下步骤：

10 步骤 1、提供一基板，在该基板上沉积第一金属层，通过第一道光罩对所述第一金属层进行图案化处理，形成底栅极；

步骤 2、在所述底栅极、及基板上沉积第一绝缘层；

步骤 3、在所述第一绝缘层上沉积半导体层，通过第二道光罩对所述半导体层进行图案化处理，形成对应位于所述底栅极上方的岛状半导体层；

15 步骤 4、在所述岛状半导体层、及第一绝缘层上沉积第二绝缘层，通过第三道光罩对所述第二绝缘层进行图案化处理，形成贯穿该第二绝缘层的第一过孔、与第二过孔，以分别暴露出所述岛状半导体层的两端；

步骤 5、在所述第二绝缘层上沉积第二金属层，通过第四道光罩对所述第二金属层进行图案化处理，同时形成源极、漏极、及顶栅极；

20 所述源极、漏极分别经由第一、第二过孔接触岛状半导体层的两端，所述顶栅极位于源极与漏极之间；

所述底栅极、岛状半导体层、源极、漏极、及顶栅极构成双栅极 TFT；

步骤 6、在所述源极、漏极、顶栅极、及第二绝缘层上沉积第三绝缘层，通过第五道光罩对所述第三绝缘层进行图案化处理，形成贯穿该第三绝缘层的第三过孔，以暴露出所述漏极的部分表面；

25 步骤 7、在所述第三绝缘层上沉积像素电极层，通过第六道光罩对所述像素电极层进行图案化处理，形成像素电极，所述像素电极经由第三过孔接触所述漏极。

30 3、如权利要求 2 所述的双栅极 TFT 基板的制作方法，其中，所述步骤 4 通过第三道光罩对所述第二绝缘层进行图案化处理的同时，也对第一绝缘层进行图案化处理，形成贯穿第二绝缘层与第一绝缘层的过孔，以暴露出底栅极的部分表面；所述步骤 6 中形成的顶栅极经由所述过孔接触所述底栅极。

4、如权利要求 2 所述的双栅极 TFT 基板的制作方法，其中，所述第一

金属层与第二金属层的材料为钼、钛、铝、铜中的一种或多种的堆栈组合。

5、如权利要求 2 所述的双栅极 TFT 基板的制作方法，其中，所述第一绝缘层与第二绝缘层的材料为氮化硅、氧化硅、或二者的组合，所述第三绝缘层的材料为有机光阻。

5 6、如权利要求 2 所述的双栅极 TFT 基板的制作方法，其中，所述半导体层的材料为氧化物半导体、非晶硅半导体、或低温多晶硅半导体。

7、如权利要求 2 所述的双栅极 TFT 基板的制作方法，其中，所述像素电极为透明电极。

8、一种双栅极 TFT 基板结构，包括基板、设于所述基板上的底栅极、
10 设于所述底栅极、及基板上的第一绝缘层、于所述底栅极上方设于所述第一绝缘层上的岛状半导体层、设于所述岛状半导体层、及第一绝缘层上的第二绝缘层、设于所述第二绝缘层上的源极、漏极、及顶栅极、设于所述源极、漏极、顶栅极、及第二绝缘层上的第三绝缘层、及设于所述第三绝缘层上的像素电极；

15 所述第二绝缘层具有贯穿该第二绝缘层的第一过孔、与第二过孔，所述第三绝缘层具有贯穿该第三绝缘层的第三过孔；所述源极、漏极分别经由第一、第二过孔接触岛状半导体层的两端，所述顶栅极位于源极与漏极之间；所述像素电极经由第三过孔接触所述漏极；

所述底栅极、岛状半导体层、源极、漏极、及顶栅极构成双栅极 TFT。

20 9、如权利要求 8 所述的双栅极 TFT 基板结构，其中，所述第二绝缘层与第一绝缘层还具有贯穿该第二绝缘层与第一绝缘层的过孔，所述顶栅极经由所述过孔接触所述底栅极。

10、如权利要求 8 所述的双栅极 TFT 基板结构，其中，所述底栅极、源极、漏极、及顶栅极的材料为钼、钛、铝、铜中的一种或多种的堆栈组
25 合；

所述第一绝缘层与第二绝缘层的材料为氮化硅、氧化硅、或二者的组合，所述第三绝缘层的材料为有机光阻；

所述岛状半导体层的材料为氧化物半导体、非晶硅半导体、或低温多晶硅半导体；

30 所述像素电极为透明电极。

11、一种双栅极 TFT 基板的制作方法，先在基板上依次制作底栅极、第一绝缘层、岛状半导体层、第二绝缘层；然后沉积第二金属层，通过一道光罩对第二金属层进行图案化处理，同时形成源极、漏极、及顶栅极；再依次制作第三绝缘层、及像素电极；

其中，具体包括如下步骤：

步骤 1、提供一基板，在该基板上沉积第一金属层，通过第一道光罩对所述第一金属层进行图案化处理，形成底栅极；

步骤 2、在所述底栅极、及基板上沉积第一绝缘层；

5 步骤 3、在所述第一绝缘层上沉积半导体层，通过第二道光罩对所述半导体层进行图案化处理，形成对应位于所述底栅极上方的岛状半导体层；

步骤 4、在所述岛状半导体层、及第一绝缘层上沉积第二绝缘层，通过第三道光罩对所述第二绝缘层进行图案化处理，形成贯穿该第二绝缘层的第一过孔、与第二过孔，以分别暴露出所述岛状半导体层的两端；

10 步骤 5、在所述第二绝缘层上沉积第二金属层，通过第四道光罩对所述第二金属层进行图案化处理，同时形成源极、漏极、及顶栅极；

所述源极、漏极分别经由第一、第二过孔接触岛状半导体层的两端，所述顶栅极位于源极与漏极之间；

所述底栅极、岛状半导体层、源极、漏极、及顶栅极构成双栅极 TFT；

15 步骤 6、在所述源极、漏极、顶栅极、及第二绝缘层上沉积第三绝缘层，通过第五道光罩对所述第三绝缘层进行图案化处理，形成贯穿该第三绝缘层的第三过孔，以暴露出所述漏极的部分表面；

步骤 7、在所述第三绝缘层上沉积像素电极层，通过第六道光罩对所述像素电极层进行图案化处理，形成像素电极，所述像素电极经由第三过孔
20 接触所述漏极；

其中，所述步骤 4 通过第三道光罩对所述第二绝缘层进行图案化处理的同时，也对第一绝缘层进行图案化处理，形成贯穿第二绝缘层与第一绝缘层的过孔，以暴露出底栅极的部分表面；所述步骤 6 中形成的顶栅极经由所述过孔接触所述底栅极；

25 其中，所述第一金属层与第二金属层的材料为钼、钛、铝、铜中的一种或多种的堆栈组合；

其中，所述第一绝缘层与第二绝缘层的材料为氮化硅、氧化硅、或二者的组合，所述第三绝缘层的材料为有机光阻；

其中，所述半导体层的材料为氧化物半导体、非晶硅半导体、或低温
30 多晶硅半导体；

其中，所述像素电极为透明电极。




图1




图2




图3




图4




图5




图6




图7




图8




图9

INTERNATIONAL SEARCH REPORT

International application No.

PCT/CN2015/079665

A. CLASSIFICATION OF SUBJECT MATTER

H01L 29/786 (2006.01) i; H01L 21/336 (2006.01) i

According to International Patent Classification (IPC) or to both national classification and IPC

B. FIELDS SEARCHED

Minimum documentation searched (classification system followed by classification symbols)

H01L

Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched

Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)

CN TXT, DWPI: light cover, tft, insulating layer, simultaneous, mask, pixel, photolithography, gate, drain, source, insulat+, dual gate, form

C. DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
X	CN 104465788 A (BOE TECHNOLOGY GROUP CO., LTD.), 25 March 2015 (25.03.2015), description, paragraphs 0039-0112, and figures 10a-10h	1-11
A	CN 103887328 A (XIAMEN TIANMA MICROELECTRONICS CO., LTD.), 25 June 2014 (25.06.2014), the whole document	1-11
A	CN 102763203 A (SEMICONDUCTOR ENERGY LABORATORY CO., LTD.), 31 October 2012 (31.10.2012), the whole document	1-11

☐ Further documents are listed in the continuation of Box C.

☒ See patent family annex.

* Special categories of cited documents:	“T” later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention
“A” document defining the general state of the art which is not considered to be of particular relevance	“X” document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone
“E” earlier application or patent but published on or after the international filing date	“Y” document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art
“L” document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified)	“&” document member of the same patent family
“O” document referring to an oral disclosure, use, exhibition or other means	
“P” document published prior to the international filing date but later than the priority date claimed	

Date of the actual completion of the international search 18 January 2016 (18.01.2016)	Date of mailing of the international search report 05 February 2016 (05.02.2016)
Name and mailing address of the ISA/CN: State Intellectual Property Office of the P. R. China No. 6, Xitucheng Road, Jimenqiao Haidian District, Beijing 100088, China Facsimile No.: (86-10) 62019451	Authorized officer GAO, Mingjie Telephone No.: (86-10) 62411783

INTERNATIONAL SEARCH REPORT
Information on patent family members

International application No.

PCT/CN2015/079665

Patent Documents referred in the Report	Publication Date	Patent Family	Publication Date
CN 104465788 A	25 March 2015	None	
CN 103887328 A	25 June 2014	None	
CN 102763203 A	31 October 2012	JP 5216883 B2	19 June 2013
		WO 2011105184 A1	01 September 2011
		TW 201203379 A	16 January 2012
		JP 5752161 B2	22 July 2015
		US 2011212569 A1	01 September 2011
		JP 2013149990 A	01 August 2013
		US 8551824 B2	08 October 2013
		US 2014038351 A1	06 February 2014
		JP 2011199272 A	06 October 2011
		KR 20130024892 A	08 March 2013
		JP 2015035606 A	19 February 2015

A. 主题的分类		
H01L 29/786(2006.01)i; H01L 21/336(2006.01)i		
按照国际专利分类(IPC)或者同时按照国家分类和IPC两种分类		
B. 检索领域		
检索的最低限度文献(标明分类系统和分类号)		
H01L		
包含在检索领域中的除最低限度文献以外的检索文献		
在国际检索时查阅的电子数据库(数据库的名称, 和使用的检索词(如使用))		
CNTXT, DWPI:光罩, 源, 像素, 光刻, tft, 栅, 绝缘层, 双栅, 同时, 形成, 漏, mask, pixel, photolithography, gate, drain, source, insulat+, dual gate, form		
C. 相关文件		
类 型*	引用文件, 必要时, 指明相关段落	相关的权利要求
X	CN 104465788 A (京东方科技集团股份有限公司) 2015年 3月 25日 (2015 - 03 - 25) 说明书0039-0112段及附图10a-10h	1-11
A	CN 103887328 A (厦门天马微电子有限公司) 2014年 6月 25日 (2014 - 06 - 25) 全文	1-11
A	CN 102763203 A (株式会社半导体能源研究所) 2012年 10月 31日 (2012 - 10 - 31) 全文	1-11
☐ 其余文件在C栏的续页中列出。 ☒ 见同族专利附件。		
* 引用文件的具体类型: “A” 认为不特别相关的表示了现有技术一般状态的文件 “E” 在国际申请日的当天或之后公布的在先申请或专利 “L” 可能对优先权要求构成怀疑的文件, 或为确定另一篇引用文件的公布日而引用的或者因其他特殊理由而引用的文件(如具体说明的) “O” 涉及口头公开、使用、展览或其他方式公开的文件 “P” 公布日先于国际申请日但迟于所要求的优先权日的文件 “T” 在申请日或优先权日之后公布, 与申请不相抵触, 但为了理解发明之理论或原理的在后文件 “X” 特别相关的文件, 单独考虑该文件, 认定要求保护的发明不是新颖的或不具有创造性 “Y” 特别相关的文件, 当该文件与另一篇或者多篇该类文件结合并且这种结合对于本领域技术人员为显而易见时, 要求保护的发明不具有创造性 “&” 同族专利的文件		
国际检索实际完成的日期		国际检索报告邮寄日期
2016年 1月 18日		2016年 2月 5日
ISA/CN的名称和邮寄地址		授权官员
中华人民共和国国家知识产权局(ISA/CN) 中国北京市海淀区蓟门桥西土城路6号 100088		高铭洁
传真号 (86-10)62019451		电话号码 (86-10)62411783

国际检索报告
关于同族专利的信息

国际申请号

PCT/CN2015/079665

检索报告引用的专利文件			公布日 (年/月/日)	同族专利			公布日 (年/月/日)
CN	104465788	A	2015年 3月 25日	无			
CN	103887328	A	2014年 6月 25日	无			
CN	102763203	A	2012年 10月 31日	JP	5216883	B2	2013年 6月 19日
				WO	2011105184	A1	2011年 9月 1日
				TW	201203379	A	2012年 1月 16日
				JP	5752161	B2	2015年 7月 22日
				US	2011212569	A1	2011年 9月 1日
				JP	2013149990	A	2013年 8月 1日
				US	8551824	B2	2013年 10月 8日
				US	2014038351	A1	2014年 2月 6日
				JP	2011199272	A	2011年 10月 6日
				KR	20130024892	A	2013年 3月 8日
				JP	2015035606	A	2015年 2月 19日