

특허청구의 범위

청구항 1

전극군을 갖는 디바이스 소자를 수용한 패키지의 베이스 부재에 복수개의 관통 전극(11b, 21b, 41b, 41c, 51b, 61b, 61c)을 소정 위치에 배치한 유리 기판(11, 21, 41, 51, 61)을 이용하고, 상기 전극군과 상기 관통 전극(11b, 21b, 41b, 41c, 51b, 61b, 61c)을 밀봉재(14, 24, 44, 54, 64)를 우회하여 배치한 접착 매체의 개재에 의해 외부 회로에 인출하는 것을 특징으로 하는 패키징 디바이스 장치.

청구항 2

제 1항에 있어서,

상기 디바이스 소자가 CCD의 이미지 센서, CMOS의 이미지 센서, 반도체 디바이스, MEMS 디바이스 또는 액정 패널인 것을 특징으로 하는 패키징 디바이스 장치.

청구항 3

제 1항에 있어서,

상기 접착 매체가 범프 전극, 또는 WB 또는 BGA인 것을 특징으로 하는 패키징 디바이스 장치.

청구항 4

제 1항에 있어서,

상기 관통 전극(11b, 21b, 41b, 41c, 51b, 61b, 61c)이 유리 대 금속 실 구조의 파인 비어인 것을 특징으로 하는 패키징 디바이스 장치.

청구항 5

제 4항에 있어서,

상기 파인 비어는 외곽경의 치수(ϕ)가 $150\mu\text{m}$ 이하, 비어 센터 사이 피치의 치수가 $300\mu\text{m}$ 이하의 미세 구조인 것을 특징으로 하는 패키징 디바이스 장치.

청구항 6

제 4항 또는 제 5항에 있어서,

상기 파인 비어의 기밀도가 헬륨 분사법에 의한 기밀성의 측정치가 $1 \times 10^{-8} \text{Pa} \cdot \text{m}^3/\text{sec}$ 미만인 것을 특징으로 하는 패키징 디바이스 장치.

청구항 7

복수개의 금속 도체의 유리 대 금속 실 구조를 갖는 복수개의 관통 전극 비어를 소정 위치에 배치한 유리 기판(11, 21, 41, 51, 61)을 이용하고, 이 유리 기판(11, 21, 41, 51, 61)의 상기 관통 전극 비어는 외곽 지름 치수(ϕ)가 $150\mu\text{m}$ 이하, 및 센터 사이 치수가 $300\mu\text{m}$ 이내의 간격으로 매설된 것을 특징으로 하는 패키징용 베이스 부재.

청구항 8

제 7항에 있어서,

상기 유리 기판(11, 21, 41, 51, 61)에서의 상기 관통 전극 비어의 기밀도는 헬륨 분사법에 의한 기밀성 측정치가 $1 \times 10^{-8} \text{Pa} \cdot \text{m}^3/\text{sec}$ 미만인 것을 특징으로 하는 패키징용 베이스 부재.

명세서

기술분야

[0001] 본 발명은 패키징 디바이스 장치 및 패키징용 베이스 부재에 관한 것으로, 특히, 관통 전극 부착 유리 기판을 이용한 패키징 디바이스 장치, 및 파인 비어의 관통 전극 부착 유리 기판을 이용한 패키징용 베이스 부재에 관한 것이다.

배경기술

[0002] MEMS 디바이스나 CCD, CMOS 소자, 액정 등의 각종 디바이스는 소형, 경량 및 고성능인 디바이스로서 널리 이용되고 있는데, 델리케이트한 전극 재료나 구조상, 외부 환경에 영향받기 쉽고 이것을 피하기 위해 기밀 패키징하여 사용된다. 또한, 마찬가지로의 기밀 패키징의 이미지 센서는 근래 휴대 전화의 카메라 모듈 내에 채용되고, 소형화, 박형화 및 경량화에 더하여 저가격화에의 요구에 대응하고 있다. 예를 들면, CCD나 CMOS 소자를 이용한 이미지 센서는, 일본국 특개평10-107240호 공보(특허 문헌 1)나 일본국 특개2006-140384호 공보(특허 문헌 2)에 나타나는 바와 같이, 세라믹 패키지에 센서를 수납 후, 와이어 본딩으로 전기적 접속을 행하고, 유리 등의 투명한 덮개를 이용하여 밀봉하고 있다. 또한, 일본국 특개2007-312012호 공보(특허 문헌 3)나 미국 특허 제 6,777,767호 명세서(특허 문헌 4)에 나타나는 바와 같이, 이미지 센서 전체를 소형화하는 CSP(Chip Size Packaging)를 실현하는 방법이 알려져 있다. 이들의 경우에는 CCD나 CMOS 소자가 형성된 반도체 실리콘 웨이퍼의 이면부터 표면에 관통하는 구멍이나 홈을 마련하고, 표측과 이측을 전기적으로 접속하고, 외부 회로에의 접속은 반도체 웨이퍼의 이면에 배치한 볼 범프에 의해 행하고 있다.

- [0003] 특허 문헌 1 : 일본국 특개평10-107240호 공보
- [0004] 특허 문헌 2 : 일본국 특개2006-140384호 공보
- [0005] 특허 문헌 3 : 일본국 특개2007-312012호 공보
- [0006] 특허 문헌 4 : 미국 특허 제6,777,767호 명세서

발명의 내용

해결하려는 과제

[0007] 그러나, 일본국 특개평10-107240호 공보(특허 문헌 1) 및 일본국 특개2006-140384호 공보(특허 문헌 2)의 경우, 이미지 센서 전체의 치수는 평면적(平面積), 높이 함께 내부의 센서 소자에 비하여 현격하게 커져 버린다는 결점이 있다. 또한, 일본국 특개2007-312012호 공보(특허 문헌 3)나 미국 특허 제6,777,767호 명세서(특허 문헌 4)의 경우, 소형화, 박형화 및 경량화는 실현할 수 있는 것이지만, 반도체에 구멍 또는 홈을 에칭 등으로 제작하고, 그 표면에 절연 처리를 시행하고, 또한 구멍 또는 홈의 내부에 금속에 의한 배선층을 제작하는 공정이 필요하여 비용이 늘어나는 것으로 되어 있다. 그 때문에, 기밀 패키징용 부재의 개량으로서 패키지 구성 부재의 개발이 요망되고 있다.

[0008] 따라서 본 발명의 제 1의 목적은, 반도체 및 MEMS 디바이스나 액정 패널을 사용하는 디바이스 장치의 소형화, 박형화 및 경량화 및 저비용화를 도모할 수 있는 신규이면서 개량된 디바이스 장치의 제공에 있다.

[0009] 본 발명의 다른 목적은, 관통 전극을 갖는 유리 기판을 베이스 부재에 이용하는 패키지의 개량과 함께 이 패키지 내에 수납하는 다수의 전극을 갖는 각종 디바이스 소자와의 전기적 접속의 용이화에 의해 저가격화를 실현할 수 있는 각종 디바이스 장치를 제공하는 것에 있다. 특히, 유리 대(對) 금속 실(이하 Glass to Metal Seal의 머릿글자를 표시하는 GTMS라고 부른다) 구조에 의한 고온 가열 프로세스를 경유하여 밀봉된 관통 전극 부착 유리 기판을 이용한 패키징으로서, 신규이면서 개량된 패키징용 베이스 부재의 제공과 그것을 사용하여 디바이스 소자를 패키징하는 각종 디바이스 장치의 제공을 목적으로 한다.

과제의 해결 수단

[0010] 본 발명에서는, 다수의 전극 또는 전극군을 갖는 각종 디바이스 소자의 1개 내지 복수개가 기밀 패키지에 수용되고, 패키징용 베이스 부재에 소정 범위 내에 복수개의 관통 전극을 배치한 유리 기판을 이용한다. 그리고, 이 유리 기판의 관통 전극을 디바이스 소자의 전극군과 접속하고, 패키징용 밀봉재에 걸리지 않는 구조로 외부 회로에 리드 도출하는 것을 특징으로 하는 패키징 디바이스 장치가 제공된다. 여기서, 상기 관통 전극을 갖는 유리 기판은 디바이스 소자의 도출 전극에 대응시켜서 관통 전극이 형성되고, 접촉 매체를 개재하여 외부 회로에

리드 도출된다. 또한, 상기 디바이스 소자에는 반도체나 MEMS 디바이스, 또는 CCD나 CMOS를 이용한 이미지 센서 등이 기밀 패키지로써 칩 사이즈의 디바이스 장치가 구성된다. 또한, 상기 다수의 전극을 갖는 디바이스 소자로써 대향 전극 사이에 액정을 개재시킨 액정 패널이 있고, 적어도 한쪽의 전극을 관통 전극이 배치된 유리 기판을 사용하여 그 내면에 다수의 투명 전극군을 형성한 액정형 디스플레이 디바이스 장치도 있다. 관통 전극을 배치한 유리 기판은 GTMS 구조에서 파인 비어 타입의 유리 기판이 바람직하고, 그에 의해, 저가격화에 유리한 각종의 디바이스 장치가 제공된다. 또한, CCD 또는 CMOS 소자의 수광면측에 배치한 보호용 유리 기판의 주변부에 관통 전극을 마련하고, 이 관통 전극을 CCD 또는 CMOS 소자 수광면의 주변부에 마련한 전극 취출부에 접속하고, 또한 CCD 또는 CMOS 소자가 형성된 반도체 웨이퍼와 이 보호용 유리 기판을 접합하여 밀봉하여, 저비용으로 소형화, 박형화 및 경량화를 실현하고 또한 신뢰성이 높은 이미지 센서를 제공한다.

[0011] 본 발명의 다른 관점에 의하면, 관통 전극을 배치한 유리 기판은 비어 지름(ϕ)이 150 μm 이하, 또한 비어 센터 사이의 치수인 비어 피치가 300 μm 이하인 고온 가열 프로세스를 경유한 GTMS 구조의 파인 비어 유리 기판을 패키지의 베이스 부재로서 사용하는 것을 제안하고, 그것을 이용한 각종의 패키징 디바이스 장치를 제공한다. 한편, 관통 전극의 비어 센터 사이의 치수를 300 μm 이하로 하는데는 비어 지름(ϕ)은 최저한 250 μm 이고, 바람직하게는, 이보다 작은 비어 지름(ϕ)은 150 μm 이하로 한정되고, 그에 의해, 상기 관통 전극을 배치한 유리 기판은 헬륨 분사법에 의한 기밀성 측정치를 $1 \times 10^{-8} \text{Pa} \cdot \text{m}^3/\text{sec}$ 미만으로 한 패키지 내의 기밀성을 확보하는 것을 특징으로 한다.

발명의 효과

[0012] 본 발명에 의하면, 이미지 센서의 수광면과 외부 기판에의 부착 부분이 동일 방향에 있기 때문에, 필터나 렌즈 등의 광학적인 표면 부착 부품을 포함하는 외부 기판을 위치 정밀도 좋게 부착할 수 있고, 그 결과, 광학적 특성의 향상이 도모된다. 또한, CCD 또는 CMOS 소자뿐만 아니라 DSP(Digital Signal Processor) 등의 주변 IC를 이미지 센서와 동일 패키지 내에 수납하는 경우에도, 현저한 소형화를 달성할 수 있다.

[0013] 본 발명에 의하면, 관통 전극 부착 유리 기판을 패키지의 베이스 부재로서 사용함에 의해, 소형화, 박형화, 경량화와 함께 신뢰성이 높은 기밀 패키지의 광 응용 디바이스를 저비용으로 제공할 수 있다. 예를 들면, 종래의 디바이스 소자는 실리콘 웨이퍼로부터 다이싱에 의해 개별 소자를 분리 후, 개개로 세라믹 패키지에 수용하여 밀봉하고 있었기 때문에 패키징 비용이 늘어나고 제조 비용을 올리고 있다. 또한, 와이어 본딩에 의한 전기적 접속상의 문제점이 있다. 이들의 비용적 문제점은 복수개의 관통 전극 부착 유리 기판을 패키징용 베이스 부재로서 사용함에 의해 해소한다.

[0014] 한편, 본 발명은 각종의 관통 전극 부착 유리 기판의 제법에 관한 것이고, 각각의 특징을 검토하여 GTMS 법에 의한 파인 비어의 유리 기판의 채용을 발견하였다. 이 유리 기판은 고온 프로세스에 의해 비어 피치의 미세화와 기밀성의 향상을 실현하고, 그것에 의한 소형화와 고신뢰화를 실현 가능하게 하였다.

도면의 간단한 설명

- [0015] 도 1은 본 발명의 제 1의 실시예의 이미지 센서의 구성을 도시하는 단면도.
- 도 2는 본 발명의 제 1의 실시예의 이미지 센서의 다른 구성을 도시하는 단면도.
- 도 3은 본 발명의 제 2의 실시예의 카메라 모듈의 구성을 도시하는 단면도.
- 도 4는 본 발명의 제 3의 실시예의 이미지 센서 모듈의 구성을 도시하는 단면도.
- 도 5의 (a) 및 (b)는, 본 발명의 제 1의 실시예의 이미지 센서의 제조 과정을 설명하기 위한 단면도.
- 도 6의 (a), (b), (c), (d) 및 (e)는, 본 발명의 제 3의 실시예의 이미지 센서 모듈의 제조 과정을 설명하기 위한 단면도.

발명을 실시하기 위한 구체적인 내용

[0016] 이하, 본 발명에 관해 더욱 상세히 설명하다. 또한, 이하의 실시의 형태의 설명에서는, 도면을 이용하여 설명하고 있는데, 본원의 도면에서 동일한 참조 부호를 붙인 것은, 동일 부분 또는 상당 부분을 나타내고 있다.

[0017] 본 발명은, 전극군을 갖는 MEMS 또는 광 응용 디바이스 소자를 수용하는 패키지를 구비하고, 이 패키지의 베이스 부재에 복수개의 관통 전극을 소정 위치에 배치한 유리 기판을 이용하고, 상기 전극군과 상기 관통 전극을

접속하여 리드 도출하는 것을 특징으로 하는 센서 또는 광을 응용하는 패키징 디바이스 장치이다. 또한, 디바이스 소자가 반도체나 MEMS 디바이스나 센서, 액정 패널, CCD 또는 CMOS의 이미지 센서이다. 여기서, 리드 도출은, 소자 전극에 대응하여 관통 전극이 형성되고, 양 전극이 직접 또는 범프 등의 접촉 매체를 통하여 접속되고, 이들이 밀봉재를 회피하는 위치 또는 우회하는 상태에서 외부 회로에 인출하여 접속한 것을 특징으로 한다. 또한, 액정 소자에서는 대향하는 투명 전극 사이에 액정을 개재시켜서 구성하고, 한쪽의 투명 전극을 상기 관통 전극이 배치된 상기 유리 기판에 형성한 다수의 액정 패널에 의해 액정 디스플레이를 구성한다. 여기서, 유리 기판은 관통 전극이 유리 대 금속 실 구조인 GTMS 타입 파인 비어부 유리 기판으로 구성하고, 비어의 외곽 경(외곽 직경) 치수(ϕ)가 $150\mu\text{m}$ 이하, 비어 센터 사이의 피치 치수가 $300\mu\text{m}$ 이하로 하는 것, 또한, 고온 프로세스에 의해 가공 처리하고 제작되고, 그 기밀도는 헬륨 분사법에 의한 기밀성 측정치를 $1 \times 10^{-8} \text{ Pa} \cdot \text{m}^3/\text{sec}$ 미만으로 하는 것이 바람직하다. 파인 비어화를 위해 외경 치수(ϕ)나 비어 센터 사이 치수를 제한하는 것이고, 이 GTMS 타입 파인 비어 부착 관통 전극을 배치한 유리 기판을 베이스 부재로 사용하여 패키징한 디바이스 장치를 제공한다. 또한, 패키지의 기밀도를 높게 설정함으로써 파인 패키지의 신뢰성을 높인다. 또한, 이와 같은 패키징을 저가격으로 제공한다. 또한, 플로트법에 의한 특정한 유리의 사용으로 고품질로 무색 투명한 유리를 제공하고, 비유전율 특성으로도 고주파 용도에 적합한 등의 메리트를 발휘한다. 특정한 유리란, 예를 들면 플로트법에 의해 얻어지는 저알칼리 붕규산 유리 등을 말한다. 또한, 상기 기밀도는, 헬륨 분사법에서, 예를 들면, (주)알박제의 리크 테스터 HELIOT701을 이용하여 측정된 값을 말한다.

[0018] 본 발명에 관한 관통 전극을 배치한 유리 기판을 패키징에 사용한 광 응용 디바이스로서, 예를 들면, 다수의 투명 전극을 유리 표면에 형성한 한 쌍의 유리 기판 사이에 스페이서를 개재시켜서 액정을 충전하고 양 기판을 실재로 기밀 밀봉하여 구성하고 전극 사이에 전압 인가하는 액정 패널이 있다. 이 액정 패널은 관통 전극 부착 유리 기판을 사용하여 전극으로부터의 외부 인출로 실제로 이루어지는 실부재와 유리의 사이를 통과시키지 않고 구성된 것에 대해, 종래의 실재와 유리의 사이를 통과하여 전극이 패널 내부로부터 외부로 인출하는 구성과는 상위하다. 그러므로, 실 부재로부터의 액정 누출을 회피할 수 있는 외에 실재의 선택폭을 넓힐 수 있다. 또한, 패널의 편측에 전극 인출부를 통합함으로써 장치 내의 배선을 간소화한다. 이것은 전극 부착 유리 기판을 이용하여 패널 내부로부터 외부 회로에의 전극 인출에 있어서 실재와 유리의 사이를 통과시키지 않음에 의한다.

[0019] 본 발명의 다른 관점은, 다수의 전극으로 이루어지는 전극군을 갖는 MEMS 또는 광 응용 디바이스 소자를 수용한 패키지의 베이스 부재에 복수개의 관통 전극을 소정 위치에 배치한 유리 기판을 이용하고, 상기 전극군과 상기 관통 전극을 접촉 매체의 개재에 의해 외부 회로에 리드 도출하는 것을 특징으로 하는 센서 또는 광을 응용한 패키징한 디바이스 장치가 제공되고, 상기 디바이스 소자가 CCD나 CMOS의 이미지 센서, 반도체나 MEMS 디바이스 또는 액정 패널이고, 칩 사이즈 패키징한 것을 특징으로 한다. 또한, 액정 패널은 대향하는 전극 사이에 액정을 개재시키고, 한쪽의 투명 전극을 상기 관통 전극이 배치된 상기 유리 기판에 형성한 다수의 액정 패널에 의해 구성한다. 여기서, 상기 유리 기판의 소정 위치에 배치한 관통 전극은, 유리 대 금속 실 구조(이하 GTMS 구조라고 부른다)이고, 파인 비어 관통 전극으로 하였다. 이 파인 비어 관통 전극은 비어의 외곽 지름 치수(ϕ)가 $150\mu\text{m}$ 이하, 비어 센터 사이의 피치 치수가 $300\mu\text{m}$ 이하의 미세 구조이다. 또한, 유리 기판은 고온 가열의 GTMS 프로세스를 경유하여 제작되고, 상기 파인 비어 관통 전극의 헬륨 분사법에 의한 기밀성 측정치를 $1 \times 10^{-8} \text{ Pa} \cdot \text{m}^3/\text{sec}$ 미만의 기밀도로 소정 위치에 배치한 것을 특징으로 한다.

[0020] 또 다른 관점에 의하면, 복수개의 금속 도체의 유리 대 금속 실 구조를 갖는 복수개의 관통 전극 비어를 소정 위치에 배치한 유리 기판을 이용한다. 이 유리 기판은, 복수개의 금속 도체를 유리 기판에 유리 대 금속 밀봉 구조에 의해 제작한 복수개의 관통 전극을 소정 위치에 배치한 유리 기판이고, 이 유리 기판의 관통 전극은 비어 외곽 지름 치수(ϕ)가 $150\mu\text{m}$ 이하, 및 비어 센터 사이 치수가 $300\mu\text{m}$ 이하로 하여 매설된 것을 특징으로 하는 패키징용 베이스 부재를 제공한다. 더하여, 이 유리 기판에서의 상기 관통 전극의 기밀도는 헬륨 분사법에 의한 기밀성 측정치가 $1 \times 10^{-8} \text{ Pa} \cdot \text{m}^3/\text{sec}$ 미만으로 하는 패키징용 베이스 부재를 제공한다.

[0021] <실시예>

[0022] 이하, 실시예를 들어 본 발명을 보다 상세히 설명하지만, 본 발명은 이들로 한정되는 것이 아니다.

[0023] (실시예 1)

[0024] 본 실시예 1(제 1의 실시예)에 관한 이미지 센서는 반도체 기판의 제 1 주면(主面)에는 CCD 방식 또는 CMOS 방식의 수광부가 형성되고, 동일면상에 신호 인출을 위한 배선이 마련된다. 이 반도체 기판의 제 1 주면의 주변부에는 외부 회로에 접속하기 위한 패드가 마련되어 있다. 이 제 1 주면을 덮도록, 관통 전극 부착 유리 기판을

배치되고, 관통 전극이 전술한 패드에 전기적으로 접속된 구조를 가지며, 반도체 기판과 관통 전극 부착 유리 기판이 서로 대(相對)하는 면의 주변부에는 밀봉재가 배치되고, 반도체 기판과 관통 전극 부착 유리 기판을 기계적으로 접착하는 동시에 수광부를 외부 환경으로부터 차단하여 보호함으로써 패키징 디바이스 장치를 형성한다.

[0025] 이하, 도면을 참조하여 본 발명에 관한 실시예에 관해 상세히 설명한다. 도 1은 본 발명의 제 1의 실시예로서의 이미지 센서(10)의 개요 구성을 도시하는 주요부 부분 단면도이다. 도시하는 바와 같이, 이 이미지 센서(10)는 반도체 기판(12)(반도체 기판(12a))의 제 1 주면에는 CCD 방식 또는 CMOS 방식의 수광부(12b)가 형성되고, 동일 면상에 신호 인출을 위한 배선(도시 생략)이 마련된다. 이 반도체 기판(12)의 제 1 주면의 주변부에는 외부 회로에 접속하기 위한 패드(도시 생략)가 마련되어 있다. 이 제 1 주면을 덮도록, 관통 전극 부착 유리 기판(11)이 배치되고, 관통 전극(11b)이 전술한 패드에 전기적으로 접속되어 있다. 또한, 반도체 기판(12)과 관통 전극 부착 유리 기판(11)이 서로 대하는 면의 주변부에는 밀봉재(14)가 배치되고, 반도체 기판(12)과 관통 전극 부착 유리 기판(11)을 기계적으로 접착하는 동시에 수광부(12b)를 외부 환경으로부터 보호하는 패키징 디바이스 장치를 구성하고 있다. 여기서, 반도체 기판(12)과 관통 전극 부착 유리 기판(11)을 기계적으로 결합하여 수광부(12b)를 외부 환경으로부터 차단하고, 보호하는 밀봉재(14)는 소자 전극을 관통 전극(11b)에 접합하는 패드의 전극 위치를 피하여 마련되고, 외부 도출 루트가 밀봉재(14)를 우회하고 있다. 또한, 밀봉재(14)는 밀봉 부분의 기밀성에의 요구 정도에 응하여 수지, 금속, 유리재가 나누어 사용할 수 있다. 고도의 기밀성이 요구되는 경우에는, 솔더, 납재 등의 금속 또는 유리 재료가 적합하고, 그 요구가 낮은 경우에는 수지에 의한 밀봉도 가능하다. 또한, 관통 전극 부착 유리 기판(11)의 반도체 기판(12)에 접하지 않은 측의 면에는 관통 전극(11b)에 접속한 외부 전극(13)이 마련되고 프린트 기판 등의 외부 회로에의 접속을 가능하게 하고 있다.

[0026] 또한, 상기 실시예 1에서의 외부 전극 도출 구조의 변형례로서도 2에 도시하는 구조가 있다. 이 경우, 외부 전극의 도출에는, 도 1에서의 외부 전극(13)에 대신하여, 볼 범프(23)가 배치된다. 볼 범프(23) 이외는, 도 1과 같은 구성이고, 반도체 기판(22)의 제 1 주면에 CCD 방식 또는 CMOS 방식의 수광부(22b)가 형성되고, 제 1 주면을 덮도록 관통 전극 부착 유리 기판(21)이 배치되고, 관통 전극(21b)이 도 1과 마찬가지로 패드에 전기적으로 접속되어 있다. 또한, 도 1과 마찬가지로 밀봉재(24)에 의해 반도체 기판(22)과 관통 전극 부착 유리 기판이 기계적으로 접착되어 있다. 이 방법에 의하면 외부 전극의 취출 구조를 용이하게 실현 가능하게 한다. 이와 같이, 제 1의 실시예에 의하면, 반도체 기판(12)에 홈이나 구멍의 형성 가공을 하는 일 없이, 또한, 그러한 홈이나 구멍에의 절연 처리 및 금속 배선을 수반하는 일 없이, 비교적 염가로 수광부(12b)의 밀봉 보호와 신호 배선의 외부에의 취출을 할 수 있고, 소형화, 박형화 및 경량화되며 또한 신뢰성이 높은 이미지 센서를 저비용으로 제공할 수 있다.

[0027] 다음에, 관통 전극 부착 유리 기판(11)을 준비하기 위한 구체적 제조 사례(事例)에 관해 상세히 기술한다. 대표적인 방법으로서, 샌드 블라스트법, 드릴 천공법, GTMS 제법의 3개의 방법이 있는데, 각각의 방법으로 조달한 유리 기판에 관해 비교하면서 설명한다. 우선, 샌드 블라스트법은 기판의 두께에 의하지만 실용적인 구멍 지름은 300 μ m 이상이다. 또한, 단면(斷面) 방향으로 테이퍼가 불기 때문에 미소 피치의 가공은 어렵다. 가공부분 단부(端部)의 치핑이 일어나기 쉽고, 배선의 단선이나 실장 후의 유리 찌꺼기 발생에 의한 장애가 일어나기 쉽다. 다음에, 드릴에 의한 천공법은 스트레이트 형상의 구멍은 형성할 수 있지만 실용 가능한 구멍 지름은 드릴 지름의 한계로 제약되어 샌드 블라스트법과 마찬가지로 300 μ m 정도이다. 또한, 통상, 1개소씩의 천공이 되기 때문에 가공시간의 증가가 현저하다. 레이저에 의한 천공도 현실적으로는 스트레이트 형상의 천공은 어렵고, 구멍 지름의 컨트롤도 어렵다. 또한, 유리에의 레이저 가공의 경우에는 가공부분에 큰 왜곡이 잔류한다는 문제도 있다. 한편, GTMS 제법은 기밀 단자와 마찬가지로 제법에 의한 것이다. 기밀 단자는 디바이스에의 전력 공급이나 전기 또는 광신호의 입출력을 효율적으로 행한 기밀 패키지의 구성 부품인데, 금속과 유리를 기본적인 구성 재료로 하여 유리의 연화점 이상의 고온에서 유동성, 물리화학적 활성을 높인 상태의 유리에 내열성이 있는 금속 부품을 접착 또는 관입(貫入)시키는 프로세스에 의해 밀착성 및 기밀성이 높은 패키지 구조를 얻고 있다. 이 수법에 의해 제작된 관통 전극 부착 유리 기판에 관해서는, 예를 들면, 일본국 특개2007-067387호 공보에 개시되는 방법이고, 비교적 염가로 제작할 수 있다. 따라서 본 발명의 구성 부품으로서 적용하는 것이 바람직하다. 이후, 이 GTMS 제법에 의한 유리 기판을 파인 비어 유리 기판이라고 부르기로 한다.

[0028] 표 1은 본 발명에 사용되는 관통 전극 부착 유리 기판의 제조 방법으로서 채용되는 3종류의 다른 수법에 관한 특징(特長) 사항을 표시하고 있다. 이들의 유리 기판의 유리 재료는 각각의 가공 방법이나 사용 목적에 응하여 선정하여야 한다. 이 표 1에서는 6개의 항목에 관해 각각의 특장적 사항과 실용상의 4구분 평가를 나타내고 있다. 한편, 표 2-1 및 표 2는 표 1에 언급하는 제조 방법중, 파인 비어 유리 기판으로서 제조된 경우에 관한 제

조 가능한 특장 사항을 나타내고 있다. 여기서는 사용 재료의 물리적 특성으로서 9항목을 든다. 예를 들면, 사용 재료로서, 유리 재료에는 시판품의 텐팍스플로우트(등록상표)가 사용되고, 전극용 금속 재료에는 텅스텐(W)이 사용되고 있다.

[표 1]

관통전극부착 유리기판의 상이한 제조방법에 의한 특장 및 이용상 좋고 나쁨의 비교표

1. 각종천공공법	샌드블라스트법	드릴천공법	GTMS제법
2. 비어의 사용재료와 가공처리방법	도전 페이스트 스퍼터링 도금	소성전극재 메탈 매입 도금	벌크 메탈 고온 프로세스 처리
3. 구멍의 수직축 형상	테이퍼:평가 X	스트레이트:평가 ◎	스트레이트:평가 ◎
4. 비어의 외곽직경 ϕ	큼:평가 X	큼:평가 X	미소:평가 ◎
5. 비어의 피치	구멍직경의존:평가 X	구멍직경의존:평가 X	공구정밀도:평가 ○
6. 기밀성	페이스트:평가 X	증착법:평가 △	GTMS:평가 ◎
7. 제조코스트	가공코스트높음:평가 X	개별처리:평가 X	일괄처리:평가 ○

표 1에서의 평가는, 각 항목에서 현재상태의 최첨단이 되는 MEMS 디바이스 등에 요구된 기준을 충분히 충족시키는 것을 이중동그라미의 심볼, 거의 충족시키는 것을 동그라미의 심볼, 일부 충족시키는 또는 불충분한 것을 삼각의 심볼, 충족시키지 않는 것을 ×의 심볼에 의해, 4단계로의 평가 결과를 나타낸다.

[표 2-1]

GTMS제법에 의한 비어부착 유리기판의 여러 특성

기판의 여러 특성항목	관통전극 비어부착 유리기판의 여러 특성
웨이퍼상 기판의 여러 특성	사이즈: 2-8인치, 두께: $500-600 \pm 20 \mu\text{m}$
비어의 외곽직경 ϕ	$\phi 100 \mu\text{m}$ 또는 $\phi 150 \mu\text{m}(\text{Max } \phi 250 \mu\text{m})$
비어의 피치치수(센터 사이)	외곽직경 ϕ 에 의존하지만 $300 \mu\text{m}$ 이하로 가능하게 실현가능
기밀성(헬륨 분사법)	$< 1 \times 10^{-8} \text{Pa} \cdot \text{m}^3/\text{sec}$

[표 2-2]

비어부착 유리기판에 사용하는 재료의 물리적 여러 특성표

사용재료의 여러 특성항목	유리재료의 물리적 특성	비어재의 물리적 특성
1. 열팽창계수(CTE)	$3.25 \times 10^{-5}/\text{K}$	$4.5 \times 10^{-5}/\text{K}$
2. 굽힘강도 σ	25MPa	—
3. 밀도	$2.2 \text{g}/\text{cm}^3$	$19.3 \text{g}/\text{cm}^3$
4. 비유전율 ϵr	4.6 (25°C, 1MHz)	—
5. 유전손실율 $\text{Tan } \delta$	37×10^{-4} (25°C, 1MHz)	—
6. 체적저항률	$> 10^{13}$ (25°C), $2 \times 10^8 \Omega \cdot \text{cm}$ (250°C)	$5.5 \times 10^{-5} \Omega \cdot \text{cm}$ (25°C)
7. 굴절율 n	1.47 (파장 600nm)	—
8. NaO ₂ /K ₂ O 함유율	4%	—
9. 사용재료명	텐팍스플로우트(등록상표)	텅스텐(W)

표 2-1에서, 웨이퍼형상 기판의 두께는 $500 \pm 20 \mu\text{m}$ 이상 $600 \pm 20 \mu\text{m}$ 이하인 것을 나타낸다. 또한, 표 2-2의 NaO₂/K₂O 함유율은, 유리 재료의 전(全) 조성에서의 이들의 화합물(NaO₂ 및 K₂O)의 합계의 조성비이다.

(실시에 2)

본 실시예 2(제 2의 실시예)는 실시예 1의 이미지 센서를 이용하여 제작되는 카메라 모듈(30)이다. 도 3에 도시하는 바와 같이, 이미지 센서(10)는, 그 수광부(12b)에 대응하는 위치가 개구하는 프린트 배선판(31)상에 배치된다. 이미지 센서(10)의 외부 전극(13)과 프린트 배선판(31)상의 배선(33)이 솔더(도시 생략) 등에 의해 전기

적으로 접속되어 있다. 프린트 배선판(31)의, 이미지 센서(10)를 배치한 면의 반대측에는 IR 컷 필터(34) 및 렌즈(35) 등의 광학 부품이 지지 부재(32)에 의해 지지되고, 프린트 배선판(31)에 접속되어 있다. 또한, 프린트 배선판(31)과 지지 부재(32)는 수지를 이용하여 일체 성형된 것이라도 좋다. 여기서, 프린트 배선판(31)의 배선(33)에는 필요에 응하여 외부 부품(36)이 1개 또는 복수개 접속되어 있어도 좋다. 이 제 2의 실시예에 의하면, 이미지 센서(10)의 수광부(12b)를 렌즈(35)의 광축에 수직으로 배치하는 것이 용이하고, 카메라 모듈(30)의 광학 특성을 향상시킨다. 또한 소형화, 박형화 및 경량화된 카메라 모듈을 제공하는 것이 가능하다.

[0039] (실시예 3)

[0040] 도 4는 본 발명의 제 3의 실시예를 도시한 이미지 센서와 그 이미지 센서로부터의 신호를 처리한 디지털 시그널 프로세서(DSP)를 동일 패키지 내에 수납한 이미지 센서 모듈(40)을 도시하는 단면도이다. 도 4에 도시하는 바와 같이, 반도체 기관(42)의 제 1 주면에는 CCD 방식 또는 CMOS 방식의 수광부(42b)가 형성되고, 동일면상에 신호 인출을 위한 배선(도시 생략)이 마련되고, 본 제 1 주면의 주변부에는 외부 회로에 접속하기 위한 패드(도시 생략)가 마련되어 있다. 이 제 1 주면을 덮도록, 관통 전극 부착 유리 기관(41)이 배치되고, 관통 전극(41b)이 전술한 패드에 전기적으로 접속되어 있다. 또한, 반도체 기관(42)과 관통 전극 부착 유리 기관(41)이 서로 대하는 면의 주변부에는 밀봉재(44)가 배치되고, 반도체 기관(42)과 관통 전극 부착 유리 기관(41)을 기계적으로 접촉하는 동시에 수광부(42b)를 외부 환경으로부터 차단하고, 보호하고 있다. 또한 관통 전극 부착 유리 기관(41)의 반도체 기관(42)에 접하지 않은 측의 면에는 관통 전극(41b)에 접속하는 외부 전극(43)이 마련되고 프린트 기관 등의 외부 회로에의 접속을 가능하게 하고 있다.

[0041] 또한 관통 전극 부착 유리 기관(41)에는 반도체 기관(42)에의 접속 전극이 되는 관통 전극(41b)보다 외주측에 관통 전극(41c)을 갖는다. 또한, 반도체 기관(42)의 수광부(42b)를 포함하는 면의 반대측에는 DSP(45)가 배치되어 있다. 그 DSP(45)의 외부에의 입출력 단자(도시 생략)는 본딩 와이어(46)에 의해 관통 전극 부착 유리 기관(41) 내의 관통 전극(41c)에 접속되어 있다. 또한 반도체 기관(42), DSP(45), 및 본딩 와이어(46)는 서로의 위치 관계와 접속 상태를 고정시키기 위해 수지(47)에 의해 덮혀 있다. 그 수지(47)는 관통 전극 부착 유리 기관(41)의 편면에 밀착하고, 이미지 센서(40) 전체의 형상을 결정하고 있다.

[0042] 또한, 제 1의 실시예 및 제 3의 실시예에 관해, 도 1, 도 2 및 도 4에서는 각각 1개의 패키징 디바이스 장치를 나타내지만, 이들은 그 제조 공정에서는 복수개를 동시에 제작할 수 있다. 즉, 도 5(a) 및 도 5(b)에 도시하는 바와 같이, 제 1의 실시예의 이미지 센서(50)를 제작하는 경우에 있어서, 우선, 제 1 주면에 CCD 방식 또는 CMOS 방식의 수광부(52b)가 복수 형성되고, 동일면상에 신호 인출을 위한 배선(도시 생략)이 마련되고, 수광부(52b)의 주변부에는 외부 회로에 접속하기 위한 패드(도시 생략)가 마련되어 있는 반도체 웨이퍼(52)를 준비한다. 다음에 이 제 1 주면을 덮도록, 관통 전극 부착 유리 기관(51)이 배치되고, 관통 전극(51b)이 전술한 패드에 전기적으로 접속된다. 또한, 반도체 웨이퍼(52)와 관통 전극 부착 유리 기관(51)이 서로 대하는 면에서, 각각의 수광부(52b)의 주변부에는 밀봉재(54)가 배치되고, 반도체 웨이퍼(52)와 관통 전극 부착 유리 기관(51)을 기계적으로 접촉하는 동시에 각각의 수광부(52b)를 외부 환경으로부터 차단하고, 보호하고 있다. 또한 관통 전극 부착 유리 기관(51)의 반도체 웨이퍼(52)에 접하지 않은 측의 면에는 관통 전극(51b)에 접속한 외부 전극(53)이 마련되고 프린트 기관 등의 외부 회로에의 접속을 가능하게 한다. 그리고 나서, 접촉 일체화된 반도체 웨이퍼(52)와 관통 전극 부착 유리 기관(51)을 다이스 등을 이용하여, 도 5(a)에 파선 및 화살표에 도시된 부분을 깎아내고, 도 5(b)에 도시하는 바와 같이 개개로 분리된 복수의 이미지 센서(50)를 얻는다.

[0043] 한편, 도 6(a) 내지 도 6(e)에 도시하는 바와 같이, 제 3의 실시예의 이미지 센서 모듈(60)을 제작하는 경우에는, 우선 제 1 주면에 CCD 방식 또는 CMOS 방식의 수광부(62b)가 복수 형성되고, 동일면상에 신호 인출을 위한 배선(도시 생략)이 마련되고, 수광부(62b)의 주변부에는 외부 회로에 접속하기 위한 패드(도시 생략)가 마련되어 있는 반도체 웨이퍼(62)를 준비한다. 다음에 이 제 1 주면을 덮도록, 관통 전극 부착 유리 기관(61)이 배치되고, 관통 전극(61b)이 전술한 패드에 전기적으로 접속된다. (도 6(a)참조). 또한, 반도체 웨이퍼(62)와 관통 전극 부착 유리 기관(61)이 서로 대하는 면에서, 각각의 수광부(62b)의 주변부에는 밀봉재(64)가 배치되고, 반도체 웨이퍼(62)와 관통 전극 부착 유리 기관(61)을 기계적으로 접촉하는 동시에 각각의 수광부(62b)를 외부 환경으로부터 차단하고, 보호하고 있다. 또한 관통 전극 부착 유리 기관(61)의 반도체 웨이퍼(62)에 접하지 않은 측의 면에는 관통 전극(61b)에 접속하는 외부 전극(63)이 마련되고 프린트 기관 등의 외부 회로에의 접속을 가능하게 한다. 또한, 또한 관통 전극 부착 유리 기관(61)에는 반도체 웨이퍼(62)에의 접속 전극이 되는 관통 전극(61b)보다 외주측에 관통 전극(61c)을 갖는다. 상기 관통 전극(61c)은 후에 DSP(65)를 본딩 와이어(66) 접속하기 위한 전극이다.

[0044] 여기서, 반도체 웨이퍼(62)의 내에서 도 6(a)의 화살표(A)로 도시되는 부분을 다이서 등을 이용하고 깎아내고, 도 6(b)에 나타내는 중간 제품을 얻는다. 이 중간 제품은, 도 6(c)에 도시하는 바와 같이, 개별적으로 절단된 반도체 웨이퍼(62)의 개개의 수광부(62b)를 포함하는 면의 반대측에 각각 DSP(65)를 접착 배치하고, 상기 DSP(65)의 외부에 입출력 단자(도시 생략)를 본딩 와이어(66)에 의해 관통 전극 부착 유리 기판(61) 내의 관통 전극(61c)에 접속한다. 다음에, 도 6(d)에 도시하는 바와 같이, 개개로 절단된 반도체 웨이퍼(62), DSP(65), 및 본딩 와이어(66)의 쌍을 수지(67)에 의해 덮는다. 최후로, 관통 전극 부착 유리 기판(61)의 내에서 도 6(d)의 화살표(B)로 도시되는 부분을 다이서를 이용하여 깎아내고, 도 6(e)에 도시하는 최종 제품을 얻는다. 상기 각 실시예에 사용하는 관통 전극 부착 유리 기판에는, 본 발명의 특징인 GTMS 구조의 파인 비어 유리 기판이 사용되고 있고, 이 유리 기판의 여러 특성은 표 2에 표시되어 있다.

[0045] 또한, 도 5(a) 내지 도 5(b) 및 도 6(a) 내지 도 6(e)는, 1개의 이미지 센서 또는 이미지 센서 모듈의 전체의 단면도 및 이웃하는 2개의 이미지 센서 또는 이미지 센서 모듈의 부분적 단면도를 나타내지만, 실제의 제작 공정에서는 반도체 웨이퍼 또는 웨이퍼 상태에서 형성된 관통 전극 부착 유리 기판의 크기에 응하여 X방향(수평 방향) 및 Y방향(수직의 방향)에, 보다 많은 복수의 이미지 센서 또는 이미지 센서 모듈이 배치된다.

[0046] 이상과 같이 본 발명의 실시의 형태 및 실시예에 대해 설명을 행하였지만, 상술한 각 실시의 형태 및 실시예의 구성을 적절히 조합시키는 것도 당초부터 예정하고 있다.


[0047] 금회 개시된 실시의 형태 및 실시예는 모든 점에서 예시이고 제한적인 것이 아니라고 생각되어야 할 것이다. 본 발명의 범위는 상기한 설명이 아니라 청구의 범위에 의해 나타나고, 청구의 범위와 균등한 의미 및 범위 내에서의 모든 변경이 포함되는 것이 의도된다.

부호의 설명


- [0048] 10, 20, 50 : 이미지 센서
- 30 : 카메라 모듈
- 40, 60 : 이미지 센서 모듈
- 11, 21, 41, 51, 61 : 유리 기판
- 11a, 21a, 41a, 51a, 61a : 유리
- 11b, 21b, 41b, 41c, 51b, 61b, 61c : 관통 전극
- 12, 22, 42, 52, 62, 12a : 반도체 기판
- 12b, 22b, 42b, 52b, 62b : 수광부
- 13, 23, 43, 53, 63 : 외부 전극
- 14, 24, 44, 54, 64 : 밀봉재
- 31 : 프린트 배선판
- 32 : 지지 부재
- 33 : 배선
- 34 : IR 컷 필터
- 35 : 렌즈
- 36 : 외부 부품
- 45, 65 : DSP
- 46, 66 : 본딩 와이어
- 47, 67 : 수지
- 52, 62 : 반도체 웨이퍼

도면


도면1



도면2



도면5



도면6

