

[19]中华人民共和国国家知识产权局

[51]Int. Cl⁶

H04N 5/14

H04N 3/223

H04N 7/01 H04N 11/06

[12] 发明专利说明书

[21] ZL 专利号 91103733.0

[45]授权公告日 1999 年 1 月 27 日

[11]授权公告号 CN 1041879C

[22]申请日 91.5.31 [24]颁证日 98.10.24

[21]申请号 91103733.0

[30]优先权

[32]90.6.1 [33]GB[31]9012326.6

[73]专利权人 汤姆森消费电子有限公司

地址 美国印第安纳州

[72]发明人 托德·J·克里斯托弗

卡尔·F·雷兰达

蒂莫菲·W·萨赫尔

[56]参考文献

US4,771,331 1988. 9. 13 H04N5/14

US4,829,378 1989. 5. 9 H04N5/14

审查员 张龙哺

[74]专利代理机构 中国专利代理(香港)有限公司


代理人 程天正 何关元

权利要求书 3 页 说明书 32 页 附图页数 16 页

[54]发明名称 两级内插系统

[57]摘要

一种两级内插系统,给经内插压缩和扩展的信号(例如以变焦或放大方式显示的图象信号)提供更大的带宽。一有限冲激响应滤波器从数字取样的第一信号产生第二信号。显示第一信号,但在其它方面则基本上不加以改变。用例如一多路调制器将第二信号与经延迟的第一信号交错起来,以产生取样密度为第一信号的两倍的数字值第三信号。一经补偿的可变内插器从第三信号获取数字取样的第四信号,其中第一信号所表示的信息的频率内容已改变。



权 利 要 求 书

1. 一种内插系统, 包括:

具有一定带宽并从代表视频信息的数字取样的第一信号中产生表示所述第一信号的所述各取样之间信号点的数字取样的第二信号的有限冲激响应滤波器;

用于将所述第一信号延迟的装置;

交错装置, 用于将所述第二信号与所述经延迟的第一信号交错起来, 以产生其取样密度大于所述第一信号的数字值的第三信号;

其特征在于:

一个经补偿的可变内插器, 用于从所述第三信号获取数字取样的第四信号, 所述经补偿的可变内插器使所述滤波器的所述一定的带宽增加并因而提高相对于在所述第一信号中代表原信号的所述视频信息的所述第四信号中所述视频信息的频率内容。

2. 如权利要求 1 的内插系统, 其特征在于, 所述第一和第二信号的取样率为第一取样率, 所述第三和第四信号的取样率为第二取样率, 它是所述第一取样率的 2 倍。

3. 如权利要求 1 的内插系统, 其特征在于, 所述第二信号的所述各信号点瞬时处在所述第一信号的所述各取样之间。

4. 如权利要求 1 的内插系统, 其特征在于, 所述第二信号的所述各信号点瞬时处于所述第一信号的所述各取样之间的中途。

5. 如权利要求 1 的内插系统, 其特征在于, 它还包括缩短装置, 用以在产生所述第二信号和延迟所述第一信号之前缩短所述第一信号的各部分。

6. 如权利要求 5 的内插系统, 其特征在于, 所述第一信号是一个视频信号, 所述第四信号表示用所述经缩短的视频信号表示

的图象的放大情况。

7. 如权利要求 1 的内插系统, 其特征在于, 所述第一信号是个视频信号, 且所述第四信号表示用所述视频信号所表示的图象的压缩情况。

8. 如权利要求 1 的内插系统, 其特征在于, 所述第一信号是视频信号, 且所述第四信号表示用所述视频信号表示的图象的一部分的放大情况。

9. 如权利要求 1 的内插系统, 其特征在于, 所述经补偿的可变内插器控制所述第四信号中的单位时间内取样数相对于所述第三信号(DS-D)中的单位时间内取样数的比值。

10. 如权利要求 1 的内插系统, 其特征在于, 它还包括控制装置, 用以控制所述经补偿可变内插器, 从而提供所述第一信号中信息的压缩和扩展的经选择的比值。

11. 如权利要求 10 的内插系统, 其特征在于, 所述比值处在这样的范围, 其中一个极限值大于 1, 另一个极限值小于 1。

12. 如权利要求 10 或 11 的内插系统, 其特征在于, 所述比值是整数的比值。

13. 如权利要求 11 的内插系统, 其特征在于, 所述第四信号的频率分量可高于所述第一信号取样率的大约 25% 而不致显著减小由所述第四信号所代表的图象中的带宽。

14. 如权利要求 10 或 13 的内插系统, 其特征在于, 所述第四信号的频率分量可高达所述第一信号取样率的大约 40% 而不致显著减小由所述第四信号所代表的图象中的带宽。

15. 如权利要求 5 的内插系统, 其特征在于, 所述缩短装置包括一个 FIFO 行存储器。

16. 如权利要求 1 的内插系统, 其特征在于, 它还包括所述经补偿可变内插器的控制装置, 用以控制该内插器, 从而提供经选

择的放大比值。

17. 如权利要求 1 的内插系统, 其特征在于, 所述取样交错装置从所述第二信号中选择成组的取样, 以便由所述内插器处理, 所述第三信号(DS-D)的各所述取样组包括来自各所述延迟的第一和第二信号的至少一个取样。

18. 如权利要求 17 的内插系统, 其特征在于, 它包括多个所述有限冲激响应滤波器, 用以产生多套所述第二信号。

19. 如权利要求 5 或 6 的内插系统, 其特征在于, 所述第四信号的频率分量可在所述第一信号取样率的大约 25%-40%的范围内而不致显著减小由所述第四信号所代表的图象的带宽。

说明书

两级内插系统

本发明涉及电视技术领域，例如具有宽屏幕显示格式比的电视，其中必须内插视频数据以便实现各种显示格式。现在的大部分电视其显示格式比(即水平宽度与垂直高度比)为4:3。例如16:9的宽显示格式比更接近电影的显示格式比。本发明既适用于直观式电视，也适用于投影电视。

显示格式比为4:3(常称为 4×3)的电视在显示单个和多个视频信号源的方面受到限制。商业电视广播台传输的电视信号(实验性资料例外)是用 4×3 显示格式比播出的。许多电视观众都感到 4×3 显示格式看起来没有与电影相关的较宽的显示格式比悦目。宽显示格式的电视不仅显示效果更为悦目，而且能以相应的宽显示格式对宽显示格式的信号源信号进行显示。电影“看起来”就应该象电影，不应该是其画幅受到限制或畸变的版本。视频源无论是当例如用电视电影机将影片变换成电视，或者用电视中的处理器进行变换时，其画幅都不应受到限制。

宽显示格式比电视还适用于各式各样的显示，既适用于普通的和宽显示格式的信号，也适用于这两种显示格式在多图象显示形式下的组合显示。但使用宽显示比屏幕带来许多问题。要改变多信号源的显示格式比，要从非同步但同时显示的信号源产生出一致的定时信号，要在多个信号源之间进行切换以产生多图象显示，还要从压缩的数据信号提供高清晰度的图象，这些都属于上述问题的范围。本发明的宽屏幕电视能解决所有这些问题。按照本发明各种方案设计的宽屏幕电视能从相同或不同显示格式比的单个和多个信号源提供高清晰度的单个和多个图象显示，而且显

示格式比可加以选择。

宽显示格式比电视可在采取基本或标准水平扫描频率及其倍数扫描频率、并以隔行扫描和非隔行扫描的方式显示视频信号的电视系统中加以实现。例如，标准的 NTSC 制视频信号就是通过隔行扫描各视频帧的顺次各场进行显示的，各场则由大约 15,734 赫的基本或标准水平扫描频率的扫描动作形成的光栅产生的。视频信号的基本扫描频率有各种叫法： f_H 、 $1f_H$ 和 $1H$ 都是。 $1f_H$ 信号的实际频率随不同的视频标准而异。为提高电视设备的图象质量，目前已研制出以非隔行扫描的方式逐行显示视频信号的电视系统。逐行扫描要求在被配用来扫描隔行扫描格式两个场中的一个场的同样的时间内扫描各显示帧。没有闪烁的 AA-BB 显示要求接连地扫描各场两次。在各情况下，水平扫描频率必须是标准水平频率的 2 倍。这种逐行扫描或无闪烁显示的扫描频率有各种不同的叫法： $2f_H$ 和 $2H$ 。 $2f_H$ 的扫描频率例如按美国标准约为 31,468 赫。

按本发明各种设计所构成的宽屏幕电视通过采用自适应内插滤波器能将视频在水平方向上扩展和压缩。例如，在两个大小相类似的图象并排显示的格式下，必须将其中一个视频信号加以压缩另一个视频信号加以扩展。在具有变焦特点的显示情况下，其中一个信号是先经过截取，然后再扩展。主信号和辅助信号亮度分量的内插器可以是 Christopher 的美国专利 4,694,414 中所示的那种菱形校正滤波器(skew correction filter)。例如该专利中所述的四点内插器包括一个两点式线性内插器和一个相关的滤波器和倍增器，彼此串联连接，起着幅度和相位补偿的作用。计算各内插点总共使用了四个毗邻数据取样。输入信号加到两点式线性内插器上。所赋予输入的延迟量与延迟控制信号(K)的值成比例。应用串联连接的附加滤波器和倍增器所获得的校正信号来减小延迟信号的幅度和相位误差，使其达到最小程度。该校正信号能

提供峰化作用(peaking),从而使两点式线性内插滤波器对所有(K)值来说,其频率响应得到均衡。原来的四点内插器经过最优化与通带为 $0.25f_s$ 的信号配合使用,其中 f_s 是数据取样率。

不然,按照本发明的设计,两个频道也都可以采用一种叫做两级内插的方法。用这种两级法可以改善可调内插滤波器的频率响应。这个方法在本说明书中以后就称之为两级内插器系统。本发明的两级内插器包括一个具有 $(2n+4)$ 个抽头的系数固定的有限冲激响应(FIR)滤波器和一个四点式可变内插器。将 FIR 滤波器的输出安置在诸输入象素取样之间的中途上。然后将 FIR 滤波器的输出参插到原数据取样中,使原数据取样延迟,从而产生一个有效取样率 $2f_s$ 。对 FIR 滤波器通带中的诸频率来说,是完全可以这样假设的。这样做的结果是大大扩大了原四点内插器的有效通带。

只要信号的频率分量不大于取样率的大约四分之一,即 $0.25f_s$,则现有技术的补偿可变内插滤波器是可以精确提供经内插的取样的。所述的两级法可用于频率分量基本上大于 $0.25f_s$ 的信号。按照本发明的设计,是用一个有限冲激响应滤波器从数字取样的第一信号产生表示第一信号各取样之间的信号点数字取样的第二信号。第一信号是可以例如由象素值数据流所确定的视频信号。第一信号系经过延迟的,但在其它方面却基本上不加以改变。第二信号和经延迟的第一信号是用例如一个多路调制器交错起来,以产生数字值的第三信号,具有的取样密度为第一信号的两倍。经补偿的可变内插器从第三信号得出数字取样的第四信号,其中第一信号所表示的信息的频率内容已经变化。该频率内容被压缩或扩展。第一信号的频率分量可以高达第一信号取样率大约 40% 而不至于显著减小第四信号的带宽,即使当扩展时也是如此。在放大由视频信号所表示的图象时,视频信号在为有限冲激响应滤波器所延迟和处理之前可以在例如 FIFO 行存储器中加以截短。为提

供所选择的压缩或扩展比，可以用例如微处理器或硬件设备控制该经补偿的可调内插器。

本发明的目的在于提高在具有有限带宽的有限冲激响应中产生的信号的视频信息的频率分量。为了实现本发明，根据本发明所提供的内插系统包括具有一定带宽并从代表视频信息的数字取样的第一信号中产生表示第一信号的各取样之间信号点的数字取样的第二信号的有限冲激响应滤波器；用于将所述第一信号延迟的装置以及用于将第二信号与经延迟的第一信号交错起来以产生其取样密度大于第一信号的数字值的第三信号的装置。该系统还包括经补偿的可变内插器，用于从第三信号获取数字取样的第四信号，该可变内插器使滤波器的一定的带宽增加并因而提高相对于在第一信号中代表原信号的视频信息的第四信号中视频信息的频率内容。

图 1(a)-1(i)用以说明宽屏幕电视的不同显示格式。

图 2 是根据本发明各个方面并且适宜按 $2f$ 进行水平扫描工作的宽屏幕电视的方框图。

图 3 是图 2 所示宽屏幕处理器的方框图。

图 4 的方框图示出了图 3 所示的宽屏幕处理器更详细的细节。

图 5 是图 4 所示的画中画处理器的方框图。

图 6 是图 4 所示的门阵列的方框图，示出了主信号通路、辅助信号通路和输出信号通路。

图 7 和 8 是有助于说明如图 1(d)所示的用画幅十分受限制的信号产生的显示格式的过程的定时图。

图 9 的方框图更详细地示出了图 6 的主信号通路。

图 10 的方框图更详细地示出了图 6 的辅助信号通路。

图 11 是图 5 画中画处理器定时和控制部分的方框图。

图 12 是产生 $1f_H-2f_H$ 变换 中的内 $2f_H$ 信号的电路的方框图。

图 13 是图 2 所示偏转电路的方框电路图。

图 14 是图 2 所示的 RGB 接口的方框图。

图 15 和 16 是用以说明可用作图 6、9 和 10 的各内插器的两级可调内插滤波器工作情况的象素图。

图 17 是两级经补偿的可变内插滤波器的方框图。

图 18 是为实现变焦特性而构制的两级经补偿的可变内插滤波器的方框图。

图 19 是用作八抽头两级内插滤波器的电路的方框图。

图 1 的各部分示出了可按本发明的各种不同设计实施的单个和多个图象显示格式的一些而不是全部的各种组合式。这里所选择的都是为便于说明按本发明的设计构成宽屏幕电视的特定电路而举出的例子。本发明的设计除涉及具体基本电路外，在某些情况下是涉及显示格式比本身的。为便于说明和讨论起见，视频源或信号的传统显示格式宽高比通常假设为 4×3 ，视频源或信号的宽屏幕显示格式宽高比则通常假设为 16×9 。本发明的各设计方案并不受这些规定的限制。

图 1(a) 示出了一般显示格式比为 4×3 的直观或投影电视。当 16×9 显示格式比图象作为 4×3 显示格式比信号传输时，屏幕顶部和底部出现黑色条纹，这通常被称为信箱格式(letterbox format)。这时所看到的图象要比整个可利用的显示区小一些。不然，也可以在传输之前将 16×9 显示格式比的信号源加以变换，从而使其充斥 4×3 显示格式画面的垂直方向。但这样就会有許多信息可能从左边和或右边画幅中被限制掉。作为另一种选择，可以将信箱式的图象在垂直方向扩展，但在水平方向不扩展，这样得出的图象就会因垂直延伸而失真。这三种办法都没有特别可取之处。

图 1(b) 示出了 16×9 的屏幕。 16×9 显示格式比的视频源能全面显示出来，画幅既不受限制又不失真。 16×9 显示格式比的信箱式图象本身是在 4×3 显示格式比的信号中，这种图象可通过将行加大一倍或加行的方法逐行扫描，从而提供有足够垂直清晰度的较大幅面显示。无论信号源是主信号源、辅助信号源或是外部的 RGB 信号源，本发明的宽屏幕电视都能显示这种 16×9 显示格式比的信号。

图 1(c) 示出了 16×9 显示格式比的主信号， 4×3 显示格式比的插图即在该信号中显示。若主视频信号和辅助视频信号都是 16×9 显示格式比信号源，则插图的显示格式比也可以为 16×9 。插图可显示在许多的不同位置。

图 1(d) 示出的显示格式中主视频信号和辅助视频信号都用同大小的图象显示出来。各显示区的显示格式比都是 8×9 ，这当然和 16×9 及 4×3 的显示格式比不同。为在这样的显示区显示 4×3 显示格式比的信号源而不致产生水平或垂直失真，信号必然在左侧和/或右侧受到画幅的限制。如果容许宽高比由于图象在水平方向上受挤压而有些失真，则可以显示出更多的、其画幅受限程度较小的图象。水平挤压使图象中的实物垂直伸长。本发明的宽屏幕电视能提供“画幅受限制”和“宽高比失真”这二者在下列组合范围内的任何一种组合情况，即，这个范围的一个极端是：最大程度的“画幅受限制”与无“宽高比失真”相组合情况；另一个极端是：无“画幅受限制”与最大程度的“宽高比失真”相组合情况。

辅助视频信号处理通路中对数据取样的种种限制，使得产生的显示图象具有高清晰度并且图象幅面与主视频信号产生的显示图象一样大的整个信号处理过程复杂化。要解决这些复杂的问题可以有各种不同的方法。

图 1(e) 的显示格式是在 16×9 显示格式比的屏幕居中部位显示出 14×3 显示格式比的图象。右侧和左侧的黑条很明显。

图 1(f) 示出的显示格式同时显示出一个 4×3 显示格式比的大图象和三个 4×3 显示格式比的较小图象。在大图象周边外有较小图象的显示格式有时叫做 POP, 即画外画, 而不是 PIP(画中画)。在这里, 两种显示格式都采用 PIP 或画中画一词。在宽屏幕电视设有两个调谐器的场合, 无论两个调谐器都设在内部或一内一外地配置(例如盒式录象机中), 就可以使各显示图象中的两个图象显示出与信号源一致的实时动作。其余的图象可以以停顿格式显示出来。不难理解, 增设另外的调谐器和另外的辅助信号处理通路可以提供两个以上的活动图象。应该也不难理解, 大图象和三个小图象的位置是可以对调的, 如图 1(g) 所示。

图 1(h) 示出的另一种显示格式是: 一个 4×3 显示格式比的图象在中间, 排成纵列的 6 个 4×3 显示格式比的较小图象各在两边。和上述格式一样, 有两个调谐器的宽屏幕电视能提供两个活动的图象。其余的 11 个图象就以停顿的格式显示。

图 1(i) 示出了由 12 个 4×3 显示格式比图象组成的格子的显示格式。这种显示格式特别适合作为频道选择指南, 其中各图象至少是一个不同频道的停顿。和前面一样, 活动图象的数目取决于可使用的调谐器和信号处理通路的数目。

图 1 所示的各种不同格式只是举例说明而已, 并不局限于这些, 这些格式可按下面各附图所示和下面即将详细介绍的宽屏幕电视加以实施。

图 2 示出了本发明适宜以 $2f_H$ 水平扫描方式工作的宽屏幕电视的方框图, 其总编号为 10。宽屏幕电视 10 通常包括视频信号输入部分 20、底盘或电视微处理器 216、宽屏处理器 30、 $1f_H-2f_H$ 转换器 40、偏转电路 50、RGB 接口 60、YUV-RGB 转换器 240、显

象管驱动器 242、直观或投影显象管 244 和电源 70。将各种电路分组成不同的功能方框是为了便于进行说明而这样做的，并不希望因此而限制了这些电路彼此的实际配置位置。

视频信号输入部分 20 用以接收来自不同视频源的多个复合视频信号。各视频信号可有选择地加以切换，以便将它们作为主视频信号和辅助视频信号显示。射频开关 204 有两个天线输入端 ANT1 和 ANT2。这些分别是接收广播天线的信号和电缆的信号输入端。射频开关 204 控制其中哪一个输入被提供到第一调谐器 206 及第二调谐器 208。第一调谐器 206 的输出端即为单芯片 202 的输入端，单芯片 202 履行与调谐、水平和垂直偏转以及视频控制有关的一系列功能。图中所示的特定芯片在电子工业行业内叫做 7A7777 型芯片。单芯片中起因来于自第一调谐器 206 的信号而产生的基带视频信号 VIDEO OUT 输出后供给图象开关 200 和宽屏处理器 30 TVI 的输入端。其它至视频开关 200 的基带视频输入命名为 AUX1 和 AUX2。它们可供电视摄影机、激光盘播放机、录象播放机、电子游戏机等使用。视频开关 200 的输出由底盘或电视微处理器 216 控制，命名为 SWITCHED VIDEO (切换的视频)。SWITCHED VIDEO 是宽屏处理器 30 的另一个输入。

再参看图 3。开关 SW1 宽屏处理器将 TV1 和 SWITCHED VIDEO 这两个信号之一选择作为 SEL COMP OUT 视频信号，这是 Y/C 解码器 210 的一个输入信号。Y/C 解码器 210 可以是自适应行梳状滤波器。另外的两个视频源 S1 和 S2 也是 Y/C 解码器 210 的输入。S1 和 S2 各表示不同的 S-VHS 源，它们各由分开的亮度信号和色度信号组成。有一个可作为 Y/C 解码器的一部分(如在某些自适应行梳状滤波器的情况那样)或作为分立开关的开关，它响应于电视微处理器 216 以便选取一对亮度和色度信号作为分别命名为 Y_M 和 C_IN 的输出。所选出的一对亮度和亮度信号以后就作为主信

号，并沿主信号通路进行处理。信号名中包含有_M 或_MN 的信号名指的是主信号通路。宽屏处理器把亮度信号 C_IN 重新引回单芯片，以便产生色差信号 U_M 和 V_M。这里，U 相当于(R-Y)，V 相当于(B-Y)。Y_M, U_M 和 V_M 信号在宽屏处理器中被转换成数字形式以便进一步进行信号处理。

第二调谐器 208 在功能上属于宽屏处理器 30 的一部分，它产生基带视频信号 TV2。开关 SW2 从 TV2 和 SWITCHED VIDEO 两个信号之间选择一个信号作为 Y/C 解码器 220 的一个输入。Y/C 解码器 220 可以是自适应行梳状滤波器。开关 SW3 和 SW4 分别从 Y/C 解码器 220 的亮度和色度输出与来自外图象源并分别命名为 Y_EXT 和 C_EXT 的亮度和色度信号之间选择信号。Y_EXT 和 C_EXT 信号对应于 S_VHS 输入 S1。Y/C 解码器 220 和开关 SW3 和 SW4 可以象在某些自适应梳状滤波器一样结合在一起。以后就将开关 SW3 和 SW4 的输出作为辅助信号并沿辅助信号通路进行处理。所选取的亮度输出命名为 Y_A，标有_A, _AX 和_AUX 信号名的指的是辅助信号通路。所选取的色度输出被转换成色差信号 U_A 和 V_A。Y_A、U_A 和 V_A 信号被转换成数字形式以便进一步进行信号处理。在主信号和辅助信号通路上对视频信号源的切换设计使得对不同图象显示格式的各个不同部分的信号源选择的管理过程达到最大的灵活性。

宽屏处理器给同步分离器 212 提供对应于 Y_M 的复合同步信号 COMP SYNC。水平和垂直同步分量 H 和 V 分别作为垂直递减计数电路 214 的输入。垂直递减计数电路产生 VERTICAL RESET(垂直复位)信号加到宽屏处理器 30 中。宽屏处理器产生内垂直复位输出信号 INT VERT_RST OUT 加到 RGB 接口 60。RGB 接口中的一个开关从内垂直复位输出信号与外 RGB 源的垂直同步分量之间选取信号。该开关的输出是引到偏转电路 50 的经选择的垂直同步分量

SEL_VERT_SYNC. 辅助视频信号的水平和垂直同步信号由宽屏处理器中的同步分离器 250 产生。

$1f_H-2f_H$ 转换器 40 用以将隔行扫描视频信号转换成逐行扫描的非隔行扫描信号, 例如那种各水平行显示两次或通过内插同场的毗邻水平行产生另一组水平行的信号。在某些情况下, 使用上一行或使用内插行取决于在毗邻各场或各帧之间检测出的动作程度(the level of movement)。转换电路 40 与视频 RAM 420 联合工作。视频 RAM 可用以存储一帧的一个或多个场, 以便能够逐次显示。经转换的视频数据作为 Y_{2f_H} 、 U_{2f_H} 和 V_{2f_H} 加到 RGB 接口 60 上。

在图 15 中更详细地示出的 RGB 接口 60 使得可以将经转换的视频数据或外 RGB 视频数据供视频信号输入部分选取以便供显示用。外 RGB 信号可视为适宜供 $2f$ 扫描的宽显示格式比信号。宽屏处理器将主信号的垂直同步分量作为 INT VERT RST OUT 供到 RGB 接口, 使偏转电路 50 可获得经选取的垂直同步信号(f_{vm} 或 $f_{v_{ext}}$)。宽屏幕电视工作时, 电视使用者就可以通过产生内 / 外控制信号 INT/EXT 选取外 RGB 信号。但在没有外 RGB 信号的情况下选取外 RGB 信号输入时会使光栅在垂直方向上消失而且损坏阴极射线管或投影显象管。因此为了不致在没有该信号情况下选取外 RGB 输入, RGB 接口电路对外同步信号进行检测。WSP 微处理器 340 还控制外 RGB 信号的彩色和色调。

宽屏处理器 30 包括画中画处理器 320 用以对辅助视频信号进行特殊的信号处理。画中画一词有时缩写成 PIP 或 pix-in-pix。门阵列 300 将主和辅助视频信号数据组合成各式各样的显示格式, 如图 1(b) 至 1(i) 的实例所示。画中画电路 320 和门阵列 300 受宽屏微处理器(WSP μ P) 340 的控制。微处理器 340 经由串行总线而响应电视微处理器 216。串行总线包括四条信号线/供数据、时

钟信号、启动信号和复位信号用。宽屏处理器 30 还产生作为三级砂堡信号(three level sandcastle signal)的复合垂直消隐, 复位信号。不然, 垂直消隐和复位信号也可以作为单独的信号分开产生。复合消隐信号由视频信号输入部分供到 RGB 接口。

偏转电路 50(这在图 14 中显示得更详细)接收来自宽屏处理器的垂直复位信号、来自 RGB 接口 60 的经选择的 $2f_H$ 水平同步信号和来自宽屏处理器的另一些控制信号。这些附加的控制信号与水平定相、垂直尺寸调整和东-西枕形畸变调整(east-west pin adjustment)有关。偏转电路 50 将 $2f_H$ 回扫脉冲供到宽屏处理器 30、 $1f_H$ - $2f_H$ 转换器 40 和 YUV-RGB 转换器 240 上。

电源 70 由交流市电供电, 产生整个宽屏幕电视的工作电压。

图 3 更详细地示出了宽屏处理器 30。宽屏处理器的主要部件有门阵列 300、画中画电路 301、模-数和数-模转换器、第二调谐器 208、宽屏处理器微处理器 340 和宽屏输出编码器 227。图 4 示出了宽屏处理器更详细的细节(例如 PIP 电路), 这对 $1f_H$ 和 $2f_H$ 底盘是共同的。图 5 更详细地示出了构成 PIP 电路 301 主要部分的画中画处理器 320。图 6 更详细地示出了门阵列 300。图 3 所示构成主信号通路和辅助信号通过各部分的一系列部件已详细介绍过。

第二调谐器 208 与中频级 224 以及声频级 226 连接。第二调谐器 208 还与 WSP μ P340 联合工作。WSP μ P 340 包括输入输出 I/O 部分 340A 和模拟输出部分 340B。I/O 部分 340A 提供色调和彩色控制信号、选择外 RGB 视频源用的 INT/EXT 信号、和开关 SW1 至 SW6 的控制信号。I/O 部分还监控来自 RGB 接口的 EXT SYNC DET 信号, 从而保护偏转电路和阴极射线管。模拟输出部分 340B 通过各接口电路 254、256 和 258 提供垂直尺寸、东西调整和水平相位的控制信号。

门阵列 300 负责把来自主信号和辅助信号通路的视频信息组合起来以实现复合宽屏幕显示, 例如图 1 各不同部分所示的显示中的一种。锁相环 374 与低通滤波器 376 联合工作, 提供门阵列的时钟脉冲信息。主视频信号作为以 Y_M 、 U_M 和 V_M 命名的信号以模拟的形式和 YUV 格式供到宽屏处理器上。这些主信号由图 4 中更详细示出的模-数转换器 342 和 346 从模拟形式转换成数字形式。

彩色分量信号以一般名称 U 和 V 表示, 这些信号或者可分配给 $R-Y$ 或 $B-Y$ 信号或者可分配给 I 和 Q 信号。所取样的亮度带宽限制在 8 兆赫, 这是因为系统的时钟脉冲频率为 $1024f_H$, 这大约为 16 兆赫。由于宽度为 I 时 U 和 V 信号系限制在 500 千赫或 1.5 兆赫, 所以对彩色分量数据进行取样时可采用单个模-数转换器和一个模拟开关。模拟开关或多路调制器 344 的选择线 UV_MUX 是将系统时钟脉冲除以 2 得到的 8 兆赫信号。具有一个时钟信号宽度的行启动脉冲 SOL 同步地使该信号在各水平视频行开始时复位到 0。 UV_MUX 线于是在整个水平行内的每个时钟周期翻转其状态。由于行长等于偶数个时钟脉冲周期, 因而 UV_MUX 的状态一经启动会不中断地始终进行翻转: 0, 1, 0, 1, ..., 由于各模-数转换器都有 1 个时钟脉冲周期的时延, 因而从模-数转换器 342 和 346 出来的 Y 和 UV 数据流都进行移位。为适应这个数据移位, 来自主信号处理通路 304 的内插器控制器 349 的时钟脉冲选通信息也必须同样地延迟。如果不使时钟脉冲选通信息延迟, 在被删除时 UV 数据就不会正确成对。这一点很重要, 因为各 UV 对代表一个向量, 将一个向量的 U 分量与另一向量的 V 分量配对而不引起彩色偏移是不可能的。相反, 上一对的 V 取样会连同现行的 U 取样一齐被删除。由于每对彩色分量 (U, V) 取样有两个亮度取样, 所以这种 UV 多路调制的方法叫做 2:1:1 调制法。这时就有效地使 U 和 V 两者的奈

奎斯频率降低为亮度奈奎斯特频率的一半。因此对于亮度分量的模-数转换器输出的奈奎斯频率为 8 兆赫，而对于彩色分量的模-数转换器输出的奈奎斯频率为 4 兆赫。

PIP 电路和/或门阵列还可包括尽管数据受压缩也能提高辅助数据清晰度的装置。迄今已研究出一系列数据缩减和数据恢复方案，包括例如成对象素压缩和抖颤调谐(dithering)及去抖颤调谐(dedithering)，此外还考虑涉及不同二进制位数的不同抖颤调谐序列和涉及不同二进制位数的不同成对象素压缩。WSP μ P340 可以选取一系列特定数据缩减和恢复方案中的一个方案以便使各特定种类的图象显示格式所显示的图象达到最高的清晰度。

门阵列包括与各个行存储器联合工作的一些内插器，各个行存储器则可以是 FIFO 356 和 358。内插器和 FIFO 用以在必要时对主信号进行再取样。一个附加的内插器可对辅助信号再取样。门阵列中的时钟脉冲和同步电路控制主信号和辅助信号两者的数据管理过程，包括将它们组成具有 Y_MX、U_MX 和 V_MX 分量的单个输出视频信号。这些输出分量由数-模转换器 360、362 和 364 转换成模拟形式。命名为 Y、U 和 V 的模拟形式的信号加到 $1f_H-2f_H$ 转换器 40 上以便转换成非隔行扫描方式。Y、U 和 V 信号还由编码器 227 编码成 Y/C 格式以形成在面板插孔处可获取的宽格式比输出信号 Y_OUT_EXT/C_OUT-EXT。开关 SW5 给编码器 227 从门阵列选择同步信号 C_SYNC-MN，或从 PIP 电路选择同步信号 C_SYNC-AUX。开关 SW6 从 Y_M 和 C_SYNC_AUX 二者之间选择信号作为宽屏面板输出端的同步信号。

图 12 更详细地示出了水平同步电路的各部分。相位比较器 228 是一个锁相环的部分，该锁相环还包括低通滤波器 230、压控振荡器 232、除法器 234 和电容器 236。压控振荡器 232 响应陶瓷谐振器(或之类)238，在 $32f_H$ 下工作。压控振荡器的输出除以 32，以

便给相位比较器 228 提供频率适当的第二输入信号。除法器 234 的输出是一个 $1f_H\text{REF}$ 定时信号。 $32f_H\text{REF}$ 和 $1f_H\text{REF}$ 定时信号两者加到除 16 计数器 400 上。 $2f$ 输出供到脉冲宽度电路 402 上。用 $1f_H\text{REF}$ 信号预设定除法器 400, 这样可以确保除法器与图象信号输入部分的锁相环同步工作。脉冲宽度电路 402 确保 $2f\text{-REF}$ 信号的脉冲宽度足以确保相位比较器 404 (例如 CA1391 型相位比较器) 正确工作, 相位比较器 404 形成第二锁相环的一部分, 第二锁相环则包括低通滤波器 406 和 $2f_H$ 压控振荡器 408。压控振荡器 408 产生 $2f_H$ 内定时信号, 逐行扫描显示即由这个信号驱动的。加到相位比较器 404 的另一个输入信号为 $2f_H$ 回扫脉冲或与回扫脉冲有关的定时信号。采用包括相位比较器 404 的第二锁相环有助于确保 $2f_H$ 扫描周期在输入信号的各 $1f_H$ 周期对称。不然的话, 显示出来的画面会出现光栅分裂现象, 例如, 图象行有一半移到右侧, 有一半移到左侧。

图 13 更详细地示出了偏转电路 50。电路 500 用以根据实现不同的显示格式所需要的合乎要求的垂直过扫描量调节光栅的竖向尺寸。如示意图所示, 恒流源 502 提供恒量的电流 I_{RAMP} 给垂直斜波电容器 504 充电。晶体管 506 与垂直斜波电容器并联连接, 根据垂直复位信号周期性地给该电容器放电。在不进行任何调节的情况下, 电流 I_{RAMP} 使光栅的垂直尺寸达到能达到的最大值。这可能相当于当一个扩展的 4×3 显示格式比信号源充满宽屏幕显示器 (如图 1a 中所示) 时所需要的垂直过扫描量。在光栅竖向尺寸要求较小的情况下, 可调电流源 508 从 I_{RAMP} 转移其电流量可变化的电流 I_{ADJ} , 从而使垂直斜波电容器 504 以更慢的速度充电而且充电至较小峰值。可变电流源 508 响应竖向尺寸控制电路所产生的例如为模拟形式的竖向尺寸调节信号。竖向尺寸调节电路 500 与手动竖向尺寸调节电路 510 无关, 后者可以是一个电位器或背面

板调节钮。在上述两者中的任一种情况之下，垂直偏转线圈 512 都接收适量的驱动电流以便将图象变换到显示器上。水平偏转信号通过调相电路 518、东-西枕形畸变校正电路 514、 $2f_H$ 锁相环 520 和水平输出电路 516 提供。

图 14 更详细地示出了 RGB 接口电路 60。最后要显示的信号在 $1f_H$ - $2f_H$ 转换器 40 的输出与外 RGB 的输入两者之间选择，这里所述的宽屏幕电视其外 RGB 的输入假设为宽格式显示比的逐行扫描源。来自视频信号输入部分 20 的外 RGB 信号和复合消隐信号输入到 RGB-YUV 转换器 610 中。外 RGB 信号的外 $2f_H$ 复合同步信号被用来作为外同步信号分离器 600 的输入。选择垂直同步信号是由开关 608 来执行。选择水平同步信号是由开关 604 来执行。选择视频信号是由开关 606 来执行。各开关 604、606 和 608 响应 WSP μ P340 所产生的内/外控制信号。内或外视频源的选择由使用者进行。但若使用者无意中选择外 RGB 源，当未接有或未接通这种信号源时或如果外信号源失落时，则垂直光栅会消失，于是会给阴极射线管造成严重的损坏。因此外同步检测器 602 检测有否外同步信号存在。没有这种信号时，就有一个开关拒绝控制信号传送到各开关 604、606 和 608 上，以防在没有信号时通过这些开关选择外 RGB 源。RGB-YUV 转换器 610 还接收来自 WSP μ P340 的色调和彩色控制信号。

本发明的宽屏幕电视可以不用 $2f_H$ 水平扫描而用 $1f_H$ 水平扫描加以实施，但在这里没有示出 $1f_H$ 水平扫描的电路。 $1f_H$ 电路可能不需要 $1f_H$ - $2f_H$ 转换器和 RGB 接口。因此没有在 $2f_H$ 扫描频率下显示外部宽格式显示比 RGB 信号的措施。宽屏处理器和 $1f_H$ 电路的画中画处理器极其相似。门陈列基本上相同，但没有将全部输入端和输出端都用上。无论是以 $1f_H$ 扫描或以 $2f_H$ 扫描方式工作的电视，这里所述的各种提高清晰度的方案通常都适用。

图 4 的方框图更详细地示出了图 3 中所示的宽屏处理器 30 的细节, 它对 $1f_H$ 和 $2f_H$ 底盘来说都是相同的。Y_A、U_A 和 V_A 信号为画中画处理器 320 的一个输入, 处理器 320 可以包括清晰度处理电路 370, 根据本发明这些方面的宽屏幕电视能将视频加以扩展和压缩。图 1 中部分示出的复合式显示格式所体现的特殊效果是由画中画处理器 320 产生的, 该处理器能接收来自清晰度处理电路 370 的经清晰度处理的数据信号 Y_RP、U_RP 和 V_RP, 并不是任何时候都要使用清晰度处理, 但在显示格式已选好时就要使用。图 5 更详细地示出了画中画处理器 320, 画中画处理器的主要部件有模-数转换部分 322、输入部分 324、快速开关(FSW)和总线部分 326、定时和控制部分 328 以及数-模转换部分 330。图 9 中更详细地示出了定时和控制部分 328。

画中画处理器 320 可采用美国印第安纳州的印第安纳波利斯市的汤姆逊消费者电子设备公司研制的经改进的基本 CPIP 芯片的变型。该公司出的《CTC 140 画中画技术培训手册》中更全面地介绍了 CPIP 芯片的情况。这种处理器可使其具有一系列特殊的特征或特殊的效果, 下面举几个例子说明。基本的特殊效果是如图 1(c) 中所示的那种在大图象的一部分重叠有小图象。大小图象可从同一个视频信号产生, 从不同的视频信号产生, 而且还可以互换或更换的。一般说来, 伴音信号总是切换成使其对应于大图象。小图象可移到屏幕上的任何位置或逐步转入一系列预定位置的。焦距可变的特点使得可以将小图象放大和缩小到例如任一预定的尺码。有时, 例如在图 1(d) 所示的显示格式中, 大小图象实际上是同一尺码。

在单图象显示状态下, 例如在图 1(b)、1(e) 或 1(f) 所示的显示状态下, 使用者可以例如逐步从 1.0:1 至 5.0:1 的比值将单图象的画面按变焦方式放大。同时在变焦方式时, 使用者可以搜索

或扫描调整整个画面，使屏面上的影象得以跨不同的图象区移动。在两者的情况下，无论是小图象、大图象或变焦图象都可以以停顿的方式(静止图象格式)显示。这种功能可以实现选通显示格式，这时视频信号中的最后九个帧可以在屏幕上反复显示。帧的重复频率可以从 30 帧/秒改变到 0 帧/秒。

本发明另一种设计的宽屏幕电视中所使用的画中画处理器与上述基本 CPIP 芯片本身的现行结构不同。若基本 CPIP 芯片与 16X9 屏幕的电视配用且不用视频增速电路，则由于横贯较宽的 16×9 屏幕扫描而致使实际水平向扩展达 $4/3$ 倍，因而使插图呈现出宽高比失真的现象。于是图象中的实物可能会水平伸长。若采用外增速电路，则不会有宽高比失真，但图象会占不满整个屏幕。

传统电视中所采用的现行的主要由基本 CPIP 芯片组成的画中画处理器是在具有某些不希望有的后果的特定方式下运行的。输入来的视频用锁定到主视频源的水平同步信号的 $640f$ 时钟脉冲取样。换句话说，存储在与 CPIP 芯片有关的视频 RAM 中的数据不是相对于输入来的辅助视频源正交取样。这是场同步基本 CPIP 方法的基本局限性。输入取样率的这个非正交性质使所取样的数据中产生非对称误差。上述局限性是由与 CPIP 芯片配用的视频 RAM 引起的，该存储器必须使用同一时钟脉冲读和写数据。当显示来自视频 RAM，(例如视频 RAM 350)的数据时，不对称误差就在图象的垂直边缘上以不规则的不稳定移动的形式出现，而且通常被认为是成问题。

本发明与基本 CPIP 芯片不同的另一种设计的画中画处理器 320 适宜将视频数据不对称压缩成多种显示状态中的一种状态。在此工作状态下，各图象系在水平方向上按 4:1 压缩，在垂直方向上按 3:1 压缩。此不对称压缩的工作方式产生宽度高比失真的图象，用于存储在一个视频 RAM 中。图象中各实物看起来就象水

平方向受挤压似的。但若该数据按正常方式读出，例如以频道扫描方式读出以便显示在 16×9 显示格式比屏幕上，则图象中的物体看起来正常。图象充满屏幕，且没有图象宽高比失真现象。按照本发明这方面的不对称压缩方式使得可以不用外增速电路而可以在 16×9 的屏幕上产生特殊的显示格式。

图 11 是画中画处理器(例如上述 CPIP 芯片经改进的一个品种)的定时和控制部分 328 的方框图，该部分包括十份中取几份电路 328C，用以进行作为多个可选择的显示方式中的一个方式的不对称压缩。其余的显示方式能提供不同大小的辅助图象。各水平和垂直十份中取几份电路有一个在 WSP μ P 340 控制下根据一个数值表按某一压缩因数编程的计数器。该数值可以在 1:1、2:1、3:1 等的范围，压缩因数可以是对称或不对称的，这视乎该数值表如何编制而定。压缩比的控制也可以在 WSP μ P340 的控制下由可全面编程的一般用途十份中取几份电路进行。

在全屏幕 PIP 状态下，画中画处理器与自激振荡器(free running oscillator)348 相结合，将从一个解码器(例如自适应行梳状滤波器)取 Y/C 输入，把信号解码成 Y、U、V 彩色分量，并产生水平和垂直同步脉冲。这些信号在用于诸如变焦、停顿和频道扫描等各种全屏幕显示方式的画中画处理器中处理。例如，在频道扫描显示方式期间，由于被取样的信号(不同频道)会有不相关的同步脉冲且会不考虑各信在看来是随机的时刻加以切换，因此取样时钟脉冲(和读/写视频 RAM 时钟脉冲)由自激振荡器 348 确定。显示方式为停顿和变焦方式时，取样时钟脉冲会锁定到输入视频的水平同步脉冲上，在这些特殊情况下，这与显示时钟脉冲频率相同。

再参看图 4，来自画中画处理器以模拟形式出现的 Y、U、V 和 C_SYNC(复合同步)输出可由编码电路 366 再编码成 Y/C 分量，

编码电路 366 系与 3.58 兆赫振荡器 380 联合工作的。该 Y/C_PIP_ENC 信号可接到 Y/C 开关(图中未示出), 该开关使再编码后的 Y/C 分量可以代替主信号的 Y/C 分量。从这时起, 经 PIP 编码的 Y、U、V 和同步信号成了底盘中其余部分的水平和垂直定时的基础。这种工作方式适宜根据主信号通路中内插器和 FIFO 的工作情况实施 PIP 的变焦显示方式。

再参看图 5。画中画处理器 320 包括模-数转换部分 322、输入部分 324、快速开关 FSW 和总线控制部分 326、定时和控制部分 328 和数-模转换部分 330。通常, 画中画处理器 320 将视频信号数字化成亮度(Y)和色差信号(U, V), 将所得结果进行二次取样并存储在 1 兆位的视频 RAM350 中, 如上面所述的那样。与画中画处理器 320 相关的视频 RAM350 其存储容量为 1 兆位 其容量不足以存储带 8 个二进制位取样的视频数据的整个一场。增加存储的容量必然花费大, 而且需要更复杂的管理电路。减小辅助频道中每单位取样的位数意味着减少相对于主信号的量化清晰度或带宽, 该主信号始终是按 8 位取样进行处理的。实际上的这种带宽减小当辅助显示图象较小时通常是不成问题的, 但若辅助显示图象较大时, 例如与主显示图象一般大小时, 就存在问题。清晰度处理电路 370 可有选择地实施提高辅助视频数据量化清晰度或有效带宽的一种或多种方案。迄今已研究出一系列缩减数据和数据恢复的方案, 包括例如成对象素压缩和抖颤调谐及去抖颤调谐的方案。令去抖颤调谐电路在工作时配置在视频 RAM350 下游处, 例如在门阵列的辅助信号通路中, 下面即将更详细地介绍。此外还可以考虑涉及不同位数的不同抖颤调谐及去抖颤调谐序列和涉及不同位数的不同成对象素压缩方案。为使各特种图象显示格式显示出来的图象达到最高的清晰度, 可通过 WSP μ P 从一系列减少和恢复数据的方案中选取一种方案。

亮度和色差信号按 8.1:1 的六位 Y、U、V 方式存储。就是说，把各分量量化成六位取样。每对色差取样有八个亮度取样。画中画处理器 320 改用这样的方式工作，其中输入的视频数据是以锁定到输入的辅助视频同步信号的 $640f_H$ 时钟频率来取样的。在这种工作模式下，存储在视频 RAM 中的数据系正交取样的。从画中画处理器视频 RAM350 读出数据时，也必需利用锁定到输入的辅助视频信号上的同样 $640f_H$ 时钟脉冲而读取该数据以保持正交关系。但虽然这个数据是正交取样并存储起来，而且能正交地读取，可是由于主视频和辅助视频源非同步的性质，使该数据不能直接从视频 RAM350 中用来正交显示。主视频和辅助视频源只有在它们是来自同一视频源的显示信号时才可以指望是同步的。

为了使辅助频道(即从视频 RAM350 的输出数据)与主频道同步，需要进一步进行处理。再参看图 4，来自视频 RAM 4 位输出端口的 8 位数据块是用两个四位锁存器 352A 和 352B 加以重新组合的。该四位锁存器还使数据时钟脉冲频率从 $1280f_H$ 降到 $640f_H$ 。

通常是令视频显示和偏转系统与主视频信号同步的。如上所述，必须对主视频信号加速以使其充满宽屏显示器。必须使辅助视频信号与第一视频信号和视频显示器垂直同步。辅助视频信号可在场存储器中延迟几分之一一个场周期，然后在行存储器中加以扩展。辅助视频数据与主视频数据的同步化利用作为场存储器的视频 RAM350 和用以扩展信号的先进先出(FIFO)行存储器 354 来实现。FIFO354 的规格为 2048×8 。FIFO 的规格与认为为避免读/写指针冲突所必须的行最小存储容量有关。读/写指针发生冲突是在新数据有机会写入 FIFO 之前从 FIFO 读出旧数据时发生的。读/写指针发生冲突也会在旧数据有机会从 FIFO 读出之前新数据改写存储器时发生的。

来自视频 RAM350 的 8 位 DATA_PIP 数据块是以曾用来对视频

数据进行取样的同一个画中画处理器的 $640f_H$ 时钟脉冲, (即锁定到辅助信号而不是主信号上的 $640f_H$ 时钟脉冲) 写入 2048×8 FIFO 354 中的。FIFO354 是用 $1024f_H$ 的显示时钟脉冲读取的, 该时钟脉冲系锁定到主视频频道的水平同步分量上。由于采用具有独立读/写端口时钟脉冲的多行存储器(FIFO), 因而允许将曾以第一速率正交取样的数据以第二速率正交显示出来。但由于读/写时钟脉冲具有非同步的性质, 因而确实需要采取各种步骤来避免读/写指针发生冲突。

图 6 中以方框图的形式示出了门阵列 300 的主信号通路 304、辅助信号通路 306 和输出信号通路 312。门阵列还包括时钟脉冲/同步电路 320' 和 WSP μ P 解码器 310。WSP μ P 解码器 310 的数据和地址输出线路(以 WSP DATA 表示)系加到上述各主电路和通路上, 并加到画中画处理器 320 和清晰度处理电路 370 上的。应该理解的是, 某些电路是否被定成是门阵列的一部分, 在很大程度上仅仅是为便于说明本发明的设计。

门阵列是用以在必要时扩展、压缩主视频频道的视频数据并限制其画幅, 以便实现不同的图象显示格式。亮度分量 Y_{MN} 存储在先进先出(FIFO)行存储器 356 中, 存储时间的长短取决于亮度分量内插的性质。经组合的色度分量 $U/V-MN$ 存储在 FIFO 358 中。辅助信号亮度和色度分量 Y_{PIP} 、 U_{PIP} 和 V_{PIP} 由多路信号分离器 355 产生。亮度分量必要时在电路 357 中经过清晰度处理, 然后必要时由内插器 359 加以扩展, 产生作为输出的信号 Y_{AUX} 。

在某些情况下, 辅助显示会与主信号显示一般大, 如图 1(d) 中的实例所示。与画中画处理器和视频 RAM350 相关的存储器局限性会使充满这种大型显示区所需要的数据点或象素数量不足。在这种情况下, 可以用清晰度处理电路 357 将象素还原到辅助视频信号中以代替那些在数据压缩或缩减过程中失去的象素。该清晰度

处理可以对应于图 4 所示的电路 370 所进行的清晰度处理。例如, 电路 370 可以是抖颤调谐电路, 电路 357 可以是去抖颤调谐电路。

辅助视频输入数据系在 $640f_H$ 取样下取样然后存入视频 RAM 350 中的。从视频 RAM 读出的辅助数据命名为 VRAM_OUT。PIP 电路 301 还能在水平和垂直方向上以相等的整数因数缩小辅助图象, 也能不对称缩小图象。再参看图 10, 可以看到辅助频道数据由 4 位锁存器 352A 和 352B、辅助 FIFO 354、定时电路 369 和同步电路 368 加以缓冲并使其与主频道数字视频同步。VRAM_OUT 数据由多路信号分离器 355 分类为 Y(亮度)、U、V(色度分量)和 FSW_DAT(快速开关数据)。FSW_DAT 表明被写入视频 RAM 中的是哪一种场型。PIP_FSW 直接从 PIP 电路接收然后加到控制电路 321 的输出端以确定在小图象显示方式下应显示从视频 RAM 中读出的那一个场。

辅助频道以 $640f_H$ 的速率取样, 主频道则以 $1024f_H$ 的速率取样。辅助频道 FIFO 354 将数据从辅助频道取样率转换成主频道时钟频率。在此过程中, 视频信号经过 $8/5$ (即 $1024/640$) 的压缩。这比正确显示辅助频道信号所需的 $4/3$ 压缩还多。因此辅助频道必须借助于内插器 359 加以扩展以便正确显示 4×3 的小图象。内插器 359 由内插器控制电路 371 控制, 该电路本身响应 WSP μ P340。内插器所需的扩展量为 $5/6$ 。扩展系数 X 按下式确定:

$$X = (640/1024) * (4/3) = 5/6$$

色度分量 U_PIP 和 V_PIP 由电路 367 加以延迟, 延迟时间的长短取决于亮度分量内插的性质, 产生作为输出的信号 U_AUX 和 V_AUX。主信号和辅助信号的各个 Y、U 和 V 分量通过控制允许 FIFO 354、356 和 358 读出的启动信号在输出信号通路 312 的各多路调制器 315、317 和 319 中加以混合。多路调制器 315、317 和 319 响应输出多路调制器控制电路 321。输出多路调制器控制

电路 321 响应时钟脉冲信号 CLK、行启动信号 SOL、H_COUNT 信号、垂直消隐复位信号和快速开关的来自画中画处理器和 WSP μ P340 的输出。经多路调制的亮度和色度分量 Y_MX、U_MX 和 V_MX 分别加到相应的数-模转换器 360、362 和 364 上。各数-模转换器后面分别有低通滤波器 361、363 和 365，如图 4 中所示。画中画处理器、门阵列和数据减少电路的各种功能受 WSP μ P340 的控制。WSP μ P340 借助于串行总线连接到 TV μ P216 上，并响应 TV μ P216。串行总线可以是如图所示的四线总线，即具有数据、时钟脉冲信号、启动信号和复位信号的线路。WSP μ P340 通过 WSP μ P 解码器 310 与门阵列的不同电路联系。

有时为避免所显示的图象产生宽高比失真需要将 4×3 NTSC 按 $4/3$ 的压缩系数进行压缩。在其它情况下，为进行通常伴有垂直变焦的水平变焦，可以将视频加以扩展。高达 33% 的水平变焦操作可通过将压缩减少到 $4/3$ 以下实现。取样内插器用以对输入的视频重新计算至一个新象素的位置，因为亮度视频带宽（对 S-VHS 格式来说达到 5.5 兆赫）占奈奎斯特折叠频率(Nyquist fold over frequency)（它对于 1024f 时钟脉冲来说为 8 兆赫）的相当大的百分比。

如图 6 所示，亮度数据 Y_MN 是通过主信号通路 304 中的内插器 337 取道的，内插器 337 则根据视频的压缩或扩展情况重新计算取样值。开关或路由选择器 323 和 331 的作用是变换主信号通路 304 相对于 FIFO356 和内插器 337 的相对位置的布局。特别是，这些开关选择：或者内插器 337 按压缩的要求而处在 FIFO356 之前，或者 FIFO356 按扩展的要求在内插器 337 之前。开关 323 和 331 响应路由控制电路 335，该电路本身则响应 WSP μ P340。应该记住，在小图象显示方式下辅助视频信号是为了被存储在视频 RAM350 中而加以压缩的，只有在实用上才需要加以扩展。因此在

辅助的信号通路中不需要予以类似的转接。

图 9 更详细地示出了主信号通路。开关 323 采用两个多路调制器 325 和 327, 开关 331 采用多路调制器 333。三个多路调制器响应路由控制电路 335, 电路 335 本身则响应 WSP μ P340。水平定时/同步电路 339 产生控制着 FIFO 的读/写以及锁存器 347 和 351 和多路调制器 353 的定时信号。时钟脉冲信号 CLK 和行启动信号 SOL 由时钟/同步电路 320 产生。模-数转换控制电路 369 响应 Y_MN、WSP μ P340 和 UV_MN 的最高有效位。

内插器控制电路 349 产生中间象素位置值(K)、内插器补偿滤波器加权(C)和亮度的时钟脉冲选通信息 CGY 以及彩色分量的 CGUV。时钟脉冲选通信息用来中止(进行十份中取几份)或重复 FIFO 数据从而为实现压缩而不允许取样在某些时间被写, 或为了扩展而允许多次读取某些取样。

采用 FIFO 进行视频压缩和扩展是不可能的。例如, WR_EN_MN_Y 信号使数据可写入 FIFO356 中。可以禁止每第四个取样被写入 FIFO356 中。

这就构成 4/3 的压缩。内插器 337 的作用是重新计算被写入 FIFO 中的亮度取样, 使得从 FIFO 读出的数据平稳, 而不是参差不齐。扩展可按完全与压缩相反的过程进行。在压缩的情况下, 写启动信号附有以禁止脉冲形式出现的时钟脉冲选通信息。扩展数据时, 该时钟脉冲选通信息就加到读启动信号上。这会使正在从 FIFO356 中读取的数据中止。在此情况下, 内插器 337(它在此过程中跟随 FIFO356)的作用就是重新计算所取样的数据, 使其从参差不齐变平稳。在扩展的情况下, 数据在从 FIFO336 中读取和受时钟同步而输入内插器 337 中时必须中止。这和压缩的情况时不一样, 在压缩情况下, 数据是连续地与时钟同步输入内插器 337 中的。在压缩和扩展两种情况下, 时钟选通操作不难以同步

的方式运行, 即诸事件可根据系统时钟 $1024f_H$ 的上升前沿发生。

亮度内插的这种布局有一系列好处。时钟脉冲选通操作(即数据的十份中取一份和数据的重复)可以在同步方式下进行。若对调内插器和 FIFO 的位置不采用可转接的图象数据布局, 则要中止或重复数据就需使所读出或写入的时钟脉冲两次定时(to be double clocked)。两次定时一词是说要在单个时钟脉冲周期内将两个数据点写入 FIFO 中或在单个时钟脉冲周期内从 FIFO 中读取两数据点。由于写入或读出的时钟脉冲频率必须为系统时钟脉冲频率的两倍, 因而得出的电路不能使其与系统时钟脉冲同步运行。此外, 这种可转换的布局只需要一个内插器和一个 FIFO 来进行压缩和扩展的功能才能避免两次定时的情况。扩展用的一个 FIFO 需安置在内插器的前面, 压缩用的一个 FIFO 需放在内插器的后面。

辅助信号的内插过程是在辅助信号通路 306 中进行的。PIP 电路 301 控制 6 位 Y、U、V 8:1:1 的存储器、视频 RAM350, 以便存储输入的视频数据。视频 RAM350 将视频数据的两场存储在多个存储单元中。各存储单元存储 8 位数据。各 8 位存储单元中有一个 6 位 Y(亮度)取样(以 $640f_H$ 取样)和 2 个其它的二进制位。这两个其它的二进制位用以存储快速转换数据或一个 U 或 V 取样(以 $80f$ 取样)中的某个部分。快速转换数据值表明写入视频 RAM 中的的是哪种类型的场。由于数据的两场存储在视频 RAM350 中, 且在显示时间期间读取整个视频 RAM350, 因而两场是在显示扫描过程中读取的。PIP 电路 301 将确定要从存储器中读出哪一场以通过使用快速转换数据加以显示。PIP 电路总是读取为解决动作受破坏问题而写入的类型相反的场。若正在读取的场的类型与正在显示的场类型相反, 则通过从存储器中读出场时删除场的顶行从而将存储在视频 RAM 中的偶数场倒过来。结果是小图象保持正确的隔行扫描情况同时没有动作受破坏的现象存在。

时钟脉冲 / 同步电路 320' 产生为操纵 FIFO354、356 和 358 所需要的读、写和启动信号。启动主频道和辅助频道的 FIFO，以便将数据写入存储器，为的是存储供以后的显示所需要的各视频行的那些部分。被写的数据是按需要而来自主频道或辅助频道中(而不是从两个频道中)，以便将来自同一视频行或各显示行上各信号源的数据组合起来。辅助频道的 FIFO354 是用辅助视频信号同步写入的，但是用主视频信号从存储器中同步读出的。各主视频信号分量是用主视频信号同步写入 FIFO356 和 358 中，而用主视频信号从存储器中同步读出的。读取功能在主频道与辅助频道之间来回转换的频度是选取的某特定效果的函数。

产生诸如画幅受限制的并排图象之类的各种特殊效果是通过操纵行存储器 FIFO 的读 / 写启动控制信号进行的。图 7 和 8 示出了这种显示格式的过程。在画幅受限制的并排显示图象的情况下，辅助频道的 2048×8 FIFO354 的写启动控制信号 (WR_EN_AX) 在显示有效行周期(后增速)的 $(1/2) * (5/12) = 5/12$ 或大约 41%、或辅助频道有效行周期(预增速)的 67% 内起作用，如图 7 所示。这相当于大约 33% 的象幅限制(约为 67% 有效图象)和信号内插扩展 $5/6$ 。在主视频频道中(示于图 8 的上部分) 910×8 FIFO356 和 358 的写启动控制信号 (WR_EN_MN_Y) 在显示有效行周期的 67% $[(1/2) * (4/3) = 0.67]$ 内起作用。这相当于大约 33% 的画幅限制且由 910×8 FIFO 在主频道视频上实现了 $4/3$ 的压缩比。

在各 FIFO 中，视频数据是经过缓冲以便在特定的时间及时读出。数据可从各 FIFO 读出的有效时域取决于所选取的显示格式。在所示的并排画幅限制方式的实例中，主频道视频显示处在显示器的左半部，辅助频道视频显示处在显示器右半部。如图所示，主频道和辅助频道波形的任意视频部分不相同。主频道 910×8 FIFO 的读启动控制信号 (RD_EN_MN) 在显示的显示有效行周期的

50% 内起作用，以有效视频的开始起头，紧接着是视频后肩(video back porch)。辅助频道读启动控制信号(RD_EN_AX)在显示有效行周期的另外 50% 内起作用，以 RD_EN_MN 信号的下降边缘开始，以主频道视频前肩(video front porch)的开始结束。应该指出，写启动控制信号与它们各自的 FIFO 输入数据(主或辅助)同步，读启动控制信号则与主频道视频同步。

图 1(d)所示的显示格式是我们所特别希望的，因为它可以使两个几乎是全场的图象以并排方式显示。这种显示对宽显示格式比的显示例如 16×9 特别有效、特别合适。大多数 NTSC 制信号都以 4×3 的格式表示，这当然相当于 12×9 。两个 4×3 显示格式比的 NTSC 制图象可通过或将图象的画幅限制 33%、或将图象挤压 33%(同时引入宽高比失真)而显示在同一 16×9 显示格式比显示器上。视乎使用者的爱好而定，图象画幅限制相对宽高比失真的比例可以设定在 0%与 33% 这两个极限值之间。例如，两个并排的图象可以以 16.7% 受挤压和 16.7%的画幅限制的形式显示。

16×9 显示格式比显示的水平显示时间与 4×3 显示格式比显示的一样，因为两者的标称行长都是 62.5 微秒。因此要使 NTSC 制视频信号保持正确的宽高比并且没有失真，就必须采用一个等于 $4/3$ 的增速系数。这个 $4/3$ 的系数是作为两种显示格式的比值计算出来的：

$$4/3 = (16/9)/(4/3)$$

按照本发明的各个方面，采用了可变的内插器来增速视频信号。过去，曾使用过输入端和输出端的时钟脉频率不同的 FIFO 来履行同样的功能。相比之下，如果在单个 4×3 显示格式比的显示器上显示两个 NTSC 制 4×3 显示格式比的信号，各图象必然失真或画幅受到限制或两者兼备，其量达 50%。与宽屏幕所需用的类似的增速并不是必须的。

按本发明各种设计制造的宽屏幕电视采用用自适应内插滤波器能在水平方向上进行视频的扩展和压缩。主信号和辅助信号亮度分量的内插器可以是 Christopher 的美国专利 4,694,414 中所示的那种菱形校正滤波器。例如该专利中所述的四点内插器包括一个两点式线性内插器和一个相关的滤波器和倍增器，彼此串联连接，起着振幅和相位补偿的作用。计算各内插点总共使用了四个毗邻数据取样。输入信号被供到两点式线性内插器。赋予输入的延迟量与延迟控制信号(K)的值成比例。应用串联连接的附加滤波器和倍增器所获得的校正信号来减小延迟信号的振幅和相位误差，使其达到最小程度。该校正信号提供峰化作用，从而均衡两点式线性内插滤波器对所有(K)值的频率响应。原来的四点内插器经过最优化与通带为 $0.25f_s$ 信号配用，其中 f_s 是数据取样率。

不然，按照本发明的设计，两个频道也都可以采用一种叫做两级内插的方法。用这种两级法可以改善原可变内插滤波器的频率响应。这个方法在本说明书中以后就称之为两级内插器。本发明的两级内插器包括一个具 $2n+4$ 个抽头的系数固定的有限冲激响应(FIR)滤波器和一个四点式可变内插器，如图 15 和 16 所示。将 FIR 滤波器的输出安置在诸输入象素取样之间的中途上，如图 15 所示。然后将 FIR 滤波器的输出参插到原数据取样中，使原数据取样延迟，从而产生一个有效取样率 $2f_s$ 。对 FIR 滤波器通带中的诸频率来说，是完全可以这样假设的。这样做的结果是大大扩大了原四点内插器的有效通带。

只要信号频率分量不大于取样率的大约四分之一，即 $0.25f_s$ ，则现有技术的补偿可变内插滤波器是可以精确提供经内插的取样的。所述的两级法可用于频率分量实质上大于 $0.25f_s$ 的信号，如图 17 所示的一个两级内插器 390 的方框图中所示出。

取样率为 f_s 数字取样的信号 DS_A 是有限冲激响应 FIR 滤波

器(例如固定 FIR 滤波器 391)的输入。有限冲激响应滤波器 391 从信号 DS_A 产生取样率也为 f_s 但瞬时位于第一信号 DS_A 各值之间(例如在各值之间的中点)的数字取样的第二信号 DS_B。信号 DS_A 也是延迟电路 392 的输入, 延迟电路 392 产生数字取样的信号 DS-C, 该信号与信号 DS_A 一样, 但在时间上延迟 $(N+1)/f_s$ 。数据流 DS_B 和 DS_C 在多路调制器 393 中交错混合, 得出 2 倍取样率 $2f_s$ 的数据流 DS_D。数据流 DS_D 是经补偿可变内插器 394 的输入。

一般说来, 固定 FIR 滤波器系设计得使其精确产生对应于正好好处在各输入取样位置之间的中途的时间位置的取样值。然后将这些取样值与经延迟但在其它方面不变的取样相交错, 产生取样率为 $2f_s$ 的数据流。FIR 滤波器采用偶数对称加权抽头实施起来最方便。例如在抽头加权值为如下各值的八抽头滤波器将会精确地内插频率分量约达到 $0.4f_s$ 之值的信号:

$-1/32, 5/64, -11/64, 5/8, 5/8, -11/64, 5/64, -1/32$; 数据率由于经过交错处理而倍增到 $2f_s$, 因而经可变内插器处理的信号不会含有高于 $1/4$ 取样率的频率分量。

两级内插器的好处是可以精确内插带宽趋近 $1/2$ 取样率的信号。因此本系统最适合需要时间扩展的显示方式, 例如变焦显示方式, 在此, 其的目的是尽量维持原来的带宽。这对宽屏幕电视非常合适, 特别是在辅助频道中, 在这种场合下, 辅助信号开始时以相当低的取样率(例如 10 兆赫)取样。尽量多保留带宽, 这一点很重要。

图 18 方框图中示出了适合变焦用的两级内插器 390'。其中与图 17 所示的内插器 390 共同的元件编以同一编号, 各数据流的命名也相同。两级内插器 390' 的目的是将输入的图象水平变焦到 m 倍, 其中 m 大于 2.0。因此, 若数据入和数据出信号是以同样的取样率 f_{IN} 出现, 则每个输入取样就需要有 m 个输出取样。信号以

f_{IN} 的速率存储在 FIFO 行存储器中, 然后一部分作为数据流 DS_A 经降低了的速率 f_s 读出。 f_s 时钟由 f_{IN} 时钟脉冲的子集(subset) 组成, 其周期不均匀。 数据流 DS_B 对应于数据流 DS_A 各现有取样之间中途的取样值, 采用固定 FIR 滤波器 391 进行估值, 然后与数据流 DA_C 经延迟的各取样交错, 形成双倍速率数据流 DS_D。 数据流 DS_D (其数据密度为原数据密度的两倍) 由可变内插器 394 处理, 以便在每 f_{IN} 周期产生一个取样值。 累积器电路包括锁存器 398 和加法器 399, 产生在每 f_{IN} 时钟脉冲周期时增量为 $r=2/m$ 的输出。 这分部分通过从锁存器 398 那里提供出 K 值而控制可变内插器。 整数进位输出(CO)通过锁存器 397 产生 f_s 时钟脉冲, 以读取 FIFO 395, 并通过 FIR 滤波器 391、延迟电路 392、多路调制器 393 和内插器 394 将数据移位。 除法器 396 提供来自 $2f_s$ 信号的 f_s 信号。

实施内插器还有另外好几种方案。 首先, 上述两级内插器还可以采用 $(2n+4)$ FIR 滤波器和一个简单不带补偿的线性内插器构成。 这相当于把四点内插器的补偿乘法器 C 调零。 第二种方案是采用原来的四点内插器连同固定权重的线性相位 $(2n+5)$ 抽头 FIR。 为有效地实现这一点, 首先需要将原来的四点内插技术加以完善使其达到最理想的状态。

四点内插器可以看作带非线性相位的可变 FIR 滤波器。 应该理解的是, 四点内插器的频率响应高度依赖于所选取的 K 值。 各特定水平压缩或扩展可以看作是由若干不同的 FIR 滤波器的输出构成, 各滤波器具有各自的独特的频率和相位响应。 当内插器的集合频率响应分散时, 内插过程出现的不希望的副产物(artifacts) 秒变得十分明显。 因此通过选取能产生最均衡的频率响应的 K 值就可以使特定水平压缩或扩展的总通带达到最佳情况。

通过检查 4 取样至 3 取样减少数据过程的频率响应(即 4:3

的压缩过程)可以看出最佳化的程度。确定不希望的副产品达到不能容许程度的准则是这样：一个频率，在此频率时个别内插过程的振幅曲线的分散度大于 1 分贝。K 的初始值选取 1、5/16 和 11/16 时会使用可使用的通带达 $0.3 \times f_s$ 。若 K 值选取 8/16、13/16 和 3/16，则可使用的通带变为 $0.35f_s$ 。这意味着改善了 16.6%。用这种方法可以均化水平内插器的频率响应。

K 值和 C 值可存入存储块中，而且与所要求的增连有关，计数器能改变读出指针以引出所要求的存储单元并将 K 和 C 存入内插器乘法器中。因此将 C 值编码到 K 值中使单个 4 位或 5 位字能传送 K 和 C 值，这样做是非常有好处的。换句话说，C 为 K 的函数，用式子表示则为： $C=f(K)$ 。控制信号将一个 K 值传送到线性内插器中。K 值经解码产生 C 值，供补偿乘法器用。FIR 的各系数为总内插方程中的 C 的因数。

本发明的这个方面通常可扩展到用作补偿网络的 $2n$ 抽头 FIR 滤波器，但只采用两个线性乘法器来计算线性内插和相关的补偿网络是会越来越困难的。可以代替十抽头 FIR 滤波器的实例还有：对于 Z^{-1} 至 Z^{-6} 抽头提供一个八抽头固定 FIR 滤波器，抽头 Z^0 和 Z^{-7} 则取决于 K 值或 C 值。这样做是行得通的，因为随着 K 从两方向趋近 1/2 的值（即 $K=0$ ，或 $K=1$ ），频率响应需要另加补偿以扩大其带通。

图 19 示出了实现采用四点内插器的八抽头两级滤波器的专用电路 1150 的方框图。待扩展或压缩的视频亮度信号为水平延迟行电路 1152 的输入。延迟线路 Z^0 、 Z^{-1} 、 Z^{-2} 、 Z^{-3} 、 Z^{-4} 、 Z^{-5} 、 Z^{-6} 和 Z^{-7} 的输出为八抽头 FIR 滤波器 1154 的输入。FIR 滤波器例如在各实际取样 (Z) 之间产生至少一套编号为 1 的中间取样。有时采用多个 FIR 滤波器来产生多套中间点可以改善效果，但这一下却使系统大大复杂化了。多个 FIR 滤波器 1154 和 Z^{-1} 延迟电路 1158 表

示出了这种附加的 FIR 滤波器, 各滤波器需要一个 Z^{-1} 延迟电路。输出 Z^{-3} 、 Z^{-4} 和 Z^{-5} 也输入到延迟匹配电路 1158。1 输出直接输入到数据选择电路 1160, 其 1^{-1} 形式是经由电路 1158 加以延迟。输出 $Z^{-(3+n)}$ 、 $Z^{-(4+n)}$ 和 $Z^{-(5+n)}$ 也输入到数据选择电路 1160 上。数据选择电路 1160 的各输入系选取得使其在时延上最为对称。这些输入的数目比第二级内插器的点数(在此情况下为四点内插器 1162)多一个。数据选择器 1160 各输入端的相对瞬时位置如下:

$$Z^{-(3+n)}、10、Z^{-(4+n)}、1^{-1}、Z^{-(5+n)}。$$

数据选择电路 1160 可以是例如由 MUX_SEL 控制信号控制的多路调制器阵列。可选择的一套数据以示意形式表示, 且排列得使内插器 1162 的各插内过程是基于两个实点和两个中间点进行的。数据选择电路 1160 的输出 Y0、Y1、Y2 和 Y3 对应于两个可选择的成套数据的一套, 且为四点内插器 1162 的输入。多路调制器控制信号 MUX_SEL 的工作过程是 K 值的函数, 即 $\text{MUX_SEL} = f(K)$ 。MUX_SEL 选择取决于中间点处在哪些原点之间。内插器 1162 的输出 Yout 是根据 K 和 C 的控制值工作的, 它是一个经扩展或压缩的视频亮度信号。




图1(a)




图1(b)




图1(c)




图1(d)




图1(e)




图1(f)




图1(g)




图1(h)




图1(i)




图 2




图3




图4

来自TV μP 的串行总线
(数据、时钟、启动、复位)





图 5






图 7




图 8







图 10

图 11






图 12





图 1


两级可调内插滤波器的第1级: $a=2$



$$P3' = \sum_{i=0}^7 (P_i \cdot a_i) / 128 \quad \text{和} \quad P4' = \sum_{i=0}^7 (P_{(i+1)} \cdot a_i)$$

其中 $a_i = [-3, 9, -22, 80, -22, 9, -3]$ for $i=0$ 至 7

图 1 5



第一级输出元素

第二级输出元素

情况1: 内插值($P3'$) 处在 $P3'$ 与 $P4'$ 之间

情况2: 内插值($P4'$) 处在 $P4'$ 与 $P4'$ 之间

$$P3'' = -C(P3 + P4') + (K + C)(P3) + (1 - K + C)(P4);$$

$$P4'' = -C(P3' + P5) + (K + C)(P4) + (1 - K + C)(P4');$$

其中 $K = [0, 1/8, 2/8, \dots, 1]$;

$$C = [K] = [0, 1/32, 2/32, 3/32]$$

图 1 6




图 17




图 18




图 19