



(12) 发明专利申请

(10) 申请公布号 CN 103809649 A

(43) 申请公布日 2014. 05. 21

(21) 申请号 201210441108. 5

(22) 申请日 2012. 11. 07

(71) 申请人 比亚迪股份有限公司

地址 518118 广东省深圳市坪山新区比亚迪
路 3009 号

(72) 发明人 桂鸿 颜春霞

(74) 专利代理机构 北京清亦华知识产权代理事
务所（普通合伙） 11201

代理人 张大威

(51) Int. Cl.

G05F 1/569 (2006. 01)


权利要求书1页 说明书4页 附图1页

(54) 发明名称

一种实现输出电压时序控制的控制电路

(57) 摘要

本发明提出了一种实现输出电压时序控制的控制电路，包括一个MOS管及用于驱动所述MOS管的三极管，所述三极管的基极与控制信号输入端相连，所述控制信号的时序与用电设备的用电电压时序相同，所述三极管的驱动端与所述MOS管的栅极相连，所述MOS管的源极和漏极的一端与外部电源输入端相连，另一端与用电设备输出端相连。本发明的控制电路能够控制电源电压向用电设备的输出，在用电设备不用电时不向用电设备输出电压，从而减少电路耗电，提高了用电设备和外部电源的安全性。



1. 一种实现输出电压时序控制的控制电路,其特征在于,包括一个 MOS 管及用于驱动所述 MOS 管的三极管,所述三极管的基极与控制信号输入端相连,所述控制信号的时序与用电设备的用电电压时序相同,所述三极管的驱动端与所述 MOS 管的栅极相连,所述 MOS 管的源极和漏极的一端与外部电源输入端相连,另一端与用电设备输出端相连。

2. 如权利要求 1 所述的实现输出电压时序控制的控制电路,其特征在于,所述控制电路还包括连接在所述三极管的基极与所述控制信号输入端之间的第一电阻,连接在所述三极管的基极与地之间的第二电阻。

3. 如权利要求 2 所述的实现输出电压时序控制的控制电路,其特征在于,所述控制电路还包括连接所述三极管的基极与地之间的第一电容。

4. 如权利要求 1 所述的实现输出电压时序控制的控制电路,其特征在于,所述控制电路还包括第二电容、第三电容和第三电阻,所述第二电容和第三电容并联在所述外部电源输入端与地之间,所述第三电阻连接在外部电源输入端与 MOS 管的栅极之间。

5. 如权利要求 4 所述的实现输出电压时序控制的控制电路,其特征在于,所述控制电路还包括与所述第三电阻两端并联的第四电容。

6. 如权利要求 1 所述的实现输出电压时序控制的控制电路,其特征在于,所述控制电路还包括连接在所述三极管的驱动端与所述 MOS 管的栅极之间的第五电阻。

7. 如权利要求 1 所述的实现输出电压时序控制的控制电路,其特征在于,所述控制电路还包括并联在所述用电设备输出端与地之间的第五电容和第六电容。

一种实现输出电压时序控制的控制电路

技术领域

[0001] 本发明涉及电路设计技术领域,特别涉及一种实现输出电压时序控制的控制电路。

背景技术

[0002] 目前,在手机或电脑等电器的开发过程中,通常采用 PCB 走线直接连接外部电源和用电设备,这种设计在用电设备不工作时,外部电源的输出也不会完全切断,增加了电路的消耗。同时,由于外部电源一直处于供电状态,增加了用电设备短路、电源损坏的风险。

发明内容

[0003] 本发明旨在至少解决现有技术中存在的技术问题,特别创新地提出了一种实现输出电压时序控制的控制电路。

[0004] 为了实现本发明的上述目的,本发明提供了一种实现输出电压时序控制的控制电路,包括一个 MOS 管及用于驱动所述 MOS 管的三极管,所述三极管的基极与控制信号输入端相连,所述控制信号的时序与用电设备的用电电压时序相同,所述三极管的驱动端与所述 MOS 管的栅极相连,所述 MOS 管的源极和漏极的一端与外部电源输入端相连,另一端与用电设备输出端相连。

[0005] 本发明的控制电路能够控制电源的电压向用电设备的输出,在用电设备不用电时不向用电设备输出电压,从而减少电路耗电,提高了用电设备和外部电源的安全性。

[0006] 在本发明的一种优选实施例中,所述控制电路还包括连接在所述三极管的基极与所述控制信号输入端之间的第一电阻,连接在所述三极管的基极与地之间的第二电阻。在本发明的另一种优选实施例中,所述控制电路还包括连接所述三极管的基极与地之间的第一电容。本发明在三极管的基极与控制信号输入端之间连接第一电阻,在三极管的基极与地之间连接第二电阻,第一电阻和第二电阻实现分压作用,从而通过控制信号的电平高低控制三极管的导通与截止。在三极管的基极与地之间还连接第一电容,第一电阻和第一电容起到延时的作用,防止控制信号误操作。

[0007] 在本发明的一种优选实施例中,所述控制电路还包括第二电容、第三电容和第三电阻,所述第二电容和第三电容并联在所述外部电源输入端与地之间,所述第三电阻连接在外部电源输入端与 MOS 管的栅极之间。

[0008] 在本发明的另一种优选实施例中,所述控制电路还包括与所述第三电阻两端并联的第四电容。

[0009] 本发明在外部电源输入端与地之间并联第二电容和第三电容,对输入的电压进行滤波,保证输入电压的稳定。外部电源输入端与 MOS 管的栅极之间并联连接第三电阻,起到上拉的作用,在第三电阻两端并联第四电容,防止外部电源输入电压时的过冲。

[0010] 在本发明的一种优选实施例中,所述控制电路还包括连接在所述三极管的驱动端与所述 MOS 管的栅极之间的第五电阻。

[0011] 本发明在三极管的驱动端与 MOS 管的栅极之间连接第五电阻，控制 MOS 管栅极电流不至于过大，防止 MOS 管误导通。

[0012] 在本发明的另一种优选实施例中，所述控制电路还包括并联在所述用电设备输出端与地之间的第五电容和第六电容。本发明通过第五电容和第六电容对输出电压进行滤波，保证外部设备获得的供电稳定、纯净。

[0013] 本发明的附加方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本发明的实践了解到。

附图说明

[0014] 本发明的上述和 / 或附加的方面和优点从结合下面附图对实施例的描述中将变得明显和容易理解，其中：

[0015] 图 1 是在本发明实现输出电压时序控制的控制电路的电路示意图。

具体实施方式

[0016] 下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本发明，而不能理解为对本发明的限制。

[0017] 在本发明的描述中，需要理解的是，术语“纵向”、“横向”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。

[0018] 在本发明的描述中，除非另有规定和限定，需要说明的是，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是机械连接或电连接，也可以是两个元件内部的连通，可以是直接相连，也可以通过中间媒介间接相连，对于本领域的普通技术人员而言，可以根据具体情况理解上述术语的具体含义。

[0019] 本发明提供了一种实现输出电压时序控制的控制电路，如图 1 所示，该控制电路包括一个 MOS 管 Q2 及用于驱动该 MOS 管 Q2 的三极管 Q1，该三极管 Q1 的基极与控制信号输入端 GPIO_EN 相连，控制信号输入端 GPIO_EN 输入的控制信号的时序与用电设备的用电电压时序相同，三极管 Q1 的驱动端与 MOS 管 Q2 的栅极相连，MOS 管 Q2 的源极和漏极的一端与外部电源输入端 VIN 相连，另一端与用电设备输出端 VOUT 相连。

[0020] 在本实施方式中，三极管 Q1 可以为 NPN 型三极管，也可以为 PNP 型三极管。当三极管 Q1 为 NPN 型三极管时，三极管 Q1 的发射极接地，三极管 Q1 的集电极作为驱动端与 MOS 管 Q2 的栅极相连。当三极管 Q1 为 PNP 型三极管时，三极管 Q1 的集电极接地，三极管 Q1 的发射极作为驱动端与 MOS 管 Q2 的栅极相连。

[0021] 在本实施方式中，MOS 管 Q2 可以为 NMOS 管，也可以为 PMOS 管，MOS 管 Q2 的源极和漏极可以完全一致，即采用对称设计，也可以采用不对称的设计。当采用源极与漏极的设计相同的 MOS 管 Q2 时，MOS 管 Q2 的源极和漏极的任一端与外部电源输入端 VIN 相连，另一端与用电设备输出端 VOUT 相连。当采用源极与漏极的设计不同的 MOS 管 Q2 时，如果是 NMOS

管, MOS 管 Q2 的源极与外部电源输入端 VIN 相连, 漏极与用电设备输出端 VOUT 相连; 如果是 PMOS 管, MOS 管 Q2 的漏极与外部电源输入端 VIN 相连, 源极与用电设备输出端 VOUT 相连。

[0022] 如图 1 所示, 三极管 Q1 的基极与控制信号输入端 GPIO_EN 之间连接有第一电阻 R1, 三极管 Q1 的基极与地之间连接有第二电阻 R2, 在三极管 Q1 的基极与地之间还连接有第一电容 C1。该第一电阻 R1 和第二电阻 R2 实现分压作用, 从而使控制信号通过电平的高低控制三极管的导通与截止。第一电阻 R1 和第一电容 C1 起到延时的作用, 防止控制信号误操作。第一电阻 R1 的阻值和第二电阻 R2 的阻值可以根据三极管 Q1 的导通压降进行调整, 在本实施方式中, 选用的第一电阻 R1 的阻值为 $10k\Omega$, 第二电阻 R2 的阻值为 $100k\Omega$ 。

[0023] 如图 1 所示, 外部电源输入端 VIN 与地之间并联有第二电容 C2 和第三电容 C3, 外部电源输入端 VIN 与 MOS 管 Q2 的栅极之间连接有第三电阻 R3, 在第三电阻 R3 两端并联有第四电容 C4。该第二电容 C2 和第三电容 C3 对外部电源输入端 VIN 输入的电压进行滤波, 保证输入电压的稳定、纯净, 第三电阻 R3 起到上拉的作用, 第三电阻 R3 和第四电容 C4 用于防止外部电源输入端 VIN 输入电压时产生的过冲。

[0024] 在三极管 Q1 的驱动端与 MOS 管 Q2 的栅极之间连接有第五电阻 R5, 用于控制 MOS 管 Q2 的栅极电流不至于过大, 使 MOS 管 Q2 的栅极电位拉低, 防止 MOS 管 Q2 误导通。在用电设备输出端 VOUT 与地之间并联连接有第五电容 C5 和第六电容 C6, 用于对输出电压进行滤波, 保证外部设备获得的供电稳定、纯净。

[0025] 利用本发明的控制电路对输出电压进行时序控制时, 当控制信号输入端 GPIO_EN 输入的控制信号为高电平时, 三极管 Q1 导通, MOS 管 Q2 的栅极被注入电压, MOS 管 Q2 导通, 用电设备输出端 VOUT 的电压与外部电源输入端 VIN 的电压值相同。当控制信号输入端 GPIO_EN 输入的控制信号为低电平时, 三极管 Q1 截止, MOS 管 Q2 也截止, 用电设备输出端 VOUT 的电压值为零。本发明外部电源输入端 VIN 作为供电电源, 其电压可以一直存在, 而用电设备输出端 VOUT 的电压却不是一直存在, 只有在控制信号输入端 GPIO_EN 输入的控制信号为高电平时, 用电设备输出端 VOUT 才有电压输出, 并且其电压值等于外部电源输入端 VIN 的电压值, 这样可以通过控制控制信号高低电平的变换实现对用电设备输出端 VOUT 的输出电压的时序控制。

[0026] 本发明应用于电子和电控系统中, 作为控制具有时序要求的电压导通或者截止的电路。本发明的控制电路能够控制电源电压向用电设备的输出, 在用电设备用电时, 使电源正常供电, 在用电设备不用电时, 切断电源, 使电源不向用电设备输出电压, 从而减少电路耗电; 同时可以防止在外部电源误操作时对用电设备的损坏, 起到保护外部设备的作用, 提高了用电设备安全性。

[0027] 如图 1 所示, 在 MOS 管 Q2 的源极和漏极之间还可以连接第四电阻 R4, 当不需要对输出电压进行控制时, MOS 管 Q2 和三极管 Q1 不上电, 此时第四电阻 R4 接阻值为 0Ω 的电阻即可, 或者将 MOS 管 Q2 的源极和漏极直接接通。

[0028] 在本说明书的描述中, 参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中, 对上述术语的示意性表述不一定指的是相同的实施例或示例。而且, 描述的具体特征、结构、材料或者特点可以在任何

的一个或多个实施例或示例中以合适的方式结合。

[0029] 尽管已经示出和描述了本发明的实施例，本领域的普通技术人员可以理解：在不脱离本发明的原理和宗旨的情况下可以对这些实施例进行多种变化、修改、替换和变型，本发明的范围由权利要求及其等同物限定。




图 1