

(12) 按照专利合作条约所公布的国际申请

(19) 世界知识产权组织
国际局



PCT



(10) 国际公布号

WO 2011/095044 A1

(43) 国际公布日
2011 年 8 月 11 日 (11.08.2011)

- (51) 国际专利分类号:
H01L 27/108 (2006.01) H01L 21/8242 (2006.01)
- (21) 国际申请号: PCT/CN2011/000012
- (22) 国际申请日: 2011 年 1 月 4 日 (04.01.2011)
- (25) 申请语言: 中文
- (26) 公布语言: 中文
- (30) 优先权:
201010105582.1 2010 年 2 月 4 日 (04.02.2010) CN
- (71) 申请人 (对除美国外的所有指定国): 复旦大学 (FUDAN UNIVERSITY) [CN/CN]; 中国上海市杨浦区邯郸路 220 号, Shanghai 200433 (CN)。
- (72) 发明人; 及
- (75) 发明人/申请人 (仅对美国): 吴东平 (WU, Dong-ping) [CN/CN]; 中国上海市杨浦区邯郸路 220 号, Shanghai 200433 (CN)。 张世理 (ZHANG, Shili) [CN/CN]; 中国上海市杨浦区邯郸路 220 号, Shanghai 200433 (CN)。 王鹏飞 (WANG, Pengfei) [CN/CN]; 中国上海市杨浦区邯郸路 220 号, Shanghai 200433 (CN)。 张卫 (ZHANG, Wei) [CN/CN]; 中国上海市杨浦区邯郸路 220 号, Shanghai 200433 (CN)。
- (74) 代理人: 上海晨皓知识产权代理事务所 (普通合伙) (SHANGHAI CHENHAO INTELLECTUAL PROPERTY LAW FIRM GENERAL PARTNER-SHIP); 中国上海市黄浦区制造局路 787 号二幢 202B 室, Shanghai 200011 (CN)。
- (81) 指定国 (除另有指明, 要求每一种可提供的国家保护): AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PE, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW。
- (84) 指定国 (除另有指明, 要求每一种可提供的地区保护): ARIPO (BW, GH, GM, KE, LR, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW), 欧亚 (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM), 欧洲 (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR), OAPI (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG)。

[见续页]

(54) Title: ARRAY STRUCTURE OF DYNAMIC RANDOM ACCESS MEMORY AND METHOD FOR FABRICATING THE SAME

(54) 发明名称: 一种动态随机存储器的阵列结构及其制备方法




图12 / FIG. 12

(57) Abstract: An array structure of a dynamic random access memory (DRAM) is provided. As for the array structure of the DRAM, vertical MOS field effect transistors are used as array devices of the DRAM. The structure has a metal silicide buried layer (206) as a buried layer bit line for connecting multiple continuous vertical MOS field effect transistor array devices. Each of the vertical MOS field effect transistor array devices is provided with a buried layer metal double-gate structure which serves as a buried layer word line of the array structure of the DRAM. The structure can improve the integration density of the DRAM, reduce resistivity of the buried layer bit line and enhance the storage performance of the array devices. A method for fabricating the array structure of the DRAM is also provided.

[见续页]

WO 2011/095044 A1



本国际公布:

— 包括国际检索报告(条约第 21 条(3))。

(57) 摘要:

提供一种动态随机存储器(DRAM)的阵列结构。对于该 DRAM 的阵列结构,使用竖直 MOS 场效应晶体管作为 DRAM 的阵列器件。该结构具有金属硅化物埋层(206)作为埋层位线用于连接连续多个竖直 MOS 场效应晶体管阵列器件。每个竖直 MOS 场效应晶体管阵列器件提供有埋层金属双栅结构,作为该 DRAM 的阵列结构的埋层字线。该结构可以提高 DRAM 的集成密度、降低埋层位线的电阻率,并且可以增强阵列器件的存储性能。还提供了一种 DRAM 的阵列结构的制备方法。

说明书

一种动态随机存储器的阵列结构及其制备方法

技术领域

本发明涉及一种半导体存储器结构及其制备方法，特别涉及一种动态随机存储器的阵列结构及其制备方法，属于微电子技术领域。

背景技术

随机存储器（Random Access Memory：RAM）是以相同速度高速地、随机地写入和读出数据（写入速度和读出速度可以不同）的一种半导体存储器。RAM的优点是存取速度快、读写方便，缺点是数据不能长久保持，断电后自行消失，因此主要用于计算机主存储器等要求快速存储的系统。按工作方式不同，随机存储器可分为静态随机存储器（Static Random Access Memory：SRAM）和动态随机存储器（Dynamic Random Access Memory：DRAM）两类。

动态随机存储器的存储单元通常由一个由金属-氧化物-半导体场效应晶体管（MOSFET）构成的阵列器件和一个与之相连的电容组成，其工作原理是利用场效应晶体管对电容进行充电和放电，以电容上存储电荷的多少，即电容端电压的高低来表示“1”和“0”。动态随机存储器具有集成度较高、功耗较低、存取速度快和应用范围广等优点，但是缺点也很明显，因为保存在 DRAM 存储单元中的信息随着电容的漏电而会逐渐消失，为了保持 DRAM 存储单元中的信息，必须每隔 2~4 毫秒的时间间隔对存储单元的信息重写一次（刷新），如果存储单元没有被刷新，存储的信息就会丢失（关机就会丢失数据）。

随着 DRAM 技术和产品的持续缩微化和高速化的发展，动态随机存储器的存储单元也逐步缩微化，相应的技术挑战也越来越大。对 DRAM 的阵列器件来说，在尺寸和面积缩小的同时，还需要有大的开态电流以及小的泄漏电流。一般的平面器件结构已经不能适应其要求，三维器件如 RCAT（recessed channel array transistor）已经逐渐应用到先进的 DRAM 技术和产品中。但是随着 DRAM 技术进入到 30 纳米节点以下，为了继续满足高速化、高信息保持特性等要求，有必要用新的阵列器件结构来取代 RCAT 及其相关的改进型器件结构。

发明内容

本发明的目的在于提出一种新的动态随机存储器的阵列结构及其制备方法，该动态随机存储器的阵列结构可以满足传统动态随机存储器需要有大的开态电流以及小的泄漏电流的要求，还可以满足传统动态随机存储器高速化、高信息保持特性等要求。本发明提出的动态随机存储器的阵列结构，利用竖直 MOS 场效应晶体管作为动态随机存储器的阵列器件，并用金属硅化物埋层作为连接连续多个竖直 MOS 场效应晶体管阵列器件的埋层位线。所述的竖直 MOS 场效应晶体管阵列器件含有埋层金属双栅结构。所述的埋层金属双栅结构用作所述动态随机存储器的阵列结构的埋层字线。所述的金属硅化物埋层在水平方向上是连续不间断的埋层，并且置于半导体衬底的内部。所述的半导体衬底为单晶硅、多晶硅或者绝缘体上的硅(SOI)。所述的金属硅化物是硅化钛、硅化钴、硅化镍、硅化铂或者是它们之中几种的混合物。

进一步地，本发明还提出了一种动态随机存储器的阵列结构的制备方法，该方法包括下列步骤：

提供一个具有第一种掺杂类型的半导体衬底；

形成器件的浅槽隔离结构；

进行离子注入，形成第二种掺杂类型的区域；

形成第一层绝缘介质；

对第一层绝缘介质和衬底进行刻蚀形成开口结构；

形成一层刻蚀阻挡层；

对刻蚀阻挡层进行各向异性刻蚀以露出用于形成金属硅化物的硅区；

进行离子注入，形成第三种掺杂类型的区域；

淀积第一层金属并退火，使之与所述硅区中的硅形成金属硅化物；

去除残留的金属；

形成第二层绝缘介质；

对第二层绝缘介质和剩余的刻蚀阻挡层进行干法刻蚀，从而只在所述开口的底部剩余一部分所述的第二层绝缘介质和刻蚀阻挡层；

形成栅绝缘层；

淀积第二层金属，并对第二层金属进行各向异性干法刻蚀形成金属栅电极；

淀积形成第三层绝缘介质，并对衬底表面进行平整化处理；

去除剩余的第一层绝缘介质露出第二种掺杂类型的区域；

在第二种掺杂类型的区域上连接电容。

优选地，所述的半导体衬底为单晶硅、多晶硅或者绝缘体上硅(SOI)。所述的第一层绝缘介质和第二层绝缘介质为淀积形成的 SiO_2 、 Si_3N_4 或者由它们和多晶硅层组成的多层结构。所述的刻蚀阻挡层由 SiO_2 、 Si_3N_4 或者它们之间相混合的绝缘材料构成。

优选地，所述的第一种掺杂类型为轻掺杂的 p 型，所述的第二种掺杂类型和所述的第三种掺杂类型为重掺杂的 n 型；或者所述的第一种掺杂类型为轻掺杂的 n 型，所述的第二种掺杂类型和所述的第三种掺杂类型为重掺杂的 p 型。所述的第一种掺杂类型的区域和所述的第二种掺杂类型的区域形成 p-n 结结构，所述的第一种掺杂类型的区域和所述的第三种掺杂类型的区域形成 p-n 结结构。

优选地，所述的第一金属为钛、钴、镍、铂或者是它们之中几种的混合物。所述的金属硅化物在形成时向各个方向扩展，在水平方向上连接成一个连续不间断的金属硅化物埋层。所述的金属硅化物埋层包含在所述的第三种掺杂类型的区域里面，并且用做动态随机存储器阵列的埋层位线，用来连接连续多个竖直 MOS 场效应晶体管阵列器件。

优选地，所述的栅绝缘层为 SiO_2 、 HfO_2 、 HfSiO 、 HfSiON 、 SiON 、 Al_2O_3 或者它们之间的混合物。所述的第二层金属为 TiN 、 Ti 、 Ta 、 TaN 或者它们之间的混合物。所述的金属栅电极用来对动态随机存储器阵列器件进行控制，并且用来形成动态随机存储器阵列的埋层字线。所述的埋层字线方向与所述的埋层位线方向垂直。

本发明的优点在于，该动态随机存储器的阵列结构可以提高动态随机存储器的集成密度，降低埋层位线的电阻率，增强阵列器件的性能。

附图说明

图 1b、图 2b、图 3b、图 4b、图 5 至图 12 为本发明提供的一个 n 型竖直 MOS 场效应晶体管的动态随机存储器阵列器件实例的形成工艺的截面图。

图 1a 为图 1b 所示结构的平面图。

图 1c 为图 1a 所示结构从图 1a 中沿 ab 方向的截面图。

图 2a 为图 2b 所示结构的平面图。

图 3a 为图 3b 所示结构的平面图。

图 4a 为图 4b 所示结构的平面图。

图 13 为本发明提供的一个 p 型竖直 MOS 场效应晶体管的动态随机存储器阵列器件的截面图。

具体实施方式

下面将参照附图对本发明的一个示例性实施方式作详细说明。在图中，为了方便说明，放大了或缩小了层和区域的厚度，所示大小并不代表实际尺寸。尽管这些图并不是完全准确的反映出器件的实际尺寸，但是它们还是完整的反映了区域和组成结构之间的相互位置，特别是组成结构之间的上下和相邻关系。

参考图是本发明的理想化实施例的示意图，本发明所示的实施例不应该被认为仅限于图中所示区域的特定形状，而是包括所得到的形状，比如制造引起的偏差。例如刻蚀得到的曲线通常具有弯曲或圆润的特点，但在本发明实施例中，均以矩形表示，图中的表示是示意性的，但这不应该被认为是限制本发明的范围。同时在下述的描述中，所使用的术语衬底可以理解为包括正在工艺加工中的半导体衬底，可能包括在其上所制备的其它薄膜层。

实施例 1：n 型竖直 MOS 场效应晶体管的动态随机存储器阵列器件

提供一个具有 p 型掺杂的半导体衬底，然后形成浅槽隔离区域，图 1a 为形成的衬底结构的平面图，所示 201 为形成的浅槽隔离区域，202 为硅有源区，浅槽隔离区域与硅有源区为交替的条状结构。图 1b 为图 1a 所示结构沿虚线 cd 方向的截面图，所示虚线 101 表示形成的浅槽隔离区域的底部深度。图 1c 为图 1a 所示结构沿虚线 ab 方向的截面图。

接下来，进行 n 型杂质离子注入，在硅衬底表面形成第一个重掺杂的 n 型掺杂区域，从而在 p 型掺杂的硅衬底内形成 p-n 结，然后在硅衬底表面淀积形成一层薄膜 203，薄膜 203 为 SiO_2 、 Si_3N_4 或者由它们和多晶硅层组成的多层结构，形成的衬底结构的平面图如图 2a，图 2b 为图 2a 所示结构沿虚线 cd 方向的截面图，所示虚线 102 表示形成的所述 p-n 结的深度。

接下来，淀积形成一层光阻层，然后对光阻层、薄膜 203 和半导体衬底进行各向异性干法刻蚀形成开口结构，再去除光阻层，形成的器件结构的平面图如图 3a 所示，

图 3b 为图 3a 所示结构沿虚线 cd 方向的截面图。

接下来，淀积形成一层薄膜 204，然后对薄膜 204 进行各向异性干法刻蚀从而在开口底部露出用于形成硅化物的硅区，形成的器件结构的平面图如图 4a，图 4b 为图 4a 所示结构沿虚线 cd 方向的截面图。薄膜 204 为 SiO_2 、 Si_3N_4 或者它们之间相混合的绝缘材料。

在下面的形成工艺中，我们将只显示如图 1a 沿虚线 cd 方向上的截面图，而不再显示器件结构的平面图。

在开口内进行 n 型杂质离子注入，在硅衬底内形成第二个重掺杂的 n 型掺杂区域，并在 p 型掺杂的硅衬底内再次形成新的 p-n 结，如图 5，所示虚线 103 和虚线 104 表示形成的新 p-n 结的深度。在 n 型杂质离子注入之后，一般需要进行高温退火步骤，以使注入的 n 型杂质离子进行激活，在杂质离子激活的同时，注入的 n 型杂质离子会同时向各个方向扩散并在水平方向上连接成连续不间断的重掺杂 n 型区域。需要指出的是，n 型杂质离子注入和后续的退火激活也可以在薄膜 204 形成之前进行。

如图 6，淀积形成一层金属层 205，金属层 205 为钛、钴、镍、铂或者是它们之间的混合物。

接下来，利用退火技术使金属层 205 仅和露出的硅衬底反应形成位于第二个重掺杂的 n 型掺杂区域里面的金属硅化物埋层 206，然后去除剩余未反应的金属，如图 7。金属硅化物埋层 206 用做动态随机存储器阵列的埋层位线，用来连接连续多个竖直 MOS 场效应晶体管阵列器件。当形成的金属硅化物的厚度较厚或开口之间的硅的宽度足够小时，金属硅化物在水平方向上能够形成连续不间断的金属硅化物层。退火温度可以控制在 300 摄氏度到 900 摄氏度之间。退火时，金属和硅反应形成金属硅化物，而金属和绝缘层不发生反应或仅发生微弱的反应。同时，为了更容易地形成连续不间断的金属硅化物层，也可以在图 4b 所示的在开口底部露出硅区之后进行各向同性对硅的刻蚀，从而进一步缩小开口之间暴露出来的硅的宽度。

接下来，淀积一层绝缘介质薄膜 207，绝缘介质薄膜 207 优选为 SiO_2 ，然后对薄膜 207 和薄膜 204 进行干法刻蚀从而形成如图 8 所示的结构。需要注意的是在进行本次刻蚀时，原来的薄膜 203 一般也会被刻蚀减薄。

接下来，形成栅绝缘层 208，如图 9。栅绝缘层 208 为热生长的 SiO_2 或者为淀积形成的 SiO_2 或高 k 介质层。需要注意的是如果栅绝缘层 208 为淀积形成的介质层，

则该介质层会覆盖衬底的所有表面。

接下来，淀积形成一层金属层 209，金属层 209 为 TiN、Ti、Ta、TaN 或者它们之间的混合物，然后对金属层 209 进行各向异性干法刻蚀形成如图 10 所示的金属栅电极结构。如图 10 所示，每个竖直场效应晶体管同时由两个金属栅电极控制，并且该金属栅电极同时形成动态随机存储器阵列的埋层字线，该埋层字线的方向和金属硅化物埋层 206 形成的埋层位线的方向垂直。

再接下来，形成一层填满开口的介质层 210，介质层 210 为含有 SiO₂ 的绝缘介质层，然后利用化学机械抛光或刻蚀的方法对介质层 210 表面进行平整化，形成如图 11 所示的结构。

最后，去除剩余的薄膜 203，如图 12，这样一个 n 型竖直 MOS 场效应晶体管阵列器件和连接多个阵列器件的埋层字线和位线就形成了。

在后续的工艺中形成和竖直 MOS 场效应晶体管阵列器件上面的 n 型重掺杂的区域连接电容之后，动态随机存储器阵列结构就形成了（在此未作图表示）。

实施例 2：p 型竖直 MOS 场效应晶体管的动态随机存储器阵列器件

图 13 中所示 300 为形成的一个 p 型竖直 MOS 场效应晶体管阵列器件和连接多个阵列器件的埋层字线和位线结构，该实例的衬底和竖直场效应晶体管的掺杂类型和实施例一的掺杂类型完全相反，即衬底为 n 型，竖直场效应晶体管为 p 型。如图 13，所示 304 为 SiO₂、Si₃N₄ 或者它们之间相混合的绝缘材料。所示 306 为形成的金属硅化物埋层，该金属硅化物埋层用做动态随机存储器阵列的埋层位线，并用来连接连续多个竖直 MOS 场效应晶体管阵列器件。所示 307 为 SiO₂ 介质层。所示 308 为栅绝缘层，栅绝缘层 308 为热生长的 SiO₂ 或者为淀积形成的 SiO₂ 以及高 k 介质层。所示 309 为由 TiN、Ti、Ta、TaN 或者它们之间的混合物构成的金属栅电极。所示 310 为 SiO₂ 介质层。所示虚线 401 表示浅槽隔离结构区域的底部深度。所示虚线 402、403 和 404 表示形成的 p-n 结的深度。

由于 p 型竖直 MOS 场效应晶体管的动态随机存储器阵列器件与 n 型竖直 MOS 场效应晶体管的动态随机存储器阵列器件的形成工艺相同，在此我们不再做详细叙述。在图 13 所示的竖直 MOS 场效应晶体管阵列器件上面的 p 型重掺杂的区域连接电容之后，就可以形成一个动态随机存储器阵列结构了（在此我们未作图表示）。和 n 型 MOS 竖直场效应晶体管相比，p 型 MOS 竖直场效应晶体管的瞬态双极型增益较小，

通过优化设计，该增益可以小于 1，因此更有利于避免困扰无体硅接触竖直型动态随机存储器阵列器件的浮体效应问题。

如上所述，在不偏离本发明精神和范围的情况下，还可以构成许多有很大差别的实施例。应当理解，除了如所附的权利要求所限定的，本发明不限于在说明书中所述的具体实例。

权 利 要 求 书

1、一种动态随机存储器的阵列结构，其特征在于，该动态随机存储器的阵列结构利用竖直 MOS 场效应晶体管作为动态随机存储器的阵列器件，并用金属硅化物埋层作为连接连续多个竖直 MOS 场效应晶体管阵列器件的埋层位线；所述的竖直 MOS 场效应晶体管阵列器件含有埋层金属双栅结构；所述的埋层金属双栅结构用作所述动态随机存储器的阵列结构的埋层字线。

2、根据权利要求 1 所述的动态随机存储器的阵列结构，其特征在于，所述的金属硅化物埋层置于半导体衬底内部。

3、根据权利要求 1 所述的动态随机存储器的阵列结构，其特征在于，所述的半导体衬底为单晶硅、多晶硅或者绝缘体上的硅。

4、根据权利要求 1 所述的动态随机存储器的阵列结构，其特征在于，所述的金属硅化物埋层在水平方向上是连续不间断的埋层。

5、根据权利要求 1 所述的动态随机存储器的阵列结构，其特征在于，所述的金属硅化物是硅化钛、硅化钴、硅化镍、硅化铂或者是它们之中几种的混合物。

6、一种动态随机存储器的阵列结构的制造方法，其特征在于，该方法包括下列步骤：

提供一个具有第一种掺杂类型的半导体衬底；

形成器件的浅槽隔离结构；

进行离子注入，形成第二种掺杂类型的区域；

形成第一层绝缘介质；

对第一层绝缘介质和衬底进行刻蚀形成开口结构；

形成一层刻蚀阻挡层；

对刻蚀阻挡层进行各向异性刻蚀以露出用于形成金属硅化物的硅区；

进行离子注入，形成第三种掺杂类型的区域；

淀积第一层金属并退火，使之与所述硅区中的硅形成金属硅化物；

去除残留的金属；

形成第二层绝缘介质；

对第二层绝缘介质和剩余的刻蚀阻挡层进行干法刻蚀，从而只在所述开口的底部剩余一部分所述的第二层绝缘介质和刻蚀阻挡层；

形成栅绝缘层；

淀积第二层金属，并对第二层金属进行各向异性干法刻蚀形成金属栅电极；

淀积形成第三层绝缘介质，并对衬底表面进行平整化处理；

去除剩余的第一层绝缘介质以露出第二种掺杂类型的区域；

在第二种掺杂类型的区域上连接电容。

7、根据权利要求 6 所述的方法，其特征在于，所述的半导体衬底为单晶硅、多晶硅或者绝缘体上硅。

8、根据权利要求 6 所述的方法，其特征在于，所述的第一种掺杂类型为轻掺杂的 p 型，所述的第二种掺杂类型和所述的第三种掺杂类型为重掺杂的 n 型；或者，所述的第一种掺杂类型为轻掺杂的 n 型，所述的第二种掺杂类型和所述的第三种掺杂类型为重掺杂的 p 型。

9、根据权利要求 6 所述的方法，其特征在于，所述的第一种掺杂类型的区域和所述的第二种掺杂类型的区域形成 p-n 结结构，所述的第一种掺杂类型的区域和所述的第三种掺杂类型的区域形成 p-n 结结构。

10、根据权利要求 6 所述的方法，其特征在于，所述的第一层绝缘介质和第二层绝缘介质为淀积形成的 SiO_2 或 Si_3N_4 ，或者由 SiO_2 或 Si_3N_4 和多晶硅层组成的多层结构。

11、根据权利要求 6 所述的方法，其特征在于，所述的刻蚀阻挡层由 SiO_2 、 Si_3N_4 或者它们之间相混合的绝缘材料构成。

12、根据权利要求 6 所述的方法，其特征在于，所述的第一层金属为钛、钴、镍或铂，或者是它们之中几种的混合物。

13、根据权利要求 6 所述的方法，其特征在于，所述的金属硅化物在形成时向各个方向扩展，在水平方向上连接成一个连续不间断的金属硅化物埋层。

14、根据权利要求 6 所述的方法，其特征在于，所述的金属硅化物埋层包含在所述的第三种掺杂类型的区域里面，并且用做动态随机存储器阵列的埋层位线，用来连接连续多个竖直 MOS 场效应晶体管阵列器件。

15、根据权利要求 6 所述的方法，其特征在于，所述的栅绝缘层为 SiO_2 、 HfO_2 、 HfSiO 、 HfSiON 、 SiON 或 Al_2O_3 ，或者它们之中几种的混合物。

16、根据权利要求 6 所述的方法，其特征在于，所述的第二层金属为 TiN 、 Ti 、

Ta 或 TaN，或者它们之中几种的混合物。

17、根据权利要求 6 所述的方法，其特征在于，所述的金属栅电极用来对竖直 MOS 场效应晶体管阵列器件进行控制，并且用来形成动态随机存储器阵列的埋层字线。

18、根据权利要求 17 所述的方法，其特征在于，所述的埋层字线方向与所述的埋层位线方向垂直。

说明书附图




图 1a




图 1b




图 1c




图 2a




图2b




图3a




图3b




图4a




图4b




图5




图6




图7




图8




图9




图10




图11




图12




图13

INTERNATIONAL SEARCH REPORT

International application No.

PCT/CN2011/000012

A. CLASSIFICATION OF SUBJECT MATTER

see extra sheet

According to International Patent Classification (IPC) or to both national classification and IPC

B. FIELDS SEARCHED

Minimum documentation searched (classification system followed by classification symbols)

IPC: H01L 27/-;H01L 21/-;H01L 23/-

Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched

Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)

CNPAT,CNKI,WPI,EPODOC: memory, dynamic random access memory,array,bit line, word line, silicide,groove, trench,opening

C. DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
PX	CN101789433A(FUDAN UNIVERSITY) 28 Jul. 2010(28.07.2010) see claims 1-18	1-18
X	CN1500292A(MICRON TECHNOLOGY, INC.) 26 May 2004(26.05.2004) see specification: page 7,line 29-page 9,line 16;fig.4A	1-5
A	the whole document	6-18
A	CN1983601A(SAMSUNG ELECTRONICS CO., LTD.) 20 Jun. 2007(20.06.2007) the whole document	1-18

☐ Further documents are listed in the continuation of Box C.☒ See patent family annex.

* Special categories of cited documents:	"T" later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention
"A" document defining the general state of the art which is not considered to be of particular relevance	"X" document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone
"E" earlier application or patent but published on or after the international filing date	"Y" document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art
"L" document which may throw doubts on priority claim (S) or which is cited to establish the publication date of another citation or other special reason (as specified)	"&"document member of the same patent family
"O" document referring to an oral disclosure, use, exhibition or other means	
"P" document published prior to the international filing date but later than the priority date claimed	

Date of the actual completion of the international search 21 Mar.2011(21.03.2011)	Date of mailing of the international search report 07 Apr. 2011 (07.04.2011)
Name and mailing address of the ISA/CN The State Intellectual Property Office, the P.R.China 6 Xitucheng Rd., Jimen Bridge, Haidian District, Beijing, China 100088 Facsimile No. 86-10-62019451	Authorized officer YANG,Zifang Telephone No. (86-10)62411806

INTERNATIONAL SEARCH REPORT
Information on patent family members

International application No.
PCT/CN2011/000012

Patent Documents referred in the Report	Publication Date	Patent Family	Publication Date
CN101789433A	28.07.2010	NONE	
CN1500292A	26.05.2004	US2002109176A1	15.08.2002
		WO03015171A1	20.02.2003
		US6531727B2	11.03.2003
		EP1366524A1	03.12.2003
		KR20030088432A	19.11.2003
		AU2002242102A1	24.02.2003
		JP2004538642T	24.12.2004
		KR100660489B1	22.12.2006
		JP4399258B2	13.01.2010
		US2003218199A1	27.11.2003
		US6890812B2	10.05.2005
		US2005145911A1	07.07.2005
		US7489002B2	10.02.2009
CN1983601A	20.06.2007	US2007051994A1	08.03.2007
		KR100673012B1	24.01.2007
		US7564084B2	21.07.2009
		CN100583440C	20.01.2010

INTERNATIONAL SEARCH REPORT

International application No.

PCT/CN2011/000012

A. CLASSIFICATION OF SUBJECT MATTER

H01L 27/108 (2006.01) i

H01L 21/8242(2006.01) i

国际检索报告

国际申请号

PCT/CN2011/000012

A. 主题的分类

参见附加页

按照国际专利分类(IPC)或者同时按照国家分类和 IPC 两种分类

B. 检索领域

检索的最低限度文献(标明分类系统和分类号)

IPC: H01L 27/-;H01L 21/-;H01L 23/-

包含在检索领域中的除最低限度文献以外的检索文献

在国际检索时查阅的电子数据库(数据库的名称, 和使用的检索词(如使用))

CNPAT,CNKI,WPI,EPODOC:存储器, DRAM, 阵列, 位线, 字线, 硅化物, 沟槽, 沟渠, 开口, memory, dynamic random access memory,array,bit line,word line,silicide,groove,trench,opening

C. 相关文件

类 型*	引用文件, 必要时, 指明相关段落	相关的权利要求
PX	CN101789433A(复旦大学) 28.7 月 2010(28.07.2010) 参见权利要求 1-18	1-18
X	CN1500292A(微米技术有限公司) 26.5 月 2004(26.05.2004) 参见说明书第 7 页第 29 行-第 9 页第 16 行, 图 4A	1-5
A	全文	6-18
A	CN1983601A(三星电子株式会社) 20.6 月 2007(20.06.2007) 全文	1-18



其余文件在 C 栏的续页中列出。



见同族专利附件。

* 引用文件的具体类型:

“A” 认为不特别相关的表示了现有技术一般状态的文件

“E” 在国际申请日的当天或之后公布的在先申请或专利

“L” 可能对优先权要求构成怀疑的文件, 或为确定另一篇引用文件的公布日而引用的或者因其他特殊理由而引用的文件(如具体说明的)

“O” 涉及口头公开、使用、展览或其他方式公开的文件

“P” 公布日先于国际申请日但迟于所要求的优先权日的文件

“T” 在申请日或优先权日之后公布, 与申请不相抵触, 但为了理解发明之理论或原理的在后文件

“X” 特别相关的文件, 单独考虑该文件, 认定要求保护的发明不是新颖的或不具有创造性

“Y” 特别相关的文件, 当该文件与另一篇或者多篇该类文件结合并且这种结合对于本领域技术人员为显而易见时, 要求保护的发明不具有创造性

“&” 同族专利的文件

国际检索实际完成的日期

21.3 月 2011(21.03.2011)

国际检索报告邮寄日期

07.4 月 2011 (07.04.2011)

ISA/CN 的名称和邮寄地址:

中华人民共和国国家知识产权局

中国北京市海淀区蓟门桥西土城路 6 号 100088

传真号: (86-10)62019451

受权官员

杨子芳

电话号码: (86-10) **62411806**

国际检索报告
关于同族专利的信息

国际申请号
PCT/CN2011/000012

检索报告中引用的 专利文件	公布日期	同族专利	公布日期
CN101789433A	28.07.2010	无	
CN1500292A	26.05.2004	US2002109176A1	15.08.2002
		WO03015171A1	20.02.2003
		US6531727B2	11.03.2003
		EP1366524A1	03.12.2003
		KR20030088432A	19.11.2003
		AU2002242102A1	24.02.2003
		JP2004538642T	24.12.2004
		KR100660489B1	22.12.2006
		JP4399258B2	13.01.2010
		US2003218199A1	27.11.2003
		US6890812B2	10.05.2005
		US2005145911A1	07.07.2005
		US7489002B2	10.02.2009
CN1983601A	20.06.2007	US2007051994A1	08.03.2007
		KR100673012B1	24.01.2007
		US7564084B2	21.07.2009
		CN100583440C	20.01.2010

A. 主题的分类

H01L 27/108 (2006.01) i

H01L 21/8242(2006.01) i