

(19) 日本国特許庁 (JP)

(12) 特 許 公 報 (B2)

(11) 特許番号

特許第5078366号
(P5078366)

(45) 発行日 平成24年11月21日 (2012.11.21)

(24) 登録日 平成24年9月7日 (2012.9.7)

(51) Int. Cl.	F I
G 0 6 F 13/00 (2006.01)	G O 6 F 13/00 3 O 1 J
G 0 6 F 13/38 (2006.01)	G O 6 F 13/38 3 5 O
G 0 6 F 11/30 (2006.01)	G O 6 F 11/30 K

請求項の数 15 (全 25 頁)

(21) 出願番号	特願2007-7741 (P2007-7741)	(73) 特許権者	390009531
(22) 出願日	平成19年1月17日 (2007.1.17)		インターナショナル・ビジネス・マシーンズ・コーポレーション
(65) 公開番号	特開2007-200319 (P2007-200319A)		INTERNATIONAL BUSINESS MACHINES CORPORATION
(43) 公開日	平成19年8月9日 (2007.8.9)		アメリカ合衆国10504 ニューヨーク州 アーモンク ニュー オーチャードロード
審査請求日	平成21年10月30日 (2009.10.30)		
(31) 優先権主張番号	11/340,447	(74) 代理人	100108501
(32) 優先日	平成18年1月26日 (2006.1.26)		弁理士 上野 剛史
(33) 優先権主張国	米国 (US)	(74) 代理人	100112690
			弁理士 太佐 種一
		(74) 代理人	100091568
			弁理士 市位 嘉宏

最終頁に続く

(54) 【発明の名称】 マルチホスト環境における共用の入出力ファブリックのエラー・メッセージをマスタ制御ルート・ノードに経路指定する方法、装置およびプログラム

(57) 【特許請求の範囲】

【請求項 1】

複数のホスト・コンピュータ・システムを含むデータ処理環境においてコンピュータ実施される方法であって、

前記複数のホスト・コンピュータ・システムは複数の入出力アダプタにスイッチドファブリックを使用して接続され、

前記スイッチドファブリックは、前記複数のホスト・コンピュータ・システムのうちの、エラー・メッセージによって識別されるエラーにより影響を受けるホスト・コンピュータ・システムの上に前記エラー・メッセージを経路指定し、

前記方法は、

前記複数の入出力アダプタのうちの1つが、前記複数の入出力アダプタのうちの当該1つにおけるエラーを検出するステップと、

前記複数の入出力アダプタのうちの前記1つが、前記エラーについての情報を含み且つ前記複数の入出力アダプタのうちの前記1つを識別する識別子を含むエラー・メッセージを生成するステップと、

前記スイッチドファブリックにおけるハードウェア・スイッチに保存された経路指定テーブルを使用して、前記エラーにより影響を受けるホスト・コンピュータ・システムを識別するステップと、

前記ハードウェア・スイッチが、前記エラー・メッセージを、前記識別されたホスト・コンピュータ・システムの上に経路指定するステップと

10

20

を含む、前記方法。

【請求項 2】

前記エラーにより影響を受けるホスト・コンピュータ・システムを識別する単一のマスタ制御ノードに前記エラー・メッセージを経路指定するステップをさらに含む、請求項 1 に記載の方法。

【請求項 3】

前記エラー・メッセージを単一のマスタ制御ノードに経路指定するステップと、

前記エラーが解消されないうちは、前記識別されたホスト・コンピュータ・システムのすべてが前記エラー・メッセージの受信を確認するまで、前記マスタ制御ノードを待機させるステップと、

前記エラーが解消されるまで、前記複数の入出力アダプタのうちの前記 1 つへの伝送トラフィックを中断するステップと

をさらに含む、請求項 1 に記載の方法。

【請求項 4】

前記識別されたホスト・コンピュータ・システムの第 1 のホスト・コンピュータ・システムが前記エラー・メッセージを受信するステップと、

前記第 1 のホスト・コンピュータ・システムが前記エラー・メッセージの受信を確認するステップと、

前記第 1 のホスト・コンピュータ・システムが当該第 1 のホスト・コンピュータ・システムから前記複数の入出力アダプタのうちの前記 1 つへの伝送トラフィックを中断するステップと、

前記エラーが解消されるまで前記第 1 のホスト・コンピュータ・システムが待機し、しかる後前記複数の入出力アダプタのうちの前記 1 つへの伝送トラフィックを再開するステップと

をさらに含む、請求項 1 に記載の方法。

【請求項 5】

前記ハードウェア・スイッチはレジスタを備えており、

前記方法は、

前記レジスタにおける個々のビットを前記複数のホスト・コンピュータ・システムの各々に割り当てるステップと、

前記エラー・メッセージに応答して、前記複数の入出力アダプタのうちの前記 1 つへの伝送トラフィックを中断するステップと、

前記第 1 のホスト・コンピュータ・システムが前記エラー・メッセージを受信するステップと、

前記第 1 のホスト・コンピュータ・システムに割り当てられているビットをセットすることによって、前記第 1 のホスト・コンピュータ・システムが前記エラー・メッセージの受信を確認するステップと、

前記識別されたホスト・コンピュータ・システムのすべてが前記エラー・メッセージの受信を確認したかどうかを決定するために、マスタ制御ノードが前記レジスタをポーリングするステップと、

前記識別されたホスト・コンピュータ・システムのすべてが前記エラー・メッセージの受信を確認したという前記マスタ制御ノードによる決定に応答して、前記識別されたホスト・コンピュータ・システムが前記複数の入出力アダプタのうちの前記 1 つへの伝送トラフィックを再開することを可能にするために前記エラーを解消するステップと、

前記識別されたホスト・コンピュータ・システムのすべてが前記エラー・メッセージの受信を確認したのではないという前記マスタ制御ノードによる決定に応答して、前記エラーの解消を待つステップであって、前記エラーの解消を待つ間、前記複数の入出力アダプタのうちの前記 1 つへのトラフィックが中断されたままである、前記待つステップと

をさらに含む、請求項 1 に記載の方法。

【請求項 6】

前記マスタ制御ノードが前記スイッチドファブリックを全探索して、前記ハードウェア・スイッチのすべての識別情報、ならびに、前記ハードウェア・スイッチ、前記複数のホスト・コンピュータ・システム、および前記複数の入出力アダプタの相互接続性を含むトポロジを識別するステップと、

前記識別されたトポロジを前記マスタ制御ノードに保存するステップと
をさらに含む、請求項 1 に記載の方法。

【請求項 7】

前記ハードウェア・スイッチの 1 つに関して、前記ハードウェア・スイッチの前記 1 つに接続されるすべてのハードウェア・スイッチを識別するデバイス・トポロジを決定するステップと、

前記ハードウェア・スイッチの前記 1 つに含まれる前記経路指定テーブルに前記デバイス・トポロジを保存するステップと

をさらに含む、請求項 1 に記載の方法。

【請求項 8】

複数のホスト・コンピュータ・システムを含むデータ処理環境における装置であって、前記複数のホスト・コンピュータ・システムは複数の入出力アダプタにスイッチドファブリックを使用して接続され、

前記スイッチドファブリックは、前記複数のホスト・コンピュータ・システムのうちの、エラー・メッセージによって識別されるエラーにより影響を受けるホスト・コンピュータ・システムの上に前記エラー・メッセージを経路指定し、

前記複数の入出力アダプタのうちの 1 つが、前記複数の入出力アダプタのうちの当該 1 つにおけるエラーを検出し、

前記複数の入出力アダプタのうちの前記 1 つが、前記エラーについての情報を含み且つ前記複数の入出力アダプタのうちの前記 1 つを識別する識別子を含むエラー・メッセージを生成し、

前記装置は、

前記スイッチドファブリックにおけるハードウェア・スイッチに保存され、前記複数のホスト・コンピュータ・システムの中の、前記データ処理環境内に含まれる複数の入出力アダプタのうちの 1 つにおいて生じたエラーにより影響を受けるホスト・コンピュータ・システムを識別するために使用される経路指定テーブルを備えており、

前記ハードウェア・スイッチが、前記エラー・メッセージを、前記識別されたホスト・コンピュータ・システムの上に経路指定する、

前記装置。

【請求項 9】

前記エラーにより影響を受けるホスト・コンピュータ・システムを識別する単一のマスタ制御ノードをさらに備えており、

前記エラー・メッセージが前記マスタ制御ノードに経路指定される、

請求項 8 に記載の装置。

【請求項 10】

単一のマスタ制御ノードをさらに備えており、

前記エラー・メッセージが前記マスタ制御ノードに経路指定され、

前記エラーが解消されないうちは、前記識別されたホスト・コンピュータ・システムのすべてが前記エラー・メッセージの受信を確認するまで、前記マスタ制御ノードが待機し、

前記エラーが解消されるまで、前記複数の入出力アダプタのうちの前記 1 つへのトラフィックが中断される、

請求項 8 に記載の装置。

【請求項 11】

前記識別されたホスト・コンピュータ・システムの第 1 のホスト・コンピュータ・システムが前記エラー・メッセージを受信し、

前記第 1 のホスト・コンピュータ・システムが前記エラー・メッセージの受信を確認し

、
前記第 1 のホスト・コンピュータ・システムが前記第 1 のホスト・コンピュータ・システムから前記複数の入出力アダプタのうちの前記 1 つへの伝送トラフィックを中断し、

前記エラーが解消されるまで前記第 1 のホスト・コンピュータ・システムが待機し、かかる後前記複数の入出力アダプタのうちの前記 1 つへの伝送トラフィックを再開する、

請求項 8 に記載の装置。

【請求項 1 2】

前記ハードウェア・スイッチはレジスタを備えており、

前記レジスタにおける個々のビットが前記複数のホスト・コンピュータ・システムの各々に割り当てられ、

前記エラー・メッセージに応答して、前記複数の入出力アダプタのうちの前記 1 つへのトラフィックが中断され、

前記第 1 のホスト・コンピュータ・システムが前記エラー・メッセージを受信し、

前記第 1 のホスト・コンピュータ・システムに割り当てられたビットをセットすることによって、前記第 1 のホスト・コンピュータ・システムが前記エラー・メッセージの受信を確認し、

前記識別されたホスト・コンピュータ・システムのすべてが前記エラー・メッセージの受信を確認したかどうかを決定するために、マスタ制御ノードが前記レジスタをポーリングし、

前記識別されたホスト・コンピュータ・システムのすべてが前記エラー・メッセージの受信を確認したという前記マスタ制御ノードによる決定に応答して、前記識別されたホスト・コンピュータ・システムが前記複数の入出力アダプタのうちの前記 1 つへの伝送トラフィックを再開することを可能にするために前記マスタ制御ノードが前記エラーを解消し

、
前記識別されたホスト・コンピュータ・システムのすべてが前記エラー・メッセージの受信を確認したのではないという前記マスタ制御ノードによる決定に応答して、前記マスタ制御ノードが前記エラーの解消を待ち、前記エラーの解消を待つ間、前記複数の入出力アダプタのうちの前記 1 つへのトラフィックが中断されたままである、

請求項 8 に記載の装置。

【請求項 1 3】

前記スイッチドファブリックを全探索して、前記ハードウェア・スイッチのすべての識別情報、ならびに、前記ハードウェア・スイッチ、前記複数のホスト・コンピュータ・システム、および前記複数の入出力アダプタの相互接続性を含むトポロジを識別するマスタ制御ノードをさらに備えており、

前記識別されたトポロジを前記マスタ制御ノードに保存する、

請求項 8 に記載の装置。

【請求項 1 4】

前記ハードウェア・スイッチの 1 つに関して、前記ハードウェア・スイッチの前記 1 つに接続されるすべてのハードウェア・スイッチを識別するデバイス・トポロジが決定され

、
前記ハードウェア・スイッチの前記 1 つに含まれる前記経路指定テーブルに前記デバイス・トポロジが保存される、

請求項 8 に記載の装置。

【請求項 1 5】

データ処理システムに、請求項 1 ~ 7 のいずれか一項に記載の方法の各ステップを実行させるコンピュータ・プログラム。

【発明の詳細な説明】

【技術分野】

【0001】

10

20

30

40

50

本発明は、一般的に、データ処理システムに関し、特に、複数のアダプタを共用し、P C I 交換ファブリック・バスを介してそれらのアダプタと通信を実施する複数のホスト・コンピュータ・システムおよび複数のアダプタを含むデータ処理システムにおける通信に関する。さらに詳しく言えば、本発明は、1つのデバイスにおいて生じたエラーを、そのエラーの影響を受け得る、そのファブリック内のバスにおけるすべてのトラフィックが中断され、そしてエラーを解消しないうちは、そのエラーの影響を受け得るすべてのホスト・ノードがそのエラー発生の通知の受信を確認するまで待機する単一のマスタ制御ホスト・ノードにレポートするための、コンピュータにおいて実施される方法、装置、およびコンピュータ・プログラムに関する。

【背景技術】

10

【0002】

通常のP C Iバスは、拡張カードがパーソナル・コンピュータのような単一のコンピュータ・システム内に設置されることを可能にするローカル・パラレル・バスである。従って、P C I準拠のアダプタ・カードは、ディスク・ドライブのような入出力(I/O)装置を追加するためにP C Iバスを使用することができる。P C Iバスをコンピュータ・システムのシステム・バスに接続するためには、P C Iブリッジ/コントローラが必要である。P C Iバスは、そのP C Iバスが設置されるコンピュータ・システムのC P Uと、P C Iブリッジ/コントローラを介して通信を行うことができる。単一のコンピュータ・システム内に複数のP C Iブリッジが存在することがある。しかし、これらのP C Iブリッジは、複数のP C Iバスを、それらのP C Iバスが配置されたコンピュータ・システムのC P Uに接続するように働く。かかるコンピュータ・システムが複数のC P Uを含む場合は、複数のC P UがP C Iバスを利用するようにすることもできる。

20

【0003】

P C Iエクスプレス(P C I - E)バスは標準のP C Iコンピュータ・バスの改良版である。P C Iエクスプレスは、より高速のシリアル伝送を実現する。さらに、P C Iエクスプレスは、特に、ルート・コンプレックス(R C)がホスト・コンピュータ・システム・サブシステムを入出力に接続する入出力階層構造のルートを示すとともに、木構造の入出力相互接続トポロジを意識して体系化されている。

【0004】

P C Iエクスプレスは、P C Iソフトウェア環境と互換性のあるマイグレーション・バスを提供する。P C Iエクスプレスは、上位帯域幅、性能、ならびに、バス幅およびバス周波数の両方における拡張容易性を提供することに加えて、サービス品質(QoS: quality of service)、積極的な電源管理、ネイティブ・ホットプラグ、ピン当たりの帯域幅効率、エラー・レポート、回復、修正、および革新的なフォーム・ファクタを含む他の先進的な特徴を提供し、ピア・ツー・ピア転送および動的再構成のような高度の機能に対する要求に適応する。P C Iエクスプレスは、低いピン・カウントおよびワイヤを通して製品の低コスト設計も可能にする。線形スケールの16レーンP C Iエクスプレス相互接続は、8ギガバイト/秒以上のデータ転送速度を提供することができる。

30

【0005】

一般に、ホスト・コンピュータ・システムは、ルート・コンプレックスとして広く知られているP C I・ツー・ホスト・ブリッジ機能を有する。ルート・コンプレックスは、ハイパ・トランスポートのようなC P UバスとP C Iバスとの間をブリッジする。必要な場合、アドレス変換のような他の機能をルート・コンプレックスにおいて実施することができる。1以上のルート機能を含む複数ホスト・コンピュータ・システムは、マルチルート・システムとも呼ばれる。ここで、入出力(I/O)ファブリックを共用するマルチルート構成は、これまで十分に検討されていない。

40

【0006】

現在では、P C Iエクスプレス・バスは、複数の個別のコンピュータ・システム間におけるP C Iアダプタの共用を許容していない。P C I標準、あるいは、ファイバ・チャネル、InfiniBand またはイーサネット(登録商標)のような二次的ネットワーク標準に準

50

拠

した既知の入出力アダプタは、一般に、ブレードおよびサーバ・コンピュータ・システムとして統合され、それらが統合されるブレードまたはシステムに専用のものである。アダプタを専用化してしまうことは、アダプタがかなり高価なものであるので、各システムのコストを高くする。さらに、種々のホスト・コンピュータ・システム間でアダプタを共用できないということが、これらの技術の採用を遅れさせる一因となっている。

【 0 0 0 7 】

コストの問題のほかに、ブレード・システムには、物理的スペースの問題がある。アダプタ用のブレードにおいてのために利用し得るスペースには制約がある。

【 0 0 0 8 】

入出力ファブリックを共用するマルチルート入出力ネットワーク構成は、これまで十分に検討されていなかった。そのため、既知のシステムでは、エラーが検出された時、そのエラーはすべてのホスト・ノードにレポートされ、入出力ファブリックにおいて検出されたエラーは、一般に、そのファブリックを使用している可能性のあるすべてのホスト・ノードを停止させる可能性があった。

【 0 0 0 9 】

すべてのホストに影響を及ぼし、すべてのホストにレポートされなければならないタイプのエラーが存在する。例えば、スイッチが故障した場合、すべてのホストに通知をする必要がある。しかし、別のタイプのエラーは、特定のホストのみに影響を与えるだけであって、すべてのホストに影響を与えるものではないこともある。例えば、アダプタが機能停止する場合、そのアダプタを利用している各ホスト・ノードにはエラーが通知されなければならないが、その他のホストには通知をする必要がないこともあるだろう。

【 0 0 1 0 】

既知のシステムでは、エラーが特定のホスト・ノードに影響を与えるのかまたはすべてのホスト・ノードに影響を与えるのかに関係なくすべてのエラーがすべてのホスト・ノードにレポートされる。なぜなら、そのエラーの影響を受ける可能性があるホスト・ノードのみにエラーのレポートを経路指定する方法がないためである。

【 0 0 1 1 】

従って、デバイス（コンポーネントとも呼ばれる）において生じたエラーを単一のマスタ制御ホスト・コンピュータ・システムにレポートするための方法、装置、およびコンピュータ・プログラムに対する要求が存在することが理解される。具体的には、ファブリックにおけるパスにあってそのエラーの影響を受け得るすべてのトラフィックが一時的に停止され、そのマスタ制御ホスト・コンピュータ・システムがエラーを解消しないうちは、そのエラーの影響を受け得るすべてのホスト・コンピュータ・システムがそのエラー発生の通知の受信を確認するまでそのマスタ制御ホスト・コンピュータ・システムが待機し、従って、そのエラーの影響を受け得るホスト・コンピュータ・システムのみにエラー・メッセージが経路指定されるようにする、方法、装置、およびコンピュータ・プログラムに対する要求が存在することが理解される。

【 発明の開示 】

【 発明が解決しようとする課題 】

【 0 0 1 2 】

本発明は、どのホスト・ノードおよび入出力ファブリック・デバイスが特定のエラーの影響を受け得るかを入出力ファブリックに対して定義し、マルチルート環境においてそのエラーの影響を受け得るホスト・ノードのみにエラー・メッセージを送付するための方法、装置、およびコンピュータ・プログラムを提供する。

【 課題を解決するための手段 】

【 0 0 1 3 】

複数ホスト・コンピュータ・システム環境においてエラー・メッセージを、エラーの影響を受けるホスト・コンピュータ・システムのみに経路指定するためのコンピュータ実施される方法、装置、およびコンピュータ・プログラムが開示される。複数ホスト・コンピ

10

20

30

40

50

ュータ・システム環境は、ファブリック（スイッチドファブリック（`switched fabric`））を利用して複数のデバイスを共用する複数ホスト・コンピュータ・システムを含む。エラーはそれらデバイスの1つにおいて検出される。そのファブリックにおけるファブリック・デバイスに記憶された経路指定テーブルが、ホスト・コンピュータ・システムのうち、そのエラーの影響を受けるホスト・コンピュータ・システムを識別するために使用される。エラーを識別するエラー・メッセージが、ホスト・コンピュータ・システムのうちの識別されたホスト・コンピュータ・システムに経路指定される。

【0014】

特に、本発明の実施例は、処理のためのP C Iエクスプレス入出力ファブリック・エラー・メッセージを適切なファブリック・デバイスおよびホスト・コンピュータ・システムに伝達するための方法、装置、およびコンピュータ・プログラムに関するものである。

【発明を実施するための最良の形態】

【0015】

本発明の実施例は、複数のホスト・コンピュータ・システムが共通の入出力ファブリックを介して入出力アダプタ（I O A）のプールを共用する任意の汎用または特定用途のコンピュータ・システムに適用する。好適な実施例では、ファブリックは、P C Iエクスプレス標準に準拠したデバイスの集合体である。

【0016】

本発明の実施例では、複数の種々のホスト・コンピュータ・システムが他のホスト・コンピュータ・システムと入出力アダプタを共用し得るように、入出力ファブリックが2つ以上のホスト・コンピュータ・システムに接続される。入出力ファブリックに接続されたアダプタの1つによって検出されたエラーは、その影響を受けるホスト・コンピュータ・システムおよびマスタ制御ルート・ノードに経路指定される。そのホスト・コンピュータ・システムの1つがマスタ制御ルート・ノードとして作用する。

【0017】

本発明の実施例によれば、ファブリックは、すべてのアダプタ・エラーを、マスタ制御ルート・ノード、およびそのエラーの影響を受け得るすべての他のホスト・コンピュータ・システムおよび他のファブリック・デバイスにレポートする。そこで、マスタ制御ルート・ノードおよび他のホスト・ノードは、影響を受けるファブリックを介したそれらの伝送を中断する。マスタ制御ルート・ノードは、その影響を受けたすべてのホスト・コンピュータ・システムがそのエラーを知っているということをレポートするまで待機し、しかる後、その影響を受けたホスト・コンピュータ・システムがその影響を受けたファブリック・デバイスを介して入出力オペレーションを再開することをホスト・コンピュータ・システムが可能にする。

【0018】

次に、図面、特に図1を参照すると、本発明の好適な実施例に従って、分散型コンピュータ・システム100のブロック図が示される。図1に示された分散型コンピュータ・システム100は、2つ以上のルート・コンプレックス（R C）108、118、128、138、および139が入出力リンク110、120、130、142、および143を介して入出力ファブリック144に接続され、ルート・ノード（R N）160～163のメモリ・コントローラ104、114、124、および134に接続されるという形を取る。ルート・コンプレックスは、ホスト・コンピュータ・システム・サブシステムを入出力に接続する入出力階層構造のルートを表す。ルート・コンプレックスはルート・ノード内に含まれる。ルート・ノードは、サーバ・コンピュータ・システムのような完全なコンピュータ・システムである。ルート・ノードは、本明細書では、ホスト・ノードとも呼ばれる。

【0019】

入出力ファブリックはリンク151～158を介して入出力アダプタ145～150に接続される。入出力アダプタは、入出力アダプタ145～146および149におけるように単一機能の入出力アダプタであってもよく、入出力アダプタ147～148および1

10

20

30

40

50

50におけるように多重機能の入出力アダプタであってもよい。さらに、入出力アダプタは、入出力アダプタ145～148におけるように単一のリンクを介して入出力ファブリックに接続されてもよく、入出力アダプタ149～150におけるように冗長性のための複数のリンクと接続されてもよい。

【0020】

ルート・コンプレックス108、118、128、138、および139はルート・ノード160～163の一部である。ルート・ノード163におけるように、1つのルート・ノード当たり2つ以上のルート・コンプレックスがあってもよい。各ルート・ノードは、ルート・コンプレックスのほかに1以上の中央処理ユニット(CPU)101～102、111～112、121～122、131～132、メモリ103、113、123、および133、CPU、メモリ、および入出力ファブリックを接続するメモリ・コントローラ104、114、124、および134を含み、メモリに対するコヒーレンシ・トラフィックを処理する機能等を実現する。

10

【0021】

ルート・ノードは、そのメモリ・コントローラにおけるライン159により相互に接続されて1つのコヒーレンシ領域を形成することが可能であり、その場合、単一の対称マルチプロセッサ(SMP)システムとして作用し得る。あるいは、ルート・ノードは、ルート・ノード162～163におけるように個別のコヒーレンシ領域を有する独立したノードとすることもできる。

【0022】

20

構成マネージャ164は、入出力ファブリック144に別個に接続されてもよく、あるいはルート・ノード160～163の1つの一部分であってもよい。構成マネージャ164は、入出力ファブリックの共用リソースを構成し、リソースをルート・ノードに割り当てる。

【0023】

分散型コンピュータ・システム100は、種々の商業的に入手可能なコンピュータ・システムを使用して実現することが可能である。例えば、分散型コンピュータ・システム100は、インターナショナル・ビジネス・マシーンズ・コーポレーションから入手し得るIBM eServer iSeries Model 840 システムを使用して実現することが可能である。そのようなシステムは、インターナショナル・ビジネス・マシーンズ・コーポレーションから入手し得るOS/400 オペレーティング・システムを使用して論理的パーティショニングをサポートすることが可能である。

30

【0024】

図1に示されたハードウェアが変更可能であることは当業者には明らかであろう。例えば、光ディスク・ドライブ等のような他の周辺装置が図示のハードウェアに加えてまたは図示のハードウェアの代わりに使用することも可能である。図示の例は、本発明の実施例に関してアーキテクチャ上の限定を示唆することを意味するものではない。

【0025】

次に、図2を参照すると、本発明の実施例を具現化し得る例示的な論理的にパーティション化されたプラットフォームのブロック図が示される。論理的にパーティション化されたプラットフォーム200におけるハードウェアは、例えば、図1における分散型コンピュータ・システム100として具現化することが可能である。論理的にパーティション化されたプラットフォーム200は、パーティション化されたハードウェア230、オペレーティング・システム202、204、206、208、およびパーティション管理ファームウェア(プラットフォーム・ファームウェア)210を含む。

40

【0026】

オペレーティング・システム202、204、206、および208は、単一のオペレーティング・システムの多重コピーであってもよく、あるいは論理的にパーティション化されたプラットフォーム200上で同時に実行される複数の異種のオペレーティング・システムであってもよい。これらのオペレーティング・システムは、ハイパーバイザのよう

50

なパーティション管理ファームウェア 210 とインターフェースするように設計された OS / 400 を使用して具現化することも可能である。OS / 400 は、これらの実施例では単に 1 つの例として使用される。特定の具現化方法に依存して、AIX (R) および Linux (R) のような他のタイプのオペレーティング・システムを使用することも可能である。オペレーティング・システム 202、204、206、および 208 は、パーティション 203、205、207、および 209 に設けられる。パーティション管理ファームウェア 210 を具現化するために使用することが可能なソフトウェアの一例は、インターナショナル・ビジネス・マシーンズ・コーポレーションから入手可能であるハイパーバイザ・ソフトウェアである。ファームウェアは、例えば、リード・オンリ・メモリ (ROM)、プログラマブル ROM (PROM)、消去可能プログラマブル ROM (EPROM)、電氣的消去可能プログラマブル ROM (EEPROM)、および不揮発性ランダム・アクセス・メモリ (不揮発性 RAM) のような、電力なしで内容を保持するメモリ・チップに記憶された「ソフトウェア」である。

10

【0027】

さらに、これらのパーティションは、パーティション・ファームウェア 211、213、215、および 217 も含む。パーティション・ファームウェア 211、213、215、および 217 は、初期ブート・ストラップ・コード、IEEE-1275 標準オープン・ファームウェア、およびインターナショナル・ビジネス・マシーンズ・コーポレーションから入手可能であるランタイム・アブストラクション・ソフトウェア (RTAS) を使用して具現化することが可能である。パーティション 203、205、207、および 209 がインスタンス化されるとき、ブート・ストラップ・コードのコピーがプラットフォーム・ファームウェア 210 によってパーティション 203、205、207、および 209 上にロードされる。しかる後、ブート・ストラップ・コードがオープン・ファームウェアおよび RTAS をロードすることによって、制御がそのブート・ストラップ・コードに移される。そこで、それらのパーティションに関連したまたは割り当てられたプロセッサが、そのパーティション・ファームウェアを実行するためにパーティションのメモリにディスパッチされる。

20

【0028】

パーティション化されたハードウェア 230 は、複数のプロセッサ 232 ~ 238、複数のシステム・メモリ・ユニット 240 ~ 246、複数の入出力アダプタ 248 ~ 262、ストレージ・ユニット 270 を含む。プロセッサ 232 ~ 238、メモリ・ユニット 240 ~ 246、NVRAM 298、および入出力アダプタ 248 ~ 262 の各々、またはそれらの一部は、パーティションの 1 つに割り当てられることによって論理的パーティション・プラットフォームにおける複数のパーティションの 1 つにパーティション化されてもよい。その場合、パーティション化されたリソースの各々はオペレーティング・システム 202、204、206、および 208 の 1 つに対応する。

30

【0029】

パーティション管理ファームウェア 210 は、論理的にパーティション化されたプラットフォーム 200 のパーティション化を作成および強化するために、パーティション 203、205、207、および 209 に関する多くの機能およびサービスを遂行する。パーティション管理ファームウェア 210 は、基礎的なハードウェアと同じファームウェア実装の仮想マシンである。従って、パーティション管理ファームウェア 210 は、論理的にパーティション化されたプラットフォーム 200 のハードウェア・リソースを仮想化することによって、独立した OS イメージ 202、204、206、および 208 の同時実行を可能にする。

40

【0030】

サービス・プロセッサ 290 は、パーティションにおけるプラットフォーム・エラーの処理のような種々のサービスを提供するために使用することが可能である。これらのサービスは、インターナショナル・ビジネス・マシーンズ・コーポレーションのようなベンダにエラーをレポートするためのサービス・エージェントとして作用することも可能である

50

。種々のパーティションのオペレーションは、ハードウェア管理コンソール 280 のようなハードウェア管理コンソールを通して制御することが可能である。ハードウェア管理コンソール 280 は、別個の分散型コンピューティング・システムであり、そのシステムによって、システム管理者が、種々のパーティションへのリソースの再割り振りを含む種々の機能を遂行することが可能である。論理的にパーティション化された (LPAR) 環境では、1つのパーティションにおけるリソースまたはプログラムが他のパーティションにおけるオペレーションに影響を与えることは許されないことである。さらに、有用であるために、リソースの割当てはきめ細かくされる必要がある。

【0031】

図3は、本発明の実施例に従って本明細書に示されたいずれのデータ処理システムを具現化するためにも使用することが可能であるデータ処理システムのブロック図である。データ処理システム300は、システム・バス306に接続された複数のプロセッサ302および304を含む対称マルチプロセッサ (SMP) システムであってもよい。それとは別に、シングル・プロセッサ・システムを使用することも可能である。図示の例では、プロセッサ304はサービス・プロセッサである。システム・バス306には、ローカル・メモリ309に対するインターフェースを提供するメモリ・コントローラ/キャッシュ308が接続される。入出力バス・ブリッジ310がシステム・バス306に接続され、入出力バス312に対するインターフェースを提供する。メモリ・コントローラ/キャッシュ308およびI/Oバス・ブリッジ310は、図示のように統合されてもよい。

【0032】

入出力バス312に接続された通常の周辺コンポーネント相互接続 (PCI) バス・ブリッジ314は、通常のPCIローカル・バス316に対するインターフェースを提供する。モデム318のような多くの入出力アダプタがPCIバス316に接続されてもよい。典型的なPCIバスの実装体は、4つのPCI拡張スロットまたはアドイン・コネクタをサポートするであろう。モデム318および通信アダプタ320を通して他のコンピュータに対する通信リンクをサポートすることも可能である。通信アダプタ320は、データ処理システム300が通信リンク380を介して他のコンピュータ・システムとの間でメッセージを送信および受信することを可能にする。

【0033】

更なるPCIバス・ブリッジ322および324は、更なるPCIバス326および328に対するインターフェースを提供し、それらのPCIバスによって、更なるモデムまたはネットワーク・アダプタをサポートすることも可能である。このように、データ処理システム300は、複数のネットワーク・コンピュータへの接続を可能にする。メモリ・マップされたグラフィックス・アダプタ330およびハード・ディスク332を、図示のように、入出力バス312に直接的にまたは間接的に接続することも可能である。

【0034】

図4は、本発明の実施例に従って、エラーをレポートするために使用されるメッセージ・リクエスト・パケットの一般的なレイアウトのブロック図を示す。メッセージ・リクエスト・パケット400は、ヘッダ・フィールド402、要求元識別子 (ID) フィールド404、データ・フィールド406、およびメッセージ・コード・フィールド408を含む。メッセージ・リクエスト・パケット400は、エラーが生じたという通知を送信するために使用される。メッセージ・リクエスト・パケット400は、本明細書では、エラー・メッセージとも呼ばれる。メッセージ・リクエスト・パケット400は、エラー・メッセージを送信するために使用されるエラー・メッセージ・パケットである。

【0035】

要求元IDフィールド404には、要求元IDが含まれる。要求元IDは、エラーが生じたデバイスを識別する。メッセージ・コード・フィールド408には、メッセージ・コードが保存される。メッセージ・コードは、生じた特定のエラーに関する情報を含む。

【0036】

図5は、本発明の実施例に従って、唯一のPCIルート・スイッチを含むPCIスイッ

10

20

30

40

50

チのファブリックを利用して、コンピュータ・システムが入出力アダプタのようなアダプタに接続されるデータ処理環境を示す。データ処理環境 500 はコンピュータ・システム 502 および 504 を含む。本明細書では、コンピュータ・システムはホスト・ノードとも呼ばれる。従って、コンピュータ・システム 502 は、ホスト・ノード 502 と呼ばれることもある。

【0037】

コンピュータ・システム 502 ~ 504 は、物理的アダプタ 512、514、516、518、520、522、524、および 526 を利用する。コンピュータ・システム 502 ~ 504 および物理的アダプタ 512 ~ 526 は、ファブリック 530 を介して相互に通信を行う。ファブリック 530 は、PCIブリッジ/スイッチ 532、534、536、および 538 のような複数の PCIブリッジ/スイッチを含む。ファブリック 530 は、PCIエクスプレス標準に準拠したデバイスのファブリックである。PCIスイッチ 532 は PCIルート・スイッチであり、一方、PCIスイッチ 534、536、および 538 は PCIルート・スイッチではない。コンピュータ・システム 502 または 504 のようなホスト・ノードに直接的に接続されるとき PCIスイッチが PCIルート・スイッチである。

【0038】

各コンピュータ・システムは、図 2 に示されるように、論理的にパーティション化されてもよい。例えば、コンピュータ・システム 502 は、論理的パーティション 540 および論理的パーティション 542 を含む。コンピュータ・システム 504 は、論理的パーティション 544 および論理的パーティション 546 を含む。

【0039】

各物理的アダプタは、1つの物理的アダプタが複数の独立したアダプタであるように見えるよう、仮想化されてもよい。例えば、物理的アダプタ 512 は、2つの個別の仮想アダプタ 548 および 550 であるように見える。物理的アダプタ 514 は、3つの個別の仮想アダプタ 552、554、および 556 であるように見える。物理的アダプタ 516 は、個別の仮想アダプタ 558 であるように見える。

【0040】

各コンピュータ・システムおよび物理的アダプタは、PCIスイッチの1つにおけるポートに接続されることによってファブリック 530 に接続される。コンピュータ・システム 502 は、PCIスイッチ 532 におけるポート 560 に接続される。コンピュータ・システム 504 は、PCIスイッチ 532 におけるポート 562 に接続される。物理的アダプタ 512 は、PCIスイッチ 534 におけるポート 564 に接続される。物理的アダプタ 514 は、PCIスイッチ 534 におけるポート 566 に接続される。物理的アダプタ 516 は、PCIスイッチ 536 におけるポート 568 に接続される。物理的アダプタ 518 は、PCIスイッチ 538 におけるポート 570 に接続される。物理的アダプタ 520 は、PCIスイッチ 538 におけるポート 572 に接続される。物理的アダプタ 522 は、PCIスイッチ 538 におけるポート 574 に接続される。物理的アダプタ 524 は、PCIスイッチ 538 におけるポート 576 に接続される。物理的アダプタ 526 は、PCIスイッチ 538 におけるポート 578 に接続される。

【0041】

各 PCIスイッチは、ファブリック 530 内の他の PCIスイッチに接続することも可能である。例えば、PCIスイッチ 532 におけるポート 580 が PCIスイッチ 534 におけるポート 582 に接続される。PCIスイッチ 532 におけるポート 584 が PCIスイッチ 536 におけるポート 586 に接続される。PCIスイッチ 532 におけるポート 588 が PCIスイッチ 538 におけるポート 590 に接続される。

【0042】

各 PCIスイッチには、経路指定テーブルが含まれる。PCIスイッチ 532 には、経路指定テーブル 592 が含まれる。PCIスイッチ 534 には、経路指定テーブル 593 が含まれる。PCIスイッチ 536 には、経路指定テーブル 594 が含まれる。PCIS

イチ 538 には、経路指定テーブル 595 が含まれる。

【0043】

マスタ制御ノード 502 において、マスタ経路指定テーブル 596 が生成され、保存される。マスタ経路指定テーブル 596 は、経路指定テーブル 592 ~ 595 の組合せであり、経路指定テーブル 592 ~ 595 のすべての内容を含む。各アダプタは、それ自身のエラー検出および制御ロジックを含む。例えば、アダプタ 520 は、エラー検出および制御ロジック 598 を含む。エラー検出および制御ロジックは、1つのアダプタのみに示されているが、それは、すべてのアダプタにおいて、図示されていないが、存在する。

【0044】

PCI ルート・スイッチ、すなわち、図 5 における PCI スイッチ 532 はレジスタ 597 を含む。レジスタ 597 は、各ホスト・ノードに対して 1つのビットを含む。図示の例では 2つのホスト・ノードしか存在しないので、レジスタ 597 は 2つのホスト・ノード・ビットを含むであろう。各ビットは、ホスト・ノードの異なる 1つと関連付けられる。従って、レジスタ 597 における第 1 ビットはコンピュータ・システム 502 と関連付けられ、レジスタ 597 における第 2 ビットはコンピュータ・システム 504 と関連付けられる。

【0045】

以下は、アダプタ内でエラーが生じたとき、すなわち、アダプタが故障したとき、そのエラーをレポートするという例を説明する。本明細書において説明される方法、装置、およびコンピュータ・プログラムは、システム内のいずれかのコンポーネントにおいてエラーが生じたとき、そのエラーをレポートするために使用することも可能である。この場合、コンポーネントはアダプタ、ブリッジ、スイッチ、または任意の他のデバイスを含む。

【0046】

本発明の実施例における例として、エラー検出および制御ロジック 598 がアダプタ 520 内のエラーを検出する。そこで、エラー検出および制御ロジック 598 は、図 4 のパケット 400 によって示されたフォーマットのメッセージ・リクエスト・パケットを生成する。エラーが生じたアダプタを識別する要求元 ID がそのパケットに含められる。この場合、要求元 ID はアダプタ 520 を識別する。メッセージ・リクエスト・パケットは、エラーがアダプタ内で生じたということをホストに知らせるために使用されるエラー・メッセージである。

【0047】

要求元 ID は、ファブリックの初期化時に構成コードによって設定され、PCI エクスプレスに関しては、アダプタ 520 におけるデバイスのバス番号、デバイス番号、および機能番号である。そこで、メッセージ・リクエスト・パケット 400 は、それが第 1 PCI スイッチ、すなわち、PCI スイッチ 538 に到達するまで、ファブリック 530 を通して送られる。PCI スイッチ 538 は経路指定テーブル 595 を含む。

【0048】

メッセージ・リクエスト・パケット 400 は、まず、アダプタ 520 から PCI スイッチ 538 に送られる。PCI スイッチ 538 は、受信したメッセージ・リクエスト・パケットにどのような要求元 ID が保存されているかを決定することによって、要求元を識別する。そこで、PCI スイッチ 538 は、経路指定テーブル 595 を使用してその要求元のエントリを探索する。

【0049】

経路指定テーブルにおける正しいエントリのサーチを任意の多くの方法で遂行することが可能であることは当業者には明らかであろう。さらに、経路指定テーブルは、情報が保存される任意のタイプのデータ構造のものであってもよい。それは、例えば、エラー・メッセージにおける要求元 ID に等しいそのテーブル内の要求元 ID の値に関してそのテーブルをスキャンすることを伴う内容アドレス・メモリ、経路指定テーブルに対するインデックスとしてエラー・メッセージにおける要求元 ID の使用等を含む。

【0050】

PCIスイッチ538は、パケットの要求元IDフィールドにおいて識別されるアダプタ520に関して、中間ポート588に対するビットが設定されるということをその経路指定テーブルから決定する。そこで、PCIスイッチ538は、メッセージ・リクエスト・パケットを中間ポート588に送る。

【0051】

次に、PCIスイッチ532がそのポート588からこのメッセージ・リクエスト・パケットを受信する。PCIスイッチ532はその経路指定テーブル592を使用して、そのパケットにおいて識別される要求元をルックアップすることによりどのルート・ポートおよびどの中間ポートが識別されるかを決定する。PCIスイッチ532は、そのパケットの要求元IDフィールドにおいて識別されるアダプタ520に関して、ルート（ホスト）ポート560および562に対するビットがセットされかつ中間ポートに対するビットがセットされないということをその経路指定テーブルから決定する。そこで、PCIスイッチ532は、メッセージ・リクエスト・パケットをルート・ポート560および562に送る。次に、コンピュータ・システム502は、PCIルート・スイッチ532からメッセージ・リクエスト・パケットを受信するであろう。コンピュータ・システム504も、PCIルート・スイッチ532からメッセージ・リクエスト・パケットを受信するであろう。

【0052】

コンピュータ・システム502はマスタ制御ノードである。すべてのファブリック・エラーがそのマスタ制御ノードにレポートされる。従って、コンピュータ・システム502は、アダプタ520においてエラーが生じたということを表すメッセージ・リクエスト・パケットをPCIルート・スイッチ532から受信するであろう。そこで、コンピュータ・システム502は、そのレポートされたエラーによってどのパスが影響を受けるかを決定する。コンピュータ・システム502は、そのコンピュータ・システム502に保存されているマスタ経路指定テーブルを調べることによってこの決定を行う。ファブリック全体のトポロジならびにファブリックに接続されたホストおよびアダプタのトポロジに関する情報はマスタ経路指定テーブル592に保存されている。コンピュータ・システム502は、そのトポロジ情報を使用して、ファブリック530を通るどのパスがエラーの影響を受けるかを識別する。エラーがアダプタ520において生じたとする上記の例では、影響を受けるパスはPCIスイッチ538およびPCIスイッチ532を含む。コンピュータ・システム502および504は、エラーの影響を受けるものとしても識別される。

【0053】

各影響を受けるコンピュータ・システムは、エラーが特定のアダプタにおいて生じたということを表すメッセージ・パケットをそのコンピュータ・システムが受信するとき、そのエラーに関して通知されるであろう。コンピュータ・システムがそのようなメッセージ・パケットを受信するとき、そのコンピュータ・システムはその特定のアダプタへのトラフィックを中断するであろう。そこで、このコンピュータ・システムは、このコンピュータ・システムがそのエラーに気づきそして特定のアダプタへのトラフィックを中断したということを通知することによって、そのエラーを確認する責任を負う。そこで、コンピュータ・システムは、そのエラーが解消されるまで待機し、しかる後、そのコンピュータ・システムは特定のアダプタへの伝送トラフィックを再び開始する。

【0054】

マスタ制御ノードは、そのマスタ制御ノードがエラーを解消しないうちは、そのエラーの影響を受けた各ホスト・コンピュータ・システムがそのエラーを確認するまで待機する。各ルートPCIスイッチは、各ホスト・コンピュータ・システムに対して1つのビットが割り当てられているレジスタを含む。コンピュータ・システムは、このレジスタにおける関連するビットをセットすることによってエラー・メッセージの受信を確認する。そこで、マスタ制御ノードはそのレジスタをポーリングして、特定のホスト・コンピュータ・システムがエラーの受信を確認したかどうかを判定することができる。

【0055】

10

20

30

40

50

すべての影響を受けたコンピュータ・システムがエラーの受信を確認した後、マスタ制御ノードはレジスタにおけるビットをクリアするであろう。マスタ制御ノードは、レジスタにおけるコンピュータ・システムのビットをクリアすることによってそのエラーが解消されたことをコンピュータ・システムに示す。コンピュータ・システムがエラー・メッセージを受信したことを表すためにそのコンピュータ・システムがレジスタにおけるそのビットをセットした後、そのコンピュータ・システムは、そのコンピュータ・システムのビットが今でもセットされているかどうかを決定するためにそのレジスタをポーリングし続けるであろう。コンピュータ・システムのビットがクリアされるとき、そのコンピュータ・システムは、それが特定のアダプタへの伝送トラフィックを再び開始し得るということを知り得ることを通知される。

10

【 0 0 5 6 】

コンピュータ・システム 5 0 2 がメッセージ・リクエスト・パケットを受信するとき、コンピュータ・システム 5 0 2 は、この場合、アダプタ 5 2 0 である故障コンポーネントを介したトラフィックを中断するであろう。コンピュータ・システム 5 0 2 がメッセージ・リクエスト・パケットを受信するとき、コンピュータ・システム 5 0 2 はレジスタ 5 9 7 をポーリングして、コンピュータ・システム 5 0 4 に対するビットがセットされているかどうかを決定するであろう。コンピュータ・システム 5 0 4 に対するビットがセットされていることをコンピュータ・システム 5 0 2 が決定するまで、コンピュータ・システム 5 0 2 はレジスタ 5 9 7 をポーリングし続けるであろう。コンピュータ・システム 5 0 4 に対するビットがセットされているとき、コンピュータ・システム 5 0 2 はレジスタ 5 9 7 のビットをクリアするであろう。この時点で、コンピュータ・システム 5 0 2 は、可能であれば、アダプタ 5 2 0 への伝送トラフィックを再開するであろう。

20

【 0 0 5 7 】

コンピュータ・システム 5 0 2 がエラー・メッセージを受信するときに生じる上記のプロセスと同時に、コンピュータ・システム 5 0 4 がメッセージ・パケットを受信するとき、コンピュータ・システム 5 0 4 はアダプタ 5 2 0 へのそのトラフィックを中断するであろう。そこで、コンピュータ・システム 5 0 4 はレジスタ 5 9 7 におけるビットをセットするであろう。コンピュータ・システム 5 0 4 がセットするビットは、そのコンピュータ・システム 5 0 4 と関連するビットである。このビットがセットされるとき、それは、コンピュータ・システム 5 0 4 がエラーの通知を受信したということ、すなわち、それがメッセージ・リクエスト・パケットを受信したということを表す。そのビットがクリアされているとき、それは、コンピュータ・システム 5 0 4 がエラーの通知を受信していないということを表す。そこで、コンピュータ・システム 5 0 4 はレジスタ 5 9 7 をポーリングして、そのコンピュータ・システム 5 0 4 と関連するビットが今でもセットされているかどうかを決定する。そのビットがセットされている間、コンピュータ・システム 5 0 4 はアダプタ 5 2 0 へのそのトラフィックを中断し続け、そのレジスタをポーリングし続ける。そのビットがクリアされるとき、コンピュータ・システム 5 0 4 はアダプタ 5 2 0 への伝送トラフィックを再開するであろう。

30

【 0 0 5 8 】

図 6 は、本発明の実施例に従って、複数の P C I ルート・スイッチを含む P C I スイッチのファブリックを利用して、コンピュータ・システムが入出力アダプタのようなアダプタに接続されるデータ処理システムを示す。データ処理システム 6 0 0 はコンピュータ・システム 6 0 2、6 0 4、6 0 6、6 0 8、および 6 1 0 を含む。コンピュータ・システム 6 0 2 ~ 6 1 0 は、物理的アダプタ 6 1 2、6 1 4、6 1 6、6 1 8、6 2 0、6 2 2、6 2 4、および 6 2 6 を利用する。コンピュータ・システム 6 0 2 ~ 6 1 0 および物理的アダプタ 6 1 2 ~ 6 2 6 は、ファブリック 6 3 0 を介して相互に通信を行う。ファブリック 6 3 0 は、P C I ブリッジ/スイッチ 6 3 2、6 3 3、6 3 4、6 3 5、6 3 6、および 6 3 8 のような複数の P C I ブリッジ/スイッチを含む。P C I スイッチ 6 3 2、6 3 3、および 6 3 4 は P C I ルート・スイッチであり、一方、P C I スイッチ 6 3 5、6 3 6、および 6 3 8 は P C I ルート・スイッチではない。P C I スイッチは、その P C I

40

50

スイッチがコンピュータ・システム 6 0 2 ~ 6 1 0 の 1 つのようなホスト・ノードに直接的に接続されるとき、P C I ルート・スイッチである。

【 0 0 5 9 】

各コンピュータ・システムは、図 2 に示されるように、論理的にパーティションすることが可能である。例えば、コンピュータ・システム 6 0 2 は、論理的パーティション 6 4 0 および論理的パーティション 6 4 2 を含む。コンピュータ・システム 6 0 4 は、論理的パーティション 6 4 4 および論理的パーティション 6 4 6 を含む。

【 0 0 6 0 】

各物理的アダプタは、1 つの物理的アダプタが複数の、個別の、および独立したアダプタであるように見えるように仮想化されることも可能である。例えば、物理的アダプタ 6 1 2 は 2 つの個別の仮想アダプタ 6 4 8 および 6 5 0 であるように見える。物理的アダプタ 6 1 4 は 3 つの個別の仮想アダプタ 6 5 2、6 5 4、および 6 5 6 であるように見える。物理的アダプタ 6 1 6 は仮想アダプタ 6 5 8 であるように見える。

【 0 0 6 1 】

各コンピュータ・システムおよび物理的アダプタは、P C I スwitchの 1 つにおけるポートに接続されることによってファブリック 6 3 0 に接続される。コンピュータ・システム 6 0 2 が P C I スwitch 6 3 2 におけるポート 6 6 0、スウィッチ 6 3 3 におけるポート 6 6 1、およびスウィッチ 6 3 4 におけるポート 6 6 5 に接続される。コンピュータ・システム 6 0 4 が P C I スwitch 6 3 3 におけるポート 6 6 2 に接続される。コンピュータ・システム 6 0 6 が P C I スwitch 6 3 3 におけるポート 6 6 4 に接続される。コンピュータ・システム 6 0 8 が P C I スwitch 6 3 4 におけるポート 6 6 6 に接続される。コンピュータ・システム 6 1 0 が P C I スwitch 6 3 4 におけるポート 6 6 8 に接続される。

【 0 0 6 2 】

物理的アダプタ 5 1 2 が P C I スwitch 6 3 5 におけるポート 6 7 0 に接続される。物理的アダプタ 6 1 4 が P C I スwitch 6 3 5 におけるポート 6 7 1 に接続される。物理的アダプタ 6 1 6 が P C I スwitch 6 3 6 におけるポート 6 7 2 に接続される。物理的アダプタ 6 1 8 が P C I スwitch 6 3 8 におけるポート 6 7 3 に接続される。物理的アダプタ 6 2 0 が P C I スwitch 6 3 8 におけるポート 6 7 4 に接続される。物理的アダプタ 6 2 2 が P C I スwitch 6 3 8 におけるポート 6 7 5 に接続される。物理的アダプタ 6 2 4 が P C I スwitch 6 3 8 におけるポート 6 7 6 に接続される。物理的アダプタ 6 2 6 が P C I スwitch 6 3 8 におけるポート 6 7 7 に接続される。

【 0 0 6 3 】

各 P C I スwitchは、ファブリック 6 3 0 内の他の P C I スwitchに接続することも可能である。例えば、P C I スwitch 6 3 2 におけるポート 6 7 8 が P C I スwitch 6 3 5 におけるポート 6 7 9 に接続される。P C I スwitch 6 3 3 におけるポート 6 8 0 が P C I スwitch 6 3 6 におけるポート 6 8 2 に接続される。P C I スwitch 6 3 4 におけるポート 6 8 3 が P C I スwitch 6 3 8 におけるポート 6 8 4 に接続される。P C I スwitch 6 3 5 におけるポート 6 8 5 が P C I スwitch 6 3 6 におけるポート 6 8 6 に接続される。

【 0 0 6 4 】

各 P C I スwitchには、経路指定テーブルが含まれる。P C I スwitch 6 3 2 には、経路指定テーブル 6 8 7 が含まれる。P C I スwitch 6 3 3 には、経路指定テーブル 6 8 8 が含まれる。P C I スwitch 6 3 4 には、経路指定テーブル 6 8 9 が含まれる。P C I スwitch 6 3 5 には、経路指定テーブル 6 9 0 が含まれる。P C I スwitch 6 3 6 には、経路指定テーブル 6 9 1 が含まれる。P C I スwitch 6 3 8 には、経路指定テーブル 6 9 2 が含まれる。

【 0 0 6 5 】

マスタ制御ノード 6 0 2 は、そのマスタ制御ノード 6 0 2 内にマスタ経路指定テーブル 6 9 3 を生成および保存する。マスタ経路指定テーブル 6 9 3 は、経路指定テーブル 6 8 7 ~ 6 9 2 の結合体を含む。

【 0 0 6 6 】

図 6 における P C I スイッチ 6 3 2 ~ 6 3 4 は P C I ルート・スイッチである。従って、各 P C I スイッチはレジスタを含む。P C I スイッチ 6 3 2 はレジスタ 6 9 4 を含む。P C I スイッチ 6 3 3 はレジスタ 6 9 5 を含む。P C I スイッチ 6 3 4 はレジスタ 6 9 6 を含む。

【 0 0 6 7 】

これらのレジスタの各々は、各ホスト・ノードに対して 1 つのビットを含む。したがって、各レジスタは、マスタ制御ノード 6 0 2 と関連した第 1 ビット、コンピュータ・システム 6 0 4 と関連した第 2 ビット、コンピュータ・システム 6 0 6 と関連した第 3 ビット、コンピュータ・システム 6 0 8 と関連した第 4 ビット、およびコンピュータ・システム 6 1 0 と関連した第 5 ビットを含むであろう。5 つのホスト・ノードが存在するので、レジスタ 6 8 7 ~ 6 8 9 はそれぞれ 5 つのホスト・ノード・ビットを含むであろう。各ビットは、それらのホスト・ノードの異なる 1 つと関連する。

10

【 0 0 6 8 】

各アダプタは、エラー検出および制御ロジックを含む。例えば、アダプタ 6 2 0 は、エラー検出および制御ロジック 6 9 7 を含む。

【 0 0 6 9 】

本発明の 1 つの実施例として、エラー検出および制御ロジック 6 9 7 がアダプタ 6 2 0 内のエラーを検出する。しかる後、エラー検出および制御ロジック 6 9 7 は、アダプタ 6 2 0 を識別する要求元 I D が書込まれるメッセージ・リクエスト・パケット 4 0 0 を生成する。このメッセージ・リクエスト・パケットは、アダプタ 6 2 0 内でエラーが生じたということ各ホスト・ノードに通知するために使用されるエラー・メッセージである。そこで、メッセージ・リクエスト・パケット 4 0 0 は、それが第 1 P C I スイッチ、すなわち、P C I スイッチ 6 3 8 に達するまで、ファブリック 6 3 0 を通して送られる。

20

【 0 0 7 0 】

P C I スイッチ 6 3 8 は、どのような要求元 I D がメッセージ・リクエスト・パケットに保存されているか決定することによって要求元を識別する。そこで、P C I スイッチ 6 3 8 は、経路指定テーブル 6 9 2 を使用してテーブル 6 9 2 における要求元のエントリをルックアップする。P C I スイッチ 6 3 8 は、そのパケットの要求元 I D フィールドにおいて識別されるアダプタ 6 2 0 に関して、中間ポート 6 8 3 に対するビットがセットされているということその経路指定テーブルから決定する。そこで、P C I スイッチ 6 3 8 はメッセージ・リクエスト・パケットを中間ポート 6 8 3 に送る。

30

【 0 0 7 1 】

次に、P C I スイッチ 6 3 4 が、そのポート 6 8 3 からこのメッセージ・リクエスト・パケットを受信する。P C I スイッチ 6 3 4 は、その経路指定テーブル 6 8 9 を使用して、そのパケットにおいて識別される要求元をルックアップすることによってどのルート・ポートおよびどの中間ポートが識別されるかを決定する。P C I スイッチ 6 3 4 は、パケットの要求元 I D フィールドにおいて識別されるアダプタ 6 2 0 に関して、ルート（ホスト）ポート 6 6 5、6 6 6、および 6 6 8 に対するビットがセットされ、いずれの中間ポートに対するビットもセットされていないということその経路指定テーブルから決定する。次に、P C I スイッチ 6 3 4 は、メッセージ・リクエスト・パケットをルート・ポート 6 6 5、6 6 6、および 6 6 8 に送る。

40

【 0 0 7 2 】

コンピュータ・システム 6 0 2、6 0 8、および 6 1 0 は、それぞれ、P C I ルート・スイッチ 6 3 4 からメッセージ・リクエスト・パケットを受信する。コンピュータ・システム 6 0 8 がメッセージ・パケットを受信するとき、コンピュータ・システム 6 0 8 はアダプタ 6 2 0 へのそのトラフィックを中断するであろう。次に、コンピュータ・システム 6 0 8 はレジスタ 6 9 6 における 1 つのビットをセットする。コンピュータ・システム 6 0 8 がセットするビットは、コンピュータ・システム 6 0 8 と関連するビットである。このビットがセットされるとき、それは、コンピュータ・システム 6 0 8 がエラーの通知

50

、すなわち、メッセージ・リクエスト・パケットを受信したことを表す。そのビットがクリアされているとき、それは、コンピュータ・システム 608 がエラーの通知を受信していないことを表す。次に、コンピュータ・システム 608 は、レジスタ 696 をポーリングして、そのコンピュータ・システム 608 と関連するビットがセットされているかどうかを決定する。そのビットがセットされている間、コンピュータ・システム 608 はアダプタ 620 へのそのトラフィックを中断し、そのレジスタをポーリングし続ける。そのビットがクリアされるとき、コンピュータ・システム 608 はアダプタ 620 への伝送トラフィックを再開するであろう。

【0073】

コンピュータ・システム 610 がメッセージ・リクエスト・パケットを受信するとき、コンピュータ・システム 610 はアダプタ 620 へのそのトラフィックを中断するであろう。次に、コンピュータ・システム 610 はレジスタ 696 における 1 つのビットをセットする。コンピュータ・システム 610 がセットするビットは、コンピュータ・システム 610 と関連するビットである。このビットがセットされるとき、それは、コンピュータ・システム 610 がエラーの通知を受信したことを表す。そのビットがクリアされているとき、それは、コンピュータ・システム 610 がエラーの通知を受信していないことを表す。次に、コンピュータ・システム 610 は、レジスタ 696 をポーリングして、そのコンピュータ・システム 610 と関連するビットがセットされているかどうかを決定する。そのビットがセットされている間、コンピュータ・システム 610 はアダプタ 620 へのそのトラフィックを中断し、そのレジスタをポーリングし続ける。そのビットがクリアされるとき、コンピュータ・システム 610 はアダプタ 620 への伝送トラフィックを再開するであろう。

【0074】

次に、コンピュータ・システム 602 がレジスタ 696 をポーリングし、コンピュータ・システム 608 および 610 と関連するビットがセットされているかどうかを決定する。コンピュータ・システム 602 は、コンピュータ・システム 608 および 610 に対するビットがセットされていることをそのコンピュータ・システム 602 が決定するまで、レジスタ 696 をポーリングし続けるであろう。コンピュータ・システム 608 および 610 に対するビットがセットされていたとき、コンピュータ・システム 602 はレジスタ 696 のビットをクリアするであろう。この時点で、コンピュータ・システム 608 および 610 はアダプタ 620 への伝送トラフィックを再開するであろう。

【0075】

図 7 は、本発明の実施例に従って、経路指定テーブル・エントリ 700 を示す。エントリ 700 は、エラーが生じたデバイスを識別する要求元識別子 (ID) 702 を含む。エントリ 700 はさらにルート・ポート・ビット・アレイ 704 を含む。アレイ 704 における各ビットは、メッセージ・リクエスト・パケットが経路指定される必要のあるルート・ポートに対応する。エントリ 700 は中間ポート・ビット・アレイ 706 を含む。アレイ 706 における各ビットは、メッセージ・リクエスト・パケットが経路指定される必要のある中間ポートに対応する。

【0076】

図 8 は、本発明の実施例に従って、マスタ制御ノードがファブリック・トポロジを用いて経路指定テーブルを生成しかつそれらのテーブルを移植する操作を示す高レベルのフローチャートである。プロセスはブロック 800 によって示されるように開始し、ブロック 802 に進む。ブロック 802 は、マスタ制御ノードがファブリックを全探索してそのファブリックにおけるすべてのデバイスを識別し、ファブリック・トポロジを識別する。ファブリック・トポロジは、各デバイスを識別することおよびこれらのデバイスの相互接続性、すなわち、それらのデバイスすべてを相互に接続する方法を識別することによって識別される。次に、ブロック 804 は、マスタ制御ノードがマスタ経路指定テーブルを生成することを示す。そこで、マスタ制御ノードはマスタ経路指定テーブルをそのマスタ制御ノードに保存する。

【 0 0 7 7 】

次に、プロセスはブロック 8 0 6 に進む。ブロック 8 0 6 は、マスタ制御ノードがファブリック全体のトポロジをマスタ経路指定テーブルに保存することを示す。次に、ブロック 8 0 8 は、マスタ制御ノードがファブリックにおける各 P C I スイッチに対する経路指定テーブルを生成することを示す。そこで、マスタ制御ノードは、各 P C I スイッチの経路指定テーブルをその P C I スイッチに保存する。しかる後、ブロック 8 1 0 は、マスタ制御ノードが各可能な要求元に対するエントリを有する各 P C I スイッチのテーブルをその P C I スイッチに移植する。各エントリは、すべての可能なルート・ポートおよび中間ポートを識別する。そこで、プロセスは、ブロック 8 1 2 に示されるように終了する。

【 0 0 7 8 】

図 9 は、本発明の実施例に従って、エラーを検出し、そのエラーを記述したメッセージ・リクエスト・パケットを生成および伝送するエラー検出および制御ロジックを示す高レベルのフローチャートである。プロセスは、ブロック 9 0 0 によって示されるように開始し、しかる後、ブロック 9 0 2 に進む。ブロック 9 0 2 は、エラー検出ロジックがエラーを検出することを示す。ブロック 9 0 4 は、そのエラーを生じたデバイスをエラー検出ロジックが識別することを示す。そのデバイスの識別標識は、メッセージ・リクエスト・パケットにおける要求元識別子 (I D) として使用される。

【 0 0 7 9 】

次に、ブロック 9 0 6 は、エラー検出ロジックがメッセージ・リクエスト・パケットを生成することを示す。エラー検出ロジックは、要求元 I D をそのパケットの要求元 I D フィールドに挿入し、この特定のエラーに関する情報をそのパケットのメッセージ・コード・フィールドに挿入する。そのエラーに関する情報はそのエラーのタイプを識別する。しかる後、ブロック 9 0 8 は、エラー検出ロジックがファブリックへのメッセージ・パケットをその最も近い P C I スイッチまで伝送することを示す。そこで、プロセスは、ブロック 9 1 0 によって示されるように終了する。

【 0 0 8 0 】

図 1 0 は、本発明の実施例に従って、P C I スイッチがその経路指定テーブルを利用してメッセージ・リクエスト・パケットを送り、故障した入出力アダプタに接続されたポートを介して入出力オペレーションを中断することを示す高レベルのフローチャートを示す。プロセスは、ブロック 1 0 0 0 によって示されるように開始し、しかる後、ブロック 1 0 0 2 に進む。ブロック 1 0 0 2 は、P C I スイッチがメッセージ・リクエスト・パケットを受信することを示す。次に、ブロック 1 0 0 4 は、P C I スイッチがその内部経路指定テーブルを使用して、メッセージ・リクエスト・パケットにおいて識別される要求元 I D をルックアップすることを示す。そこで、プロセスはブロック 1 0 0 6 に進む。ブロック 1 0 0 6 は、この要求元 I D に対する経路指定テーブルのエントリを使用してすべてのルート・ポートおよび中間ポートを識別することを示す。エントリが要求元 I D を使用して位置指定される。一旦この要求元 I D に対するエントリが位置指定されると、そのエントリにおいて識別されたルート・ポートおよび中間ポートが識別される。次に、ブロック 1 0 0 8 は、P C I スイッチが、経路指定テーブルにおいて識別された各ルート・ポートおよび各中間ポートにそのメッセージ・リクエスト・パケットを伝送することを示す。

【 0 0 8 1 】

次に、ブロック 1 0 1 0 は、P C I スイッチが、故障したアダプタに直接的にまたは間接的に接続されているその経路指定テーブルにおいて識別されたすべてのポートを介してその故障したアダプタに対するすべてのオペレーションを中断することを示す。そこで、プロセスは、ブロック 1 0 1 2 によって示されるように終了する。

【 0 0 8 2 】

図 1 1 は、本発明の実施例に従って、エラーが解消されないうちは、ファブリック内の潜在的に影響を受けるパスにおけるすべてのトラフィックが中断され、すべての潜在的に影響を受けるホスト・ノードが、エラーが生じたという通知の受信を確認するまで、マス

10

20

30

40

50

タ制御ノードが待機することを示す高レベルのフローチャートを示す。プロセスは、ブロック 1100 によって示されるように開始し、しかる後、ブロック 1102 に進む。ブロック 1102 は、マスタ制御ノードがメッセージ・リクエスト・パケットを受信することを示す。次に、ブロック 1104 は、マスタ制御ノードが、その影響を受けるファブリックを通してそのパケットにおける識別されたアダプタに送られるトラフィックを中断することを示す。その影響を受けるファブリックは、マスタ経路指定テーブルにおいて識別されたポートを含む。

【0083】

次に、プロセスはブロック 1106 に進む。ブロック 1106 は、マスタ制御ノードがそのマスタ経路指定テーブルを使用して、どのホスト・ノードがこのエラーの影響を受けるかを決定する。次に、ブロック 1108 は、各 P C イルット・スイッチの各レジスタにおける各影響を受けるホスト・ノードに対するビットがセットされているかどうかを決定するために、マスタ制御ノードがすべての P C イルット・スイッチにおけるレジスタをポーリングする。次に、ブロック 1110 は、各 P C イルット・スイッチの各レジスタにおける各影響を受けるホスト・ノードに対するすべてのビットがセットされているかどうかの決定を示す。各 P C イルット・スイッチの各レジスタにおける各影響を受けるホスト・ノードに対するすべてのビットがセットされているわけではないという決定が行われる場合、プロセスはブロック 1108 に戻る。各 P C イルット・スイッチの各レジスタにおける各影響を受けるホスト・ノードに対するすべてのビットがセットされているという決定が行われる場合、プロセスはブロック 1112 に進む。ブロック 1112 は、マスタ制御ノードが各 P C イルット・スイッチにおける各レジスタをクリアすることを示す。そこで、プロセスはブロック 1114 によって示されるように終了する。

【0084】

図 12 は、本発明の実施例に従って、エラーの影響を受けるすべてのホスト・ノードがエラーを確認したことをマスタ制御ノードが信号するまで、ホスト・ノードが、エラーの影響を受けるファブリックの部分を経るそのトラフィックを中断することを示す高レベルのフローチャートを示す。プロセスは、ブロック 1200 によって示されるように開始し、しかる後、ブロック 1202 に進む。ブロック 1202 は、ホスト・ノードがメッセージ・リクエスト・パケットを受信することを示す。次に、ブロック 1204 は、ホスト・ノードが、エラー・メッセージにおける影響を受けるアダプタへの、その影響を受けるポートを経るそのトラフィックを中断すること、および P C イルット・スイッチのレジスタにおけるビットをセットすることを示す。これは、この特定のホスト・ノードと関連するビットである。

【0085】

次に、プロセスはブロック 1206 に進む。ブロック 1206 は、このホスト・ノードと関連するビットがこの P C イルット・ノードのレジスタにおいてセットされているかどうかを決定するために、ホスト・ノードがすべての P C イルット・スイッチにおけるレジスタをポーリングする。次に、ブロック 1208 は、ビットが現在クリアされているすべての P C イルット・スイッチを介した伝送トラフィックを再開することを示す。しかる後、ブロック 1210 は、P C イルット・スイッチにおけるいずれか 1 つのレジスタにおけるこのホスト・ノードと関連するいずれかのビットが依然としてセットされているか否かの決定を示す。P C イルット・スイッチの 1 つにおけるレジスタにおいて少なくとも 1 つのビットが依然としてセットされているという決定が行われる場合、プロセスはブロック 1206 に戻る。すべての P C イルット・スイッチにおけるすべてのビットがクリアされているという決定が行われる場合、プロセスはブロック 1212 によって示されるように終了する。

【0086】

本発明は、全体的にハードウェアの実施例、全体的にソフトウェアの実施例、またはハードウェアの要素およびソフトウェアの要素の両方を含む実施例の形を取り得る。好適な実施例では、本発明は、ファームウェア、常駐のソフトウェア、マイクロコード等を含む

10

20

30

40

50

がそれに限定されないソフトウェアによって具現化される。

【0087】

さらに、本発明は、コンピュータまたは任意の命令実行システムによってあるいはそれらに関連して使用するためのプログラム・コードを提供するコンピュータ使用可能媒体またはコンピュータ可読媒体からアクセスし得るコンピュータ・プログラムの形を取ることができる。この説明のためには、コンピュータ使用可能媒体またはコンピュータ可読媒体は、命令実行システム、装置、またはデバイスによってあるいはそれらと関連して使用するためのプログラムを含み、保存、通信、伝播、または搬送することができる任意の実態的な装置であることも可能である。

【0088】

その媒体は、電子的、磁氣的、光学式、電磁的、赤外線、または半導体システム（または装置、またはデバイス）あるいは伝送媒体であってもよい。コンピュータ可読媒体の例は、半導体またはソリッド・ステート・メモリ、磁気テープ、取外し可能フロッピー・ディスク、ランダム・アクセス・メモリ（RAM）、リード・オンリ・メモリ（ROM）、固定磁気ディスク、および光ディスクを含む。光ディスクの現在の例は、コンパクト・ディスク・リード・オンリ・メモリ（CD-ROM）、コンパクト・ディスク・リード/ライト（CD-R/W）、およびDVDを含む。

【0089】

プログラム・コードを保存し、実行するに適したデータ処理システムは、システム・バスを介してメモリ素子に直接的または間接的に接続された少なくとも1つのプロセッサを含むであろう。メモリ素子は、プログラム・コードの実際の実行中に使用されるローカル・メモリ、大容量記憶装置、および、実行中にコードが大容量記憶装置から検索されなければならない回数を減らすために、プログラム・コードの一時的記憶装置を提供するキャッシュ・メモリを含み得る。

【0090】

入出力装置（キーボード、ディスプレイ、ポインティング装置等を含むが、それに限定されない）は、直接的にまたは入出力コントローラを介してシステムに接続することが可能である。

【0091】

ネットワーク・アダプタは、そのシステムに接続してデータ処理システムが介在のプライベート・ネットワークまたは公衆ネットワークを介して他のデータ処理システム、リモート・プリンタ、記憶装置などに接続することを可能する。モデム、ケーブル・モデム、およびイーサネット（登録商標）は、現時点で使用し得るタイプのネットワーク・アダプタである。

【0092】

本発明の実施例に関する記述は、図解および説明を目的として与えられたものであり、網羅的であることおよび開示された形に発明を限定することを意図するものではない。当業者にとって、多くの修正および変更が明らかであろう。実施例は、本発明の原理を最もよく説明し、考えられる特定の用途に適するような種々の修正を伴う種々の実施例に関して当業者が本発明を理解することを可能にするために、選択され説明された。

【図面の簡単な説明】

【0093】

【図1】本発明の好適な実施例に従って示された分散型コンピュータ・システムの概略的なブロック図である。

【図2】本発明の実施例を具現化し得る例示的な論理的にパーティション化されたプラットフォームのブロック図である。

【図3】本発明の実施例に従って示された任意のデータ処理システムを具現化するために使用されるデータ処理システムのブロック図である。

【図4】本発明の実施例に従って、エラーをレポートするために使用されるメッセージ・レポート・パケットの一般的なレイアウトのブロック図である。

10

20

30

40

50

【図 5】本発明の実施例に従って、1つのPCIルート・スイッチしか含まないPCIスイッチのファブリックを利用して、入出力アダプタのようなアダプタにコンピュータ・システムが接続されるデータ処理環境を示すブロック図である。

【図 6】本発明の実施例に従って、複数のPCIルート・スイッチを含むPCIスイッチのファブリックを利用して、入出力アダプタのようなアダプタにコンピュータ・システムが接続されるデータ処理環境を示すブロック図である。

【図 7】本発明の実施例に従って、経路指定テーブル・エントリを示すブロック図である。

【図 8】本発明の実施例に従って、マスタ制御ノードが経路指定テーブルを生成しかつそれらのテーブルにファブリック・トポロジを移植することを示す高レベルのフローチャートである。

10

【図 9】本発明の実施例に従って、エラー検出ロジックがエラーを検出しかつそのエラーを記述したメッセージ・リクエスト・パッケージを生成および伝送することを示す高レベルのフローチャートである。


【図 10】本発明の実施例に従って、PCIスイッチがメッセージ・リクエスト・パケットを送るためにおよび故障した入出力アダプタに接続されたポートを介して入出力オペレーションを中断するために経路指定テーブルを利用することを示す高レベルのフローチャートである。

【図 11】本発明の実施例に従って、エラーを解消しないうちは、ファブリック内の潜在的に影響を受けるパスにおけるすべてのトラフィックが中断されかつすべての潜在的に影響を受けるホスト・ノードが、そのエラーが生じたという通知の受信を確認するまで、マスタ制御ノードが待機することを示す高レベルのフローチャートである。


20

【図 12】本発明の実施例に従って、エラーの影響を受けるすべてのホスト・ノードがそのエラーを確認したということをマスタ制御ノードが信号するまで、ホスト・ノードが、そのエラーの影響を受けるファブリックの部分を通してそのファブリックを中断することを示す高レベルのフローチャートである。


【 図 1 】




【 図 2 】




【圖 3】




【圖 4】




【 図 5 】




【図 6】




【図 7】




【図 8】




【図 9】




【図 10】



【図 11】



【図 12】



フロントページの続き

- (74)代理人 100086243
弁理士 坂口 博
- (72)発明者 レナト・ジェイ・レシコ
アメリカ合衆国 7 8 7 5 9、テキサス州オースチン、ウィネペグ・コーブ 6 7 0 7
- (72)発明者 スティーブン・ウェイド・ハンター
アメリカ合衆国 2 7 6 0 6、ノース・カロライナ州ローリー、ダッチ・クリーク・ドライブ 5 7
0 9
- (72)発明者 ウィリアム・トッド・ボイド
アメリカ合衆国 1 2 6 0 3、ニューヨーク州ポーキプシー、カーメン・ドライブ 3 7
- (72)発明者 スティーブン・マーク・サーバー
アメリカ合衆国 7 8 7 1 7、テキサス州オースチン、エフライム・ロード 8 3 0 8
- (72)発明者 マダリン・ヴェガ
アメリカ合衆国 7 8 7 2 7、テキサス州オースチン、メイズ・ベンド・ドライブ 1 9 0 1
- (72)発明者 ウィリアム・ガーヴィン・ホランド
アメリカ合衆国 2 7 5 1 1、ノース・カロライナ州ケアリー、トリデント・コート 1 0 5
- (72)発明者 ダグラス・エム・フライムス
アメリカ合衆国 1 0 0 2 5、ニューヨーク州ニューヨーク、セントラル・パーク・ウェスト アパ
ートメント・ナンバー 9 エフ 4 0 0

審査官 木村 貴俊

- (56)参考文献 特開 2 0 0 4 - 3 4 2 1 0 9 (J P , A)
特開平 1 0 - 3 2 6 2 6 1 (J P , A)

(58)調査した分野(Int.Cl. , D B 名)

G 0 6 F 3 / 0 6 - 3 / 0 8
G 0 6 F 1 1 / 3 0
G 0 6 F 1 3 / 0 0 - 1 3 / 4 2